JP2011054809A - 窒化物半導体装置およびその製造方法 - Google Patents
窒化物半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2011054809A JP2011054809A JP2009203227A JP2009203227A JP2011054809A JP 2011054809 A JP2011054809 A JP 2011054809A JP 2009203227 A JP2009203227 A JP 2009203227A JP 2009203227 A JP2009203227 A JP 2009203227A JP 2011054809 A JP2011054809 A JP 2011054809A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- nitride semiconductor
- barrier layer
- manufacturing
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】本発明は、耐圧特性を維持したままアクセス抵抗を低減して高速動作が可能な窒化物半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明による窒化物半導体装置は、窒化物半導体を用いたヘテロ接合電界効果型の半導体装置であって、基板1上に順次積層して形成されたチャネル層3およびバリア層4と、バリア層4上に離間して形成されたソース電極5およびドレイン電極6とを備え、ソース電極5およびドレイン電極6のそれぞれの下方であり、かつ、バリア層4の表面からチャネル層3の少なくとも一部までの領域に対して、不純物拡散を行うことによって不純物拡散領域22を設け、バンドギャップを変化させることを特徴とする。
【選択図】図1
【解決手段】本発明による窒化物半導体装置は、窒化物半導体を用いたヘテロ接合電界効果型の半導体装置であって、基板1上に順次積層して形成されたチャネル層3およびバリア層4と、バリア層4上に離間して形成されたソース電極5およびドレイン電極6とを備え、ソース電極5およびドレイン電極6のそれぞれの下方であり、かつ、バリア層4の表面からチャネル層3の少なくとも一部までの領域に対して、不純物拡散を行うことによって不純物拡散領域22を設け、バンドギャップを変化させることを特徴とする。
【選択図】図1
Description
本発明は、窒化物半導体を用いた窒化物半導体装置およびその製造方法に関し、特に、窒化物半導体を用いたヘテロ接合電界効果型の半導体装置およびその製造方法に関する。
従来の窒化物半導体を用いたヘテロ接合電界効果型の半導体装置(トランジスタ)は、例えば、バリア層はAlGaN系の材料、チャネル層はGaN系の材料によって構成されていた(例えば、非特許文献1参照)。また、バリア層と電極との間で生じる抵抗を低減するために、バリア層と電極との間にバンドギャップをコントロールしたコンタクト層を用いたものもある(例えば、特許文献1参照)。
岡本康宏、外5名、「SiC基板上のL帯高出力AlGaN/GaNへテロ接合FET」、電子情報通信学会技術研究報告、電子情報通信学会、2002年6月14日、Vol.102、No.118、p.85−88
非特許文献1に記載の窒化物半導体装置では、ソース電極およびドレイン電極下にもノンドープのバリア層(電子供給層)が形成されている。ノンドープのバリア層は不純物濃度が低いため、当該バリア層上に良好なオーミック特性(すなわち、低い接触抵抗)を有するソース電極およびドレイン電極を形成することが難しい。一方、ソース電極およびドレイン電極とバリア層との間で良好なオーミック特性を得るためにバリア層に対して高濃度の不純物を導入すると、ゲート電極下にも高濃度の不純物が存在してリーク電流や耐圧特性が劣化する原因となってしまう。このように、非特許文献1に記載の窒化物半導体装置では、良好なオーミック特性を有することと耐圧特性を低下させないこととの両立が困難であるという問題があった。
また、特許文献1に記載の窒化物半導体装置は、バリア層と電極との間で生じる抵抗を低減することは可能であるが、バリア層からチャネル層(電流経路)までの抵抗成分が低減されていない。すなわち、電極からチャネル層までの抵抗(以下、アクセス抵抗)が低減されていないという問題があった。
本発明は、これらの問題を解決するためになされたものであり、耐圧特性を維持したままアクセス抵抗を低減して高速動作が可能な窒化物半導体装置およびその製造方法を提供することを目的とする。
上記の課題を解決するために、本発明による窒化物半導体装置は、窒化物半導体を用いたヘテロ接合電界効果型の半導体装置であって、基板上に順次積層して形成されたチャネル層およびバリア層と、バリア層上に離間して形成されたソース電極およびドレイン電極とを備え、ソース電極およびドレイン電極のそれぞれの下方であり、かつ、バリア層の表面からチャネル層の少なくとも一部までの領域に対して、不純物拡散を行うことによって不純物拡散領域を設け、バンドギャップを変化させることを特徴とする。
本発明によると、ソース電極およびドレイン電極のそれぞれの下方であり、かつ、バリア層の表面からチャネル層の少なくとも一部までの領域に対して、不純物拡散を行うことによって不純物拡散領域を設け、バンドギャップを変化させるため、耐圧特性を低下させずにアクセス抵抗を低減して高速動作が可能となる。
本発明の実施形態について、図面を用いて以下に説明する。
〈実施形態1〉
図1は、本発明の実施形態1による窒化物半導体装置の断面図である。図1に示すように、本実施形態1による窒化物半導体装置は、窒化物半導体を用いたヘテロ接合電界効果型の半導体装置であって、基板1上にはバッファ層2、チャネル層3、バリア層4が順次積層して形成されている。そして、バリア層4上には、ソース電極5、ドレイン電極6、およびゲート電極7がそれぞれ離間して形成されている。なお、ソース電極5およびドレイン電極6は例えばTi/Alによって形成され、ゲート電極8は例えばNi/Auによって形成される。ソース電極5およびドレイン電極6の下(深さ方向)には、不純物を拡散させた拡散領域22が形成されている。すなわち、ソース電極5およびドレイン電極6のそれぞれの下方であり、かつ、バリア層4の表面からチャネル層3の少なくとも一部までの領域に対して、不純物拡散を行って拡散領域22(不純物拡散領域)を設け、バンドギャップを変化させている。本実施形態1による窒化物半導体装置は、図7に示す従来の窒化物半導体装置と比較して、拡散領域22を形成してバンドギャップを変化させていることを特徴としている。以下、本実施形態1による窒化物半導体装置の製造方法について順に説明する。
図1は、本発明の実施形態1による窒化物半導体装置の断面図である。図1に示すように、本実施形態1による窒化物半導体装置は、窒化物半導体を用いたヘテロ接合電界効果型の半導体装置であって、基板1上にはバッファ層2、チャネル層3、バリア層4が順次積層して形成されている。そして、バリア層4上には、ソース電極5、ドレイン電極6、およびゲート電極7がそれぞれ離間して形成されている。なお、ソース電極5およびドレイン電極6は例えばTi/Alによって形成され、ゲート電極8は例えばNi/Auによって形成される。ソース電極5およびドレイン電極6の下(深さ方向)には、不純物を拡散させた拡散領域22が形成されている。すなわち、ソース電極5およびドレイン電極6のそれぞれの下方であり、かつ、バリア層4の表面からチャネル層3の少なくとも一部までの領域に対して、不純物拡散を行って拡散領域22(不純物拡散領域)を設け、バンドギャップを変化させている。本実施形態1による窒化物半導体装置は、図7に示す従来の窒化物半導体装置と比較して、拡散領域22を形成してバンドギャップを変化させていることを特徴としている。以下、本実施形態1による窒化物半導体装置の製造方法について順に説明する。
図2〜図10は、本発明の実施形態1による窒化物半導体装置の製造方法を示す図である。
図2に示すように、基板1上にバッファ層2、チャネル層3、バリア層4を順次積層して形成する。積層方法としては、例えば、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)法や、MBE(Molecular Beam Epitaxy:分子線エピタキシャル成長)法などがある。また、基板1としては、サファイア、SiC、Si、GaNなどがある。
本実施形態1では、チャネル層3はAlxInyGa1-x-yN(0≦x<1、0≦y<1、0≦x+y<1)とし、キャリア供給層として形成されるバリア層4はAliInjGa1-i-jN(0<i<1、0≦j<1、0<i+j≦1)とする。チャネル層3の厚さ(層厚)は、電子が流れる程度の厚さ(10〜3000nm)であればよく、不純物濃度は任意でよい。また、バリア層4はチャネル層3よりもバンドギャップが大きいものとし、チャネル層3とバリア層4との組み合わせとしては、例えばGaN/AlGaN、AlInGaN/AlGaN、AlInGaN/AlInGaN、AlInGaN/AlInNなどがある。
バリア層4において、厚さ(層厚)は格子緩和しない程度(5〜50nm)であればよく、不純物濃度は高耐圧とする(耐圧特性を低下させない)ために1×1018cm-3未満とする。バリア層4の不純物はn型であるが、窒化物半導体では故意に不純物を導入しない場合(ノンドープ)であっても、各層を結晶成長させる時に用いられる成長炉や雰囲気ガス中から不純物が半導体内に入るためn型となる。従って、バリア層4の結晶成長がノンドープであっても、実際の不純物濃度が1×1018cm-3未満であれば本実施形態の適用が可能となる。
バリア層4の形成後、バリア層4上にレジスト20を形成する。その後、写真製版処理によってソース電極5およびドレイン電極6を形成しない位置にレジスト20のパターン(レジストパターン)を形成する(図3)。
レジストパターンの形成後、当該パターンに従って固相拡散源21を形成し、形成後にレジスト20を除去する(図4)。固相拡散源21の形成位置は、ソース電極5(ソース領域)およびドレイン電極6(ドレイン領域)の形成位置と同じである。なお、固相拡散源21は、重ね合わせ等を考慮してソース電極5およびドレイン電極6よりも大きく形成してもよく、ソース領域およびドレイン領域よりも小さくてもよい。
固相拡散源21の形成後、熱処理を行うことによって、固相拡散源21からソース領域およびドレイン領域に対して不純物を拡散させて拡散領域22を形成する(図5)。すなわち、不純物は、バリア層4の表面からチャネル層3の少なくとも一部まで拡散される。拡散領域22の形成後、固相拡散源21を除去する(図6)。
固相拡散源21を形成する方法には、蒸着法やスパッタ法などによって固相拡散源21を成膜した後に、リフトオフ法などによって選択的に形成する方法がある。固相拡散源21としては、例えば、SiO、MgO、ZnOなどの酸化物があり、MgやZnを含めばよく、金属Mgや金属Znであっても同様の効果を得ることができる。なお、本実施形態1による固相拡散源21から拡散される不純物濃度は、5×1018cm-3以上必要である。また、外方拡散防止のために、固相拡散源21上にSiO2、SiN、SiONなどの保護膜を形成してもよい。
SiやOなどのn型ドーパントを含む材料を、固相拡散源21に含めたり固相拡散源21上に保護膜などとして形成して熱処理を行うことによって、熱拡散された領域(拡散領域22)のバンドギャップが変化するとともに、拡散領域22に対してn型ドーパントが拡散されるため、バリア層4における拡散領域22のバンドギャップが低減されると同時に拡散領域22が高濃度のn型不純物領域となるため、ソース電極5およびドレイン電極6からチャネル層3までのアクセス抵抗が低減されて良好なオーミック特性を得ることが可能となる。本実施形態1では、拡散領域22に拡散された不純物は、OまたはSiのうちの少なくとも1つを含む。
熱拡散時における熱処理は、例えば、酸素を含む雰囲気中で拡散が起こる800℃以上1000℃以下程度の温度で行えばよい。酸素を含む雰囲気としては、O2、O3、CO、CO2、NO、N2O、NO2のうちの少なくとも1種あるいはこれらの混合ガス、またはこれらのガスと不活性ガスとの混合ガスを用いて処理することが可能である。このとき、熱処理温度は、800℃以下の場合では不純物元素の拡散が促進せず、1000℃以上の高温処理の場合では結晶成長膜の結晶性が劣化してしまう。従って、800℃以上1000℃以下の温度範囲内で熱処理を行うことによって、結晶成長膜に対して結晶性を劣化させてしまうような悪影響を与えることなく拡散を行うことが可能となり、拡散領域22の結晶性も良い状態で維持される。熱処理時間は、所望の拡散深さが得られるように設定すればよく、最低限に必要な拡散深さは、バリア層4の表面からチャネル層3の少なくとも一部までの領域を含む深さであり、具体的には100nm以下でよい。
固相拡散源21の除去後、バリア層4上にレジスト10を形成し、写真製版処理によってソース電極5およびドレイン電極6を形成しない位置にレジスト10のパターンを形成する(図7)。このとき、レジストパターンは、拡散領域22上を避けて形成されている。レジストパターンの形成後、当該パターンに従って、オーミック電極材料となる金属を用いてソース電極5およびドレイン電極6を形成し、形成後にレジスト10を除去する(図8)。
ソース電極5およびドレイン電極6を形成する方法には、蒸着法やスパッタ法などによって電極材料を成膜した後に、リフトオフ法などによって選択的に形成する方法がある。ソース電極5およびドレイン電極6に用いられる電極材料は、バリア層4に対してオーミック特性が得られるような材料であればよく、例えば、TiとAlの積層膜や、Ti、Al、Pt、Auの積層膜などがある。
ソース電極5およびドレイン電極6の形成後、バリア層4、ソース電極5、およびドレイン電極6の表面上にレジスト11を形成し、写真製版処理によってゲート電極7を形成しない位置にレジスト11のパターンを形成する(図9)。レジストパターンの形成後、当該パターンに従って、ショットキー電極材料となる金属を用いてゲート電極7を形成し、形成後にレジスト11を除去する(図10)。
ゲート電極7を形成する方法には、蒸着法やスパッタ法などによって電極材料を成膜した後に、リフトオフ法などによって選択的に形成する方法がある。ゲート電極7に用いられる電極材料は、n型窒化物半導体に対してショットキー接合を形成するような材料であればよく、例えば、Pt、Niなどの仕事関数が高い金属であってもよい。また、ゲート電極7は、シリサイドからなる材料であってもよく、WN(タングステンナイトライド)などの窒化金属からなる材料であってもよい。
以上の製造工程を経て、図10に示すようなトランジスタ(窒化物半導体装置)が形成される。なお、イオン注入によって素子分離領域を形成する工程(図示せず)は、従来のトランジスタの製造方法と同様である。
図11は、図1のA−A断面におけるバリア層4のゲート長方向のバンドギャップの分布を示す図である。選択的に熱拡散を行った領域(熱拡散領域22)では、チャネル層3とバリア層4のそれぞれを構成する半導体が混ざり合うことによって、理想的には両層の平均的な組成を有する半導体領域が形成される。本実施形態1では、チャネル層3よりもバリア層4の方がバンドギャップが大きいため、バリア層4の拡散領域22のバンドギャップは熱拡散によって小さくなる。すなわち、拡散領域22において、バリア層4の表面近傍におけるバンドギャップは、不純物拡散により低減されている。従って、図11に示すように、バリア層4の拡散領域22(図11中のオーミック領域)のバンドギャップは、バリア層4の拡散領域22が形成されていない領域(ゲート電極7の下方の領域)のバンドギャップよりも小さくなる。一方、チャネル層3の拡散領域22のバンドギャップは熱拡散によって大きくなる。従って、チャネル層3の拡散領域22のバンドギャップは、チャネル層3の拡散領域22が形成されていない領域のバンドギャップよりも大きくなる。
図12は、図1のA−A断面におけるバリア層のゲート長方向の不純物濃度の分布を示す図である。図12に示すように、拡散領域22(図12中のオーミック領域)は、熱拡散によって選択的に不純物が導入されているため、拡散領域22以外の領域よりも不純物濃度が高くなる。従って、ゲート電極7の下方の領域の不純物濃度よりも、拡散領域22が形成されたチャネル層3およびバリア層4の不純物濃度の方が高くなる。
図13は、図1のB−B断面における深さ方向のバンドギャップの分布を示す図である。図13に示すように、拡散領域22では、熱拡散によってチャネル層3の半導体とバリア層4の半導体とが混ざり合い、理想的には両層の平均的な組成を有する半導体領域が形成される(図13中の実線部)。すなわち、拡散領域22において、バリア層4とチャネル層3との界面近傍のバンドギャップは同じである。従って、ソース電極5およびドレイン電極6のそれぞれ下方の深さ方向におけるバンドギャップの分布は、熱拡散領域22とその下方との境界でバンドギャップが変化する。
図14は、図1のB−B断面における深さ方向の不純物濃度の分布を示す図である。図14に示すように、熱拡散によって拡散領域22の不純物濃度は高くなるが、拡散領域22の深さ方向は熱処理によって決定される。本実施形態1では、拡散領域22がチャネル層3の少なくとも一部の深さまで形成されている。当該深さは、バリア層4とチャネル層3の組成変化に対応したものとなる。
本実施形態1において形成される拡散領域22のバンドギャップの範囲は、半導体材料の組み合わせにもよるが、バリア層4の形成に用いられるバンドギャップよりも小さく、かつ、チャネル層3の形成に用いられるバンドギャップよりも大きい。すなわち、概ねAlN>Eg>InN(チャネル層3とバリア層4との中間のバンドギャップ)となる。
また、両層(チャネル層3、バリア層4)の少なくともいずれかの層にInを含む材料を用いた場合は、Inによってチャネル層3の構成元素とバリア層4の構成元素との相互拡散が促進される。従って、低温・短時間の熱処理であっても、結晶性の劣化を抑制したまま所望の拡散深さを得ることが可能となる。
さらに、Inを含む材料を用いてチャネル層3とバリア層4との拡散を行うと、相互拡散によって変化するバンドギャップの範囲を小さい方へシフトさせる(バンドギャップを小さくする)ことが可能となる。本実施形態1において、チャネル層3はAlxInyGa1-x-yN(0≦x<1、0≦y<1、0≦x+y<1)、バリア層4はAliInjGa1-i-jN(0<i<1、0≦j<1、0<i+j≦1)としているため、In組成の割合を増加させると、拡散後の拡散領域22のバンドギャップはInN≒0.8eVに近づき、Inを含まない場合(このときの最小のバンドギャップは、GaN≒3.4eV)と比べてバンドギャップの低減効果が大きくなる(拡散領域22のバンドギャップが3.4eV以下となる)。特に、チャネル層3にIn組成が大きい材料を用いた場合において、バンドギャップの低減効果が大きくなる。
以上のことから、熱拡散によって拡散領域22のみのバンドギャップを小さくしたため、ソース電極5およびドレイン電極7のそれぞれからチャネル層3までのアクセス抵抗を低減することが可能となる。また、ゲート電極7の下方の領域のバンドギャップは変わっていないため、耐圧特性を維持したままアクセス抵抗を低減して高速動作(高周波動作)が可能になるといった従来にない顕著な効果を奏する。さらに、熱拡散時に、n型ドーパントを同時に拡散領域22に拡散させるためキャリア濃度を増加させることができ、耐圧特性を維持したままアクセス抵抗をより低減させることが可能となる。拡散領域22の結晶性は、拡散前の結晶性を保持しているため、拡散による結晶劣化が生じることはない。
なお、本実施形態1では特に記載していないが、従来のヘテロ接合電界効果型トランジスタの構造で用いられている、バリア層の表面にキャップ層を用いた構造、ゲート領域をエッチングしたリセス構造、チャネル層とバリア層との間に中間層を設ける構造などに対して本実施形態1を適用してもトランジスタ特性を損なうことはなく、トランジスタの特性改善に効果を奏する。
〈実施形態2〉
図15および図16は、本発明の実施形態2による窒化物半導体装置の製造方法を示す図である。本実施形態2では、固相拡散源21の形成後に保護膜23を形成した後に熱処理(熱拡散)を行って拡散領域22を形成している。その他の構成および製造方法は、実施形態1と同様であるため、ここでは説明を省略する。
図15および図16は、本発明の実施形態2による窒化物半導体装置の製造方法を示す図である。本実施形態2では、固相拡散源21の形成後に保護膜23を形成した後に熱処理(熱拡散)を行って拡散領域22を形成している。その他の構成および製造方法は、実施形態1と同様であるため、ここでは説明を省略する。
実施形態1と同様、図2〜4までの製造工程を経た後に、バリア層4および固相拡散源21(少なくともバリア層4)の表面全面に保護膜23を形成する(図15)。保護膜23は、熱処理時にバリア層4の表面からバリア層4の構成元素である窒素(N)やガリウム(Ga)等が抜けることによって表面が劣化することを防止するために形成され、より高温で熱処理を行うときに有効となる。
保護膜23の形成後、熱処理を行うことによって、固相拡散源21から不純物を拡散させて拡散領域22を形成する(図16)。このとき、非拡散領域(バリア層4の表面)は保護膜23で覆われているため、熱処理によってバリア層4の表面からの構成元素の抜けが防止され、劣化のない良好な結晶面を維持することが可能となる。そして、熱処理後に保護膜23を除去し、図7〜10の処理を行ってバリア層4の良好な結晶面上にゲート電極7を形成する。
なお、保護膜23としては、SiN、SiON、AlNなどがあり、熱処理プロセスに応じて任意に選択することが可能である。また、保護膜23の形成は、蒸着、スパッタなどを用いて形成することが可能である。
本実施形態では、固相拡散源21に対して熱処理を行う方法について説明したが、保護膜23の形成後にMOCVDなどの装置内に入れ、拡散元素を含むガス中にて熱処理を行う気相拡散であっても同様の効果を奏する。
以上のことから、耐圧特性を維持したままアクセス抵抗を低減して高速動作(高周波動作)が可能となる。さらに、熱処理時に保護膜23を形成することによって、良好な結晶面に維持されたバリア層4の表面上にゲート電極7を形成することができる。
1 基板、2 バッファ層、3 チャネル層、4 バリア層、5 ソース電極、6 ドレイン電極、7 ゲート電極、10 レジスト、11 レジスト、20 レジスト、21 固相拡散源、22 拡散領域、23 保護膜。
Claims (13)
- 窒化物半導体を用いたヘテロ接合電界効果型の半導体装置であって、
基板上に順次積層して形成されたチャネル層およびバリア層と、
前記バリア層上に離間して形成されたソース電極およびドレイン電極と、
を備え、
前記ソース電極および前記ドレイン電極のそれぞれの下方であり、かつ、前記バリア層の表面から前記チャネル層の少なくとも一部までの領域に対して、不純物拡散を行うことによって不純物拡散領域を設け、バンドギャップを変化させることを特徴とする、窒化物半導体装置。 - 前記不純物拡散領域において、前記バリア層の表面近傍におけるバンドギャップは、前記不純物拡散により低減されていることを特徴とする、請求項1に記載の窒化物半導体装置。
- 前記不純物拡散領域において、前記バリア層と前記チャネル層との界面近傍のバンドギャップは同じであることを特徴とする、請求項1または2に記載の窒化物半導体装置。
- 前記不純物拡散領域のバンドギャップは、0.8eV以上であることを特徴とする、請求項1ないし3のいずれかに記載の窒化物半導体装置。
- 前記不純物拡散領域に拡散された不純物は、OまたはSiのうちの少なくとも1つを含むことを特徴とする、請求項1ないし4のいずれかに記載の窒化物半導体装置。
- 前記不純物拡散領域の不純物濃度は、5×1018cm-3以上であることを特徴とする、請求項1ないし5のいずれかに記載の窒化物半導体装置。
- 窒化物半導体を用いたヘテロ接合電界効果型の半導体装置の製造方法であって、
(a)基板上にチャネル層およびバリア層を順次積層して形成する工程と、
(b)前記工程(a)の後、前記バリア層上に離間して固相拡散源を配置する工程と、
(c)前記工程(b)の後、前記固相拡散源から不純物を拡散させ不純物拡散領域を形成する工程と、
(d)前記工程(c)の後、前記固相拡散源を除去し、代わりにソース電極およびドレイン電極を形成する工程と、
を備えることを特徴とする、窒化物半導体装置の製造方法。 - 前記工程(c)において、
前記不純物は、前記バリア層の表面から前記チャネル層の少なくとも一部まで拡散されることを特徴とする、請求項7に記載の窒化物半導体装置の製造方法。 - 前記工程(c)において、
前記不純物の拡散は熱拡散によって行われることを特徴とする、請求項7または8に記載の窒化物半導体装置の製造方法。 - 前記熱拡散時の処理温度は1000℃以下であることを特徴とする、請求項9に記載の窒化物半導体装置の製造方法。
- 前記工程(c)において、
前記熱拡散は酸素を含む雰囲気中で行われることを特徴とする、請求項7ないし請求項10のいずれかに記載の窒化物半導体装置の製造方法。 - 前記固相拡散源は酸化物であることを特徴とする、請求項7に記載の窒化物半導体装置の製造方法。
- 前記工程(b)と前記工程(c)との間に、少なくも前記バリア層上に保護膜を形成する工程をさらに備えることを特徴とする、請求項7に記載の窒化物半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009203227A JP2011054809A (ja) | 2009-09-03 | 2009-09-03 | 窒化物半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009203227A JP2011054809A (ja) | 2009-09-03 | 2009-09-03 | 窒化物半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011054809A true JP2011054809A (ja) | 2011-03-17 |
Family
ID=43943515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009203227A Pending JP2011054809A (ja) | 2009-09-03 | 2009-09-03 | 窒化物半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011054809A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012043419A1 (ja) | 2010-10-01 | 2012-04-05 | 宇部興産株式会社 | 炭化水素化合物の酸化触媒、並びにそれを用いた炭化水素化合物の酸化物の製造方法及び製造装置 |
JP2014146726A (ja) * | 2013-01-30 | 2014-08-14 | Mitsubishi Electric Corp | ヘテロ接合電界効果型トランジスタおよびその製造方法 |
CN106505102A (zh) * | 2016-12-12 | 2017-03-15 | 英诺赛科(珠海)科技有限公司 | 高迁移率氮化镓半导体器件及其制备方法 |
CN109888013A (zh) * | 2019-03-21 | 2019-06-14 | 华南理工大学 | 镁掺杂制备的增强型GaN基HEMT器件及其制备方法 |
CN110797412A (zh) * | 2019-10-22 | 2020-02-14 | 龙腾半导体有限公司 | Sgt mosfet结构及其工艺制造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH039573A (ja) * | 1989-06-07 | 1991-01-17 | Toyota Autom Loom Works Ltd | 静電誘導トランジスタ |
JPH1022494A (ja) * | 1996-07-03 | 1998-01-23 | Sony Corp | オーミック電極およびその形成方法 |
JP2003197642A (ja) * | 2001-12-25 | 2003-07-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2005079369A (ja) * | 2003-09-01 | 2005-03-24 | Oki Data Corp | 半導体複合装置の製造方法 |
JP2005217364A (ja) * | 2004-02-02 | 2005-08-11 | Nippon Telegr & Teleph Corp <Ntt> | リセスゲート構造hfetおよびその製造方法 |
JP2006086354A (ja) * | 2004-09-16 | 2006-03-30 | Toshiba Corp | 窒化物系半導体装置 |
WO2008120094A2 (en) * | 2007-03-30 | 2008-10-09 | Picogiga International | Electronic device with improved ohmic contact |
-
2009
- 2009-09-03 JP JP2009203227A patent/JP2011054809A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH039573A (ja) * | 1989-06-07 | 1991-01-17 | Toyota Autom Loom Works Ltd | 静電誘導トランジスタ |
JPH1022494A (ja) * | 1996-07-03 | 1998-01-23 | Sony Corp | オーミック電極およびその形成方法 |
JP2003197642A (ja) * | 2001-12-25 | 2003-07-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2005079369A (ja) * | 2003-09-01 | 2005-03-24 | Oki Data Corp | 半導体複合装置の製造方法 |
JP2005217364A (ja) * | 2004-02-02 | 2005-08-11 | Nippon Telegr & Teleph Corp <Ntt> | リセスゲート構造hfetおよびその製造方法 |
JP2006086354A (ja) * | 2004-09-16 | 2006-03-30 | Toshiba Corp | 窒化物系半導体装置 |
WO2008120094A2 (en) * | 2007-03-30 | 2008-10-09 | Picogiga International | Electronic device with improved ohmic contact |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012043419A1 (ja) | 2010-10-01 | 2012-04-05 | 宇部興産株式会社 | 炭化水素化合物の酸化触媒、並びにそれを用いた炭化水素化合物の酸化物の製造方法及び製造装置 |
EP2803408A1 (en) | 2010-10-01 | 2014-11-19 | Ube Industries, Ltd. | Method and apparatus for producing oxide of hydrocarbon compound using same |
JP2014146726A (ja) * | 2013-01-30 | 2014-08-14 | Mitsubishi Electric Corp | ヘテロ接合電界効果型トランジスタおよびその製造方法 |
CN106505102A (zh) * | 2016-12-12 | 2017-03-15 | 英诺赛科(珠海)科技有限公司 | 高迁移率氮化镓半导体器件及其制备方法 |
CN106505102B (zh) * | 2016-12-12 | 2024-05-03 | 英诺赛科(珠海)科技有限公司 | 高迁移率氮化镓半导体器件及其制备方法 |
CN109888013A (zh) * | 2019-03-21 | 2019-06-14 | 华南理工大学 | 镁掺杂制备的增强型GaN基HEMT器件及其制备方法 |
CN110797412A (zh) * | 2019-10-22 | 2020-02-14 | 龙腾半导体有限公司 | Sgt mosfet结构及其工艺制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101890749B1 (ko) | 전극구조체, 이를 포함하는 질화갈륨계 반도체소자 및 이들의 제조방법 | |
JP5270562B2 (ja) | 埋込み層に低抵抗コンタクトを形成する打込み領域を含んだ半導体デバイスの製作方法および関連したデバイス | |
US8907349B2 (en) | Semiconductor device and method of manufacturing the same | |
US8912570B2 (en) | High electron mobility transistor and method of forming the same | |
JP5576369B2 (ja) | 常時オフ半導体デバイスおよびその作製方法 | |
US20110133206A1 (en) | Compound semiconductor device | |
JP5088325B2 (ja) | 化合物半導体装置およびその製造方法 | |
US9660063B2 (en) | Semiconductor structure having sets of III-V compound layers and method of forming the same | |
JP2010045343A (ja) | 半導体デバイス | |
JP2009283915A (ja) | 浅いイオン注入された領域を含む半導体デバイスとその形成方法 | |
KR20120002985A (ko) | 갈륨 나이트라이드 완충층에서의 도펀트 확산 변조 | |
JP2010225765A (ja) | 半導体装置及びその製造方法 | |
JP7175727B2 (ja) | 窒化物半導体装置 | |
EP2823511B1 (en) | Schottky contact | |
US20120007049A1 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
JP2010171416A (ja) | 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法 | |
JP4945979B2 (ja) | 窒化物半導体電界効果トランジスタ | |
KR20190112526A (ko) | 이종접합 전계효과 트랜지스터 및 그 제조 방법 | |
JP2010267936A (ja) | 窒化物半導体装置および窒化物半導体装置製造方法 | |
JP2011054809A (ja) | 窒化物半導体装置およびその製造方法 | |
KR20190112523A (ko) | 이종접합 전계효과 트랜지스터 및 그 제조 방법 | |
JP5463529B2 (ja) | 電界効果トランジスタの製造方法 | |
TWI701836B (zh) | 增強型高電子遷移率電晶體元件及其製造方法 | |
JP2014110320A (ja) | ヘテロ接合電界効果トランジスタ及びその製造方法 | |
US6933181B2 (en) | Method for fabricating semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20111017 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Effective date: 20131008 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20140304 Free format text: JAPANESE INTERMEDIATE CODE: A02 |