JP2011049477A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2011049477A JP2011049477A JP2009198547A JP2009198547A JP2011049477A JP 2011049477 A JP2011049477 A JP 2011049477A JP 2009198547 A JP2009198547 A JP 2009198547A JP 2009198547 A JP2009198547 A JP 2009198547A JP 2011049477 A JP2011049477 A JP 2011049477A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cell length
- height
- semiconductor integrated
- standard cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 230000000295 complement effect Effects 0.000 claims abstract description 41
- 238000002955 isolation Methods 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 13
- 238000000926 separation method Methods 0.000 claims description 8
- 230000009467 reduction Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 23
- 239000000758 substrate Substances 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 14
- 238000013461 design Methods 0.000 description 13
- 239000012535 impurity Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 230000008901 benefit Effects 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 10
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 7
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 7
- 239000002699 waste material Substances 0.000 description 6
- 101150110971 CIN7 gene Proteins 0.000 description 5
- 101150110298 INV1 gene Proteins 0.000 description 5
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 102100029234 Histone-lysine N-methyltransferase NSD2 Human genes 0.000 description 4
- 101000634048 Homo sapiens Histone-lysine N-methyltransferase NSD2 Proteins 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 101000979297 Homo sapiens Negative elongation factor A Proteins 0.000 description 1
- 102100023062 Negative elongation factor A Human genes 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】所望の回路を形成するためのセルに相補対を同相駆動するタイプのスタンダードセルを含む。例えばダブルハイトの場合、CMOS対を複数(ここでは7対)含み、その少なくとも一部(ここでは7対とも)同相駆動される。このスタンダードセルは、CMOS対の1対分に対応した基本セル長のM(ここではM=2)倍のM倍セル長で、規格化されたセル長(縦)のサイズが規定されている。同相駆動される少なくとも2対分の共通ゲート電極21,22,23が規格セル長(縦)の方向に直線配置されている。
【選択図】図4
Description
スタンダードセルの規格セル長はLSI全体では数種類の場合でも、効率的なセル敷き詰めのために、同じ回路ブロック内など局所的に見ると同じ長さのものが用いられる。
したがって、同じ規格セル長をもつ様々な種類のスタンダードセルが用意され、ライブラリ登録される。一般に、スタンダードセルの内部配線等のパターンは規格セル長方向に配置スペースが限られている。
このようなCMOS対1つ分の規格セル長を有するスタンダードセルのレイアウトは、例えば特許文献1に記載されている。
このスタンダードセルでは、個々のCMOS対のPMOSトランジスタゲートとNMOSトランジスタゲートはポリシリコン等のゲート線自身でつながっているが、幾つかのゲート線同士をさらに短絡する必要がある。そのため、上層配線(通常、第1層目のメタル配線)でゲート線同士を接続する。しかし、スタンダードセル内には、トランジスタのゲートを他のトランジスタのソースやドレインと接続する内部配線が他にも多数必要となり、ゲート線同士を上層配線で接続するスペースが確保できない場合がある。
しかしながら、規格セル長を大きくすると、当該セルのCMOS対以外の部分や、インバータ等の小規模な基本回路に無駄が生じる。また、さらに上層の配線、例えば2層目のメタル配線層を利用すると、このことが、2層目のメタル配線層で形成することが決められている他の配線の配置スペースを圧迫する。
1.第1の実施の形態:本発明が適用されたダブルハイトセルを4つの適用例(回路例)によって示す実施形態。適用例1と2では比較例1と2を用いて本発明適用の効果を説明する。
2.第2の実施の形態:本発明が適用されたトリプルハイトセルの実施形態。
3.第3の実施の形態:本発明が適用されたL字セル(トリプルハイトセルと同じ機能をダブルハイトで実現したもの)の実施形態。
4.変形例:基板コンタクトに関する変形例を2つ説明する。
[1.全体のレイアウト]
図1は、実施形態に関わる集積回路の平面を、セル配置に着目して模式的に示す図である。
図1において四角の領域の各々をセルと呼ぶ。符号“SC”で示すセルがスタンダードセルである。スタンダードセルSCとは、予め設計され標準化されライブラリ登録されている、インバータやNANDゲート等の機能回路セルである。スタンダードセルSCはデータの集合であるが、当該データを基に製造されたデバイスの一部を指す場合もある。詳細は後述するが、半導体集積回路の設計では、ライブラリ登録されているスタンダードセルを組み合わせて配置する。その配置によって電源電圧線や基準電圧線(例えばGND線)はデータ上で相互にほぼ繋がる。配置後に信号線等を接続することによって所望の回路を得る。ここまでの配置配線は、設計支援装置によるデータ上の作業である。
図1に示す半導体集積回路1内に、様々な大きさのスタンダードセルSCが組み合わせて配置され、所望の回路が実現されている。ここで所望の回路は、個々のスタンダードセルSCの機能回路が何であるか、どのように組み合わせるかによって、論理回路であれば任意に実現できる。図1は一般化された図であり、所望の回路自体が何であるかは任意である。
スタンダードセルSCは、一般的に、直交する2辺の一方に沿った方向のセル長が規格化、統一化されている。このセル長方向を、以下“規格セル長方向”と呼ぶ。規格セル長方向のサイズ(規格セル長)は、IC全体でみると1種類とは限らず数種類、例えば3種類とすることもある。ただし、今までは、1つの回路ブロックや所望の機能を達成する回路など、局所的にみれば規格セル長は1つに揃えられていた。本発明の実施形態では、1つの回路ブロックや所望の機能を達成する回路など、局所的な回路において、この規格セル長が複数存在することが大きな特徴のひとつである。
さらに、ダブルハイト・スタンダードセルWHSCは、規格セル長方向の両端辺に沿って2本のVSS線が配置され、その間の中央をVDD線が貫く符号“WHSC1”で示すタイプを含む。また、ダブルハイト・スタンダードセルWHSCは、これとは逆に、両端辺にそって2本のVDD線が配置され、その間の中央をVSS線が貫く符号“WHSC2”で示すタイプを含む。この2つのタイプのどちらかに統一してもよいが、ここでは配置効率の観点から2つのタイプが混在させている。
次に、シングルハイト・スタンダードセルSHSCとマルチハイト・スタンダードセルMHSCを同一回路ブロック内で混在させる理由を、シングルハイトセルだけで設計する主手法の不利益を述べて明らかにする。
これらのシングルハイト・スタンダードセルSHSC_1,SHSC_2,SHSC_3は、PMOSトランジスタのソースまたはドレインとなるP型不純物領域13Pと、NMOSトランジスタのソースまたはドレインとなるN型不純物領域13Nが、VDD線とVSS線間に並列配置されている。これは、CMOSロジック回路がインバータを基本とするためである。インバータ入力を成すポリシリコン・ゲート電極20A,20Bが、P型不純物領域13Pを含む矩形領域(以下、P型不純物領域13Pと同一符号を付して“PMOS活性領域13P”と呼ぶ)と直交するように直線配線されている。また、このポリシリコン・ゲート電極20A,20Bは、N型不純物領域13Nを含む矩形領域(以下、N型不純物領域13Nと同一符号を付して“NMOS活性領域13N”と呼ぶ)に対しても直交するように直線配置されている(図2(A)および(C))。したがって、シングルハイト・スタンダードセルは、相補トランジスタ対(NMOSとPMOSのペア)に対応した高さ(規格セル長)を有する。
さらに、OPC補正の難しさ等に起因して、このことが実デバイスの歩留まりを低下させる原因にもなりかねない。
以上が、シングルハイト・スタンダードセルSHSCだけでロジック回路を設計する際に蒙る第1の不利益である。
クロックツリーなどに使用されるスタンダードセルは、クロック遅延が同じになるようにPMOSとNMOSとのサイズ比を変えてレイアウトされる場合がある。例えば、通常のスタンダードセル(SHSC_1:図2(A))に対して、PMOSサイズを大きくしたスタンダードセル(SHSC_2:図2(B))が存在する場合がある。あるいは、NMOSトランジスタサイズを小さくしたスタンダードセル(SHSC_3:図2(C))が存在する場合がある。
図3に、本発明を適用するスタンダードセルSCの回路例として、半加算器セルの等価回路を示す。図3に示す半加算器は、キャリーアウト部(CO部)と1ビット加算部(Sum部)に大別される。半加算器は、第1および第2入力ビット(A1,A2)を入力して、1桁目の半加算結果である半加算ビット(S)と、桁上がりを示すキャリーアウトビット(以下、桁上げビット(CO))とを出力する回路である。
なお、図3において同じ入力等が与えられるCMOS対のゲートを双方向矢印で指し示している。
図4に図解するスタンダードセルは、中央にVDD線が配置されるダブルハイト・スタンダードセルWHSC1(図1)の例である。
このダブルハイト・スタンダードセルWHSC1は、規格セル長方向(縦方向)の中央を任意セル長方向(横方向)に長くVDD線30Dが配置されている。また、横方向の一方のセル外枠短辺を幅中心として通るVSS線30S1と、他方のセル外枠短辺を幅中心として通るVSS線30S2とが、互いに並行に、かつVDD線30Dと並行に配線されている。VDD線30Dと2本のVSS線30S1,30S2は、第1層目の配線層(1M)をパターニングして形成されている。
なお、CO部のトランジス多数が6であるのに対して、Sum部では8であるため、PMOS活性領域12PとNMOS活性領域12Nは、NMOS活性領域11NやPMOS活性領域11Pより長い形状となっている。
共通ゲート電極21は、図3で第1入力ビットA1を入力するトランジスタ(P1,N1,P5,N5)の共通ゲートを構成しており、図4では、同一符号を付して各トランジスタの形成位置を示している。
共通ゲート電極22は、図3で第2入力ビットA2を入力するトランジスタ(P2,N2,P6,N6)の共通ゲートを構成しており、また、共通ゲート電極23は、図3で反転桁上げビット(NCO)を入力するトランジスタ(P3,N3,P4,N4)の共通ゲートを構成している。これらのトランジスタについても、図4で同一符号を付して各形成位置を示している。
このようなレイアウトの特徴の第1は、シングルレイアウトの電源線配置との接続ルールが維持されていることである。つまり、VSS線30S1とVDD線30Dとの関係、VSS線30S2とVDD線30Dとの関係は、シングルハイト・スタンダードセルSHSC(図1)の規格セル長に対応している。この対応関係は、シングルハイトセルをダブルハイトセルに隣接させたときに電源線を共有化することを可能としている。そのために、当該ダブルハイト・スタンダードセルWHSC1は、シングルハイトセルの規格セル長を基本セル長として、その複数M(≧2、ここではM=2)の規格セル長を有する。
このゲート電極の共通化は、内部配線の数を減らし、他の内部配線に配線の余裕を生じさせる。内部配線層の配置に余裕があると、複雑な形状にしなくても配線できる場合があり、歩留まりや製造のし易さが向上するという利点をもたらし得る。また、上層配線を利用してゲート間接続を行う必要がないため上層配線の配置にも余裕が生まれる。特に本回路例の場合、後述する比較例のようにさらに上層の第2層目の配線層でゲート間接続を行う必要がなくなり、その分、多層配線リソースの有効利用が図れ、コスト低減効果も伴う。
次に、以上の特徴と効果をさらに明確なものとするため、本発明が適用されていない比較例を説明する。
図5は、図4と同じ回路(図3)を横長のシングルハイトセルで実現した場合の比較例1のレイアウト図である。
基本的にゲート電極の共通化以外は、図4と図5は非常に似ており、同一構成は同一符号を付して説明を省略化する。
また、図4で1本であった直線配置の共通ゲート電極21が、図5では各々がCMOS1対分の2つの共通ゲート電極21A,21Bに分かれて左右に配置されている。同様に、1本の共通ゲート電極22が左右の2つの共通ゲート電極22A,22Bに分かれて配置され、1本の共通ゲート電極23が左右の2つの共通ゲート電極23A,23Bに分かれて配置されている。
共通ゲート電極21A,21B同士を短絡するパターンとするには、例えば、PMOS活性領域11Pまたは12PとVDD線30Dとの間のスペースを規格セル長方向に拡げる必要がある。また、共通ゲート電極22A,22B同士を短絡するパターンとするには、例えば、NMOS活性領域11Nまたは12NとVSS線30Sとの間のスペースを規格セル長方向に拡げる必要がある。その場合でも、共通ゲート電極23A,23B同士を短絡することができないため、この残りの1対の共通ゲート電極は、第1層目の配線層(1M)を利用して短絡せざるを得ない。
図5において、電源線(30D,30S)や内部配線(31〜33)の活性領域コンタクトのための枝部を後退させれば、少なくとも1本程度は共通ゲート線の短絡のための第1層目の配線層(1M)の配置スペースを確保できそうである。しかし、3本とも接続するにはスペース的に無理があり、少なくとも1本は、さらに上層の第2配線層(2M)を利用せざるを得ない。
そのような場合でも、共通ゲート電極同士の接続のためだけに第2配線層(2M)を利用することを必須とする図5の配置は、配線層リソースを無駄に使用し、大幅なコスト増を招く不利益がある。
なお、図4ではCO部においてトランジスタが少ない分、空きスペースがあり、この空きスペースは図5においては生じていない。しかし、この空きスペースは任意セル長方向の空きスペースであり、図1からも分かるように任意セル長方向の空きスペースはもともと多数存在する。したがって、本発明の適用によって任意セル長方向のサイズが多少大きくなってもコスト増に与える影響はないか、あっても非常に軽微である。むしろ、規格セル長を拡大する必要がない、あるいは、上層配線を利用する必要がないという本発明適用により利益が、この任意セル長方向のサイズが大きくなるという不利益を補って余りあるため、本発明の適用はコスト削減に有効である。
図6(A)と図6(B)に、別の適用例として、クロックバッファのセルの回路記号と等価回路図を示す。
クロックバッファは、図6(A)に示すようにインバータを偶数段、縦続接続させたセルであり、そのセルから出力されるクロックのデューティ比ができるだけ同じになるように設計される。このため、通常のバッファよりもPMOSサイズが大きいか、NMOSサイズが小さいのが一般的である。
このレイアウト図では、VDD線31Dが規格セル長の中央を任意セル長方向に長く配線され、これと並行に、規格セル長両側の2つの短辺を幅中心とする2つのVSS線31S1,31S2が配置されている。これらの3本の電源線は、第2配線層(2M)を利用して形成されている。
図8が図7と異なる点として、中央にVSS線31Sが配線され、規格セル長方向の両側のセル短辺に沿ってVDD線31D1,31D2が配線されている。これに伴って、NMOSトランジスタとPMOSトランジスタトランジスタの規格セル長方向の配置が図7とは逆である。その他の構成は、図8は図7と共通する。
図9は、図7および図8に対する比較例となるセルのレイアウト図である。
図10に、第2適用例の変形に関する第3適用例の等価回路図を示す。
図10に示すクロックバッファでは、図6(B)と比較すると、図6(B)のインバータINV1においてPMOSトランジスタP11とP12に代えて1つのサイズが大きいPMOSトランジスタP10aを設けている。このことはインバータINV2においても同様である。つまり、図6(B)のPMOSトランジスタP13とP14に代えて1つのサイズが大きいPMOSトランジスタP10bを設けている。
図11を図7と比較すると、図7では上下に分離されていたPMOS活性領域12Pと11Pが1つの縦長のPMOS活性領域13Pに置き換わっている。そのため、図7では必要であった活性領域間の分離領域(素子分離絶縁層10の一部)が不要となり、その分、PMOSトランジスタのサイズを大きくできる。あるいは、PMOSトランジスタのサイズが同じならば、NMOSトランジスタのサイズを大きくする余裕が生まれる。
なお、図7に対する図8の変形は、図11に対しても同様に可能である。
図12(A)と図12(B)に、図6を変形した別の適用例として、分岐出力可能なクロックバッファのセルの回路記号と等価回路図を示す。
図12の回路が図6の回路と異なる点は、後段のインバータINV2がインバータINV2AとインバータINV2Bとに分割して、それぞれに出力ノードを備えることである。図12(B)において、インバータINV2Aの出力ノードを構成する内部配線38Aと、インバータINV2Bの出力ノードを構成する内部配線38Bとが分離して設けられている。その他の構成は、図12と図6とは基本的に同じである。
分岐出力型のクロックバッファは、出力ノードが内部配線38Aと内部配線38Bで分離されていることに対応して、その出力ノードの内部配線を中央のVDD線31Dと交差させる必要がない。このため、図13に示すように、VDD線31D(およびVSS線31S1,31S2)を第1層目の配線層(1M)で形成できる。電源線と各活性領域との接続は、各電源線の幹線から延びる分岐線により達成されている。図13のその他の構成は、図7と共通する。
本第2の実施形態は、規格セル長が基本セル長の3倍のトリプルハイトセルを、図7や図8の変形として示すものである。
例えば図14の上の2段のダブルハイト部分を図8と同様とみなした場合、最下段の部分が図8に付加されている。あるいは、下の2段のダブルハイト部分を図7と同様とみなした場合、最上段の部分が図7に付加されている。図14では、前者の見方で、追加部分に新たな符号を付して示している。
なお、図14のレイアウト図で実現される等価回路は、図6(B)のインバータINV1,INV2の各々を、3並列インバータ構成としたものである。
その他の構成は、基本的に図7や図8のダブルハイトセルからの類推適用で説明できる。
また、ダブルハイトセルの利点は、トリプル以上のマルチハイトセルにも同様に踏襲されている。
トリプル以上のマルチハイトセルでは、全体がL字に屈折した非矩形セルへの応用が可能である。
図1に示すようにスタンダードセル方式のレイアウト例では、一般に、任意セル長方向に多数の隙間ができやすいが、規格セル長方向への余裕がない場合も多い。そのため、規格セル長方向の高さを制限しつつも全体のCMOS対を多くしたい場合、その一部を任意セル長方向へのL字屈曲部に収容させると、配置面積に無駄が生じないことも多い。
次に、基板コンタクトに関する変形例を示す。
上述した第1〜第3の実施形態では、そのレイアウト図において基板コンタクトを図示していない。
タップセル2は、図1の任意セル方向に適宜形成される隙間に適宜配置されるため、タップセル2を設けることにより回路セルの配置が影響されないように配慮される。
第1に、横方向(任意セル長方向)に配線していたメタル配線(内部配線)を減らすことができ、メタルの配線リソースが有効利用される。
第5に、ポリシリコン・ゲート配線の形状がシンプルになることで、拡散領域(活性領域)においては、そのレイアウト領域が増え、あるいはレイアウトが容易になる。
同様に、回路セルをマルチハイトにしてVSS線を共有している箇所においてはNMOSサイズを大きくすることができ、この点でもトランジスタの実装面積効率を向上できる。
Claims (8)
- 一対の対向辺の間隔であるセル長が規格化されたスタンダードセルを複数、組み合わせて配置し相互に接続することにより所望の回路が形成され、
相補の導電型を有しゲート電極が相互接続される相補トランジスタ対を複数含み、相補トランジスタ対のN(≧2)対が同相駆動される相補同相駆動型のスタンダードセルが、前記所望の回路を形成する複数のスタンダードセルに含まれており、
前記相補同相駆動型のスタンダードセルは、前記相補トランジスタ対の1対分に対応した基本セル長のM(N≧M≧2)倍のM倍セル長で、前記規格化されたセル長のサイズが規定され、同相駆動されるN対の相補トランジスタ対の少なくともM対分の共通ゲート電極が前記M倍セル長の方向に直線配置されている
半導体集積回路。 - 前記基本セル長のスタンダードセルであるシングルハイトセルと、前記M倍セル長の前記相補同相駆動型のスタンダードセルであるマルチハイトセルとが、前記所望の回路を形成するために電源線を共有して隣接配置されている
請求項1に記載の半導体集積回路。 - 前記マルチハイトセルは、前記M倍セル長を1/M等分した前記基本セル長の離間ピッチで、前記M倍セル長と直交する任意セル長方向に長く並行配置された(M−1)本の電源配線と、前記M倍セル長の両側の2つのセル境界をそれぞれ幅中心として隣接セルと共有された2つの共有電源配線との合計(M+1)本の電源線を有し、
前記(M+1)本の電源線は交互に配置された電源電圧線と基準電圧線から構成され、
隣接して並行配置された一対の前記電源電圧線と前記基準電圧線とに接続された前記シングルハイトセルが、前記任意セル長方向で前記マルチハイトセルに対して隣接配置されている
請求項2に記載の半導体集積回路。 - 前記(M−1)本の電源配線の各々に対して、それぞれトランジスタが形成される同じ導電型の2つの活性領域が各電源配線の幅中心線を軸として線対称配置され、
前記共通ゲート電極が、一方の活性領域、電源配線および他方の活性領域のそれぞれに交差して直線配置されている
請求項3に記載の半導体集積回路。 - 前記2つの活性領域の間に存在する素子分離領域に重なるゲート電極の全てが、当該2つの活性領域の一方側から前記素子分離領域と交差して他方の活性領域側に延在する前記共通ゲート電極である
請求項4に記載の半導体集積回路。 - 前記(M+1)本の電源線と全てのセル内部接続線が第1層目のメタル配線層から形成され、
セル間信号線が第2層目のメタル配線層から形成されている
請求項3に記載の半導体集積回路。 - 前記マルチハイトセルは、前記同相駆動される相補トランジスタ対のうちM個の相補トランジスタ対が配置され前記M倍セル長を有する第1矩形部と、当該第1矩形部の規格化されたセル長方向で対向する2辺の一方の辺に沿って延びる第2矩形部とを備えることで、前記シングルハイトセルをL字状に囲む非矩形セルである
請求項2に記載の半導体集積回路。 - 前記所望の回路を形成する複数のスタンダードセルは、前記同相駆動される相補トランジスタ対のうちM個の相補トランジスタ対が配置され前記M倍セル長を有する第1矩形部と、当該第1矩形部の規格化されたセル長方向で対向する2辺の一方の辺に沿って延びる第2矩形部を備えることで、全体がL字状の平面形状に形成された非矩形のスタンダードセルを1つ以上含む
請求項1に記載の半導体集積回路。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009198547A JP5552775B2 (ja) | 2009-08-28 | 2009-08-28 | 半導体集積回路 |
US12/805,158 US8357955B2 (en) | 2009-08-28 | 2010-07-15 | Semiconductor integrated circuit |
CN2010102613187A CN102005451B (zh) | 2009-08-28 | 2010-08-23 | 半导体集成电路 |
US14/600,627 USRE45988E1 (en) | 2009-08-28 | 2015-01-20 | Semiconductor integrated circuit |
US15/078,990 USRE47095E1 (en) | 2009-08-28 | 2016-03-23 | Semiconductor integrated circuit |
US15/882,412 USRE48085E1 (en) | 2009-08-28 | 2018-01-29 | Semiconductor integrated circuit |
US16/891,779 USRE48831E1 (en) | 2009-08-28 | 2020-06-03 | Semiconductor integrated circuit |
US17/503,860 USRE49821E1 (en) | 2009-08-28 | 2021-10-18 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009198547A JP5552775B2 (ja) | 2009-08-28 | 2009-08-28 | 半導体集積回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014026799A Division JP5776802B2 (ja) | 2014-02-14 | 2014-02-14 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011049477A true JP2011049477A (ja) | 2011-03-10 |
JP5552775B2 JP5552775B2 (ja) | 2014-07-16 |
Family
ID=43623528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009198547A Active JP5552775B2 (ja) | 2009-08-28 | 2009-08-28 | 半導体集積回路 |
Country Status (3)
Country | Link |
---|---|
US (6) | US8357955B2 (ja) |
JP (1) | JP5552775B2 (ja) |
CN (1) | CN102005451B (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013175633A (ja) * | 2012-02-27 | 2013-09-05 | Rohm Co Ltd | 半導体集積回路および電子機器 |
JP2014067990A (ja) * | 2012-09-26 | 2014-04-17 | Samsung Display Co Ltd | 平板表示装置の駆動回路 |
JPWO2013065080A1 (ja) * | 2011-10-31 | 2015-04-02 | パナソニック株式会社 | 半導体集積回路装置 |
CN106340516A (zh) * | 2015-07-10 | 2017-01-18 | 瑞萨电子株式会社 | 半导体器件 |
WO2020137746A1 (ja) * | 2018-12-26 | 2020-07-02 | 株式会社ソシオネクスト | 半導体集積回路装置 |
US10797042B2 (en) | 2018-06-25 | 2020-10-06 | Socionext Inc. | Semiconductor device |
WO2021192265A1 (ja) * | 2020-03-27 | 2021-09-30 | 株式会社ソシオネクスト | 半導体集積回路装置 |
WO2023095616A1 (ja) * | 2021-11-29 | 2023-06-01 | 株式会社ソシオネクスト | 半導体集積回路装置 |
WO2024116853A1 (ja) * | 2022-11-29 | 2024-06-06 | 株式会社ソシオネクスト | 半導体集積回路装置 |
JP7525802B2 (ja) | 2020-03-27 | 2024-07-31 | 株式会社ソシオネクスト | 半導体集積回路装置 |
Families Citing this family (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5552775B2 (ja) * | 2009-08-28 | 2014-07-16 | ソニー株式会社 | 半導体集積回路 |
JP5331195B2 (ja) * | 2009-10-19 | 2013-10-30 | パナソニック株式会社 | 半導体装置 |
JP2012222151A (ja) * | 2011-04-08 | 2012-11-12 | Panasonic Corp | 半導体集積回路装置 |
JP2013030602A (ja) * | 2011-07-28 | 2013-02-07 | Panasonic Corp | 半導体集積回路装置 |
US8698205B2 (en) * | 2012-05-25 | 2014-04-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit layout having mixed track standard cell |
CN102968527B (zh) * | 2012-11-14 | 2016-08-03 | 中国科学院微电子研究所 | 参数化生成多倍强度驱动单元的方法 |
US9318607B2 (en) | 2013-07-12 | 2016-04-19 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
KR102083388B1 (ko) | 2013-09-24 | 2020-03-02 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR102233211B1 (ko) | 2013-10-11 | 2021-03-29 | 삼성전자주식회사 | 반도체 소자 |
US9786645B2 (en) * | 2013-11-06 | 2017-10-10 | Mediatek Inc. | Integrated circuit |
USD817353S1 (en) * | 2014-03-07 | 2018-05-08 | Sony Corporation | Display panel or screen with an icon |
US9165102B1 (en) * | 2014-04-07 | 2015-10-20 | Freescale Semiconductor, Inc. | Routing standard cell-based integrated circuits |
US9385726B2 (en) | 2014-04-17 | 2016-07-05 | Infineon Technologies Ag | Chip and method for manufacturing a chip |
US9460259B2 (en) | 2014-08-22 | 2016-10-04 | Samsung Electronics Co., Ltd. | Methods of generating integrated circuit layout using standard cell library |
TWI656622B (zh) * | 2014-09-23 | 2019-04-11 | 聯華電子股份有限公司 | 積體電路佈局結構 |
US9780082B2 (en) | 2015-03-12 | 2017-10-03 | Samsung Electronics Co., Ltd. | Semiconductor device, layout system, and standard cell library |
US10445453B2 (en) * | 2015-04-08 | 2019-10-15 | Mediatek Inc. | Cell layout utilizing boundary cell with mixed poly pitch within integrated circuit |
KR102321605B1 (ko) | 2015-04-09 | 2021-11-08 | 삼성전자주식회사 | 반도체 장치의 레이아웃 설계 방법 및 그를 이용한 반도체 장치의 제조 방법 |
US9773772B2 (en) | 2015-04-09 | 2017-09-26 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
US9690896B2 (en) | 2015-04-09 | 2017-06-27 | Samsung Electronics Co., Ltd. | Method for manufacturing a semiconductor device and semiconductor device manufactured by the same |
US10204920B2 (en) | 2015-04-09 | 2019-02-12 | Samsung Electronics Co., Ltd. | Semiconductor device including polygon-shaped standard cell |
US9698056B2 (en) | 2015-04-09 | 2017-07-04 | Samsung Electronics., Ltd. | Method for designing layout of semiconductor device and method for manufacturing semiconductor device using the same |
EP3316287A4 (en) * | 2015-06-24 | 2019-01-23 | Renesas Electronics Corporation | SEMICONDUCTOR DEVICE |
US10789407B1 (en) | 2016-03-30 | 2020-09-29 | Silicon Technologies, Inc. | Analog design tool having a cell set, and related methods |
KR102497218B1 (ko) | 2016-04-29 | 2023-02-07 | 삼성전자 주식회사 | 복합 논리 셀을 포함하는 집적 회로 |
US20170338215A1 (en) * | 2016-05-20 | 2017-11-23 | Qualcomm Incorporated | Heterogeneous cell array |
US10777508B2 (en) * | 2016-11-09 | 2020-09-15 | United Microelectronics Corp. | Semiconductor device |
CN106783840B (zh) * | 2016-12-05 | 2019-12-31 | 武汉新芯集成电路制造有限公司 | 一种标准单元库的版图结构 |
JP7041361B2 (ja) * | 2017-02-16 | 2022-03-24 | 株式会社ソシオネクスト | 半導体集積回路装置 |
KR102308779B1 (ko) * | 2017-04-10 | 2021-10-05 | 삼성전자주식회사 | 이종 컨택들을 구비하는 집적 회로 및 이를 포함하는 반도체 장치 |
KR102358481B1 (ko) | 2017-06-08 | 2022-02-04 | 삼성전자주식회사 | 반도체 소자 및 그의 제조 방법 |
US10262950B1 (en) * | 2017-10-17 | 2019-04-16 | Qualcomm Incorporated | Visible alignment markers/landmarks for CAD-to-silicon backside image alignment |
US10733352B2 (en) | 2017-11-21 | 2020-08-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit and layout method for standard cell structures |
DE102018124711B4 (de) | 2017-11-21 | 2024-01-11 | Taiwan Semiconductor Manufacturing Co. Ltd. | Layout-Verfahren für Standardzellenstrukturen |
US11282829B2 (en) * | 2017-11-28 | 2022-03-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit with mixed row heights |
US11152348B2 (en) * | 2017-11-28 | 2021-10-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit with mixed row heights |
KR102387946B1 (ko) * | 2018-05-21 | 2022-04-18 | 삼성전자주식회사 | 클럽풋 구조의 도전 패턴을 포함하는 집적 회로 |
US10878158B2 (en) | 2018-07-16 | 2020-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device including cell region having more similar cell densities in different height rows, and method and system for generating layout diagram of same |
US11282957B2 (en) | 2018-07-24 | 2022-03-22 | Samsung Electronics Co., Ltd. | Vertical field-effect transistor (VFET) devices including latches having cross-couple structure |
KR102599048B1 (ko) | 2018-08-16 | 2023-11-06 | 삼성전자주식회사 | 표준 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법 |
US10997348B2 (en) * | 2018-09-28 | 2021-05-04 | Taiwan Semiconductor Manufacturing Company Ltd. | Metal cut region location method and system |
US10411708B1 (en) * | 2018-12-20 | 2019-09-10 | Micron Technology, Inc. | Apparatuses and methods including configurable logic circuits and layout thereof |
US10868538B1 (en) * | 2019-07-29 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Logic cell structure and integrated circuit with the logic cell structure |
KR20210024321A (ko) * | 2019-08-21 | 2021-03-05 | 삼성전자주식회사 | 반도체 소자 |
US11257827B2 (en) * | 2019-12-30 | 2022-02-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Layout structure including anti-fuse cell |
US20210249400A1 (en) * | 2020-02-07 | 2021-08-12 | Renesas Electronics Corporation | Semiconductor device |
US11651133B2 (en) | 2020-03-05 | 2023-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit and method of forming same |
DE102020125839A1 (de) | 2020-03-05 | 2021-09-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrierter schaltkreis und verfahren zu seiner bildung |
US11055463B1 (en) * | 2020-04-01 | 2021-07-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Systems and methods for gate array with partial common inputs |
KR20210133444A (ko) | 2020-04-29 | 2021-11-08 | 삼성전자주식회사 | 중앙의 파워 레일들을 갖는 스탠다드 셀 및 스탠다드 셀 블록 |
DE102021100870B4 (de) | 2020-05-12 | 2024-04-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hybridschicht-layout, -verfahren, -system und -struktur |
US11893333B2 (en) | 2020-05-12 | 2024-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid sheet layout, method, system, and structure |
DE102020132602B4 (de) * | 2020-05-13 | 2023-06-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleitervorrichtung mit vergrabenen leitfähigen fingern und deren herstellungsverfahren |
KR20220003360A (ko) | 2020-07-01 | 2022-01-10 | 삼성전자주식회사 | 상이한 높이들의 셀들을 포함하는 집적 회로 및 이를 설계하는 방법 |
KR20220003363A (ko) | 2020-07-01 | 2022-01-10 | 삼성전자주식회사 | 다중 높이 셀을 포함하는 집적 회로 및 이를 설계하는 방법 |
US12027525B2 (en) * | 2020-07-28 | 2024-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit device, method, and system |
US11710743B2 (en) | 2020-09-18 | 2023-07-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit |
US11803683B2 (en) | 2021-01-28 | 2023-10-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of and system for manufacturing semiconductor device |
KR20220128040A (ko) * | 2021-03-12 | 2022-09-20 | 삼성전자주식회사 | 반도체 장치 |
CN113161346B (zh) * | 2021-03-17 | 2022-04-01 | 长鑫存储技术有限公司 | 集成电路及其布局方法 |
KR20220139164A (ko) * | 2021-04-07 | 2022-10-14 | 삼성전자주식회사 | 반도체 소자 |
US20230135349A1 (en) * | 2021-10-29 | 2023-05-04 | Texas Instruments Incorporated | Multi-row height composite cell with multiple logic functions |
US20240038760A1 (en) * | 2022-08-01 | 2024-02-01 | Qualcomm Incorporated | Integrated circuit cell with dual row, back-to-back, transistor body ties |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02168647A (ja) * | 1987-11-20 | 1990-06-28 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH02172256A (ja) * | 1988-12-23 | 1990-07-03 | Nec Corp | 論理回路 |
JPH07321295A (ja) * | 1994-05-27 | 1995-12-08 | Fujitsu Ltd | 半導体集積回路に於けるセル列と配線チャネルの配置方法 |
JP2001506429A (ja) * | 1997-12-02 | 2001-05-15 | ニュルロジック デザイン インコーポレーテッド | 半導体素子の電源/アース金属配線 |
JP2005203447A (ja) * | 2004-01-13 | 2005-07-28 | Toshiba Corp | 半導体集積回路、半導体集積回路設計システム及び半導体集積回路設計方法 |
JP2008078508A (ja) * | 2006-09-22 | 2008-04-03 | Toshiba Corp | 半導体集積回路及び半導体集積回路の製造方法 |
JP2008300677A (ja) * | 2007-05-31 | 2008-12-11 | Panasonic Corp | 半導体集積回路 |
Family Cites Families (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL176029C (nl) | 1973-02-01 | 1985-02-01 | Philips Nv | Geintegreerde logische schakeling met komplementaire transistoren. |
DE2823555A1 (de) | 1977-05-31 | 1978-12-07 | Fujitsu Ltd | Zellenfoermige integrierte schaltung |
JPS6337633A (ja) | 1986-07-31 | 1988-02-18 | Nec Corp | 半導体集積回路装置 |
JP2617920B2 (ja) | 1986-08-25 | 1997-06-11 | 富士通株式会社 | スタンダードセルのレイアウト方法 |
JPH01175753A (ja) | 1987-12-29 | 1989-07-12 | Ricoh Co Ltd | 半導体集積回路装置の製造方法 |
JPH02174258A (ja) | 1988-12-27 | 1990-07-05 | Nec Corp | 遅延セル |
JPH03263854A (ja) | 1990-03-14 | 1991-11-25 | Fujitsu Ltd | ゲートアレイ型半導体集積回路装置 |
JPH04151870A (ja) | 1990-10-15 | 1992-05-25 | Mitsubishi Electric Corp | Cmosゲートアレイ |
JPH05315448A (ja) * | 1992-04-27 | 1993-11-26 | Nec Corp | 集積回路装置およびそのレイアウト方法 |
JPH06216251A (ja) | 1992-10-20 | 1994-08-05 | Fujitsu Ltd | 半導体回路 |
US5489860A (en) * | 1992-10-20 | 1996-02-06 | Fujitsu Limited | Semiconductor circuit having improved layout pattern |
JP3335460B2 (ja) | 1994-03-09 | 2002-10-15 | 株式会社リコー | スタンダードセルを有する半導体装置 |
JPH09185641A (ja) | 1995-12-27 | 1997-07-15 | Yamaha Corp | 標準セルの配置設計法 |
US6031982A (en) * | 1996-11-15 | 2000-02-29 | Samsung Electronics Co., Ltd. | Layout design of integrated circuit, especially datapath circuitry, using function cells formed with fixed basic cell and configurable interconnect networks |
JPH10173055A (ja) | 1996-12-09 | 1998-06-26 | Sony Corp | セルベース半導体装置及びスタンダードセル |
US6335640B1 (en) | 1997-03-11 | 2002-01-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device with its layout designed by the cell base method |
JP3100568B2 (ja) | 1997-09-09 | 2000-10-16 | エイ・アイ・エル株式会社 | 小面積伝送ゲートセル |
TW429393B (en) * | 1997-11-27 | 2001-04-11 | Semiconductor Energy Lab | D/A conversion circuit and semiconductor device |
JP3450739B2 (ja) * | 1999-03-24 | 2003-09-29 | 松下電器産業株式会社 | Lsi配置方法 |
US6838713B1 (en) * | 1999-07-12 | 2005-01-04 | Virage Logic Corporation | Dual-height cell with variable width power rail architecture |
JP2001118999A (ja) | 1999-10-15 | 2001-04-27 | Hitachi Ltd | ダイナミック型ramと半導体装置 |
JP5028714B2 (ja) * | 2001-03-30 | 2012-09-19 | 富士通セミコンダクター株式会社 | 半導体集積回路装置、および配線方法 |
JP2003007827A (ja) | 2001-06-25 | 2003-01-10 | Hitachi Ltd | 半導体集積回路装置 |
JP4036688B2 (ja) * | 2002-06-18 | 2008-01-23 | 松下電器産業株式会社 | 自動配置配線用スタンダードセルライブラリ及び半導体集積装置 |
JP2004228164A (ja) * | 2003-01-20 | 2004-08-12 | Toshiba Corp | 半導体集積回路及びその製造方法 |
JP2005116793A (ja) | 2003-10-08 | 2005-04-28 | Toshiba Corp | 半導体集積回路及びそのクロック配線方法 |
US6980462B1 (en) * | 2003-11-18 | 2005-12-27 | Lsi Logic Corporation | Memory cell architecture for reduced routing congestion |
JP4942973B2 (ja) | 2005-09-28 | 2012-05-30 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP4829645B2 (ja) * | 2006-03-08 | 2011-12-07 | パナソニック株式会社 | 半導体集積回路装置 |
US7564077B2 (en) * | 2006-05-05 | 2009-07-21 | Texas Instruments Incorporated | Performance and area scalable cell architecture technology |
US7465970B2 (en) * | 2006-05-10 | 2008-12-16 | Faraday Technology Corp. | Common pass gate layout of a D flip flop |
TWI307113B (en) * | 2006-07-20 | 2009-03-01 | Faraday Tech Corp | A layout architecture having high-performance and high-density design |
US20080023792A1 (en) * | 2006-07-28 | 2008-01-31 | Mediatek Inc. | Filler capacitor with a multiple cell height |
JP2008118004A (ja) | 2006-11-07 | 2008-05-22 | Nec Electronics Corp | 半導体集積回路 |
JP2008235350A (ja) | 2007-03-16 | 2008-10-02 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP2008283039A (ja) | 2007-05-11 | 2008-11-20 | Toshiba Corp | 半導体装置 |
CN100570614C (zh) * | 2007-06-05 | 2009-12-16 | 联华电子股份有限公司 | 集成电路设计决定标准单元的方法 |
JP5293939B2 (ja) | 2007-07-25 | 2013-09-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5236300B2 (ja) * | 2008-02-06 | 2013-07-17 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
KR101394145B1 (ko) * | 2008-02-26 | 2014-05-16 | 삼성전자주식회사 | 스탠다드 셀 라이브러리 및 집적 회로 |
JP2010141047A (ja) | 2008-12-10 | 2010-06-24 | Renesas Technology Corp | 半導体集積回路装置および半導体集積回路装置の製造方法 |
US8276109B2 (en) * | 2008-12-23 | 2012-09-25 | Broadcom Corporation | Mixed-height high speed reduced area cell library |
JP5509599B2 (ja) * | 2009-01-23 | 2014-06-04 | ソニー株式会社 | 半導体集積回路 |
JP5552775B2 (ja) * | 2009-08-28 | 2014-07-16 | ソニー株式会社 | 半導体集積回路 |
-
2009
- 2009-08-28 JP JP2009198547A patent/JP5552775B2/ja active Active
-
2010
- 2010-07-15 US US12/805,158 patent/US8357955B2/en not_active Ceased
- 2010-08-23 CN CN2010102613187A patent/CN102005451B/zh active Active
-
2015
- 2015-01-20 US US14/600,627 patent/USRE45988E1/en not_active Ceased
-
2016
- 2016-03-23 US US15/078,990 patent/USRE47095E1/en active Active
-
2018
- 2018-01-29 US US15/882,412 patent/USRE48085E1/en active Active
-
2020
- 2020-06-03 US US16/891,779 patent/USRE48831E1/en active Active
-
2021
- 2021-10-18 US US17/503,860 patent/USRE49821E1/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02168647A (ja) * | 1987-11-20 | 1990-06-28 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH02172256A (ja) * | 1988-12-23 | 1990-07-03 | Nec Corp | 論理回路 |
JPH07321295A (ja) * | 1994-05-27 | 1995-12-08 | Fujitsu Ltd | 半導体集積回路に於けるセル列と配線チャネルの配置方法 |
JP2001506429A (ja) * | 1997-12-02 | 2001-05-15 | ニュルロジック デザイン インコーポレーテッド | 半導体素子の電源/アース金属配線 |
JP2005203447A (ja) * | 2004-01-13 | 2005-07-28 | Toshiba Corp | 半導体集積回路、半導体集積回路設計システム及び半導体集積回路設計方法 |
JP2008078508A (ja) * | 2006-09-22 | 2008-04-03 | Toshiba Corp | 半導体集積回路及び半導体集積回路の製造方法 |
JP2008300677A (ja) * | 2007-05-31 | 2008-12-11 | Panasonic Corp | 半導体集積回路 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013065080A1 (ja) * | 2011-10-31 | 2015-04-02 | パナソニック株式会社 | 半導体集積回路装置 |
JP2013175633A (ja) * | 2012-02-27 | 2013-09-05 | Rohm Co Ltd | 半導体集積回路および電子機器 |
JP2014067990A (ja) * | 2012-09-26 | 2014-04-17 | Samsung Display Co Ltd | 平板表示装置の駆動回路 |
CN106340516A (zh) * | 2015-07-10 | 2017-01-18 | 瑞萨电子株式会社 | 半导体器件 |
JP2017022250A (ja) * | 2015-07-10 | 2017-01-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10797042B2 (en) | 2018-06-25 | 2020-10-06 | Socionext Inc. | Semiconductor device |
US11233044B2 (en) | 2018-06-25 | 2022-01-25 | Socionext Inc. | Semiconductor device |
WO2020137746A1 (ja) * | 2018-12-26 | 2020-07-02 | 株式会社ソシオネクスト | 半導体集積回路装置 |
JPWO2020137746A1 (ja) * | 2018-12-26 | 2021-11-18 | 株式会社ソシオネクスト | 半導体集積回路装置 |
WO2021192265A1 (ja) * | 2020-03-27 | 2021-09-30 | 株式会社ソシオネクスト | 半導体集積回路装置 |
JP7525802B2 (ja) | 2020-03-27 | 2024-07-31 | 株式会社ソシオネクスト | 半導体集積回路装置 |
WO2023095616A1 (ja) * | 2021-11-29 | 2023-06-01 | 株式会社ソシオネクスト | 半導体集積回路装置 |
WO2024116853A1 (ja) * | 2022-11-29 | 2024-06-06 | 株式会社ソシオネクスト | 半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
USRE49821E1 (en) | 2024-01-30 |
USRE45988E1 (en) | 2016-04-26 |
USRE48085E1 (en) | 2020-07-07 |
US20110049575A1 (en) | 2011-03-03 |
CN102005451B (zh) | 2013-02-27 |
USRE48831E1 (en) | 2021-11-23 |
JP5552775B2 (ja) | 2014-07-16 |
US8357955B2 (en) | 2013-01-22 |
USRE47095E1 (en) | 2018-10-23 |
CN102005451A (zh) | 2011-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5552775B2 (ja) | 半導体集積回路 | |
JP5776802B2 (ja) | 半導体集積回路 | |
US10290653B2 (en) | Integrated circuit layout structure | |
KR101913457B1 (ko) | 선형 FinFET 구조들을 갖는 회로들 | |
JP2008171977A (ja) | 半導体集積回路のレイアウト構造 | |
JP2008171977A5 (ja) | ||
WO2017090389A1 (ja) | 半導体集積回路装置 | |
JP6146437B2 (ja) | 半導体集積回路 | |
JP2019114641A (ja) | 半導体装置 | |
JP6747544B2 (ja) | 半導体集積回路 | |
JP6070731B2 (ja) | 半導体集積回路 | |
JP2009272340A (ja) | 半導体集積回路 | |
JP7004038B2 (ja) | 半導体集積回路 | |
JP2011199034A (ja) | 半導体装置 | |
JP6524493B2 (ja) | 半導体集積回路 | |
JPH02285656A (ja) | スタンダードセル方式の半導体集積回路 | |
JP2004006514A (ja) | ゲートアレイ半導体装置の基本セル,ゲートアレイ半導体装置,および,ゲートアレイ半導体装置のレイアウト方法 | |
EP1009031B1 (en) | Semiconductor integrated circuit device and method of producing the same | |
WO2024093124A1 (zh) | 开关标准单元、开关以及版图设计方法 | |
JP4732728B2 (ja) | ゲートアレイ集積回路およびそのレイアウト方法 | |
JP2023087694A (ja) | 半導体装置 | |
CN117673076A (zh) | 标准单元布局及集成电路 | |
US20190181153A1 (en) | Digital blocks with electrically insulated and orthogonal polysilicon layers | |
JP2005333084A (ja) | 半導体記憶装置 | |
JP2006100340A (ja) | 半導体記憶装置及び製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140513 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5552775 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |