JP2011048624A - 半導体集積回路、記憶制御方法、記憶制御プログラム及び記録媒体 - Google Patents
半導体集積回路、記憶制御方法、記憶制御プログラム及び記録媒体 Download PDFInfo
- Publication number
- JP2011048624A JP2011048624A JP2009196465A JP2009196465A JP2011048624A JP 2011048624 A JP2011048624 A JP 2011048624A JP 2009196465 A JP2009196465 A JP 2009196465A JP 2009196465 A JP2009196465 A JP 2009196465A JP 2011048624 A JP2011048624 A JP 2011048624A
- Authority
- JP
- Japan
- Prior art keywords
- storage
- ram
- divided
- power saving
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System (AREA)
- Facsimiles In General (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Record Information Processing For Printing (AREA)
Abstract
【解決手段】ASIC1は、各種機能動作を実行する複数の機能モジュール12〜14、15a〜15nへの供給電力の停止を行う省電力モード時に、切り替え部13d、14d、15ad〜15ndによって、複数のRAM13m、14m、15am〜15nmを所定ビット幅の複数の分割RAM領域を有する再構築RAM部として再構築し、該再構築RAM部の各分割RAM領域へのアクセスの許可/不許可を調整する。したがって、ASIC1の省電力モード時に、使用目的に合わせてRAM13m〜15nmを再構築して使用することができ、利用効率を向上させることができる。
【選択図】 図1
Description
11 サブCPU
12 ネットワークコントローラ
13 PCIeモジュール
14 コミニュケーションバッファモジュール(CommBuff)
15a〜15n 画像処理モジュール
11m CPU周辺用RAM
12m ネットワークデータ用RAM
13m PCIe用RAM
14m コミニュケーションバッファ用RAM
15am〜15nm 画像処理用RAM
13d、14d、15ad〜15nd 切り替え部
K1〜K6 切り替え機構部
16 バス
RS1〜RS6 分割RAM領域
RSm 再構築RAM部
Claims (13)
- 各種機能動作を実行する複数の機能実行手段と、該機能実行手段がデータの一時保管に利用する複数の記憶手段と、を備え、所定の前記機能実行手段を省電力状態に移行させる省電力モードを有する半導体集積回路において、
前記省電力モード時に、複数の前記記憶手段を、所定の記憶領域長を有する複数の分割記憶領域からなる再構築記憶手段として再構築する記憶領域構築手段と、
前記再構築記憶手段の前記各分割記憶領域へのアクセスの許可/不許可を制御する分割アクセス制御手段と、
を備えていることを特徴とする半導体集積回路。 - 前記記憶領域構築手段は、前記分割記憶領域の記憶領域長を適宜設定して、該分割記憶領域からなる前記再構築記憶手段を再構築することを特徴とする請求項1記載の半導体集積回路。
- 前記半導体集積回路は、
前記再構築記憶手段の利用状況を監視する監視手段と、
前記監視手段の監視結果に基づいて利用する前記再構築記憶手段の利用記憶容量を決定する利用容量決定手段と、
を備え、
前記分割アクセス制御手段は、前記利用容量決定手段の決定した利用記憶容量に基づいて前記再構築記憶手段の前記分割記憶領域毎のアクセスの許可/不許可を制御することを特徴とする請求項1または請求項2記載の半導体集積回路。 - 前記半導体集積回路は、前記分割アクセス制御手段によってアクセスが不許可とされている前記分割記憶領域を非活性化する非活性化手段を備えていることを特徴とする請求項1から請求項3のいずれかに記載の半導体集積回路。
- 前記非活性化手段は、前記分割記憶領域への電力供給停止、アクセス動作に利用するクロックの停止、リセット動作処理のいずれかまたはその組み合わせを行うことで非活性化することを特徴とする請求項4記載の半導体集積回路。
- 前記半導体集積回路は、前記記憶手段が、所定の記憶領域長の前記分割記憶領域からなる前記再構築記憶手段を再構築するのに適したbit幅に分割されて実装されていることを特徴とする請求項1から請求項5のいずれかに記載の半導体集積回路。
- 前記記憶手段は、前記再構築記憶手段の前記分割記憶領域よりも小さい記憶領域であってそれぞれ個別にアクセス可能な複数の小領域記憶手段で構成されており、
前記記憶領域構築手段は、該小領域記憶手段を複数集めて前記分割記憶領域として再構築することを特徴とする請求項1から請求項6のいずれかに記載の半導体集積回路。 - 前記半導体集積回路は、前記省電力モードからの復帰要因を検出する復帰要因検出手段をさらに備え、
前記記憶領域構築手段は、前記復帰要因検出手段が前記復帰要因を検出すると、前記再構築記憶手段を元の前記記憶手段に復帰させることを特徴とする請求項1から請求項7のいずれかに記載の半導体集積回路。 - 前記半導体集積回路は、前記機能実行手段がデータ通信機能を有し、前記省電力モードにおいて、前記再構築記憶手段を用いて前記データ通信を行うことを特徴とする請求項1から請求項8のいずれかに記載の半導体集積回路。
- 前記再構築記憶手段は、前記データ通信機能の実行に使用される記憶領域が、通常動作モード時に前記データ通信機能の実行に用いられる前記記憶手段の記憶領域よりも大きいことを特徴とする請求項9記載の半導体集積回路。
- 各種機能動作を実行する複数の機能実行手段と、該機能実行手段がデータの一時保管に利用する複数の記憶手段と、を備え、所定の機能実行手段を省電力状態に移行させる省電力モードを有する半導体集積回路における記憶制御方法であって、
前記省電力モード時に、複数の前記記憶手段を、所定記憶領域長を有する複数の分割記憶領域からなる再構築記憶手段として再構築する記憶領域構築処理ステップと、
前記再構築記憶手段の前記各分割記憶領域へのアクセスの許可/不許可を制御する分割アクセス制御処理ステップと、
を有していることを特徴とする記憶制御方法。 - 各種機能動作を実行する複数の機能実行手段と、該機能実行手段がデータの一時保管に利用する複数の記憶手段と、を備え、所定の機能実行手段を省電力状態に移行させる省電力モードを有する半導体集積回路に搭載される記憶制御プログラムであって、
コンピュータに、
前記省電力モード時に、複数の前記記憶手段を、所定記憶領域長を有する複数の分割記憶領域からなる再構築記憶手段として再構築する記憶領域構築処理と、
前記再構築記憶手段の前記各分割記憶領域へのアクセスの許可/不許可を制御する分割アクセス制御処理と、
を行わせることを特徴とする記憶制御プログラム。 - 請求項12記載の記憶制御プログラムを記録したことを特徴とするコンピュータが読み取り可能な記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009196465A JP5375441B2 (ja) | 2009-08-27 | 2009-08-27 | 半導体集積回路、記憶制御方法、記憶制御プログラム及び記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009196465A JP5375441B2 (ja) | 2009-08-27 | 2009-08-27 | 半導体集積回路、記憶制御方法、記憶制御プログラム及び記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011048624A true JP2011048624A (ja) | 2011-03-10 |
JP5375441B2 JP5375441B2 (ja) | 2013-12-25 |
Family
ID=43834874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009196465A Expired - Fee Related JP5375441B2 (ja) | 2009-08-27 | 2009-08-27 | 半導体集積回路、記憶制御方法、記憶制御プログラム及び記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5375441B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012208827A (ja) * | 2011-03-30 | 2012-10-25 | Nec Corp | マイクロプロセッサ、メモリアクセス方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002366422A (ja) * | 2001-06-06 | 2002-12-20 | Fujitsu Ltd | コンピュータシステム |
JP2005074911A (ja) * | 2003-09-02 | 2005-03-24 | Fuji Xerox Co Ltd | 画像処理装置 |
JP2005115906A (ja) * | 2003-09-19 | 2005-04-28 | Ricoh Co Ltd | メモリ駆動システム |
JP2006018452A (ja) * | 2004-06-30 | 2006-01-19 | Fujitsu Ltd | 半導体装置 |
JP2006155220A (ja) * | 2004-11-29 | 2006-06-15 | Canon Inc | 半導体集積回路及びそのアクセス制御方法 |
-
2009
- 2009-08-27 JP JP2009196465A patent/JP5375441B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002366422A (ja) * | 2001-06-06 | 2002-12-20 | Fujitsu Ltd | コンピュータシステム |
JP2005074911A (ja) * | 2003-09-02 | 2005-03-24 | Fuji Xerox Co Ltd | 画像処理装置 |
JP2005115906A (ja) * | 2003-09-19 | 2005-04-28 | Ricoh Co Ltd | メモリ駆動システム |
JP2006018452A (ja) * | 2004-06-30 | 2006-01-19 | Fujitsu Ltd | 半導体装置 |
JP2006155220A (ja) * | 2004-11-29 | 2006-06-15 | Canon Inc | 半導体集積回路及びそのアクセス制御方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012208827A (ja) * | 2011-03-30 | 2012-10-25 | Nec Corp | マイクロプロセッサ、メモリアクセス方法 |
US9081673B2 (en) | 2011-03-30 | 2015-07-14 | Nec Corporation | Microprocessor and memory access method |
Also Published As
Publication number | Publication date |
---|---|
JP5375441B2 (ja) | 2013-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7698404B2 (en) | Status information notification system | |
US8819467B2 (en) | Image forming apparatus, system on chip unit and driving method thereof | |
KR101936765B1 (ko) | 전자 장치, 마이크로 컨트롤러 및 그 제어 방법 | |
US8832355B2 (en) | Storage device, storage controlling device, and storage controlling method | |
JP2010211351A (ja) | 半導体集積回路、省電力制御方法、省電力制御プログラム及び記録媒体 | |
US20180203623A1 (en) | Information processing apparatus, method of controlling the same and storage medium | |
JP2014026373A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
JP5375441B2 (ja) | 半導体集積回路、記憶制御方法、記憶制御プログラム及び記録媒体 | |
JP5760723B2 (ja) | 画像処理装置、画像処理方法、画像処理プログラム及び記録媒体 | |
JP2002218099A (ja) | 通信システム | |
JP2002335357A (ja) | 通信端末装置 | |
JP5741245B2 (ja) | 画像処理装置、画像処理制御方法及び画像処理制御プログラム | |
JP5644429B2 (ja) | データ処理装置、画像形成装置、省電力制御方法、省電力制御プログラム及び記録媒体 | |
US20120047375A1 (en) | Information processing apparatus, method of controlling the same, and storage medium | |
JP2007025882A (ja) | 省電力モードからの高速復帰手段 | |
JP2010055265A (ja) | システムlsi、システムlsiの制御方法、プログラム、及び記憶媒体 | |
JP5636653B2 (ja) | 半導体集積回路及び省電力制御方法 | |
CN111541825B (zh) | 电子装置及其控制方法 | |
US20200293209A1 (en) | Information processing apparatus and control method of information processing apparatus | |
JP2008217727A (ja) | メモリホットプラグ時のデータコピー速度変更方式 | |
JP2004252570A (ja) | ディスクアレイ装置及び画像形成装置 | |
JP5480194B2 (ja) | 画像形成装置およびシステム管理プログラム | |
JP2011008310A (ja) | データ処理装置、省電力制御方法、省電力制御プログラム及び記録媒体 | |
JP4910785B2 (ja) | 電子機器、電子機器の電源制御プログラムおよび電源制御方法 | |
JP7180463B2 (ja) | 画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120511 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130909 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5375441 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |