KR101936765B1 - 전자 장치, 마이크로 컨트롤러 및 그 제어 방법 - Google Patents

전자 장치, 마이크로 컨트롤러 및 그 제어 방법 Download PDF

Info

Publication number
KR101936765B1
KR101936765B1 KR1020120081284A KR20120081284A KR101936765B1 KR 101936765 B1 KR101936765 B1 KR 101936765B1 KR 1020120081284 A KR1020120081284 A KR 1020120081284A KR 20120081284 A KR20120081284 A KR 20120081284A KR 101936765 B1 KR101936765 B1 KR 101936765B1
Authority
KR
South Korea
Prior art keywords
signal
mode
memory
state
low power
Prior art date
Application number
KR1020120081284A
Other languages
English (en)
Other versions
KR20130018539A (ko
Inventor
박진규
정지원
박호범
Original Assignee
에이치피프린팅코리아 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이치피프린팅코리아 유한회사 filed Critical 에이치피프린팅코리아 유한회사
Priority to PCT/KR2012/006345 priority Critical patent/WO2013022289A2/en
Priority to JP2012176906A priority patent/JP2013037697A/ja
Priority to TW101128835A priority patent/TW201308069A/zh
Priority to CN201210281705.6A priority patent/CN102955676B/zh
Priority to EP12179841.7A priority patent/EP2557480B1/en
Priority to US13/588,490 priority patent/US20130042132A1/en
Publication of KR20130018539A publication Critical patent/KR20130018539A/ko
Application granted granted Critical
Publication of KR101936765B1 publication Critical patent/KR101936765B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Facsimiles In General (AREA)
  • Dram (AREA)

Abstract

마이크로 컨트롤러가 개시된다. 본 마이크로 컨트롤러는 노멀 모드 상태에서 저전력 모드 상태로 전환되면 셀프 리프레쉬 모드로 동작하는 외부 메모리와 연결되며, 노멀 모드 상태에서 외부 메모리를 이용하여 제어 동작을 수행하며, 저전력 모드 상태에서 노멀 모드 상태로 전환되면 셀프 리프레쉬 모드를 해제하기 위한 신호를 출력하는 메모리 컨트롤러부, 신호를 메인 메모리로 전송하는 메모리 인터페이스부 및 신호의 출력 여부를 검출하는 신호 검출부를 포함한다. 여기서, 메모리 컨트롤러는, 노멀 모드 상태에서 저전력 모드 상태로 전환시 메모리 인터페이스부를 파워 오프 시키고, 저전력 모드 상태에서 노멀 모드 상태로 전환시 신호 검출부에 의해 신호의 출력이 검출되면 상기 메모리 인터페이스부를 파워 온 시킬 수 있다.

Description

전자 장치, 마이크로 컨트롤러 및 그 제어 방법{Electronic device, micro controller and method for controlling thereof}
본 발명은 전자 장치, 마이크로 컨트롤러 및 그 제어 방법에 관한 것으로서, 보다 상세하게는, 저전력 모드 구현이 가능한 전자 장치, 마이크로 컨트롤러 및 그 제어 방법에 관한 것이다.
최근 들어, 모든 전자 제품의 저전력에 대한 요구가 점차로 강화되고 있으며 이에 대응하지 못하면 제품의 성능과 가격 측면에서 강점을 지녀도 법 규제로 인하여 판매가 불가능하게 되고 있다.
에너지 스타(Energy Star)의 현 사양은 대기 시 전력 소모가 장치 종류에 따라서 1~2W 이하일 것을 요구하고 있다. 향후에는 네트워크 서비스가 가능한 대기 상태에서도 1W이하 전력소모를 요구하게 될 것이며, 이에 모든 전자회사들은 이들 달성하기 위해서 여러 가지 방법을 동원하고 있다.
또한 소비자에게는 기기가 저전력 상태인지 일반 동작 상태인지에 따라 사용상에 불편한 점이 없도록 하여야 한다. 이것이 향 후 기기의 기술 간 경쟁력의 핵심이 될 것이다.
현재 저전력 대기 모드 달성을 위해서 대부분의 회사들이 접근하고 있는 방법은 고성능의 메인 CPU와 저전력을 소모하는 보조 CPU 구성을 통해서 일반 모드 시에는 메인 CPU를 통해서 서비스하고 시스템이 특정조건에 의해서 대기 모드 진입 시에는 보조 CPU를 통해서 메인 CPU와 필요치 않는 시스템 전원을 오프하고 보조 CPU를 통해서 서비스 요청을 모니터링을 하게 되고 사용자가 서비스 요청 시, 보조 CPU는 메인 CPU 및 보조 회로들의 전원을 인가하여 서비스를 하는 구조로 설계하고 있다. 즉, 기존 CPU core들 이외에 별도의 작은 Gate 사이즈의 CPU가 추가되게 된다.
일 예로, 종래 시스템은 메인 컨트롤러에 추가적으로 저전력 모드시 IO 수신 및 Wakeup 처리 Event를 인지하여 메인 컨트롤러에 전원을 인가하는 서브 컨트롤러를 장착하는 방식이다. 이 경우, 별도의 Chip을 장착함으로써 가격이 상승되고, 메인 컨트롤러와 서브 컨트롤러 간의 통신을 위한 별도의 회로와 소프트웨어가 필요하다는 단점이 있다.
다른 예로, 메인 컨트롤러와 서브 컨트롤러의 CPU들을 하나의 SoC로 집적화하고, 서비스 모드에서는 MAC, USB, Fax, IO port 등을 메인 컨트롤러가 제어하고, 저전력 모드에서는 서브 컨트롤러가 MAC, USB, Fax, IO port 등의 데이터를 처리하는 방식이다. 이 경우에도 저전력을 위한 별도의 CPU를 추가하여야 한다는 문제점이 있다.
한편, 저전력을 달성하기 위하여 내부 모듈들의 파워 도메인을 분리하여 특정 블럭은 on/off컨트롤 가능하게 하여 사용하지 않는 블럭은 off시키는 기능을 구현하고 있으며, 특히 저전력 모드에서는 Sub Controller와 이벤트 수신을 위한 기기들만을 남기고 전원을 off시키게 된다.
하지만 이러한 방법으로도 대기 전력을 줄이는 것에도 한계에 다다름에 따라 저전력 구현을 위한 대상이 컨트롤러에서 주변 연결 장치 쪽으로 점점 확장되고 있다. 대표적인 주변장치인 DDR MEMORY의 저전력 구현을 위한 방법은 Self refresh mode외에도 다양한 방법들이 있다. 예를 들어, DDR MEMORY측의 PAD를 sleep mode에서 OFF할 수 있도록 제어하는 방법이다.
이 경우, 기존의 시스템을 변경하지 않고 주변 블럭인 DDR MEMORY의 PAD 제어 회로를 내장하여 MEMORY 만 교체한다면 어느 정도의 저전력 달성을 이룰 수 있게 된다. 하지만 전체적인 시스템 측면으로 보면, 어차피 DDR MEMORY를 제어하는 C컨트롤러의 PAD는 제어할 수 없어서 그 부분에서 생기는 전력손실은 막을 수 없다는 문제점이 있다.
또한, 저전력 모드에서 인터페이스부가 OFF되어 있다면, self refresh mode 등의 저전력 모드에서 노멀 모드 전환되는 특정 이벤트 발생 시 원활한 DATA 통신을 방해할 뿐 아니라, 이로 인한 오동작(DATA 손실)이 발생할 수도 있다는 문제점이 있었다.
따라서, 본 발명의 목적은, 저전력 모드에서 컨트롤러 측의 메모리 인터페이스부를 오프시켜 저전력 모드를 구현할 수 있는 전자 장치, 마이크로 컨트롤러 및 그 제어 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 전자 장치는, 노멀 모드 상태에서 저전력 모드 상태로 전환되면 셀프 리프레쉬 모드로 동작하는 메인 메모리, 상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환되면 상기 셀프 리프레쉬 모드를 해제하기 위한 신호를 출력하는 메모리 컨트롤러부, 상기 메모리 컨트롤러부에서 출력되는 신호를 상기 메인 메모리로 전송하는 메모리 인터페이스부 및, 상기 신호의 출력 여부를 검출하는 신호 검출부를 포함하며, 상기 메모리 컨트롤러부는, 상기 노멀 모드 상태에서 상기 저전력 모드 상태로 전환시 상기 메모리 인터페이스부를 파워 오프 시키고, 상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환시 상기 신호 검출부에 의해 상기 신호의 출력이 검출되면 상기 메모리 인터페이스부를 파워 온 시킬 수 있다.
또한, CPU를 더 포함하며, 상기 CPU는, 상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환되면 상기 메인 메모리의 상기 셀프 리프레쉬 모드를 해제하기 위한 신호를 출력하도록 상기 메모리 컨트롤러부를 제어할 수 있다.
여기서, 상기 신호는, Clock Enable(CKE), POWER DOWN EXIT 및 PAD ENABLE 신호 중 적어도 하나가 될 수 있다.
또한, 상기 신호는 Clock Enable(CKE)이며, 상기 CKE 신호는 상기 저전력 모드 상태에서 상기 메모리 컨트롤러부와 상기 메인 메모리 사이에 제1 활성화 상태로 연결될 수 있다.
또한, 상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환되면, 상기 CKE 신호가 상기 제1 활성화 상태에서 제2 활성화 상태로 천이하며, 상기 상기 메모리 컨트롤러부는, 상기 신호 검출부에 의해 상기 제2 활성화 상태로 천이된 CKE 신호가 검출되면 상기 메인 메모리의 상기 셀프 리프레쉬 모드를 해제시킬 수 있다.
여기서, 상기 메모리 인터페이스부는, PAD가 될 수 있다.
또한, 상기 PAD는, SSTL(Stub Series Terminated Logic) PAD 이며, 상기 신호 검출부는, SSTL PAD H/W CONTROL Logic이 될 수 있다.
또한, 상기 신호 검출부는, 복수 개의 입력단을 갖는 먹스를 포함하고, 상기 복수 개의 입력단으로 입력되는 복수 개의 입력 신호 중 하나를 선택하여 출력할 수 있다.
또한, 본 발명의 일 실시 예에 따른 노멀 모드 상태에서 저전력 모드 상태로 전환되면 셀프 리프레쉬 모드로 동작하는 외부 메모리와 연결된 마이크로 컨트롤러는, 상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환되면 상기 셀프 리프레쉬 모드를 해제하기 위한 신호를 출력하는 메모리 컨트롤러부, 상기 메모리 컨트롤러부에서 출력되는 신호를 상기 메인 메모리로 전송하는 메모리 인터페이스부 및, 상기 신호의 출력 여부를 검출하는 신호 검출부를 포함하며, 상기 메모리 컨트롤러부는, 상기 노멀 모드 상태에서 상기 저전력 모드 상태로 전환시 상기 메모리 인터페이스부를 파워 오프 시키고, 상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환시 상기 신호 검출부에 의해 상기 신호의 출력이 검출되면 상기 메모리 인터페이스부를 파워 온 시킬 수 있다.
또한, CPU;를 더 포함하며, 상기 CPU는, 상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환되면 상기 메인 메모리의 상기 셀프 리프레쉬 모드를 해제하기 위한 신호를 출력하도록 상기 메모리 컨트롤러부를 제어할 수 있다.
여기서, 상기 기설정된 신호는, Clock Enable(CKE), POWER DOWN EXIT 및 PAD ENABLE 신호 중 적어도 하나가 될 수 있다.
또한, 상기 신호는 Clock Enable(CKE)이며, 상기 CKE 신호는 상기 저전력 모드 상태에서 상기 메모리 컨트롤러부와 상기 외부 메모리 사이에 제1 활성화 상태로 연결될 수 있다.
또한, 상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환되면, 상기 CKE 신호가 상기 제1 활성화 상태에서 제2 활성화 상태로 천이하며, 상기 상기 메모리 컨트롤러부는, 상기 신호 검출부에 의해 상기 제2 활성화 상태로 천이된 CKE 신호가 검출되면 상기 외부 메모리의 상기 셀프 리프레쉬 모드를 해제시킬 수 있다.
여기서, 상기 메모리 인터페이스부는, PAD 가 될 수 있다.
또한, 상기 PAD는, SSTL PAD 이며, 상기 신호 검출부는, SSTL PAD H/W CONTROL Logic이 될 수 있다.
또한, 상기 신호 검출부는, 복수 개의 입력단을 갖는 먹스를 포함하고, 상기 복수 개의 입력단으로 입력되는 복수 개의 입력 신호 중 하나를 선택하여 출력할 수 있다.
한편, 본 발명의 일 실시 예에 따른 노멀 모드 상태에서 저전력 모드 상태로 전환되면 셀프 리프레쉬 모드로 동작하는 메인 메모리, 상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환되면 상기 셀프 리프레쉬 모드를 해제하기 위한 신호를 출력하는 메모리 컨트롤러부 및 상기 메모리 컨트롤러부로부터 출력되는 신호를 상기 메인 메모리로 전송하는 메모리 인터페이스부를 포함하는 전자 장치의 제어 방법은, 노멀 모드 상태에서 저전력 모드 상태로 전환시 상기 메모리 인터페이스부를 파워 오프하는 단계, 상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환시 상기 메인 메모리의 상기 셀프 리프레쉬 모드를 해제하기 위한 신호의 출력 여부를 확인하는 단계 및, 상기 신호의 출력이 검출되면, 상기 메모리 인터페이스부를 파워 온 상태로 전환하는 단계를 포함할 수 있다.
여기서, 상기 신호는 Clock Enable(CKE)이며, 상기 CKE 신호는 상기 저전력 모드 상태에서 상기 메모리 컨트롤러부와 상기 메인 메모리 사이에 제1 활성화 상태로 연결되어 있으며, 상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환되면 상기 제1 활성화 상태에서 제2 활성화 상태로 천이할 수 있다.
또한, 본 발명의 일 실시 예에 따른 노멀 모드 상태에서 저전력 모드 상태로 전환시 셀프 리프레쉬(self-refresh) 모드로 동작하는 외부 메모리를 제어하는 메모리 컨트롤러 및, 상기 외부 메모리와 통신을 수행하는 메모리 인터페이스부를 구비하며, 상기 노멀 모드 상태에서 외부 메모리를 이용하여 제어 동작을 수행하는 마이크로 컨트롤러의 제어 방법은, 상기 노멀 모드 상태에서 상기 저전력 모드 상태로 전환시 상기 메모리 인터페이스부를 파워 오프시키는 단계 및, 상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환시 기설정된 신호가 검출되면 상기 메모리 인터페이스부를 파워 온 시키는 단계를 포함하며, 상기 기설정된 신호는, 상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환시 상기 외부 메모리의 셀프 리프레쉬 모드를 해제하기 위해 상기 메모리 컨트롤러가 출력하는 신호가 될 수 있다.
여기서, 상기 신호는 Clock Enable(CKE)이며, 상기 CKE 신호는 상기 저전력 모드 상태에서 상기 메모리 컨트롤러와 상기 외부 메모리 사이에 제1 활성화 상태로 연결되어 있으며, 상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환되면 상기 제1 활성화 상태에서 제2 활성화 상태로 천이할 수 있다.
이에 따라 대기 전력을 효율적으로 줄일 수 있게 된다.
도 1은 본 발명의 일 실시 예에 따른 화상형성장치의 구성을 나타내는 블럭도이다.
도 2는 본 발명의 일 실시 예에 따른 마이크로 컨트롤러의 구성을 설명하기 위한 블럭도이다.
도 3은 본 발명의 일 실시 예에 따른 마이크로 컨트롤러의 구현 예를 설명하기 위한 도면이다.
도 4는 도 3에 도시된 메모리 인터페이스부의 세부 구성을 설명하기 위한 도면이다.
도 5a 및 도 5b는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 구성을 설명하기 위한 회로도이다.
도 6은 본 발명의 다른 실시 예에 따른 메모리 컨트롤러의 구성을 나타내는 도면이다.
도 7은 본 발명의 일 실시 예에 따른 화상형성장치의 제어 방법을 설명하기 위한 흐름도이다.
이하에서는 첨부도면을 참조하여 본 발명을 상세히 설명한다.
도 1a는 본 발명의 일 실시 예에 따른 화상형성장치의 구성을 나타내는 블럭도이다.
도 1a에 따르면, 본 화상형성장치(100)는 데이터 수신부(105), 메인 컨트롤러(110), 메인 메모리(115), 서브 컨트롤러(120), 서브 메모리(125), 전원 공급부(130), 기능부(135), 엔진부(140), 컨텍스트 저장부(145) 및, 부팅모드 판단부(150)를 포함한다.
여기서, 화상형성장치(100)는 통상적으로 프린터, 복사기, 스캐너, 팩시밀리, 및 이들의 기능을 하나의 장치를 통해 복합적으로 구현한 복합기(Multi Function Peripheral : MFP) 등으로 구현될 수 있다.
화상형성장치(100)는 서로 다른 전력 공급 라인을 통해 개별적으로 전력을 공급받는 제1 파워 도메인부(PD1) 및 제2 파워 도메인부(PD2)를 포함하는 형태로 구현될 수 있다. 여기서, 파워 도메인부란 동일한 전력 공급 라인을 통해 전력을 공급받는 영역을 의미한다.
여기서, 제1 파워 도메인부(PD1)는 메인 컨트롤러(110), 기능부(135) 및 엔진부(140)를 포함할 수 있고, 제2 파워 도메인부(PD2)는 데이터 수신부(105), 메인 메모리(115), 서브 메모리(125), 서브 컨트롤러(120), 컨텍스트 저장부(145), 부팅 모드 판단부(150)를 포함할 수 있다.
본 화상형성장치(100)는 메인 컨트롤러(110)와 서브 컨트롤러(120)가 하나의 SoC 내에 배치되고, 서브 컨트롤러(120)은 노멀 모드에서는 Scan/Engine/Fax 컨트롤 등을 수행한다. 이를 위해서 통상 리얼 타임 OS를 사용하게 된다. 여기서, Scan/Engine/Fax 등의 구성은 기능부(135) 및 엔진부(140)에서 수행할 수 있다. 또한, 서브 컨트롤러(120)는 저전력 모드 서비스 시에는 메인 컨트롤러(110)의 제어에 의하여 저전력 서비스 코드가 수행되도록 모드가 변경되어 저전력 서비스를 수행하게 된다.
또한, 메인 컨트롤러(110)와 서브 컨트롤러(120) 외의 데이터 수신부(105), 메인 메모리(115), 서브 메모리(125), 전원 공급부(130), 기능부(135), 엔진부(140), 컨텍스트 저장부(145) 및, 부팅모드 판단부(150)와 함께 하나의 SOC 내에 구현될 수 있다.
또는, 메인 컨트롤러(110), 기능부(135) 및 엔진부(140)가 하나의 SOC 내에 배치되고, 데이터 수신부(105), 서브 컨트롤러(120), 서브 메모리(125)는 별개의 SOC 내에 배치되는 형태로 구현될 수 있다. 또한, 메인 메모리(115), 컨텍스트 저장부(150)는 SOC 외부에 배치되는 형태로 구현될 수 있다.
이 경우 서브 컨트롤러(120)는 노멀 모드에서 다른 용도로 이용될 수 있으며, 저전력 모드로 전환시 리셋될 수 있다. 구체적으로, 저전력 모드로 전환시 서브 컨트롤러(120)는 리셋되고, 저전력 모드 서비스용 마이크로 펌웨어를 서브 메모리(125)에 저장하고, 저전력 모드 용으로 동작할 수 있게 된다.
이하에서는 각 구성요소의 동작을 상세히 설명하도록 한다.
데이터 수신부(105)는 적어도 하나의 외부 기기와 데이터 통신을 수행하는 기능을 한다. 여기서, 데이터 수신부(105)는 Network, SDIO, USB, SPI(Serial Peripheral Interface Bus), I2C, GPIO(Sensor Input etc), FAX 등의 외부와 인터페이스하는 통신 모듈로 구현될 수 있다. 또한, 적어도 하나의 외부 기기는 대표적으로 PC(Personal Computer) 등의 호스트 장치가 될 수 있으며, 휴대폰, PDA, USB 등 사용자 단말장치 또는 외부 서버로 구현될 수도 있다.
메인 컨트롤러(11O)는 화상형성장치(100)의 전반적인 동작을 제어하며, 특히, 노멀 모드 상태에서 후술하는 메인 메모리(115)를 이용하여 제어 동작을 수행할 수 있다. 구체적으로, 메인 컨트롤러(110)는 저전력 모드 상태에서 화상형성 잡(Job)에 대한 요청 신호가 입력되면 노멀 모드로 전환하여 메인 메모리(115)를 활성화시키고, 활성화된 메인 메모리(115)를 이용하여 해당 동작을 수행할 수 있다.
예를 들어, 메인 컨트롤러(11O)는 노멀 모드에서는 Job 수신 및 처리를 담당할 수 있다. 메인 컨트롤러(11O)는 화상형성장치(100)에 내장된 웹서버를 이용하여 웹서비스를 제공할 수도 있으며, 상위 Copier급에서는 3rd party Application을 설치하여 서비스할 수도 있다. 또한, Linux와 같은 범용 OS가 설치될 수 있으며, 속도가 느린 보급형 제품인 경우에는 리얼 타임 OS를 설치하여 Scan/Engine/Fax와 같은 것을 메인 컨트롤러(110)가 직접 제어할 수도 있다.
특히, 메인 컨트롤러(11O)는 노멀 모드 상태에서 저전력 모드 상태로 전환될 때 컨텍스트 정보를 컨텍스트 저장부(145)로 복사하며, 저전력 모드 상태에서 노멀 모드 상태로 전환될 때 컨텍스트 저장부(145)에 저장된 컨텍스트 정보를 이용하여 부팅될 수 있다. 여기서, 컨텍스트 정보는 제1 파워 도메인부(PD1)의 전원 차단시 유실되는 CPU 컨텍스트 정보가 될 수 있다. 또한, 제1 파워 도메인부(PD1)의 전원 차단시 유실되는 다른 구성요소들의 컨텍스트 정보도 이에 포함될 수 있다.
한편, 메인 컨트롤러(110)는 도 1b에 도시된 바와 같이 메모리 인터페이스부(111), 메모리 컨트롤러(112) 및 신호 검출부(113)을 포함하는 형태로 구현될 수 있다.
메모리 인터페이스부(111)는 메인 메모리(115) 즉, 메인 메모리와의 통신을 수행하는 기능을 한다.
메인 컨트롤러(110)는 노멀 모드 상태에서 저전력 모드 상태로 전환시 메모리 인터페이스부(111)를 파워 오프 시키고, 저전력 모드 상태에서 노멀 모드 상태로 전환시 기설정된 신호가 검출되면 메모리 인터페이스부(111)를 파워 온 시킬 수 있다. 여기서, 메모리 인터페이스부(111)는 PAD, 예를 들어, SSTL PAD로 구현될 수 있다.
또한, 기설정된 신호는, 메인 메모리(115)를 저전력 모드 상태에서 정상 모드로 전환시키는 신호가 될 수 있다. 구체적으로, 메인 메모리(115)의 셀프 리프레쉬 모드를 해제하기 위한 신호가 될 수 있다. 예를 들어, 기설정된 신호는, 메인 컨트롤러(110)에서 출력되는 Clock Enable(CKE) 신호가 될 수 있다. 하지만, 이에 한정되는 것은 아니며, POWER DOWN EXIT 신호 또는 PAD ENABLE 신호가 될 수도 있다.
한편, CKE 신호는 저전력 모드 상태에서 메모리 컨트롤러(110)과 메인 메모리 사이에 제1 활성화 상태로 연결되어 있을 수 있으며, 저전력 모드 상태에서 노멀 모드 상태로 전환되면, CKE 신호는 제1 활성화 상태에서 제2 활성화 상태로 천이할 수 있다. 이 경우, 메모리 컨트롤러(112)는 신호 검출부(113)에 의해 제2 활성화 상태로 천이된 CKE 신호가 검출되면 메인 메모리(115)의 셀프 리프레쉬 모드를 해제시킬 수 있다.
메모리 컨트롤러(112)는 메모리 인터페이스부(111)를 제어하는 기능을 수행한다. 여기서, 메모리 컨트롤러(112)는 DDR 컨트롤러로 구현될 수 있다.
신호 검출부(113)는 기설정된 신호를 검출하는 기능을 수행한다. 여기서, 신호 검출부(113)는 후술하는 도 4에 도시된 SSTL(Stub Series Terminated Logic) PAD H/W CONTROL LOGIC으로 구현될 수 있다.
구체적으로, 신호 검출부(113)는 복수 개의 입력단을 갖는 먹스를 포함하고, 복수 개의 입력단으로 입력되는 복수 개의 입력 신호 중 하나를 선택하여 출력하는 형태로 구현될 수 있다.
여기서, 복수 개의 입력단은, PAD Enable 신호 입력단, Clock Enable 신호 입력단 및 모드 신호 입력단을 포함할 수 있다. 또한, 먹스는, 모드 신호에 따라 PAD Enable 신호 및 Clock Enable 신호 중 하나를 출력할 수 있다.
한편, 메모리 컨트롤러(112)는 상술한 바와 같이 노멀 모드 상태에서 저전력 모드 상태로 전환시 메모리 인터페이스부(111)를 파워 오프 시키고, 저전력 모드 상태에서 노멀 모드 상태로 전환시 신호 검출부(113)에 의해 기설정된 신호가 검출되면 메모리 인터페이스부(111)를 파워 온 시키도록 제어할 수 있다.
서브 컨트롤러(120)는 저전력 모드 상태에서 서브 메모리(125)를 이용하여 제어 동작을 수행할 수 있으며, 노멀 모드 상태에서는 메인 컨트롤러(110)의 제어에 따라 엔진부(140)를 구동시켜 화상형성 잡을 수행하도록 할 수 있다.
구체적으로, 서브 컨트롤러(120)은 노멀 모드에서는 Engine/Scan/Fax 제어 등의 리얼타임 제어가 필요한 부분의 서비스를 수행한다. 이러한 서비스는 리얼 타임성이 중요하므로 리얼 타임 OS를 이용하여 제어가 된다.
저전력 모드 진입시 서브 컨트롤러(120)는 저전력 모드를 유지하면서 서브 메모리(125)를 이용하여 기설정된 신호에 따른 동작을 수행할 수 있다. 여기서, 기설정된 신호는 저전력 모드의 유지가 가능한 상태에서 호스트 장치(미도시)에 구비된 어플리케이션 등에 의한 화상형성장치의 상태 요청 신호가 될 수 있다. 예를 들어, 호스트 장치에서의 스마트(SMART) 패널에 의한 신호가 될 수 있다. 여기서, 스마트 패널이란 호스트 장치에서 화상형성장치의 기기 상태를 표시하는 패널로 예를 들어, USB 제어 통신을 통해 화상형성장치의 상태를 주기적으로 파악할 수 있다. 사용자는 스마트 패널을 통해 호스트 장치에서 화상형성장치의 프린팅 상태, 용지 상태, 토너 상태, 전원 ON/OFF 여부 등을 파악할 수 있다.
한편, 저전력 모드 진입시 메인 컨트롤러(110)는 서브 컨트롤러(120)에게 저전력 서비스 전환 요청을 하게 되고, 서브 컨트롤러(120)는 저전력 모드 전환 준비 가능 상태로 변환 후 메인 컨트롤러(110)에 자신의 상태를 알린다. 이 경우, 서브 컨트롤러(120)는 엔진 상태 등에 있어 모드 전환이 불가능한 경우 메인 컨트롤러(110)에 변환 불가 메시지를 통보할 수도 있다.
이 후 서브 컨트롤러(120)는 저전력 모드 서비스가 개시되면 제1 파워도메인(PD1)을 오프시키고, DRAM을 셀프 리프레쉬 상태로 변경하여 저전력 상태로 전환한 후 저전력 서비스 즉, Wake-Up event monitoring 서비스를 수행하게 된다.
여기서, 노멀 모드란 화상형성장치(100)가 정상적인 동작을 수행하는 모드를 의미하며, 저전력 모드란 시스템이 아무런 작업을 수행하지 않을 때 소모되는 전력을 최소화하기 위해, 대부분 모듈의 전력 공급을 차단 또는 최소화하는 동작 모드를 말한다.
본 발명에 따른 저전력 모드에서는, 보다 낮은 대기 전력(1W 이하)을 구현하기 위해 메인 메모리로(통상 DRAM)를 self refresh 상태로 한 후 SOC 내의 사용하지 않는 내부 메모리(통상 SRAM)에서 프로그램 구동을 하는 방법을 사용할 수 있다. 예를 들어, SRAM은 보통 128KB 가량의 소용량 메모리를 사용할 수 있다. 하지만, 경우에 따라서는 SDRAM이 사용될 수 있으며, SRAM 또는 SDRAM과 더불어 ROM이 추가적으로 사용될 수 있다.
메인 메모리(115)는 노멀 모드의 동작에 사용되는 메인 메모리로 비휘발성 메모리로 구현될 수 있다. 예를 들어, DDR MEMORY, DRAM(Dynamic RAM;다이내믹 램) 등이 이에 해당할 수 있다. 메인 메모리(115)는 메인 CPU가 구동시 필요한 휘발성 메모리로 구현될 수 있으며, 저전력 모드시 Self-Refresh 모드로 동작되어 최소의 전력 만을 소모하게 된다.
또한, 메인 메모리(115)는 상술한 바와 같이 메인 컨트롤러(110)에 의해 제어되며 화상형성장치(100)가 저전력 모드 상태에서 노멀 모드 상태로 전환되는 경우, 메인 컨트롤러(110)에서 출력되는 기설정된 신호에 따라 셀프 리프레쉬 모드에서 정상 모드로 전환될 수 있다.
한편, 메인 메모리(115)는 제2 파워 도메인(PD2)에 속하게 되어 저전력 모드시에도 Off가 되지 않도록 하여 노멀 모드로 복귀시에 컨텍스트 저장부(145)에 저장한 CPU 관련 정보를 복원하면 바로 이전 수행 모드로 복귀가 가능하게 되어 빠른 부팅이 가능해진다.
서브 메모리(125)는 SoC 내부에 존재하는 메모리로 저전력 모드시 서브 컨트롤러(120)의 프로그램 코드 및 데이터 저장소로 활용될 수 있다. 예를 들어, USB 통신의 경우 저전력 모드 제어를 위한 프로그램 코드는, 데이터 수신부(105)로의 신호의 입력 여부를 판단하기 위한 루틴, USB 제어 신호에 따른 동작을 수행하기 위한 루틴 및 노멀 모드로 전환하기 위한 웨이크 업(wake-up)시 필요한 루틴 중 적어도 하나를 포함하는 형태가 될 수 있다.
이 경우, 서브 메모리(125)는 SRAM(Static RAM;스태틱 램), SDRAM(Synchronous Dynamic Random Access Memory) 중 적어도 하나로 구현될 수 있다. 그 밖에도 RAMBus, DRAM, DDR-SDRAM 등도 사용될 수 있다.
예를 들어, 서브 메모리(125)는 SoC 내부의 기능부(135)에서 사용하는 SRAM을 서브 컨트롤러(120)가 저전력 모드시에 재활용하도록 구현될 수 있다. 하지만, 이는 일 실시 예에 불과하며, SoC 내부 SRAM이 아니라 SoC 외부의 메모리로 구성할 수 있고, 외부 ROM과 내부의 최소 사이즈의 SRAM을 이용하여 구현할 수도 있다.
또한, ROM(Read Only Memory) 및 Flash memory 중 적어도 하나가 저전력 모드 구현시 필요한 코드를 저장하는데 이용될 수 있다.
일 실시 예에 따르면, 서브 메모리(125)는 SRAM으로 구현될 수 있다. 이 경우, SRAM은 DRAM 또는 ROM, Flash memory 등에 저장된 저전력 모드 구현시 필요한 코드를 복사하여 실행하는데 이용될 수 있다.
또한, 서브 메모리(125)는 노멀 모드의 동작에서 메인 메모리(115)와 함께 사용가능할 수 있다. 즉, 노멀 모드에서 이미지 처리시 버퍼로 이용되는 SRAM이 저전력 모드에서 서브 메모리(125)로 재활용될 수 있다.
전원 공급부(130)는 화상형성장치(100)에 전원을 공급할 수 있다.
구체적으로 전원 공급부(130)는 노멀 모드 상태에서는 제1 파워 도메인부(PD1) 및 제2 파워 도메인부(PD2)에 전원을 공급하고, 저전력 모드 상태에서는 제1 파워 도메인부(PD1)로의 전원 공급을 차단하고 제2 파워 도메인부(PD2)에만 전원을 공급할 수 있다.
한편, 도면에는 도시되지 않았지만, 메인 컨트롤러(미도시)는 메인 CPU(미도시)를 더 포함하며, 메인 CPU(미도시)가 각 구성들이 해당 동작을 수행하도록 커맨드를 주는 형태로 구현될 수도 있다. 서브 컨트롤러(미도시) 또한 동일한 형태로 구현될 수 있다. 다만, 경우에 따라서는 메인 컨트롤러(110) 및 서브 컨트롤러(12O)가 각각 CPU로 구현되어 화상형성장치(100)를 제어하도록 구현되는 것도 가능하다.
또한, 본 화상형성장치(100)는 상이한 동작 주파수를 생성하는 PLL부(미도시)를 포함할 수 있다. PLL부(미도시)는 생성된 동작 주파수를 메인 컨트롤러(110), 서브 컨트롤러(120), 메인 메모리(115) 및 서브 메모리(125)로 제공할 수 있다.
기능부(135)는 화상의 이미지 처리, 및 화상에 대한 압축 또는 압축 해제 등과 같이, 엔진부(140)에서 인쇄, 복사, 스캔 등과 같이 화상형성 잡을 수행하기 위하여 처리되어야 할 다양한 기능들을 수행한다.
동작 모듈(미도시)은, 기능부(135)에 포함되지 못한 다양한 기능 모듈을 포함할 수 있다. 동작 모듈(미도시)은 적어도 하나의 기능 모듈을 포함할 수 있으며, 적어도 하나의 기능 모듈 각각은 단일 칩으로 구현될 수 있다.
이러한 기능부(135) 및 엔진부(140)는 메인 컨트롤러(110)와 함께 제1 파워 도메인(PD1)에 위치하여 저전력 모드 전환시와 같이 동작이 필요없을 경우 전원 공급부(230)에 의하여 전원이 오프되게 된다.
한편, 메인 컨트롤러(110)는 기설정된 조건을 만족하는 경우 노멀 모드에서 저전력 모드로 전환되도록 할 수 있다. 예를 들어 기설정된 시간 동안 명령이 없는 경우가 있을 수 있다. 하지만, 이는 일 실시 예일 뿐이며, 모드 전환 이벤트에는 다양한 경우가 있을 수 있다.
한편, 상기에서 언급한 바와 같이 노멀 모드에서 저전력 모드로 전환해야 하는 경우, 메인 컨트롤러(110)는 메인 메모리(115)로부터 저전력 모드를 제어하기 위한 프로그램을 서브 메모리(125)의 실행 가능한 영역으로 복사하거나, 별도의 ROM, Flash memeory 등에 저장된 프로그램을 서브 메모리(125)의 실행 가능한 영역으로 복사할 수 있다. 이에 따라, 노멀 모드 시에 이용되는 메인 메모리(115)에 저장되어 있는 USB 프로그램에 비해 훨씬 적은 용량을 갖게 된다. 코드 복사가 완료되면, 제1 파워 도메인(PD1)으로의 전력을 차단하고 저전력 모드에 진입하게 된다.
한편, 코드 복사는 Flash memory, ROM에 저장되어 있는 코드를 부팅시 DRAM에 복사하여 이용하거나, 저전력 모드 진입시 SRAM에 복사하여 이용하는 형태로 이루어질 수 있다.
서브 컨트롤러(120)는 기설정된 조건을 만족하는 경우 저전력 모드에서 노멀 모드로 전환되도록 한다. 예를 들어, 프린터의 경우 패널키 입력, 프린팅 서비스 요청, 팩스 링(Fax Ring) 등의 이벤트가 있는 경우 저전력 모드에서 노멀 모드로 전환되도록 할 수 있다.
일반적으로 저전력 모드에서 노멀 모드로 복귀시 부팅시간(부팅 과정에는 DRAM초기화, ROM으로부터 DRAM으로 코드 복사, H/W 초기화 과정, OS 부팅 그리고 서비스 프로그램 시작 등의 과정 등이 포함될 수 있다)이 초기 부팅시간과 동일하게 소요되는 주요 원인은 저전력 모드 전환을 위해 메인 컨트롤러(110)와 메인 메모리(115)가 배치된 제1 파워 도메인의 전원을 오프하게 됨으로 메인 컨트롤러(110)와 메인 메모리(115)의 전원이 오프됨으로써 전원 인가시 초기 부팅 과정과 동일한 절차를 거치기 때문이다.
하지만 상술한 바와 같이 본 발명의 일 실시 예에 따르면, 노멀 모드에 이용되는 메인 메모리(115)를 메인 컨트롤러(110)가 배치되는 제1 파워 도메인(PD1)과 다른 전력 공급라인으로 별개의 전력을 공급받는 제2 파워 도메인(PD2)에 배치하여 메인 메모리(115)의 전원을 오프하지 않고 유지하면서 "Self Refresh" 상태로 변경하여 메인 메모리(115) 자체의 내용이 유지되도록 할 수 있다. 이에 따라 DRAM의 전원을 스위칭 오프하지 않더라도 1~2W 소비되는 전력을 200mW이하로 낮추므로 저전력 달성이 가능하게 된다.
또한, 메인 메모리(115)에 저장된 데이터가 유지되더라도, 메인 컨트롤러(110)는 제1 파워 도메인(PD1)의 전원 오프 즉, 전원 스위칭 후에 전원이 재인가되므로 메인 컨트롤러(110) 자체의 수행 컨텍스트가 유실될 수 있다. 예를 들어, 메인 컨트롤러(110)가 ARM으로 구현되는 경우 수행 컨텍스트에는 레지스 세트와 상태 레지스트 등이 있으며 이 밖에 SoC 내부의 IP 블럭들의 설정값 등이 있을 수 있다. 참고로, ARM CPU는 데스크톱 PC용 CPU와 클럭은 비슷하나 소비전력은 40~450mW로 매우 낮다는 특성이 있다.
반면, 도 1에 도시된 화상형성장치(100)에 따르면, 저전력 모드 전환시 메인 컨트롤러(110)가 제1 파워 도메인(PD1)로의 전원 공급 중단시 유실되는 메인 컨트롤러(110), 기능부(135), 엔진부(140) 등의 필수 수행 컨텍스트 정보를 제2 파워 도메인(PD2)의 컨텍스트 저장부(145)에 저장하게 된다. 이에 따라 컨텍스트 저장부(145)에 저장된 컨텍스트를 이용하여 저전력 모드 상태 전환 이전 상태로 복원하게 되므로 신속하게 노멀 모드로 전환이 가능하게 된다.
컨텍스트 저장부(145)는 제1 파워도메인(PD1)이 전원 공급부(130)에 의하여 전원이 오프될 때 정보가 유실되는 제1 파워 도메인에 속하는 구성요소 중 추후 복귀시 복원되는 정보를 저장하기 위한 장소이다.
컨텍스트 저장부(145)는 DRAM이 될 수 있으며, NAND, NOR, SPI memory, SRAM, SoC 내부 메모리 등 제1 파워도메(PD1)인 off시에 정보가 유실되지 않는 어떠한 메모리가 될 수 있다. 예를 들어, 주 백업(backup) 정보는 ARM CPU 내의 레지스트 세트와 상태 레지스트 등의 ARM CPU 등의 정보가 될 수 있으며, SoC 내부 IP 정보 설정값 등도 될 수 있다.
부팅모드 판단부(150)는 부팅이 수행되면 노멀 모드 부팅인지 저전력 모드에서 노멀 모드로의 복귀인지 판단하는 기능을 한다. 여기서, 노멀 모드 부팅이란 화상형성장치(100)에 전원이 재인가되어 재부팅되는 경우를 의미한다. 이에 따라 부팅모드 판단부(150)는 SoC 내부에 해당 정보를 저장할 수 있는 레지스터로 구현될 수 있다.
부팅모드 판단부(150)에서 부팅 모드가 저전력 복귀 모드이라고 판단되면, 메인 컨트롤러(110)는 PLL/DDR 등의 초기화 이전 부팅모드 판단부(150)의 레지스트 값을 읽어 노멀 모드 부팅이면 일반적인 부팅 절차를 수행하게 된다.
또한, 부팅모드 판단부(150)에서 부팅 모드가 저전력 복귀 모드이라고 판단되면, 메인 컨트롤러(110)는 컨텍스트 저장부(145)로부터 CPU 동작 모드별 레지스터 및 상태 레지스트 등을 복원하고 마지막 수행지점으로 복귀함으로써 수 ms이내의 부팅이 가능하다. 즉, PLL/DDR등의 초기화 등의 과정을 스킵하고 메인 메모리(115)를 Self Refresh 모드에서 해제하고 컨텍스트 저장부(145)에 저장한 정보를 이용하여 이전 수행 상태(저전력 전환 전)로 바로 복귀하게 된다.
부팅 모드 판단부(150)는 레지스터를 이용하여 부팅 모드를 저장하도록 구현 할 수 있고 외부 GPIO pin 등의 입력을 통해서 모드를 판단할 수 있다. 이에 따라 메인 컨트롤러(110)에 리셋 벡터부터 재수행이 되어 시스템 전원 인가 부팅 과정과 동일하게 흘러가게 되는 것을 방지하게 된다.
한편, 저전력 모드에서 노멀 모드로 전환시, 저전력 모드 부팅한 경우 메인 메모리(115)는 Self Refresh상태에서 빠져 나와야 하는데 메인 컨트롤러(110)가 부팅하면서 "Self Refresh" 모드를 종료시키거나, 서브 컨트롤러(120)가 메인 메모리(115)의 "Self Refresh" 모드를 종료시키도록 구현될 수 있다.
프로세스 제어부(155)는 저전력 모드 진입시 서브 컨트롤러(120)의 제어를 수행할 수 있다. 구체적으로, 프로세서 제어부(155)는 저전력 모드 전환시 메인 메모리(115)를 Self Refresh 모드로 변경하고, 제1 파워 도메인부(PD1)의 전력 공급 중단을 제어할 수도 있다.
상술한 바와 같이 본 발명에 따른 화상형성장치에서는 하나의 서브 컨트롤러를 활용하여 일반 모드에서는 리얼타임 잡(Job) 처리(Scan,Fax, Engine제어)를 수행하고 저전력 모드에서는 저전력 대기 모드 서비스, 즉 Wakeup 이벤트 모니터링, 네트웍 패킷 응답(ARP, ICMP, 기기 상태 Query응답), USB를 이용한 기기 상태 응답 등의 서비스를 수행할 수 있게 된다.
이하에서는, 도 1에 도시된 화상형성장치(100)와 호스트 장치(미도시)와의 관계를 간략히 설명하도록 한다.
호스트 장치(미도시)는 대표적으로 PC로 구현될 수 있으며, 경우에 따라서는 PDA, PMP, TV, 서버 등 다양한 형태로 구현될 수도 있다. 호스트 장치(미도시)는 어플리케이션(미도시) 및 호스트 컨트롤러(미도시)를 포함한다. 어플리케이션(미도시)은 OS(Operating System)에서 다양한 데이터 통신 기능을 지원하는 소프트 웨어가 될 수 있다. 호스트 컨트롤러(미도시)는 화상형성장치(100)가 호스트 장치(미도시)에 결합할 수 있도록 해주는 모든 S/W 또는 H/W를 포함하는 형태가 될 수 있다.
그 밖에 호스트 장치(미도시)는 응용프로그램에서 작성된 인쇄 데이터를 화상형성장치(100)에서 해석가능한 프린터 언어(Printer Language)로 변환하는 역할을 수행하는 프린터 드라이버(미도시) 등을 더 포함할 수 있으며, 이는 호스트 컨트롤러(미도시)에 포함되는 형태로 구현될 수 있다. 또한, 입력부(미도시), 표시부(미도시) 등 호스트 장치(미도시)의 노멀적인 구성요소를 포함할 수 있다.
한편, 도 1에 도시된 구성요소 및 그들의 배치 순서는 일 실시 예에 불과하며, 경우에 따라 일 구성요소가 삭제되거나, 다른 구성요소가 추가될 수 있으며, 그 순서가 변경될 수 있다.
도 2는 본 발명의 일 실시 예에 따른 마이크로 컨트롤러의 구성을 설명하기 위한 블럭도이다. 여기서, 마이크로 컨트롤러(200)는 도 1a에 도시된 메인 컨트롤러(110)으로 구현될 수 있으며, 외부 메모리(300)는 도 1a에 도시된 메인 메모리(115)로 구현될 수 있다.
도 2에 따르면, 마이크로 컨트롤러(200)는 메모리 인터페이스부(210), 메모리 컨트롤러(220) 및 신호 검출부(230)를 포함한다.
마이크로 컨트롤러(200)는 노멀 모드 상태에서 외부 메모리(300)를 이용하여 제어 동작을 수행할 수 있다. 여기서, 외부 메모리(300)는 도 1에 도시된 메인 메모리(115)로 구현될 수 있으며, 예를 들어, DDR 메모리로 구현될 수 있다.
메모리 인터페이스부(210)는 외부 메모리(300)와 통신을 수행하는 기능을 한다. 여기서, 메모리 인터페이스부(210)는 PAD가 될 수 있으며, 예를 들어, SSTL(Stub Series Terminated Logic) PAD 로 구현될 수 있다.
메모리 컨트롤러(220)는 외부 메모리(300)를 제어하는 기능을 한다. 여기서, 메모리 컨트롤러(220)는 예를 들어, DDR 컨트롤러로 구현될 수 있다.
신호 검출부(230)는 메모리 컨트롤러(210)에서 출력되는 기설정된 신호를 검출하는 기능을 한다. 여기서, 기설정된 신호는, Clock Enable(CKE), POWER DOWN EXIT 및 PAD ENABLE 신호 중 적어도 하나가 될 수 있다.
또한, 메모리 인터페이스부(210)가 상술한 SSTL PAD로 구현되는 경우 신호 검출부(230)는 SSTL PAD H/\ CONTROL LOGIC(도 4에 도시)으로 구현될 수 있다.
한편, 외부 메모리(300)는 노멀 모드 상태에서 저전력 모드 상태로 전환시 셀프 리프레쉬(self-refresh) 모드로 동작하고, 저전력 모드 상태에서 노멀 모드 상태로 전환시 메모리 컨트롤러(220)에서 출력되는 기설정된 신호에 따라 정상 모드로 전환되도록 동작할 수 있다.
이 경우, 메모리 컨트롤러(220)는 노멀 모드 상태에서 저전력 모드 상태로 전환시 메모리 인터페이스부(210)를 파워 오프 시키고, 저전력 모드 상태에서 노멀 모드 상태로 전환시 기설정된 신호가 검출되면 메모리 인터페이스부(210)를 파워 온 시킬 수 있다.
또한, 신호 검출부(230)는 복수 개의 입력단을 구비한 먹스를 포함하고, 복수 개의 입력단으로 입력되는 복수 개의 입력 신호 중 하나를 선택하여 출력할 수 있다. 여기서, 복수 개의 입력단은 PAD Enable 신호 입력단, Clock Enable 신호 입력단 및 모드 신호 입력단을 포함할 수 있다.
이 경우 먹스는, 모드 신호에 따라 PAD Enable 신호 및 Clock Enable 신호 중 하나를 선택하여 출력할 수 있다. 이렇게 출력된 신호에 따라 메모리 인터페이스부(210)의 ON/OFF 상태를 변경할 수 있게 된다.
한편, 상술한 실시 예에서는 PAD Enable 신호 및 Clock Enable 신호 중 하나가 선택되는 것으로 설명하였지만, 이는 일 실시 예에 불과하며 Clock Enable 신호 대신 POWER DOWN EXIT 신호 등의 다른 특정 신호가 먹스로 입력되도록 구현하는 것도 가능하다.
또한, 다른 실시 예에 의하면 PAD Enable 신호 외의 다른 특정 신호는 복수 개의 특정 신호를 조합하여 출력되는 신호 형태가 될 수 있다.
도 3은 본 발명의 일 실시 예에 따른 마이크로 컨트롤러의 구현 예를 설명하기 위한 도면이다.
도 3에 도시된 바와 같이 마이크로 컨트롤러(200)는 메모리 인터페이스부(210) 및 메모리 컨트롤러부(220)를 포함하는 형태로 구현될 수 있다.
또한, 마이크로 컨트롤러(200)는 메모리 컨트롤러부(220)를 제어하는 CPU(240), 버스 마스터(250) 등의 구성을 더 포함할 수 있다. 여기서, CPU(240)는 싱글 코어 CPU 및 듀얼 코어 CPU 형태 중 하나로 구현 가능하다.
마이크로 컨트롤러(200)는 메모리 인터페이스부(210)를 통해 외부의 메모리부(300)와 통신을 수행할 수 있다. 여기서, 메모리 인터페이스부(210)는 SSTL PAD로 구현될 수 있다.
또한, 도면에는 도시되지 않았지만, 마이크로 컨트롤러(200)는 메모리 인터페이스부(210)를 제어할 수 있는 조합논리회로부를 포함할 수 있다.
구체적으로, 저전력 모드 상태에서 정상 모드로 복귀하는 경우 마이크로 컨트롤러는 기설정된 신호를 발생시켜 외부의 메모리부(300)를 정상 상태로 복귀시키게 된다. 이 경우 발생되는 기설정된 신호를 검출하여 메모리 인터페이스부(210)를 자동으로 정상 상태로 복귀시킬 수 있다.
이에 따라, 저전력 모드 구동시 메모리 인터페이스부(210)를 저전력 모드를 위한 파워 오프(또는 파워 다운)로 동작시키더라도 자동적으로 정상상태로 복귀할 수 있게 된다. 즉, 저전력 모드 구동시 메모리부(300)와 연관된 마이크로 컨트롤러측의 메모리 인터페이스부(210)를 파워 오프(또는 파워 다운) 상태로 동작시킬 수 있게 되므로 메모리 인터페이스부(210)의 전력소모를 줄일 수 있게 된다.
도 4는 도 3에 도시된 메모리 인터페이스부의 세부 구성을 설명하기 위한 도면이다.
도 4에 따르면, 메모리 인터페이스부(210)는 저전력 동작을 위해 조합논리회로부(SSTL PAD CONTROL H/W)(230)에 의해 제어되는 피동부가 될 수 있다. 즉, 메모리 컨트롤러를 내장한 메인 컨트롤러(SOC) 내부의 구성 요소 중 하나로서 다음과 같이 동작하게 된다. 이하에서는 예를 들어, 메모리 컨트롤러가 DDR 컨트롤러(220)로 구현되고, 외부 메모리가 DDR MEMORY(미도시)로 구현되는 경우를 설명하도록 한다.
도시된 바와 같이 DDR 컨트롤러(220)에서는 DDR MEMORY를 동작시켜주기 위한 컨트롤 신호들이 출력된다. 이 때 출력되는 신호들은 도시된 바와 같이 단순히 DDR의 핀과 직접 연결이 되어있는 상태가 아니라, PHY를 거쳐 다시 PAD 쪽으로 연결되게 된다.
즉, DDR 컨트롤러부(220)와 DDR MEMORY가 직접적으로 연결된 것이 아니라 물리적인 인터페이스부(PHY와 PAD)를 거치게 되어 있다. 이는 SOC의 구조적인 요소로 어떤 컨트롤러든 동일한 형태를 가지게 된다.
이 경우 저전력 동작을 위해서는 지속적인 전력소모를 하는 메모리 인터페이스부(PAD) 역시 제어가 필요한 요소 중의 하나이다. 이에 따라 본 발명에서는 저전력 모드와 노멀 모드 상태에서 확연한 차이를 보이는 기설정된 신호, 예를 들어, CKE 신호를 조합논리회로부(SSTL PAD CONTROL H/W)(230)에 의해 검출하여 PAD가 자동적으로 정상상태로 회복할 수 있게 구현할 수 있게 된다.
구체적으로, DDR MEMORY가 self refresh mode 같은 sleep mode 로 접어들면 S/W에서는 기존의 다른 PAD들과 같이 DDR MEMORY와 연결된 SSTL PAD도 같이 OFF 시키도록 제어할 수 있다. 이 후 저전력 대기 상태가 끝난 이후에는 다음과 같은 형태로 정상 상태로 복귀하게 된다.
도 5a 및 도 5b는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 구성을 설명하기 위한 회로도이다.
도 5a에 도시된 메모리 컨트롤러는 도 4에 도시된 PAD CONTROL 용 H/W CONTROL 로직으로 구현될 수 있다.
도 5a에 도시된 바와 같이 PAD CONTROL 용 H/W CONTROL 로직 즉, SSTL PAD H/\ CONTROL 로직은 CKE신호를 모니터링 하다가 CKE신호가 HIGH로 상태 천이가 발생하게 되면 PAD의 EN 단자를 통해 자동적으로 다시 PAD를 살려 노멀 모드 동작 시 아무런 문제 없이 DDR MEMORY를 구동할 수 있는 환경을 만들 수 있다.
다만, 기존의 장치와 호환성을 위해서 MODE SEL 부분이 추가될 수 있다. 즉, MODE SEL 의 레지스터가 0으로 설정될 경우 기존의 PAD_EN 신호가 Bypass되어 SSTL PAD를 PAD_EN 시킬 수 있게 하여 기존의 메모리 동작에 문제가 없도록 할 수 있다.
또한, 본 발명의 일 실시 예에 따라 MODE SEL 레지스터를 1로 설정해 두는 경우 이 경우 SSTL PAD는 기설정된 신호(CKE) 검출에 의해서 자동적으로 살아나게 된다. 즉 별다른 제어 동작 없이 PAD CONTROL H/W가 메모리부를 저전력 모드 상태에서 노멀 모드 상태로 변화시키기 위해 메모리 컨트롤러부에서 발생되는 기설정된 신호(CKE)를 검출한 다음 PAD_EN단자를 enable시켜 PAD가 자동적으로 ON 상태가 되도록 할 수 있다.
도 5b는 도 5a에 도시된 실시 예를 간소화하여 도시하였다.
도 6은 본 발명의 다른 실시 예에 따른 메모리 컨트롤러의 구성을 나타내는 도면이다.
도 6에 도시된 바와 같이 DDR MEMROY가 아니더라도 임의의 메모리부가 복수의 기설정된 신호에 의해 저전력 모드 상태에서 정상 상태로 돌아가는 경우에도 본 발명이 적용될 수 있다.
예를 들어, 임의의 메모리부가 복수의 기설정된 신호(A, B, C)에 의해 저전력 모드 상태에서 정상 상태로 돌아가는 경우 복수의 기설정된 신호(A, B, C) 중 적어도 하나가 검출될 수 있고, 도시된 바와 같이 조합 논리 회로에 의해 검출된 해당 신호들(A, B, C)이 조합되어 출력될 수 있다.
이에 따라 노멀 모드로 전환시 마이크로 컨트롤러 내부의 메모리 인터페이스부의 PAD_EN 단자가 enable 될 수 있게 된다.
도 7은 본 발명의 일 실시 예에 따른 화상형성장치의 제어 방법을 설명하기 위한 흐름도이다.
도 7에 도시된 화상형성장치의 제어 방법에 있어서, 화상형성장치는, 노멀 모드 상태에서 저전력 모드 상태로 전환시 셀프 리프레쉬(self-refresh) 모드로 동작하는 메인 메모리 및, 노멀 모드 상태에서 메인 메모리를 이용하여 제어 동작을 수행하며, 메인 메모리와의 통신을 중계하는 메모리 인터페이스부를 포함하는 메인 컨트롤러를 포함할 수 있다.
도 7에 도시된 화상형성장치의 제어 방법에 따르면, 노멀 모드 상태에서 저전력 모드 상태로 전환시 메모리 인터페이스부가 파워 오프된다(S710).
이어서, 저전력 모드 상태에서 노멀 모드 상태로 전환시 메인 컨트롤러에서 출력되는 기설정된 신호에 따라 메인 메모리가 정상 모드로 전환된다(S720).
이 후, 기설정된 신호가 검출되는지 확인한다(S730). 여기서, 기설정된 신호는 메모리 컨트롤러에서 발생하는 CKE 신호가 될 수 있지만, 반드시 이에 한정되는 것은 아니며, POWER DOWN EXIT, PAD ENABLE 신호 등이 될 수도 있다.
S730 단계에서 기설정된 신호가 검출되면(S730:Y), 메모리 인터페이스부를 파워 온 상태로 전환할 수 있다(S740). 여기서, 메모리 인터페이스부는 PAD 일 수 있으며, 예를 들어, SSTL PAD 가 될 수 있다.
또한, 기설정된 신호는 메인 컨트롤러에 구비된 신호 검출부에 의해 검출될 수 있다. 이 경우, 신호 검출부는, 복수 개의 입력단을 갖는 먹스를 포함하고, 복수 개의 입력단으로 입력되는 복수 개의 입력 신호 중 하나를 선택하여 출력하는 형태로 구현될 수 있다.
한편, 본 발명의 일 실시 예에 따른 마이크로 컨트롤러의 제어 방법은 하기와 같이 구현될 수 있다. 여기서, 마이크로 컨트롤러는 노멀 모드 상태에서 저전력 모드 상태로 전환시 셀프 리프레쉬(self-refresh) 모드로 동작하는 외부 메모리를 제어하는 메모리 컨트롤러 및, 외부 메모리와 통신을 수행하는 메모리 인터페이스부를 구비하며, 노멀 모드 상태에서 외부 메모리를 이용하여 제어 동작을 수행할 수 있다.
먼저, 노멀 모드 상태에서 저전력 모드 상태로 전환시 메모리 인터페이스부를 파워 오프시킬 수 있다.
이 후, 기설정된 이벤트에 따라 저전력 모드 상태에서 노멀 모드 상태로 전환되고 기설정된 신호가 검출되면 메모리 인터페이스부를 파워 온 시킬 수 있다. 여기서, 기설정된 신호는, 저전력 모드 상태에서 노멀 모드 상태로 전환시 메인 메모리를 정상 모드로 전환시키기 위해 메모리 컨트롤러가 출력하는 신호가 될 수 있다. 예를 들어, 기설정된 신호는, Clock Enable(CKE), POWER DOWN EXIT 및 PAD ENABLE 신호 중 적어도 하나가 될 수 있다.
기설정된 신호가 Clock Enable(CKE)인 경우, CKE 신호는 저전력 모드 상태에서 메모리 컨트롤러와 외부 메모리 사이에 제1 활성화 상태로 연결되어 있으며, 저전력 모드 상태에서 노멀 모드 상태로 전환되면 제1 활성화 상태에서 제2 활성화 상태로 천이할 수 있다. 여기서, 제1 활성화 상태는 로우 상태가 되고, 제2 활성화 상태는 하이 상태가 될 수 있다.
도 8은 본 발명의 일 실시 예에 따른 마이크로 컨트롤러의 제어 방법을 설명하기 위한 흐름도이다.
도 8에 도시된 마이크로 컨트롤러의 제어 방법에서는 설명의 편의를 위하여, 도 1에서 메인 메모리(115)가 DDR 메모리로 구현되고, 메모리 인터페이스부(111)가 SSTL 패드로 구현되며, 메모리 컨트롤러(112)가 DDR 컨트롤러로, 신호 검출부(113)가 SSTL PAD H/W CONTROL LOGIC로 구현되는 경우를 상정하여 설명하도록 한다.
우선, 저전력 모드 전환을 위한 기설정된 이벤트가 발생하면(S810:Y), DDR 메모리를 Sleep mode로 전환하고, SSTL 패드의 전원을 파워오프시킨다(S820).
이어서, 저전력 모드에서 노멀 모드 전환을 위한 잡 수신 등과 같은 기설정된 이벤트가 발생하는 경우(S830:Y), SSTL PAD H/W CONTROL LOGIC은 DDR 컨트롤러로부터 발생되는 CKE신호가 검출되는지 확인한다(S840).
S840 단계에서 CKE 신호가 검출되는 경우(S840:Y), SSTL 패드의 전원을 파워 온 시킨다. 여기서, CKE 신호의 검출이란 상술한 바와 같이 DDR 컨트롤러와 DDR 메모리 사이에서 로우 상태로 연결되어 있던 CKE 신호가 하이 상태로 천이한 상태를 검출하는 것을 의미한다.
이에 따라, 저전력 모드 동작 시 Sleep mode로 전환되는 메모리에 대한 통신을 수행하는 메모리 인터페이스부를 POWER OFF 시킬 수 있게 된다. 이에 따라 1W 이하의 대기전력을 구현하기 위해 대기 전력을 효율적으로 줄일 수 있게 된다.
한편, 본 발명에서는, 상술한 것과 같이 본 발명의 일 실시 예에 따른 화상형성장치 및 마이크로 컨트롤러의 제어 방법을 실행하기 위한 프로그램을 포함하는 저장매체, 즉, 컴퓨터 판독 기록매체를 포함할 수 있다. 컴퓨터 판독 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터 판독 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플라피디스크, 광데이터 저장장치 등이 있으며, 또한 컴퓨터 판독 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
한편, 상술한 실시 예에서는 화상형성장치의 경우를 예를 들어 설명하였지만, 이는 일 실시 예에 불과하며, 본 발명의 기술적 사상이 적용될 수 있는 다른 전자 장치에도 동일한 원리 및 구성이 적용될 수 있다. 예를 들어, 본 발명에 따른 마이크로 컨트롤러 및 이에 의해 제어되는 메모리는 저전력 구조의 설계가 필요한 모든 기기, 예를 들어 모바일 기기 등에도 적용될 수 있다.
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 이해되어져서는 안 될 것이다.
100: 화상형성장치 105: 데이터 수신부
110: 메인 컨트롤러 115: 메인 메모리
120: 서브 컨트롤러 125: 서브 메모리
130: 전원 공급부 135: 기능부
140: 엔진부 145: 컨텍스트 저장부
150: 부팅모드 판단부

Claims (20)

  1. 전자 장치에 있어서,
    노멀 모드 상태에서 저전력 모드 상태로 전환되면 셀프 리프레쉬 모드로 동작하는 메인 메모리;
    상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환되면 상기 셀프 리프레쉬 모드를 해제하기 위한 신호를 출력하는 메모리 컨트롤러부;
    상기 메모리 컨트롤러부에서 출력되는 신호를 상기 메인 메모리로 전송하는 메모리 인터페이스부; 및
    상기 메인 메모리의 외부에 위치하고, 상기 메모리 컨트롤러부에서의 상기 신호의 출력 여부를 검출하는 신호 검출부;를 포함하며,
    상기 메모리 컨트롤러부는,
    상기 노멀 모드 상태에서 상기 저전력 모드 상태로 전환시 상기 메모리 인터페이스부를 파워 오프 시키고, 상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환시 상기 신호 검출부에 의해 상기 신호의 출력이 검출되면 상기 메모리 인터페이스부를 파워 온 시키는 것을 특징으로 하는 전자 장치.
  2. 제1항에 있어서,
    CPU;를 더 포함하며,
    상기 CPU는,
    상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환되면 상기 메인 메모리의 상기 셀프 리프레쉬 모드를 해제하기 위한 신호를 출력하도록 상기 메모리 컨트롤러부를 제어하는 것을 특징으로 하는 전자 장치.
  3. 제1항에 있어서,
    상기 신호는,
    Clock Enable(CKE), POWER DOWN EXIT 및 PAD ENABLE 신호 중 적어도 하나인 것을 특징으로 하는 전자 장치.
  4. 제1항에 있어서,
    상기 신호는 Clock Enable(CKE)이며,
    상기 CKE 신호는 상기 저전력 모드 상태에서 상기 메모리 컨트롤러부와 상기 메인 메모리 사이에 제1 활성화 상태로 연결되어 있는 것을 특징으로 하는 전자 장치.
  5. 제4항에 있어서,
    상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환되면, 상기 CKE 신호가 상기 제1 활성화 상태에서 제2 활성화 상태로 천이하며,
    상기 상기 메모리 컨트롤러부는, 상기 신호 검출부에 의해 상기 제2 활성화 상태로 천이된 CKE 신호가 검출되면 상기 메인 메모리의 상기 셀프 리프레쉬 모드를 해제시키는 것을 특징으로 하는 전자 장치.
  6. 제1항에 있어서,
    상기 메모리 인터페이스부는,
    PAD 인 것을 특징으로 하는 전자 장치.
  7. 제6항에 있어서,
    상기 PAD는,
    SSTL(Stub Series Terminated Logic) PAD 이며,
    상기 신호 검출부는,
    SSTL PAD H/W CONTROL Logic인 것을 특징으로 하는 전자 장치.
  8. 제1항에 있어서,
    상기 신호 검출부는,
    복수 개의 입력단을 갖는 먹스를 포함하고, 상기 복수 개의 입력단으로 입력되는 복수 개의 입력 신호 중 하나를 선택하여 출력하는 것을 특징으로 하는 전자 장치.
  9. 노멀 모드 상태에서 저전력 모드 상태로 전환되면 셀프 리프레쉬 모드로 동작하는 외부 메모리와 연결된 마이크로 컨트롤러에 있어서,
    상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환되면 상기 셀프 리프레쉬 모드를 해제하기 위한 신호를 출력하는 메모리 컨트롤러부;
    상기 메모리 컨트롤러부에서 출력되는 신호를 상기 외부 메모리로 전송하는 메모리 인터페이스부; 및
    상기 메모리 컨트롤러부에서의 상기 신호의 출력 여부를 검출하는 신호 검출부;를 포함하며,
    상기 메모리 컨트롤러부는,
    상기 노멀 모드 상태에서 상기 저전력 모드 상태로 전환시 상기 메모리 인터페이스부를 파워 오프 시키고, 상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환시 상기 신호 검출부에 의해 상기 신호의 출력이 검출되면 상기 메모리 인터페이스부를 파워 온 시키는 것을 특징으로 하는 마이크로 컨트롤러.
  10. 제9항에 있어서,
    CPU;를 더 포함하며,
    상기 CPU는,
    상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환되면 상기 외부 메모리의 상기 셀프 리프레쉬 모드를 해제하기 위한 신호를 출력하도록 상기 메모리 컨트롤러부를 제어하는 것을 특징으로 하는 마이크로 컨트롤러.
  11. 제10항에 있어서,
    상기 신호는,
    Clock Enable(CKE), POWER DOWN EXIT 및 PAD ENABLE 신호 중 적어도 하나인 것을 특징으로 하는 마이크로 컨트롤러.
  12. 제9항에 있어서,
    상기 신호는 Clock Enable(CKE)이며,
    상기 CKE 신호는 상기 저전력 모드 상태에서 상기 메모리 컨트롤러부와 상기 외부 메모리 사이에 제1 활성화 상태로 연결되어 있는 것을 특징으로 하는 마이크로 컨트롤러.
  13. 제12항에 있어서,
    상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환되면, 상기 CKE 신호가 상기 제1 활성화 상태에서 제2 활성화 상태로 천이하며,
    상기 상기 메모리 컨트롤러부는, 상기 신호 검출부에 의해 상기 제2 활성화 상태로 천이된 CKE 신호가 검출되면 상기 외부 메모리의 상기 셀프 리프레쉬 모드를 해제시키는 것을 특징으로 하는 마이크로 컨트롤러.
  14. 제10항에 있어서,
    상기 메모리 인터페이스부는,
    PAD 인 것을 특징으로 하는 마이크로 컨트롤러.
  15. 제14항에 있어서,
    상기 PAD는,
    SSTL PAD 이며,
    상기 신호 검출부는,
    SSTL PAD H/W CONTROL Logic인 것을 특징으로 하는 마이크로 컨트롤러.
  16. 제9항에 있어서,
    상기 신호 검출부는,
    복수 개의 입력단을 갖는 먹스를 포함하고, 상기 복수 개의 입력단으로 입력되는 복수 개의 입력 신호 중 하나를 선택하여 출력하는 것을 특징으로 하는 마이크로 컨트롤러.
  17. 노멀 모드 상태에서 저전력 모드 상태로 전환되면 셀프 리프레쉬 모드로 동작하는 메인 메모리, 상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환되면 상기 셀프 리프레쉬 모드를 해제하기 위한 신호를 출력하는 메모리 컨트롤러부, 상기 메모리 컨트롤러부로부터 출력되는 신호를 상기 메인 메모리로 전송하는 메모리 인터페이스부 및 상기 메인 메모리의 외부에 위치하고, 상기 메모리 컨트롤러부에서의 상기 신호의 출력 여부를 검출하는 신호 검출부를 포함하는 전자 장치의 제어 방법에 있어서,
    노멀 모드 상태에서 저전력 모드 상태로 전환시 상기 메모리 인터페이스부를 파워 오프하는 단계;
    상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환시 상기 메인 메모리의 상기 셀프 리프레쉬 모드를 해제하기 위한 신호의 출력 여부를 확인하는 단계; 및
    상기 신호의 출력이 검출되면, 상기 메모리 인터페이스부를 파워 온 상태로 전환하는 단계;를 포함하는 전자 장치의 제어 방법.
  18. 제17항에 있어서,
    상기 신호는 Clock Enable(CKE)이며,
    상기 CKE 신호는 상기 저전력 모드 상태에서 상기 메모리 컨트롤러부와 상기 메인 메모리 사이에 제1 활성화 상태로 연결되어 있으며, 상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환되면 상기 제1 활성화 상태에서 제2 활성화 상태로 천이하는 것을 특징으로 하는 전자 장치의 제어 방법.
  19. 노멀 모드 상태에서 저전력 모드 상태로 전환시 셀프 리프레쉬(self-refresh) 모드로 동작하는 외부 메모리를 제어하는 메모리 컨트롤러, 상기 외부 메모리와 통신을 수행하는 메모리 인터페이스부 및 상기 메모리 컨트롤러에서 기설정된 신호의 출력 여부를 검출하는 신호 검출부를 구비하며, 상기 노멀 모드 상태에서 외부 메모리를 이용하여 제어 동작을 수행하는 마이크로 컨트롤러의 제어 방법에 있어서,
    상기 노멀 모드 상태에서 상기 저전력 모드 상태로 전환시 상기 메모리 인터페이스부를 파워 오프시키는 단계; 및
    상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환시 상기 기설정된 신호가 검출되면 상기 메모리 인터페이스부를 파워 온 시키는 단계;를 포함하며,
    상기 기설정된 신호는,
    상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환시 상기 외부 메모리의 셀프 리프레쉬 모드를 해제하기 위해 상기 메모리 컨트롤러가 출력하는 신호인 것을 특징으로 하는 마이크로 컨트롤러의 제어 방법.
  20. 제19항에 있어서,
    상기 신호는 Clock Enable(CKE)이며,
    상기 CKE 신호는 상기 저전력 모드 상태에서 상기 메모리 컨트롤러와 상기 외부 메모리 사이에 제1 활성화 상태로 연결되어 있으며, 상기 저전력 모드 상태에서 상기 노멀 모드 상태로 전환되면 상기 제1 활성화 상태에서 제2 활성화 상태로 천이하는 것을 특징으로 하는 마이크로 컨트롤러의 제어 방법.
KR1020120081284A 2011-08-09 2012-07-25 전자 장치, 마이크로 컨트롤러 및 그 제어 방법 KR101936765B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
PCT/KR2012/006345 WO2013022289A2 (en) 2011-08-09 2012-08-09 Image forming appratus, microcontroller, and methods for controlling image forming apparatus and microcontroller
JP2012176906A JP2013037697A (ja) 2011-08-09 2012-08-09 電子装置及びマイクロコントローラ並びにそれらの制御方法
TW101128835A TW201308069A (zh) 2011-08-09 2012-08-09 成像裝置、微處理器以及控制成像裝置和微處理器的方法
CN201210281705.6A CN102955676B (zh) 2011-08-09 2012-08-09 成像装置、微控制器以及用于控制成像装置和微控制器的方法
EP12179841.7A EP2557480B1 (en) 2011-08-09 2012-08-09 Image forming apparatus, microcontroller, and methods for controlling image forming apparatus and microcontroller
US13/588,490 US20130042132A1 (en) 2011-08-09 2012-08-17 Image forming appratus, microcontroller, and methods for controlling image forming apparatus and microcontroller

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110079295 2011-08-09
KR20110079295 2011-08-09

Publications (2)

Publication Number Publication Date
KR20130018539A KR20130018539A (ko) 2013-02-25
KR101936765B1 true KR101936765B1 (ko) 2019-04-09

Family

ID=46084769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120081284A KR101936765B1 (ko) 2011-08-09 2012-07-25 전자 장치, 마이크로 컨트롤러 및 그 제어 방법

Country Status (3)

Country Link
US (1) US9104420B2 (ko)
KR (1) KR101936765B1 (ko)
TW (1) TW201308069A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8942056B2 (en) 2011-02-23 2015-01-27 Rambus Inc. Protocol for memory power-mode control
US9674590B2 (en) * 2012-11-28 2017-06-06 Samsung Electronics Co., Ltd. System and method for managing sensor information in portable terminal
KR101835494B1 (ko) 2013-11-27 2018-03-08 인텔 코포레이션 프로세서의 버퍼의 자율 제어
CN104914969A (zh) * 2014-03-13 2015-09-16 鸿富锦精密工业(武汉)有限公司 接口供电电路
JP6570227B2 (ja) * 2014-08-28 2019-09-04 キヤノン株式会社 メインシステムおよびサブシステムを備える情報処理装置
KR20170021402A (ko) 2015-08-17 2017-02-28 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
TWI770123B (zh) * 2017-03-13 2022-07-11 日商佐藤控股股份有限公司 信息處理裝置、程式、信息處理方法以及信息處理系統
US11868632B2 (en) * 2021-12-30 2024-01-09 Micron Technology, Inc. Power control for boot-up of memory systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050259493A1 (en) * 2004-05-21 2005-11-24 Walker Robert M Method and system for controlling refresh in volatile memories
US20110148923A1 (en) * 2009-12-18 2011-06-23 Advanced Micro Devices, Inc. Power efficient memory

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100207486B1 (ko) 1996-08-20 1999-07-15 윤종용 반도체 장치의 패드 신호 검출 회로
US7039755B1 (en) 2000-05-31 2006-05-02 Advanced Micro Devices, Inc. Method and apparatus for powering down the CPU/memory controller complex while preserving the self refresh state of memory in the system
JP2002358231A (ja) 2001-05-31 2002-12-13 Fujitsu Ltd メモリ制御システム
US6510099B1 (en) 2001-09-28 2003-01-21 Intel Corporation Memory control with dynamic driver disabling
US6693837B2 (en) 2002-04-23 2004-02-17 Micron Technology, Inc. System and method for quick self-refresh exit with transitional refresh
US7353329B2 (en) 2003-09-29 2008-04-01 Intel Corporation Memory buffer device integrating refresh logic
US7362640B2 (en) 2005-12-29 2008-04-22 Mosaid Technologies Incorporated Apparatus and method for self-refreshing dynamic random access memory cells
US7624260B2 (en) 2006-05-04 2009-11-24 Qnx Software Systems Gmbh & Co. Kg System executing a fast boot wake-up
KR20080083878A (ko) 2007-03-13 2008-09-19 (주)에이트리 디바이스의 대기전류 감소를 위한 방법 및 장치
US20090204837A1 (en) 2008-02-11 2009-08-13 Udaykumar Raval Power control system and method
KR100929835B1 (ko) 2008-02-29 2009-12-07 주식회사 하이닉스반도체 안정적인 초기 동작을 수행하는 반도체 메모리 장치
US20090292934A1 (en) 2008-05-22 2009-11-26 Ati Technologies Ulc Integrated circuit with secondary-memory controller for providing a sleep state for reduced power consumption and method therefor
US7986580B2 (en) 2008-12-19 2011-07-26 Ati Technologies Ulc Self-refresh based power saving circuit and method
US8639874B2 (en) 2008-12-22 2014-01-28 International Business Machines Corporation Power management of a spare DRAM on a buffered DIMM by issuing a power on/off command to the DRAM device
JP5725695B2 (ja) 2009-03-16 2015-05-27 キヤノン株式会社 データ記憶装置、及びデータ記憶装置の制御方法
US8601302B2 (en) 2009-06-22 2013-12-03 Amazon Technologies, Inc. Processor system in low power state retention mode with linear regulator off and switch regulator low in power management IC
CN102193839A (zh) 2010-03-12 2011-09-21 鸿富锦精密工业（深圳）有限公司 电子装置及其启动方法
US8656198B2 (en) 2010-04-26 2014-02-18 Advanced Micro Devices Method and apparatus for memory power management

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050259493A1 (en) * 2004-05-21 2005-11-24 Walker Robert M Method and system for controlling refresh in volatile memories
US20110148923A1 (en) * 2009-12-18 2011-06-23 Advanced Micro Devices, Inc. Power efficient memory

Also Published As

Publication number Publication date
US9104420B2 (en) 2015-08-11
TW201308069A (zh) 2013-02-16
KR20130018539A (ko) 2013-02-25
US20130042129A1 (en) 2013-02-14

Similar Documents

Publication Publication Date Title
KR101936765B1 (ko) 전자 장치, 마이크로 컨트롤러 및 그 제어 방법
KR101766835B1 (ko) 화상형성장치 및 그 제어 방법
KR101235854B1 (ko) 화상형성장치, ＳｏＣ 유닛 및 그 구동 방법
CN108073421B (zh) 为***子***提供个体化电源控制的方法和装置
US9026828B2 (en) Systems and methods for reducing power at system-on-chip
US6760850B1 (en) Method and apparatus executing power on self test code to enable a wakeup device for a computer system responsive to detecting an AC power source
JP2004005029A (ja) 省電力機能を有する装置及び省電力制御方法
US9696779B2 (en) Integrated circuit, electronic device and operation method thereof
US6993670B2 (en) Method of configuring a computer system capable of being woken up on LAN
US20130042132A1 (en) Image forming appratus, microcontroller, and methods for controlling image forming apparatus and microcontroller
CN113253824B (zh) 一种基于risc-v内核的mcu***、供电方法以及终端设备
EP2557480B1 (en) Image forming apparatus, microcontroller, and methods for controlling image forming apparatus and microcontroller
CN111541825B (zh) 电子装置及其控制方法
CN116243997A (zh) 芯片***及其启动方法、电子设备
JP2004038796A (ja) 多機能ｉｃカード及びその制御方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)