JP2007025882A - 省電力モードからの高速復帰手段 - Google Patents

Abstract

【課題】 ノイズが発生してDRAMの内容が一部破壊されたり、ハードウェアの制限で正常にDRAMの保持モードに移行できなかった場合に、保持されていることを期待してDRAM上のメインプログラムを実行してしまうと予期せぬ動作を引き起こし、システムがハングアップしてしまう。
【解決手段】 省電力モードが存在し、ＣＰＵ、ＤＲＡＭ、ＳＲＡＭ、ハードディスクで構成されるシステムにおいて、前記省電力モード選択時にメインプログラム部分のチェックサムを算出してＳＲＡＭに保持し、省電力モードからの復帰時にはそのチェックサムを使用してＤＲＡＭ上のメインプログラム部分が破壊されていないことを確認し、もし破壊されていたらシステムの再立ち上げを行うようにすることで、システムが停止することを回避することができる。
【選択図】 図１２

Description

本発明は省電力モード時の待機電力を削減し、かつ、ネットワークやFAX等のリモートデータ着信に対して高速に起動する必要があるシステム全般に関する。

近年、より厳しくなってきている省エネの基準に対応するために省電力モード時にCPUの電源を遮断する手段は既に実用化されている。しかし、その一方でネットワークに対応したプリンタや複合機等、省電力モードから高速に通常の動作モードに復帰する必要性が増している。また、最近の複合機等はプログラムの規模が増大し、ROMに全プログラムを格納するとコストアップが懸念されるため、ハードディスクを画像格納手段と兼用し、一部の領域にプログラムを格納していることがある。しかし、この場合は起動後にプログラムをハードディスクからRAMにダウンロードした後RAM上でプログラムを実行することとなり、上記の高速復帰の必要性と相反する要素が存在する。

そこで、省電力モードに移行する時はCPUのメインプログラムはDRAM上に保持し、省電力モードから通常の動作モードに復帰する際にはDRAM上に保持されたメインプログラムにより高速に起動するために、メインプログラムが省電力モードを意図するフラグを安価なロジックで構成される記憶手段に書き込み、省電力モード実行時にも前記フラグを保持し、省電力モード復帰時にメインプログラムが前記フラグの状態を参照することにより、メインプログラムが省電力モードから復帰したと判断する手段を有することを特徴とするシステムを提供することで省電力モードからの高速復帰を低価格で実現することが可能となる。

又、従来例としては、例えば特許文献１をあげることが出来る。
特開2004-005029号公報

しかし、ノイズが発生してDRAMの内容が一部破壊されたり、ハードウェアの制限で正常にDRAMの保持モードに移行できなかった場合に、保持されていることを期待してDRAM上のメインプログラムを実行してしまうと予期せぬ動作を引き起こし、システムがハングアップしてしまう。

そこで本発明では省電力モードが存在し、CPU、DRAM、SRAM、ハードディスクで構成されるシステムにおいて、前記省電力モード選択時にメインプログラム部分のチェックサムを算出してSRAMに保持し、省電力モードからの復帰時にはそのチェックサムを使用してDRAM上のメインプログラム部分が破壊されていないことを確認し、もし破壊されていたらシステムの再立ち上げを行うようにすることで、システムが停止することを回避することができる。

以上の様に本発明では、省電力モードが存在し、CPU、ROM、DRAM、SRAM、ハードディスクで構成されるシステムにおいて、前記省電力モード選択時に前記システムを制御するCPUに供給する電源が遮断されることを特徴とし、前記省電力モードに入る時は前期CPUのメインプログラムのチェックサムを算出して前期SRAM上に保持され、前記CPUのメインプログラムは前記DRAM上に保持され、前記省電力モードから通常の動作モードに復帰する際にはSRAM上のチェックサムによりDRAM上に保持されたメインプログラムが確認され、DRAM上に保持されたメインプログラムにより高速に起動するための仕組みを有することを特徴とするシステムを提供することで、低価格で低消費電力のシステムにおいて、省電力モード時に電源ノイズ等によるメモリ破壊が発生した場合でも安定動作するシステムを実現できる。

以下で本発明の実施例について説明する。

図１は第１の実施例のシステム構成を説明する概念模式図である。

図１において、101は機器を接続する既知の技術を用いたネットワークであり、本実施例ではTCP/IPプロトコルの使用を想定している。

102は用紙などに印刷された原稿などを光学的に読み込みを行うネットワークスキャナで、ネットワークインターフェイスを具備し、ている。読み取り画像データはRGB 3色のカラースキャナである。

108,107,106はネットワークインターフェイスを具備し、ネットワークインターフェイスを介して送られる印刷データや画像データを受信し、電子写真技術などの既知の印刷技術を用いて用紙などのメディアに実際に印刷を行うネットワークプリンタである。ネットワークプリンタ108,107,106もまたネットワーク101を介して各機器に接続している。ここでは、108は白黒デジタル複合機、107はカラーレーザープリンタ、106は白黒レーザービームプリンタを示している。

104はネットワークインターフェイスを具備し、公衆回線105を介して画像データの送受信を行うFaxである。ネットワーク101上のスキャナ102で読み取った画像データを送信したり、受信した画像データをプリンタ108、107、106から出力したり、PC103でファイル化する画像データを公衆回線105上に入出力するインターフェースでもある。

以下、本実施例のハードウエア、ソフトウエアの詳細について記述する。

［ハードウェア］
全体構成
全体構成図を図２に示す。Controller Unit 2000は画像入力デバイスであるScanner2070や画像出力デバイスであるPrinter2095と接続し、一方ではLAN2011や公衆回線(WAN)2051接続することで、画像情報やデバイス情報の入出力を行う為のコントローラである。 CPU2001はシステム全体を制御するコントローラである。RAM2002はCPU2001が動作するためのシステムワークメモリであり、画像データを一時記憶するための画像メモリでもある。ROM2003はブートROMであり、システムのブートプログラムが格納されている。HDD2004はハードディスクドライブ及びIDEコントローラからなり、システムソフトウェア、画像データ及びそれらの管理情報を格納する。SRAM2009は不揮発性のメモリでありシステムの設定データが保持する。操作部I/F2006は操作部(UI)2012とインターフェース部で、操作部2012に表示する画像データを操作部2012に対して出力する。また、操作部2012から本システム使用者が入力した情報を、CPU2001に伝える役割をする。Network2010はLAN2011に接続し、情報の入出力を行う。Modem2050は公衆回線2051に接続し、情報の入出力を行う。以上のデバイスがシステムバス2007上に配置される。Image Bus I/F2005はシステムバス2007と画像データを高速で転送する画像バス2008を接続し、データ構造を変換するバスブリッジである。画像バス2008は、PCIバスまたはIEEE1394で構成される。画像バス2008上には以下のデバイスが配置される。ラスターイメージプロセッサ(RIP)2060はPDLコードをビットマップイメージに展開する。デバイスI/F部2020は、画像入出力デバイスであるスキャナ2070やプリンタ2095とコントローラ2000を接続し、画像データの同期系/非同期系の変換を行う。スキャナ画像処理部2080は、入力画像データに対し補正、加工、編集を行う。プリンタ画像処理部は、プリント出力画像データに対して、プリンタの補正、解像度変換等を行う。画像回転部2030は画像データの回転を行う。画像圧縮部2040は、多値画像データはJPEG、2値画像画像データはJBIG、MMR、MHの圧縮伸張処理を行う。

画像入出力部
画像入出力デバイスを図３に示す。画像入力デバイスであるスキャナ部2070は、原稿となる紙上の画像を照明し、CCDラインセンサ(図示せず)を走査することで、ラスターイメージデータ2071として電気信号に変換する。原稿用紙は原稿フィーダ2072のトレイ2073にセットし、装置使用者が操作部2012から読み取り起動指示することにより、コントローラCPU2001がスキャナ2070に指示を与え(2071)、フィーダ2072は原稿用紙を1枚ずつフィードし原稿画像の読み取り動作を行う。

画像出力デバイスであるプリンタ部2095は、ラスターイメージデータ2096を用紙上の画像に変換する部分であり、その方式は感光体ドラムや感光体ベルトを用いた電子写真方式、微少ノズルアレイからインクを吐出して用紙上に直接画像を印字するインクジェット方式等があるが、どの方式でも構わない。プリント動作の起動は、コントローラCPU2001からの指示2096によって開始する。プリンタ部2095には、異なる用紙サイズまたは異なる用紙向きを選択できるように複数の給紙段を持ち、それに対応した用紙カセット2101、2102、2103、2104がある。また、排紙トレイ2111は印字し終わった用紙を受けるものである。

操作部
操作部2012の構成を図４に示す。LCD表示部2013は、LCD上にタッチパネルシートが貼られており、システムの操作画面を表示するとともに、表示してあるキーが押されるとその位置情報をコントローラCPU2001に伝える。スタートキー2014は原稿画像の読み取り動作を開始する時などに用いる。スタートキー2014中央部には、緑と赤の2色LED2018があり、その色によってスタートキー2014が使える状態にあるかどうかを示す。ストップキー2015は稼働中の動作を止める働きをする。IDキー2016は、使用者のユーザーIDを入力する時に用いる。リセットキー2017は操作部からの設定を初期化する時に用いる。

スキャナ画像処理部
スキャナ画像処理部2080の構成を図５に示す。画像バスI/Fコントローラ2081は、画像バス2008と接続し、そのバスアクセスシーケンスを制御する働きと、スキャナ画像処理部2080内の各デバイスの制御及びタイミングを発生させる。フィルタ処理部2082は、空間フィルタでコンボリューション演算を行う。編集部2083は、例えば入力画像データからマーカーペンで囲まれた閉領域を認識して、その閉領域内の画像データに対して、影つけ、網掛け、ネガポジ反転等の画像加工処理を行う。変倍処理部2084は、読み取り画像の解像度を変える場合にラスターイメージの主走査方向について補間演算を行い拡大、縮小を行う。副走査方向の変倍については、画像読み取りラインセンサ(図示せず)を走査する速度を変えることで行う。テーブル2085は、読み取った輝度データである画像データを濃度データに変換するために、行うテーブル変換である。2値化2086は、多値のグレースケール画像データを、誤差拡散処理やスクリーン処理によって2値化する。

処理が終了した画像データは、再び画像バスコントローラ2081を介して、画像バス上に転送される。

プリンタ画像処理部
プリンタ画像処理部2090の構成を図６に示す。画像バスI/Fコントローラ2091は、画像バス2008と接続し、そのバスアクセスシーケンスを制御する働きと、スキャナ画像処理部2090内の各デバイスの制御及びタイミングを発生させる。解像度変換部2092は、Network2011あるいは公衆回線2051から来た画像データを、プリンタ2095の解像度に変換するための解像度変換を行う。スムージング処理部2093は、解像度変換後の画像データのジャギー(斜め線等の白黒境界部に現れる画像のがさつき)を滑らかにする処理を行う。

画像圧縮部
画像圧縮部2040の構成を図７に示す。画像バスI./Fコントローラ2041は、画像バス2008と接続し、そのバスアクセスシーケンスを制御する働き、入力バッファ2042・出力バッファ2045とのデータのやりとりを行うためのタイミング制御及び、画像圧縮部2043に対するモード設定などの制御を行う。以下に画像圧縮処理部の処理手順を示す。

画像バス2008を介して、CPU2001から画像バスI/Fコントローラ2041に画像圧縮制御のための設定を行う。この設定により画像バスI/Fコントローラ2041は画像圧縮部2043に対して画像圧縮に必要な設定(たとえばMMR圧縮・JBIG伸長等の)を行う。必要な設定を行った後に、再度CPU2001から画像バスI/Fコントローラ2041に対して画像データ転送の許可を行う。この許可に従い、画像バスI/Fコントローラ2041はRAM2002もしくは画像バス2008上の各デバイスから画像データの転送を開始する。受け取った画像データは入力バッファ2042に一時格納され、画像圧縮部2043の画像データ要求に応じて一定のスピードで画像を転送する。この際、入力バッファは画像バスI/Fコントローラ2041と、画像圧縮部2043両者の間で、画像データを転送できるかどうかを判断し、画像バス2008からの画像データの読み込み及び、画像圧縮部2043への画像の書き込みが不可能である場合は、データの転送を行わないような制御を行う(以後このような制御をハンドシェークと呼称する)。画像圧縮部2043は受け取った画像データを、一旦RAM2044に格納する。これは画像圧縮を行う際には行う画像圧縮処理の種類によって、数ライン分のデータを要するためであり、最初の１ライン分の圧縮を行うためには数ライン分の画像データを用意してからでないと画像圧縮が行えないためである。画像圧縮を施された画像データは直ちに出力バッファ2045に送られる。出力バッファ2045では、画像バスI/Fコントローラ2041及び画像圧縮部2043とのハンドシェークを行い、画像データを画像バスI/Fコントローラ2041に転送する。画像バスI/Fコントローラ2041では転送された圧縮(もしくは伸長)された画像データをRAM2002もしくは画像バス2008上の各デバイスにデータを転送する。こうした一連の処理は、CPU2001からの処理要求が無くなるまで(必要なページ数の処理が終わったとき)、もしくはこの画像圧縮部から停止要求が出るまで(圧縮及び伸長時のエラー発生時等)繰り返される。

画像回転部
画像回転部2030の構成を図９に示す。画像バスI/Fコントローラ2031は、画像バス2008と接続し、そのバスシーケンスを制御する働き、画像回転部2032にモード等を設定する制御及び、画像回転部2032に画像データを転送するためのタイミング制御を行う。以下に画像回転部の処理手順を示す。

画像バス2008を介して、CPU2001から画像バスI/Fコントローラ2031に画像回転制御のための設定を行う。この設定により画像バスI/Fコントローラ2041は画像回転部2032に対して画像回転に必要な設定(たとえば画像サイズや回転方向・角度等)を行う。必要な設定を行った後に、再度CPU2001から画像バスI/Fコントローラ2041に対して画像データ転送の許可を行う。この許可に従い、画像バスI/Fコントローラ2031はRAM2002もしくは画像バス2008上の各デバイスから画像データの転送を開始する。尚、ここでは32bitをそのサイズとし回転を行う画像サイズを32×32(bit)とし、又、画像バス2008上に画像データを転送させる際に32bitを単位とする画像転送を行うものとする(扱う画像は２値を想定する)。

上述のように、32×32(bit)の画像を得るためには、上述の単位データ転送を３２回行う必要があり、且つ不連続なアドレスから画像データを転送する必要がある。(図１０参照)
不連続アドレッシングにより転送された画像データは、読み出し時に所望の角度に回転されているように、RAM2033に書き込まれる。例えば、90度反時計方向回転であれば、最初に転送された32bitの画像データを、図１１のようにY方向に書き込んでいく。読み出し時にX方向に読み出すことで、画像が回転される。

32×32(bit)の画像回転(RAM2033への書き込み)が完了した後、画像回転部2032はRAM2033から上述した読み出し方法で画像データを読み出し、画像バスI/Fコントローラ2031に画像を転送する。

回転処理された画像データを受け取った画像バスI/Fコントローラ2031は、連続アドレッシングを以て、RAM2002もしくは画像バス2008上の各デバイスにデータを転送する。

こうした一連の処理は、CPU2001からの処理要求が無くなるまで(必要なページ数の処理が終わったとき)繰り返される。

デバイスI/F部
デバイスI/F部2020の構成を図８に示す。画像バスI/Fコントローラ2021は、画像バス2008と接続し、そのバスアクセスシーケンスを制御する働きと、デバイスI/F部2020内の各デバイスの制御及びタイミングを発生させる。また、外部のスキャナ2070及びプリンタ2095への制御信号を発生させる。スキャンバッファ2022は、スキャナ2070から送られてくる画像データを一時保存し、画像バス2008に同期させて画像データを出力する。シリアルパラレル・パラレルシリアル変換2023は、スキャンバッファ2022に保存された画像データを順番に並べて、あるいは分解して、画像バス2008に転送できる画像データのデータ幅に変換する。パラレルシリアル・シリアルパラレル変換2024は、画像バス2008から転送された画像データを分解して、あるいは順番に並べて、プリントバッファ2025に保存できる画像データのデータ幅に変換する。プリントバッファ2025は、画像バス2008から送られてくる画像データを一時保存し、プリンタ2095に同期させて画像データを出力する。

画像スキャン時の処理手順を以下に示す。スキャナ2070から送られてくる画像データをスキャナ2070から送られてくるタイミング信号に同期させて、スキャンバッファ2022に保存する。そして、画像バス2008がPCIバスの場合には、バッファ内に画像データが32ビット以上入ったときに、画像データを先入れ先出しで32ビット分、バッファからシリアルパラレル・パラレルシリアル変換2023に送り、32ビットの画像データに変換し、画像バスI/Fコントローラ2021を通して画像バス2008上に転送する。また、画像バス2008がIEEE1394の場合には、バッファ内の画像データを先入れ先出しで、バッファからシリアルパラレル・パラレルシリアル変換2023に送り、シリアル画像データに変換し、画像バスI/Fコントローラ2021を通して画像バス2008上に転送する。

画像プリント時の処理手順を以下に示す。画像バス2008がPCIバスの場合には、画像バスから送られてくる32ビットの画像データを画像バスI/Fコントローラで受け取り、パラレルシリアル・シリアルパラレル変換2024に送り、プリンタ2095の入力データビット数の画像データに分解し、プリントバッファ2025に保存する。また、画像バス2008がIEEE1394の場合には、画像バスからおくられてくるシリアル画像データを画像バスI/Fコントローラで受け取り、パラレルシリアル・シリアルパラレル変換2024に送り、プリンタ2095の入力データビット数の画像データに変換し、プリントバッファ2025に保存する。そして、プリンタ2095から送られてくるタイミング信号に同期させて、バッファ内の画像データを先入れ先出しで、プリンタ2095に送る。

［省電力モードからの高速復帰手段］
次に本発明の中心となる省電力モードからの高速復帰手段について説明する。図１２〜図１３は図２上のコントローラユニット2000における主要部及び、省電力モード達成のために必要な回路部分を示している。図上に表記されている実線部分と破線部分はそれぞれ常夜電源系および非常夜電源系で駆動する部分の区分けを示している。ここで言う常夜電源系とは本発明が提案する省電力モードに移行した場合でも供給される電源系統を示し、非常夜電源系とは本発明が提案する省電力モードに移行した場合に常夜電源系とは切り離され、電源が供給されない電源系統を示す。図１２〜図１３においてはFET11001が常夜電源系と非常夜電源系を切り離す役割を担っている。この様に常夜電源系と非常夜電源系を切り離し、省電力モードに移行した場合にはコントローラユニットの主要部分（最低限電源供給が必要な部分）以外は電源を落とすことによって、無駄な待機電力を抑えることが可能となる。図１２〜図１３には記載がないが、図２上のROM2003は常夜電源系で供給され、HDD2004は非常夜電源系で供給されている。

本発明で特徴的であるのはコントローラユニットの中で一般的に消費電力のウエートの大きいCPU2001の電源を非常夜電源系で供給し、省電力モード時は電源供給されない状況で待機を行い、かつ、外部要因により本システムが自力で電源復帰するために必要な仕組みを備えている点である。また、本システムは前述の説明の様に多数の機能の制御を行い、ソフトウエアがきわめて大容量であるため、システムのトータルコストを下げる目的でROM2003にはブート時に必要な情報のみを記載し、実際の主要な動作を記述したソフトウエアは主に画像情報を蓄える目的で使用するHDD2004に格納する。そのため、通常のメイン電源起動時はHDD2004上の大容量のメインプログラムをRAM2002（本実施例ではSDRAMを使用する）にダウンロードした後にメインプログラムが実行されるが、この場合メインプログラムが実行開始されるまでに時間が掛かるため、ネットワークやFAX等、外部起動要因によっては通信がタイムアウトによって途絶えてしまう可能性もある。また、近年の複合機等では起動時間自体がスペックのセールスポイントとなっていることが多く、この面からも起動時間は極力短くする工夫が必要となって来ている。本発明はこの問題を解決するため、図１２〜図１３に示すような安価なロジックによる記憶手段を用いて、以下に示す様な制御をおこなう。

・省電力モードへ移行する時
図１２は本システムが省電力モードへ移行する時の制御の流れを回路構成図に加えたものである。以下、省電力モードへ移行する時の制御の流れについて説明する。

（１）まず、ユーザが操作部2012上で省電力モードへの移行を指定した場合、あるいは一定時間システムが未使用である場合に本システムのソフトウエアは省電力モードに移行する条件が満たされたと判断し、メインプログラムのチェックサムを算出し、それをSRAM2009に保持する。

（２）次に省電力モードに移行したことを記憶させる手段としてFripFrop11005に対してCPU2001は汎用出力ポートGPO<1>をLからHに変化させることでフラグセット（FripFrop11005の出力='1'）を行う。FripFrop11005は常夜電源系で駆動しているため、省電力モードに移行時にもこのフラグは値を保持している。

（３）次にSDRAM2002にセルフリフレッシュコマンドを発行し、メインプログラム及びデータの保持を行う。

（４）次にFripFrop11002に対してCPU2001は汎用出力ポートGPO<0>を変化させ、FripFrop11002の出力をHにプリセットすることによりFET11001をOFFさせ、CPU2001を含む非常夜電源系を遮断し省電力モードに移行する。

以上が、省電力モードに移行するまでの制御の流れである。図中のBuffer11006 〜Buffer11008は非常夜電源系で駆動しており、省電力モード移行時には常夜電源系からの電流の流れ込みを阻止する役割を果たす。また、RESET IC11003は常夜電源系を監視しており、後述のメイン電源OFF後の起動時にFripFrop11005のフラグをクリアする役割を果たす。ロジックORゲート11004は省電力モードから復帰させるための要因をまとめ、いずれかの要因となるイベントが発生した際にCPU2001に対して割り込みを発生させる。

・省電力モードから復帰する時
図１３は本システムが省電力モードから復帰する時の制御の流れを回路構成図に加えたものである。以下、省電力モードから復帰する時の制御の流れについて説明する。

（１）本システムが省電力モードで待機している時に省電力モードから復帰させるための要因となりうる手段からのpower on信号がロジックORゲート11004を介してCPU2001の割り込み端子に入力される。本実施例ではUI（操作部2012）、Network2010、FAX(modem2050) が要因となりうる例を示している。

（２）前記power on信号はFripFrop11002にも結線されており、省電力モードから復帰させるための要因が発生するとFripFrop11002にクロックエッジが与えられFET10001がONされ、非常夜電源系が立ち上がり省電力モードから復帰が始まる。

（３）非常夜電源系が入るとCPU2001はブートを行いROM2003上のブートプログラムを実行する。ブートプログラムはCPU2001の汎用出力ポートGPI<0>からFripFrop11005に格納されている前記フラグの値を参照する。

（４）フラグの読み値が'1'であるため、ブートプログラムは省電力モードから復帰した状態であると解釈し、SRAM2009上に保持されているメインプログラムのチェックサムを取得し、SDRAM2002上に保持されているメインプログラムから再度チェックサムを算出して比較し、一致することを確認する。

（５）一致していた場合には、SDRAM2002上に保持されているメインプログラムを実行し始める。また、メインプログラムはCPU2001の割り込み端子に入力された信号を受け、何らかの外部起動要因が発生したことを認識し、要因と考えられるUI（操作部2012）、Network2010 、FAX(modem2050)上にあるpower on要因をサーチして、起動要因が何であるかを把握し、起動後の制御を実行する。

（６）一致していなかった場合には自らリブートし、再起動を行う。

以上が本発明における省電力モードからの高速復帰手段について説明である。

本発明におけるネットワークシステムの全体構成図。 本システムの全体ブロック図。 スキャナ部、プリンタ部、及び操作部の外形図。 操作部。 スキャナ画像処理部のブロック図。 プリンタ画像処理部のブロック図。 画像圧縮処理部のブロック図。 デバイスI/F部のブロック図。 画像回転部のブロック図。 画像回転処理の説明図。 画像回転処理の説明図。 省電力モードへ移行する時の制御の流れ及び回路構成図。 省電力モードから復帰する時の制御の流れ及び回路構成図。

Claims (6)

1. 省電力モードが存在し、CPU、ROM、DRAM、SRAM、ハードディスクで構成されるシステムにおいて、前記省電力モード選択時に前記システムを制御するCPUに供給する電源が遮断されることを特徴とし、前記省電力モードに入る時は前期CPUのメインプログラムのチェックサムを算出して前期SRAM上に保持され、前記CPUのメインプログラムは前記DRAM上に保持され、前記省電力モードから通常の動作モードに復帰する際にはSRAM上のチェックサムによりDRAM上に保持されたメインプログラムが確認され、DRAM上に保持されたメインプログラムにより高速に起動するための仕組みを有することを特徴とするシステム。
2. 請求項１において、省電力モードから通常の動作モードに復帰する際にはDRAM上に保持されたメインプログラムにより動作するための仕組みとは省電力モード実行時にも電源が供給されている安価なロジックで構成される記憶手段にメインプログラムが省電力モードを意図するフラグを書き込み、省電力モード実行時にも前記フラグは保持され、省電力モード復帰時に前記ROMに格納されているブートプログラムが前記フラグの状態を参照することにより、省電力モードから復帰した状態であると判断する手段であることを特徴とするシステム。
3. 請求項１において、前記記憶手段はシステム全体の電源が遮断された場合は前記フラグが消去され、起動時には省電力モードからの復帰ではなく、システム全体の立ち上げ時であるとブートプログラムが判断することにより、ブートプログラムの誤判断による起動不良を回避する手段を有することを特徴とするシステム。
4. 請求項１において、前記システムを制御するメインプログラムが前記ハードディスクに格納されており、前記システム全体の電源が遮断されている状態からの電源ON時に前記ハードディスクからメインプログラムをシステムのDRAMにダウンロードした後、DRAM上のメインプログラムを実行することを特徴とするシステム。
5. 請求項１において前記メインプログラムをDRAM上に保持する手段はDRAMに対してセルフリフレッシュコマンドを発行することにより実現することを特徴としたシステム。
6. 請求項１において前記省電力モードから通常の動作モードに復帰する際にSRAM上のチェックサムによりDRAM上に保持されたメインプログラムが確認した際に、チェックサム異常であることが確認された場合は、通常起動と同様にハードディスクからメインプログラムをロードしなおすことを特徴とするシステム。

Images