JP2011029459A - デバイスの製造方法 - Google Patents

デバイスの製造方法 Download PDF

Info

Publication number
JP2011029459A
JP2011029459A JP2009174720A JP2009174720A JP2011029459A JP 2011029459 A JP2011029459 A JP 2011029459A JP 2009174720 A JP2009174720 A JP 2009174720A JP 2009174720 A JP2009174720 A JP 2009174720A JP 2011029459 A JP2011029459 A JP 2011029459A
Authority
JP
Japan
Prior art keywords
substrate
dry etching
recess
mask
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009174720A
Other languages
English (en)
Other versions
JP5468325B2 (ja
Inventor
Yasuhiro Morikawa
泰宏 森川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2009174720A priority Critical patent/JP5468325B2/ja
Publication of JP2011029459A publication Critical patent/JP2011029459A/ja
Application granted granted Critical
Publication of JP5468325B2 publication Critical patent/JP5468325B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

【課題】基板の厚さ方向において2段以上の段差を有するデバイスを製造するに際し、先行して形成された凹部とこれに隣接する段差形成部との境界となる角部が、凹部の底部及び段差形成部のエッチングに際して削られることを抑制することの可能なデバイスの製造方法を提供する。
【解決手段】基板Sをエッチングするドライエッチングを複数回行うことによって同基板Sの厚さ方向に段差を形成するデバイスを製造するに際し、凹部S2用マスクEM2を用いて基板Sに第2の凹部S2を形成し、この凹部S2及び該凹部に隣接した段差形成部S3を露出させる段差用マスクEM1を用いて第2の凹部S2及び段差形成部S3をエッチングして、第2の凹部S2と段差形成部S3とで段差S1を形成する。このとき、段差S1を形成する工程では、基板Sに印加される高周波電圧の電圧振幅を、第2の凹部S2を形成する工程の電圧振幅よりも小さくする。
【選択図】図4

Description

この発明は、デバイスの製造方法、特に、デバイス製造時に実施されるドライエッチングの対象物である基板に対し、その厚さ方向に2段以上の段差を形成するドライエッチングを行うデバイスの製造方法に関する。
従来から、例えば特許文献1に記載のように、半導体材料等からなる基板に対し、その一面からドライエッチングを施すことにより、該基板の厚さ方向に2段以上の段差を形成してデバイスを製造する方法が知られている。このデバイス製造方法は、例えばLSI等の高密度に集積された回路や、センサ、アクチュエータ等の機械要素と電子回路とが単一の基板上に集積された、いわゆるMEMSと呼ばれるデバイスの製造等々に用いられている。こうした2段以上の段差を有するデバイスの製造に際し用いられるドライエッチング方法としては、図5に示される方法も知られている。
このドライエッチング方法においてはまず、図5(a)に示されるように、例えば石英(SiO)からなる基板Sの上面全体に段差用マスクEM1を塗布した後、図5(b)に示されるように、この段差用マスクEM1を所望の形状にパターニングする。そして、CF系のガス、例えば八フッ化プロパン(C)、八フッ化シクロブタン(C)等のガスや、アルゴン(Ar)等の不活性ガスを用いて上記基板Sをドライエッチングし、図5(c)のように、上記段差用マスクEM1に対応して第1の凹部S1を形成する。次いで、図5(d)に示されるように、段差用マスクEM1の除去後、図5(e)のように、第1の凹部S1の底部における一部も含めて、基板Sの上面に凹部用マスクEM2を積層する。その後、第1の凹部S1を形成したときと同様に、C、C、あるいはAr等のエッチングガスを用いて、図5(f)に示されるように、上記第1の凹部S1よりも基板Sの厚さ方向に深い第2の凹部S2を形成して、図5(g)のように、凹部用マスクEM2を除去する。こうして、基板Sには、その厚さ方向に2段の段差が形成される。
一方、このようにして第1の凹部S1の底部が含まれるように凹部用マスクEM2が形成されると、第1の凹部S1の形状やその深さによっては凹部用マスクEM2の膜厚や形状が基板Sの表面に均一に塗布され難くなる虞がある。加えて、凹部用マスクEM2のアライメント精度が担保され難くなり、故に、所望とする2段の段差形状がこうした凹部用マスクEM2によって得られない虞がある。そこで、こうした懸念を解消するために、図6に示されるようなドライエッチング方法が提案されている。
こうした方法ではまず、図6(a)及び図6(b)に示されるように、基板Sの上面に段差用マスクEM1が形成されるまで、上述したドライエッチング方法と同一の工程が実施される。次いで、上記段差用マスクEM1も含めた基板Sの上面に凹部用マスクEM2が積層され、図6(c)に示されるように、その凹部用マスクEM2が所望の形状にパターニングされる。その後、上述のようなエッチングガスを用いて凹部用マスクEM2をマスクとするドライエッチングが施され、図6(d)のような第2の凹部S2が形成される。なお、このときに形成された第2の凹部S2は、先の図5に記載のドライエッチング方法にて形成された第2の凹部S2よりも、基板Sの厚さ方向における深さが浅くなるようにエッチングされている。そして、図6(e)に示されるように、凹部用マスクEM2が除去されると、基板Sの上面側において第2の凹部S2に隣接して且つ、段差用マスクEM1に覆われない領域である段差形成部S3が形成される。
次いで図6(f)のように、第2の凹部S2の底面を含めて、段差形成部S3がエッチングされる。なお、このとき用いられるエッチングガスとしては例えば上述したような各種ガスが挙げられる。また、こうして2度のドライエッチングが行われることにより、第2の凹部S2は所望とする深さにまでエッチングされることになる。最後に、図6(g)のように、段差用マスクEM1が除去されて、基板Sに2段の段差が形成されることとなる。
こうしたドライエッチング方法によれば、2度のドライエッチング以前に、予め段差用及び凹部用マスクEM1,EM2が形成されるため、先の図5に示されるドライエッチング方法のように、第1の凹部S1の形状如何では、凹部用マスクEM2が均一に形成されない、あるいは、同凹部用マスクEM2のアライメント精度が担保されないといった懸念が解消され、所望とする段差形状を形成することができるようになる。
特開平9−54420号公報
しかしながら、先の図6に記載のドライエッチング方法は、上述のような利点を有するものの、新たに以下のような問題が生じることになる。
すなわち、先の図6(d)のように第2の凹部S2が形成された後には、図6(e)、図6(f)に示されるように、この第2の凹部S2の形成領域も含んで再びドライエッチングが行われる。このように第2の凹部S2の開口がエッチャントに曝されるかたちでドライエッチングが行われると、第2の凹部S2と、これに隣接する上記段差形成部S3との境界となる角部においては、その頂点付近が削られてその角度が鈍化する、いわゆる角落ちが生じる虞がある。このように、第1の凹部S1と第2の凹部S2との境界となる角部が削られてしまうと、例えば基板上面の法線方向からの光が該角部で散乱されてしまい、こうした角部において受光感度が必要とされる光学デバイスにあっては、そのデバイス特性が十分に発現されなくなってしまう。
なお、こうした問題は、先の図6に示されるように、基板の厚さ方向に2段の段差を形成する場合に限らず、2より大きい複数段を形成する場合にあっても、あるドライエッチング工程以前に形成された凹部に対し、その基板上面における開口部を含んでエッチングを施すデバイスの製造方法であれば、概ね共通して生じるものである。
本発明は、こうした従来の実情に鑑みてなされたものであり、その目的は、基板の厚さ方向において2段以上の段差を有するデバイスを製造するに際し、先行して形成された凹部とこれに隣接する段差形成部との境界となる角部が、凹部の底部及び段差形成部のエッチングに際して削られることを抑制することの可能なデバイスの製造方法を提供することにある。
以下、上記課題を解決するための手段及びその作用効果について記載する。
請求項1に記載の発明は、エッチングガスを励起して生成したプラズマ中に基板を配置しつつ当該基板に高周波電圧を印加することによって基板をエッチングするドライエッチングを複数回行うことによって前記基板の厚さ方向に段差を形成するデバイスの製造方法であって、第1のマスクを用いて前記基板に凹部を形成する工程と、前記凹部及び該凹部に隣接した段差形成部を露出させる第2のマスクを用いて前記凹部及び前記段差形成部をエッチングして、前記凹部と前記段差形成部とで段差を形成する工程とを備え、前記段差
を形成する工程では、前記基板に印加される高周波電圧の電圧振幅が前記凹部を形成する工程の前記電圧振幅よりも小さいことをその要旨とする。
各種デバイスの製造時に多用されるドライエッチングにおいては、エッチングの対象部位におけるエッチャントの入射角度がエッチングの効率を左右する重要なパラメータの1つとなり得る。より詳細には、エッチャントの入射角度が大きくなるほどエッチングの効率が増大するといった傾向が一般に知られている。
このエッチャントの入射角度とは一般に、上記対象部位の法線方向とエッチャントの入射方向とのなす角度として定義されるものである。それゆえエッチングの対象部位が1つの平面上の点であれば、対象部位における法線方向がその平面の法線方向として一義的に定義されることとなる。したがって対象部位においてエッチング効率が最も高くなるエッチャントの入射角度も、こうした法線方向に基づいて一義的に定義されることとなる。
これに対して、エッチングの対象部位が角部の頂点になると、角部を構成する各面の法線方向に挟まれる全範囲が対象部位における法線方向になり得るため、エッチング効率が最も高くなるエッチャントの入射角度もこうした法線方向の範囲に合わせて自ずと広い範囲になる。そのため、こうした角部に対するエッチング効率も他の部位、例えば基板表面等の平面と比較して大幅に大きくなる。
また、ドライエッチングにおいては、上記エッチャントの入射角度と同様、エッチングの対象部位に向けて飛行するエッチャントが有するエネルギーも、エッチングの効率を左右する重要なパラメータの1つとなり得る。より詳細には、このエッチャントが有するエネルギーとは、エッチングの対象物である基板に印加される高周波電圧の電圧振幅が大きくなるほど大きくなるものであるとともに、エッチャントが有するエネルギーが大きくなるほど、エッチングの効率も増大される。
このように、これらエッチャントの入射角度、エッチャントのエネルギー、及びエッチングの効率との間には次のような関係が成立することになる。つまり、基板に向けて飛行するエッチャントが有するエネルギーが高い場合、換言すれば基板に印可される高周波電圧の振幅が大きい場合には、エッチャントの入射角度が大きい程、エッチング効率が高くなる傾向がある。一方、エッチャントが有するエネルギーが低い場合、換言すれば高周波電圧の振幅が小さい場合には、こうした傾向、すなわち、エッチャントの入射角度に対するエッチング効率の依存性が緩慢なものとなる。
上述のように、ドライエッチングの対象物となる基板表面の凹部、特にそれの角部においては、基板表面等の他の部位と比較してエッチャントの入射角度が大きくなるためにエッチングされやすくなる。これにより、上記角部が削られた状態、いわゆる角落ちの状態となる虞がある。
この点、請求項1に記載のデバイス製造方法によれば、凹部と段差形成部とで段差を形成するドライエッチング工程において、基板に印加される高周波電圧の電圧振幅が凹部を形成するドライエッチング工程における同電圧振幅よりも小さい値に設定される。そのため上記段差を形成する工程ではエッチャントの入射角度に対するエッチング効率の依存性が抑制されることとなり、基板の法線方向へ段差形成部をエッチングするエッチング速度と、凹部と段差形成部との境界となる角部の頂点付近をエッチングするエッチング速度との間の差が縮小される。それゆえ凹部と段差形成部との境界となる角部において上記角落ちの発生を抑制することができるようになる。
請求項2の発明は、前記凹部と前記段差形成部とで段差を形成する工程のエッチャント
のフラックスが、前記凹部を形成する工程におけるエッチャントのフラックスよりも大きいことをその要旨とする。
上記基板に印加される高周波電圧の電圧振幅が低下すると、基板にかかる自己バイアス電圧が小さくなるため、そのエッチングが起こり難くなる、若しくは、基板が置かれる環境に存在するエッチャント等に由来する物質が基板上に堆積する虞がある。これに対し、請求項2に記載の発明によるように、電圧振幅を低下させた場合であっても、エッチャントのフラックスを大きくする、換言すれば、単位容積あたりに流れるエッチャントの数量を増加させることによって、上記角部のおける頂点付近が選択的に削られることを抑制しつつも、基板の法線方向へ段差形成部を確実にエッチングすることが可能となる。なお、エッチャントのフラックスを大きくする方法としては、ドライエッチング実施時の作動圧力を増大させること等が挙げられる。
請求項3の発明は、前記プラズマを誘起する高周波アンテナコイルに供給されるアンテナパワーとして、前記凹部と前記段差形成部とで段差を形成する工程のアンテナパワーが、前記凹部を形成する工程のアンテナパワーよりも小さいことをその要旨とする。
請求項3に記載の発明によるように、デバイス製造の1工程として行われるドライエッチングを実施する際の条件の1つであるアンテナパワー、すなわち高周波アンテナコイルに供給される電力を低下させることによっても、上記エッチャントのエネルギーを低下させることができる。これは、高周波アンテナコイルへの供給電力を低減することで、プラズマ化されるエッチングガスの量を減少させる、つまり、生成されるエッチャントの量を減少させることができるためである。こうしてアンテナパワーを小さく設定することにより、既に完了したドライエッチングにて形成された凹部とこれに隣接して設けられる段差形成部との境界となる角部において、その頂点付近が選択的に削られて該頂点が鈍化する、いわゆる角落ちを抑制することができる。
請求項4の発明は、前記基板が石英からなるとともに、エッチャントの原料であるエッチングガスとしてCF系のガスが用いられるとき、前記凹部と前記段差形成部とで段差を形成する工程では、前記電圧振幅が100V以上且つ300V以下とすることをその要旨とする。
上記段差を形成する工程において電圧振幅を小さくするとしても、その電圧振幅が過剰に小さいものとなれば、基板の法線方向へのエッチング効率までもが過剰に低くなってしまい、その結果、凹部や段差形成部を有するデバイスの生産性が損なわれる虞がある。基板に印加される高周波電圧の電圧振幅やエッチャントのフラックスの他、エッチング対象物の構成材料やエッチャントの構成元素によっても一般にエッチング効率は大きく異なる。
上記請求項4に記載の発明によるように、基板の構成材料が石英であり、エッチャントの原料であるエッチングガスがCF系であり、そして段差を形成する際の電圧振幅が100V以上となれば、基板におけるエッチングの効率が概ね規定されることとなるために、上述するようなエッチング効率の過剰な低下が抑えられることとなる。また段差を形成する際の電圧振幅がこうした条件の下で300V以下となれば、凹部と段差形成部との境界となる角部において、その頂点付近が選択的に削られる、いわゆる角落ちをより確実に抑制することができる。
請求項5の発明は、前記第1のマスクと前記第2のマスクとを積層した後に、これらマスクの各々に対応したドライエッチングを行うことをその要旨とする。
請求項5に記載の発明によれば、凹部の形成に用いられるマスクと、段差の形成に用い
られるマスクとの両方を予め積層した後にマスク毎のエッチングを行うようにしているため、エッチング後の表面形状によるマスクの位置ずれを抑制することができ、段差形状に係る精度をより向上することができる。
また、上記凹部及び段差の形成は、請求項6に記載の発明によるように、前記第1のマスクを積層して該第1のマスクに対応したドライエッチングを行った後に、前記第2のマスクを積層して該第2のマスクに対応したドライエッチングを行う、つまり、各ドライエッチング工程にて用いられるマスクを、ドライエッチング工程毎に行うことも可能である。
本実施の形態に係るデバイスの製造方法におけるドライエッチング処理を実施するデバイス製造装置の概略構成を示す概略構成図。 1回目のドライエッチング処理におけるバイアスVppとエッチングレートとの関係、及び、2回目のドライエッチング処理におけるバイアスVppとエッチングレートとの関係を示すグラフ。 (a)本実施の形態に係るデバイスの製造方法にて形成した段差構造を走査型電子顕微鏡(SEM)により観測した結果を示す模式図(b)比較例の製造方法にて形成した段差構造を走査型顕微鏡(SEM)により観測した結果を示す模式図。 (a)〜(g)他の実施の形態に係るデバイスの製造方法を用いたデバイスの製造工程を示す製造工程図。 (a)〜(g)従来のデバイスの製造方法を用いたデバイスの製造工程を示す製造工程図。 (a)〜(g)従来のデバイスの製造方法を用いたデバイスの製造工程を示す製造工程図。
以下、本発明に係るデバイスの製造方法を、例えば光学デバイスの製造方法に適用した一実施の形態について、図1〜図4を参照して説明する。
図1は、本実施の形態に係る光学デバイスの製造方法における1工程である、イオンやラジカル等を含む反応性の気体を用いた、いわゆるドライエッチング処理を実施するデバイス製造装置の概略構成を示している。同図1に示されるように、デバイス製造装置を構成する真空チャンバは、有蓋多段円筒状を呈するチャンバ本体10を有し、このチャンバ本体10の周壁は、それの大径部となる第1円筒部11と、この第1円筒部11に積載されて且つ、該第1円筒部11よりも縮径された第2円筒部12とから構成されている。チャンバ本体10における第1円筒部11の下面開口部には円環状の底板13が取付けられており、また第2円筒部12の上面開口部にはこれを封止する天板14が取付けられている。また、上記第1円筒部11の周壁には、これを貫通する孔に連結されるとともに、ターボ分子ポンプ等からなる真空排気部16を備える排気管15が設けられている。
上記底板13の開口には、この外周に渡り設けられた絶縁部材13aを介して、該開口を封止するようにこれも円筒状に形成された基板ステージ21が、上記第1円筒部11にて囲繞された空間である基板ステージ室11aに収容されるかたちで設けられている。この基板ステージ21上には、これと同径に形成されて、当該デバイス製造装置にてドライエッチング処理が施される基板Sが載置される静電チャック22が設けられている。この静電チャック22には、ドライエッチング処理時に、静電チャック22に載置された基板Sと該静電チャック22における載置面との間に、基板Sを冷却するためのヘリウムガスを供給するヘリウムガス供給部(図示略)が設けられている。また、同静電チャック22に内設された基板電極には、例えば13.75MHzの高周波電圧を該静電チャック22に載置された基板Sに供給する基板電極用高周波電源23が、整合回路24、Vpp検出
部25、及びコンデンサ26を介して接続されている。
これら整合回路24とVpp検出部25とは、基板電極用高周波電源23の内部インピーダンスを該基板電極用高周波電源23の負荷インピーダンスに整合させる機能と、静電チャック22の基板電極に印加される高周波電圧の電圧振幅であるバイアスVppを検出する機能とをそれぞれ有する。そしてチャンバ本体10内にプラズマが生成されるとき、基板電極用高周波電源23の内部インピーダンスとチャンバ本体10内のプラズマを含めた負荷インピーダンスとが見かけ上一致するように整合回路24が機能し、こうした整合状態において基板電極に印可される高周波電圧の電圧振幅がVpp検出部25によって検出される。
更に、上記第2円筒部12の周壁外側には、第2円筒部12により区画されたプラズマ発生室12aにプラズマを発生させる高周波アンテナ31が、第2円筒部12の外周面に沿って二重に巻回されて、該高周波アンテナ31には、これに高周波電力を供給する高周波アンテナ用高周波電源32が接続されている。また、高周波アンテナ31の外周には、上段コイル41T、中段コイル41M、及び下段コイル41Bからなる磁場コイル41が設けられるとともに、これら磁場コイル41は、上段コイル41Tと中段コイル41Mとの間に上記2重の高周波アンテナ31の一方を挟む態様で、また、中段コイル41Mと下段コイル41Bとの間その他方を挟む態様で、それぞれ配置されている。そして磁場コイル41をなす上記3つのコイル41T,41M,41Bのうち、上段コイル41Tと下段コイル41Bとには同一の向きで且つ同大の電流が供給されるとともに、中段コイル41Mにはこれら上段及び下段コイル41T,41Bとは逆向きの電流が供給される。こうした各コイル41T,41M,41Bへの電流の供給により、上記プラズマ発生室12a内において中段コイル41Mの近傍には、環状の磁気中性線が形成される。
上記天板14におけるプラズマ発生室12aの側の面には、当該デバイス製造装置にて実施されるドライエッチング処理に用いられるイオン源、あるいはラジカル源等となる各種ガスをチャンバ本体10に導入するガス導入口51が設けられている。このガス導入口51には、上記各種ガスの供給源であるガス供給部52が、ガスの流入及び非流入を切り替える2つのバルブ53,55と、これらバルブ53,55の間に設けられて、上記各種ガスの流量を調量する流量調量部54とを備えるガス流路56を介して接続されている。
こうしたデバイス製造装置では、基板の処理、詳細にはドライエッチング処理に際しては、まず、処理対象となる基板Sが図示しない搬入口から真空チャンバ内に搬入されて静電チャック22上に載置される。そして、上記チャンバ本体10のプラズマ発生室12a内に、例えば八フッ化プロパン(C)や八フッ化シクロブタン(C)等のエッチングガスを供給するガス供給部52からのガスが、流量調量部54にて所定の量に調量された状態で、ガス導入口51を介してプラズマ発生室12aに導入される。次いで、磁場コイル41に電流が供給されると、チャンバ本体10内のプラズマ発生室12aに環状磁気中性線、すなわち磁場が「0」となる領域が形成される。これに伴い、高周波アンテナ用高周波電源32から高周波アンテナ31に電力が供給されると、環状磁気中性線が形成された上記プラズマ発生室12a内に電場が形成され、これにより上記エッチングガス由来のプラズマが生成される。つまり、上記導入されたエッチングガスから、該エッチングガスの励起種である、例えばイオンやラジカル等が形成されることになる。その後、上記基板Sが載置された静電チャック22内の基板電極に、基板電極用高周波電源23から所定のバイアスVppが印可される。なお、このバイアスVppの値はドライエッチング処理の目的等に応じて適宜の値に設定されるものであり、この値は随時バイアスVpp検出部25により検出されて、その制御がなされている。こうして基板SにバイアスVppが印加されることによって、上記励起種が基板Sへと飛行することとなり、エッチャントとして該基板Sに入射してこれを所定の形状にエッチングする。また、こうしたドライ
エッチング処理時には、基板Sの温度上昇を抑制するために、該基板Sと静電チャック22との間に基板冷却用のヘリウムガスが供給される。
なお、本実施の形態に係るデバイスの製造方法は、先の図6に示される製造工程と同様の方法にて実施されるものである。また、上記デバイス製造装置では、当該デバイスの製造方法における2度のドライエッチング処理、正確には先の図6(d)、図6(f)に示されるドライエッチング処理が実施される。こうして2度のドライエッチング処理が実施されることにより、処理対象の基板Sには、基板Sの厚さ方向における深さが浅い凹部と、これよりも深い凹部とが隣接した構造である、いわゆる段差が形成されることとなる。
次に、上記デバイス製造装置にて実施されるドライエッチング処理の条件について、表1〜表4を参照して説明する。表1は、先の図1に示されるデバイス製造装置にて実施されるドライエッチング処理のうち、1回目のドライエッチング処理、すなわち先の図6(d)に示されるドライエッチング処理の条件についてその一例を示している。同表1に示されるように、1回目のドライエッチング処理は、石英(SiO)からなる基板Sに対し、エッチングガスとして例えば八フッ化プロパン(C)を用いて以下の条件にて実施される。なおこのとき、デバイス製造装置が備える磁場コイル41は、その上段コイル41T及び下段コイル41Bに30.6Aの電流が供給されるとともに、中段コイル41Mには53.7Aの電流が供給される。
Figure 2011029459
また、表2〜表4は、デバイス製造装置にて実施されるドライエッチング処理のうち、2回目のドライエッチング処理、すなわち先の図6(f)に示されるドライエッチング処理の条件についてその一例をそれぞれ示している。このうち表2に示されるように、2回目のエッチング処理は、エッチングガスとして例えば八フッ化プロパン(C)を用いて以下の条件にて実施される。なおこのとき、デバイス製造装置が備える磁場コイル41には、そのいずれにも電流を供給しないようにしている。
Figure 2011029459
また、表3に示されるように、2回目のドライエッチング処理は、エッチングガスとして先の表2と同様に八フッ化プロパン(C)を用いるとともに、上記1回目のドライエッチング処理時と同大の電流を上記磁場コイル41に供給する条件でも実施可能である。
Figure 2011029459
さらに、表4に示されるように、2回目のドライエッチング処理は、エッチングガスとして八フッ化シクロブタン(C)を用いるとともに、先の表2に示される条件と同様、デバイス製造装置の磁場コイル41に電流を供給することなく、以下の条件にて実施することも可能である。
Figure 2011029459
このように、本実施の形態に係るデバイスの製造方法では、上記2回目のドライエッチング処理において、1回目のドライエッチング処理に対して、
a.処理対象である基板に印可される高周波電圧の振幅であるバイアスVppをより小さくする、
b.同基板に供給される高周波電力であるバイアスパワーをより小さくする、
c.アンテナパワー、つまり、デバイス製造装置が備える高周波アンテナに供給される高周波電力をより小さくする、
d.上記真空チャンバ内での単位体積あたりの粒子数を示す作動圧力をより大きくする、というようにその処理条件を変更するようにしている。
ここで、上記ドライエッチング処理においては、基板等におけるエッチングの対象部位でのエッチングガスの励起種、換言すればエッチャントの入射角度が、その効率を左右する重要なパラメータの1つとなり得る。つまり、エッチングの効率は、エッチャントの入射角度が大きくなるほど増大され、こうしたエッチャントの入射角度に対するエッチング効率の依存性は、上記対象部位に印加された高周波電圧の振幅が大きい程、高くなる傾向を有することが明らかとなっている。なお、このエッチャントの入射角度とは一般に、上記対象部位の法線方向に対する角度として定義されるものである。
それゆえエッチングの対象部位が1つの平面上の点であれば、対象部位における法線方向がその平面の法線方向として一義的に定義されることとなる。したがって対象部位においてエッチング効率が最も高くなるエッチャントの入射角度も、こうした法線方向に基づいて一義的に定義されることとなる。これに対して、エッチングの対象部位が角部の頂点になると、角部を構成する各面の法線方向に挟まれる全範囲が対象部位における法線方向になり得るため、エッチング効率が最も高くなるエッチャントの入射角度もこうした法線方向の範囲に合わせて自ずと広い範囲になる。そのため、こうした角部に対するエッチング効率も他の部位、例えば基板表面等の平面と比較して大幅に大きくなる。
上述のように、本実施の形態に係るデバイスの製造方法における、上記2回目のドライエッチング処理では、エッチングの対象物となる基板に第2の凹部S2が形成されており、該第2の凹部S2の開口における角部では、その法線方向が広範囲に及ぶことになる。そのため、この第2の凹部S2が開口する面としての基板の表面に向けてエッチャントを飛行させると、こうした角部に対するエッチャントの入射角度の範囲も他の部位、例えば基板表面等の平面と比較して大幅に大きくなることとなり、ひいては同角部が選択的にエッチングされる虞がある。
また、ドライエッチング処理においては、上記エッチャントの入射角度と同様、基板に
向けて飛行するエッチャントのエネルギーも上記エッチング効率を左右する重要なパラメータの1つとなり得る。このエッチャントのエネルギーとは、エッチングの対象物である基板に印加される高周波電圧の電圧振幅が大きくなるほど大きくなるものであり、しかも、エッチャントのエネルギーが大きくなるほどエッチング効率も増大されることとなる。
そこで、上記a.の記載のように、1回目のドライエッチング処理時のバイアスVppの値よりも、2回目のドライエッチング処理時のバイアスVppの値を小さくすれば、上記エッチャントの入射角度に対するエッチング効率の依存性を低下させるとともに、エッチャント自身のエネルギーを低下させることができる。これにより、上記2回目のドライエッチング処理のように、既に形成した第2の凹部S2とこれに隣接する段差形成部S3とで段差を形成するドライエッチング処理、すなわち先の図6(f)に示されるドライエッチング工程であっても、基板Sの法線方向へのエッチング速度と、第2の凹部S2と段差形成部S3との境界となる角部の頂点付近のエッチング速度との間の差を縮小することができ、上記角部の頂点における角度が鈍化する、いわゆる角落ちの発生を抑制することができるようになる。
なお、2回目のドライエッチング処理時においてバイアスVppを小さくする方法としては、2回目のドライエッチング処理時においてバイアスパワーを維持しつつ、他のパラメータによってプラズマ密度を高くすることによってバイアスVppを小さくする方法と、同処理時において単にバイアスパワーの値を小さくすることによってバイアスVppを小さくする方法とがある。この点、上記b.の記載のように、2回目のドライエッチング処理時のバイアスパワーの値を単に小さくするとすれば、別途他のパラメータの変更によってプラズマ密度を高くするといったことも必要なく、バイアスVppをより簡便な方法で小さくすることができる。
他方、ドライエッチングを実施する際の条件の1つであるアンテナパワー、すなわち上記デバイス製造装置が備える高周波アンテナコイルへの供給電力を低下させることによっても、エッチャントのエネルギーを低下させることができる。これは、高周波アンテナコイルへの供給電力を低減することで、プラズマ化されるエッチングガスの量を減少させる、つまり、生成されるエッチャントの量を減少させるとともに、こうしたエッチャントとエッチングガスとの衝突によってエッチャントそれ自体のエネルギーを低下させることができるためである。
そこで、上記c.の記載のように、2回目のドライエッチング処理時のアンテナパワーを、1回目のドライエッチング処理時に比較して小さく設定することによっても、上記角落ちの発生を抑制することができるようになる。そのため、本実施の形態によるように、2回目のドライエッチング処理時には、基板Sに印加される高周波電圧の振幅であるバイアスVppをより小さくすることに併せ、こうしてアンテナパワーをより小さくすることにより、第2の凹部S2と段差形成部S3との境界となる角部での角落ちの発生をより抑制することができるようになる。
なお、上記a.の記載のように、基板に印加される高周波電圧の電圧振幅であるバイアスVppを低下させると、基板に印加される自己バイアス電圧が小さくなるために、そのエッチングが起こり難くなる、もしくは、基板が置かれる環境に存在するエッチャント等に由来する物質が基板上に堆積する虞がある。ここで、プラズマ密度を高くしてバイアスVppを小さくする方法であればこうしたエッチングも担保可能であるが、バイアスパワーの値を単に小さくすることによってバイアスVppを小さくするとあっては、バイアスVppが小さくなることに加えて、プラズマ密度も低くなる場合がある。そのためバイアスパワーを小さくしてバイアスVppを低下させる条件下においては、そのバイアスVppの低下の程度に合わせて、他のパラメータによってエッチャントの生成量を確保する必
要がある。
図2は、上記バイアスパワーの値を変更させることによって得たバイアスVppとエッチングレート、すなわち、単位時間あたりのエッチング量との関係を例示したものであり、先の表1に示される1回目のドライエッチング処理の条件での、これらバイアスVppとエッチングレートとの関係が黒三角にて示されている。また表1に示される1回目のドライエッチング処理の条件から作動圧力を0.25Paに増大させた条件での、バイアスVppとエッチングレートとの関係が黒四角にて示されている。
図2において黒三角にて示される数値から明らかなように、上記1回目のドライエッチング処理の条件では、バイアスVppが500V以上であればエッチングレートが「0」より大きいものの、同バイアスVppが450Vよりも小さくなるとエッチングレートが「0」となる、すなわちエッチングが起こらなくなってしまう。これに対して、黒四角にて示される数値から明らかなように、作動圧力を0.25Paに増大させた条件であれば、バイアスVppが130Vの条件であっても0.2μm/min程度のエッチングが認められる。そのためバイアスパワーの値を単に小さくすることによってバイアスVppを小さくする場合であれば、こうしたバイアスVppの低下の程度に合わせて、他のパラメータ、例えば作動圧力によってエッチャントの生成量が確保可能であることが分かる。
そこで、上記d.の記載のように、例えば1回目のドライエッチング処理よりも2回目のドライエッチング処理時において作動圧力が高くなるとすると、同図2に黒四角にて示されるように、バイアスVppを低下させた場合であっても、より正確には、バイアスVppを大凡130Vpp以上且つ250Vpp以下に設定したとしてもエッチングレートが「0」より大きくなる、すなわちエッチングが起こるようになる。これは、上記作動圧力をより高くすることで、単位容積あたりに流れるエッチングガスやその乖離種等を含む粒子数を増加させることより、ひいてはエッチャントの数量、すなわちエッチャントのフラックスをも増大させることができたためと考えられる。これにより、バイアスVppを低下させることによって上記角部のおける頂点付近が選択的に削られることを抑制しつつも、確実にエッチングを行うことが可能となる。
なお、1回目のドライエッチング処理時のエッチング時間よりも2回目のドライエッチング処理時のエッチング時間が長く設定されているのは、先の図2に示されるように、バイアスVppを低下させることに起因して、単位時間あたりのエッチング量であるエッチングレートが低下しているためである。また、こうしてエッチング時間が長く設定されることにより、2回目のドライエッチング処理時には1回目のドライエッチング処理時よりも基板の温度が上昇しやすくなるため、冷却用のヘリウムガスの供給圧力をより高く設定するようにしている。
図3は、先のデバイス製造装置にて施されたドライエッチング処理により基板上に形成された段差を、走査型電子顕微鏡(SEM)にて拡大した上、その拡大像を観測した結果を模式的に示している。図3(a)は、上記2回のドライエッチング処理のうち、1回目のドライエッチング処理を先の表1に示される条件にて実施するとともに、2回目のドライエッチング処理を先の表2に示される条件にて実施したときの段差の拡大像を観測した結果である。他方、図3(b)は、2回のドライエッチング処理をいずれも先の表1に示される条件にて実施したときの段差の拡大像を観測した結果である。
図3(a)に示されるように、1回目のドライエッチング処理と2回目のドライエッチング処理とでその条件を変更する、特に上記a.〜上記d.のように条件を変更することで、上述のような角落ちの発生を抑制しつつも、基板のエッチングを確実に行うことができる。つまり、1回目のドライエッチング処理にて形成された第2の凹部S2と、2回目
のドライエッチング処理にてエッチングされる段差形成領域S3との境界となる角部が、2度のエッチングが完了した後も、基板の上面とその法線とによって形成される角度をほぼ維持している。なおこうしたエッチング形状は、1回目のドライエッチング処理を先の表1に示される条件にて実施するとともに、2回目のドライエッチング処理を先の表3、あるいは表4に示される条件にて実施したときにも認められた。
これに対し、図3(b)に示されるように、2回目のドライエッチング処理時においても上記a.〜上記d.のような条件変更を行うことなく該ドライエッチング処理を実施すると、同図3(b)の矢印Aにて指し示されるような角部における角落ちが発生することになる。つまり、1回目のドライエッチング処理にて形成された第2の凹部S2と、2回目のドライエッチング処理にてエッチングされる段差形成領域S3との境界となる角部が選択的にエッチングされることにより、角部頂点の形状が鈍化することになる。
以上説明したように、本実施の形態に係るデバイスの製造方法によれば、以下に列挙する効果が得られるようになる。
(1)1回目のドライエッチング処理にて形成された第2の凹部S2の底面と段差形成部S3とをエッチングして段差を形成する2回目のドライエッチング処理に際しては、その条件の1つである基板に印加される高周波電圧の振幅であるバイアスVppを、1回目のドライエッチング処理時よりも小さく設定するようにした。これにより、エッチャントの入射角度に対するエッチング効率の依存性が抑制され、上記第2の凹部S2が開口する基板Sの上面に対する法線方向でのエッチング速度と、同第2の凹部S2と段差形成部S3との境界となる角部の頂点付近でのエッチング速度との間の差が縮小されることとなる。すなわち、2回目のドライエッチング処理が完了した後も、上記角部と基板上面に平行な面とが形成する角度が、1回目のドライエッチング処理の完了時とほぼ同角度に維持され、該角部頂点の形状が鈍化する、いわゆる角落ちの発生を抑制することができるようになる。
(2)2回目のドライエッチング処理時の作動圧力を、1回目のドライエッチング処理時の作動圧力よりも高く設定するようにした。これにより、基板に印可される高周波電圧の振幅であるバイアスVppを低下させた場合であっても、単位体積あたりに流れるエッチングガスやその乖離種等の数量を増大させることで、エッチャントとなる励起種の数量を増大させる、つまり、エッチャントのフラックスを大きくすることができる。ひいては、上記角部における角落ちの発生を抑制しつつも、2回目のドライエッチング処理による第2の凹部S2の底面のエッチングと、段差形成部S3のエッチングによる第1の凹部S1の形成を確実に実施することができるようになる。
(3)2回目のドライエッチング処理を実施する際には、その条件の1つであるアンテナパワー、すなわち高周波アンテナ31に供給される電力を低下させることで、上記エッチャントのエネルギーを低下させることとした。これにより、2回目のドライエッチング処理に際して、1回目のドライエッチングにて形成された第2の凹部S2の底部とこれに隣接して設けられる段差形成部S3とがエッチングされることで、これら第2の凹部S2と段差形成部S3との境界となる角部において、その頂点付近が選択的に削られて該頂点形状が鈍化する、いわゆる角落ちを抑制することができる。
(4)基板Sの形成材料を石英(SiO)とするとともに、上記第2の凹部S2の底面と段差形成部S3とをエッチングして段差を形成するときのドライエッチング、つまり、2回目のドライエッチング処理を行う際には、その条件の1つであるバイアスVppを大凡130V以上且つ250V以下に設定するようにした。これにより、上記2回目のドライエッチング処理時に、1回目のドライエッチング処理によって形成された第2の凹部S2とこれに隣接する段差形成部S3との境界となる角部が、その頂点付近において選択
的に削られる、いわゆる角落ちを確実に抑制することができる。
(5)第2の凹部S2の形成、つまり1回目のドライエッチング処理に用いられる凹部用マスクEM2と、第2の凹部S2の底面と段差形成部S3とのエッチング、すなわち2回目のドライエッチング処理による第1の凹部S1の形成に用いられる段差用マスクEM1との両方を予め積層した後に、これら段差用及び凹部用マスクEM1,EM2のそれぞれによるドライエッチングを行うようにした。これにより、これら段差用及び凹部用マスクEM1,EM2を各別に積層する場合と比較して、該段差用及び凹部用マスクEM1.EM2間での位置ずれを抑制することができ、上記段差の形状に係る精度をより向上することができる。
なお、上記実施の形態は、以下のように適宜変更して実施することも可能である。
・エッチングガスとして、八フッ化プロパン(C)、あるいは八フッ化シクロブタン(C)を用いることとした。これに限らず、処理対象となる基板Sをエッチング可能なガスであれば適宜用いることができる。
・基板Sの形成材料は石英に限らず、他の形成材料、例えば各種半導体材料等であってもよい。
・デバイス製造装置は、3つのコイル41T,41M,41Bからなる磁場コイル41を備える構成としたが、該磁場コイル41を備えていなくともよい。
・同じくデバイス製造装置は、上記基板電極と高周波アンテナ31とが対向するように設けられた構造、すなわち、高周波アンテナ31がチャンバ本体10の天板14における基板ステージ室11aとは反対側の面に設けられるようにしてもよい。
・デバイス製造に係る工程は、先の図6に示すものに限らず、例えば図4に示されるような工程としてもよい。詳細には、図4(a)に示される基板Sに、図4(b)のような凹部用マスクEM2、すなわち第2の凹部S2を形成する1回目のドライエッチング処理に用いられる凹部用マスクEM2が積層される。次いで、図4(c)に示されるように、ドライエッチング処理による第2の凹部S2の形成が完了すると、図4(d)に示されるように、凹部用マスクEM2が除去される。その後、図4(e)に示されるように、上記第2の凹部S2とこれに隣接する段差形成部S3を除く基板Sの上面に段差用マスクEM1が積層され、図4(f)のように、第2の凹部S2の底面と上記段差形成部S3とをエッチングする2回目のドライエッチング処理が実施される。最後に、図4(g)に示されるように、段差用マスクEM1が除去されて、2段の段差を有するデバイスが製造されることになる。
・1回目のドライエッチング処理時の条件は、先の表1に示されるものに限らず、この処理により基板Sに第2の凹部S2を形成可能な条件であれば適宜採用可能である。
・2回目のドライエッチング処理時のバイアスVppは、大凡130V且つ以上250V以下に含まれる3つの値、すなわち先の表2〜表4に示される値しか記載されていないが、これに限らず、上記範囲に含まれる他の値にバイアスVppを設定の上、2回目のドライエッチング処理を実施するようにしてもよい。
・また、上記2回目のドライエッチング処理時のバイアスVppの条件は、100V以上且つ300V以下に含まれる値であってもよい。
・1回のデバイス製造工程において、ドライエッチング処理が実施される回数は、上述したような2回に限定されない。すなわち、基板に形成される段差も先の図6に示すような2段に限らない。この場合、2回目以降のドライエッチング処理時の条件は、先の表1に示されるような条件、すなわち、1回目の条件と比較して上記a.〜上記d.を満たす
ような条件とすればよい。
・また、上述のように、ドライエッチング処理を3回以上行って、3段以上の段差を形成する場合であれば、後段のドライエッチング処理程、その実施時の条件を、よりエッチングが緩慢となるような条件、すなわち、バイアスVppをより小さな値に設定する、あるいは、アンテナパワーをより小さな値に設定する等してもよい。これにより、既に形成された段差に対して、その後段の段差形成時のドライエッチング処理の度にエッチャントが入射したとしても、上述のような角落ちを抑制しやすくなる。
・エッチャントの単位容積あたりの流量である同エッチャントのフラックスを増大させる方法として、作動圧力の増大を採用した。これに限らず、フラックスを増大させることの可能な他の方法、例えばエッチングガスのガス流量を増やす等の方法が適宜採用可能である。
・2回目のドライエッチング処理では、高周波アンテナ31への供給電力であるアンテナパワーを、1回目のドライエッチング処理時の条件よりも小さくするようにしたが、2回目のドライエッチング処理時にも1回目のドライエッチング処理時の条件と同様としてもよい。
・2回目のドライエッチング処理時には、1回目のドライエッチング処理時よりも作動圧力大きくするようにした。これに限らず、上記エッチングレートが「0」より大きくなる、すなわち基板Sのエッチングが起こるのであれば、2回目のドライエッチング処理時の作動圧力を1回目のドライエッチング処理時の条件に等しくしてもよい。
10…チャンバ本体、11…第1円筒部、11a…基板ステージ室、12…第2円筒部、12a…プラズマ発生室、13…底板、13a…絶縁部材、14…天板、15…排気管、16…真空排気部、21…基板ステージ、22…静電チャック、23…基板電極用高周波電源、24…整合回路、25…Vpp検出部、26…コンデンサ、31…高周波アンテナ、32…高周波アンテナ用高周波電源、41…磁場コイル、41T…上段コイル、41M…中段コイル、41B…下段コイル、51…ガス導入部、52…ガス供給部、53,55…バルブ、54…流量調量部、56…ガス流路、EM1…段差用マスク、EM2…凹部用マスク、S…基板、S1…第1の凹部、S2…第2の凹部、S3…段差形成部。

Claims (6)

  1. エッチングガスを励起して生成したプラズマ中に基板を配置しつつ当該基板に高周波電圧を印加することによって基板をエッチングするドライエッチングを複数回行うことによって前記基板の厚さ方向に段差を形成するデバイスの製造方法であって、
    第1のマスクを用いて前記基板に凹部を形成する工程と、
    前記凹部及び該凹部に隣接した段差形成部を露出させる第2のマスクを用いて前記凹部及び前記段差形成部をエッチングして、前記凹部と前記段差形成部とで段差を形成する工程とを備え、
    前記段差を形成する工程では、前記基板に印加される高周波電圧の電圧振幅が前記凹部を形成する工程の前記電圧振幅よりも小さい
    ことを特徴とするデバイスの製造方法。
  2. 前記凹部と前記段差形成部とで段差を形成する工程のエッチャントのフラックスが、前記凹部を形成する工程におけるエッチャントのフラックスよりも大きい
    請求項1に記載のデバイスの製造方法。
  3. 前記プラズマを誘起する高周波アンテナコイルに供給されるアンテナパワーとして、前記凹部と前記段差形成部とで段差を形成する工程のアンテナパワーが、前記凹部を形成する工程のアンテナパワーよりも小さい
    請求項1又は2に記載のデバイスの製造方法。
  4. 前記基板が石英からなるとともに、エッチャントの原料であるエッチングガスとしてCF系のガスが用いられるとき、
    前記凹部と前記段差形成部とで段差を形成する工程では、前記電圧振幅が100V以上且つ300V以下とする
    請求項1〜3のいずれか1項に記載のデバイスの製造方法。
  5. 前記第1のマスクと前記第2のマスクとを積層した後に、これらマスクの各々に対応したドライエッチングを行う
    請求項1〜4のいずれか1項に記載のデバイスの製造方法。
  6. 前記第1のマスクを積層して該第1のマスクに対応したドライエッチングを行った後に、前記第2のマスクを積層して該第2のマスクに対応したドライエッチングを行う
    請求項1〜4のいずれか1項に記載のデバイスの製造方法。
JP2009174720A 2009-07-27 2009-07-27 デバイスの製造方法 Expired - Fee Related JP5468325B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009174720A JP5468325B2 (ja) 2009-07-27 2009-07-27 デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009174720A JP5468325B2 (ja) 2009-07-27 2009-07-27 デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2011029459A true JP2011029459A (ja) 2011-02-10
JP5468325B2 JP5468325B2 (ja) 2014-04-09

Family

ID=43637855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009174720A Expired - Fee Related JP5468325B2 (ja) 2009-07-27 2009-07-27 デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP5468325B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637793A (zh) * 2014-12-31 2015-05-20 国家电网公司 一种碳化硅器件终端结构的制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006000978A (ja) * 2004-06-18 2006-01-05 Konica Minolta Holdings Inc シリコン基板加工方法、光学素子用金型、光学素子用金型母型、光学素子及び回折格子
JP2006165030A (ja) * 2004-12-02 2006-06-22 Ulvac Japan Ltd トンネル接合素子のエッチング加工方法および装置
JP2007266291A (ja) * 2006-03-28 2007-10-11 Tokyo Electron Ltd 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。
JP2008143068A (ja) * 2006-12-12 2008-06-26 Seiko Epson Corp パターン形成方法及び液滴吐出ヘッドの製造方法
WO2008143004A1 (ja) * 2007-05-14 2008-11-27 Ulvac, Inc. ドライエッチング方法
JP2009072956A (ja) * 2007-09-19 2009-04-09 Toppan Printing Co Ltd インプリントモールド製造方法
JP2009111190A (ja) * 2007-10-30 2009-05-21 Sharp Corp プラズマエッチング方法、プラズマエッチング装置、および固体撮像素子の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006000978A (ja) * 2004-06-18 2006-01-05 Konica Minolta Holdings Inc シリコン基板加工方法、光学素子用金型、光学素子用金型母型、光学素子及び回折格子
JP2006165030A (ja) * 2004-12-02 2006-06-22 Ulvac Japan Ltd トンネル接合素子のエッチング加工方法および装置
JP2007266291A (ja) * 2006-03-28 2007-10-11 Tokyo Electron Ltd 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。
JP2008143068A (ja) * 2006-12-12 2008-06-26 Seiko Epson Corp パターン形成方法及び液滴吐出ヘッドの製造方法
WO2008143004A1 (ja) * 2007-05-14 2008-11-27 Ulvac, Inc. ドライエッチング方法
JP2009072956A (ja) * 2007-09-19 2009-04-09 Toppan Printing Co Ltd インプリントモールド製造方法
JP2009111190A (ja) * 2007-10-30 2009-05-21 Sharp Corp プラズマエッチング方法、プラズマエッチング装置、および固体撮像素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637793A (zh) * 2014-12-31 2015-05-20 国家电网公司 一种碳化硅器件终端结构的制作方法

Also Published As

Publication number Publication date
JP5468325B2 (ja) 2014-04-09

Similar Documents

Publication Publication Date Title
JP2019024090A (ja) Dcバイアス変調による、粒子発生抑制装置
KR101811910B1 (ko) 질화규소막에 피처를 에칭하는 방법
CN103943489B (zh) 多层膜的蚀刻方法
KR101399181B1 (ko) 플라즈마 프로세싱 시스템에 대한 마스크 언더컷 및 노치를최소화시키는 방법
US8987140B2 (en) Methods for etching through-silicon vias with tunable profile angles
JP2006245510A (ja) プラズマ処理方法およびプラズマ処理装置
KR101892310B1 (ko) 베벨 보호 필름을 퇴적하는 방법들
KR20090101211A (ko) 플라즈마-강화 기판 처리 방법 및 장치
JP2009081271A (ja) Al2O3膜のドライエッチング方法
US9263239B1 (en) Etching method of multilayered film
US20160379841A1 (en) Etching method
JP2015211139A (ja) プラズマ処理装置およびドライエッチング方法
JP5468325B2 (ja) デバイスの製造方法
KR20160130745A (ko) 플라즈마 처리 장치의 클리닝 방법 및 플라즈마 처리 장치
TW201742148A (zh) 以電漿蝕刻工作件之方法
JP4654811B2 (ja) エッチングマスクおよびドライエッチング方法
KR102612169B1 (ko) 다층막을 에칭하는 방법
JP5094289B2 (ja) プラズマ処理装置
JP6509553B2 (ja) スパッタリング装置
JP4399310B2 (ja) ドライエッチング方法並びにマイクロレンズアレイ及びその作製方法
JP7350643B2 (ja) 誘導結合プラズマエッチング装置およびプラズマ生成機構
US20040261714A1 (en) Plasma processing apparatus
JP2012174854A (ja) 半導体素子の製造方法
JP6059875B2 (ja) 圧電素子の製造方法
JP7515976B2 (ja) デバイスチップの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140129

R150 Certificate of patent or registration of utility model

Ref document number: 5468325

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees