JP2011023642A - エピタキシャルウェハ - Google Patents

エピタキシャルウェハ Download PDF

Info

Publication number
JP2011023642A
JP2011023642A JP2009168808A JP2009168808A JP2011023642A JP 2011023642 A JP2011023642 A JP 2011023642A JP 2009168808 A JP2009168808 A JP 2009168808A JP 2009168808 A JP2009168808 A JP 2009168808A JP 2011023642 A JP2011023642 A JP 2011023642A
Authority
JP
Japan
Prior art keywords
layer
buffer layer
gan
composition
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009168808A
Other languages
English (en)
Other versions
JP5473445B2 (ja
Inventor
Nobuaki Teraguchi
信明 寺口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009168808A priority Critical patent/JP5473445B2/ja
Publication of JP2011023642A publication Critical patent/JP2011023642A/ja
Application granted granted Critical
Publication of JP5473445B2 publication Critical patent/JP5473445B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】従来構造のバッファ層を用いた場合よりも、結晶欠陥を低減しつつウェハの反りを極めて小さくでき、バッファ層上に形成されたGaN層も厚膜化できるエピタキシャルウェハを提供する。
【解決手段】Si基板1上に形成されたバッファ層は、Si基板1側から厚さ方向にAl組成比がx=0.2からa=1(>x)に連続的に変化するAl0.2→1GaNと、Si基板1側から厚さ方向にAl組成比がaからxに連続的に変化するAl1→0.2GaNの少なくとも2層が、Al0.2→1GaN, Al1→0.2GaNの順に繰り返し積層された多層構造部4を有する。バッファ層上に形成されたAlGaNからなる組成傾斜層5は、バッファ層の最上層から電子走行層6側に向かって厚さ方向にAl組成比が連続的に減少している。
【選択図】図1

Description

この発明は、エピタキシャルウェハに関し、詳しくは、窒化物系III‐V族化合物半導体からなる2次元電子ガスを有するSi基板上のエピタキシャルウェハに関する。
従来、窒化物系III‐V族化合物半導体AlGaN/GaNを用いたヘテロ構造は、GaN基板が高価であることから、サファイアやSi基板の上に結晶成長が行なわれている。
Si基板上の窒化物系III‐V族化合物半導体の成長では、基板との結晶構造の違い、基板との格子不整合、基板との熱膨張係数差を緩和するためにさまざまなバッファ層構造が用いられている。
Si基板上に窒化物系III‐V族化合物半導体を成長する場合、最も一般的に用いられているバッファ層は、特開2005−85852公報(特許文献1)に記載された多層膜からなるバッファ層である。
このような多層膜からなるバッファ層構造のエピタキシャルウェハのAFM(Atomic Force Microscope;原子間力顕微鏡)観察表面には、図4に示すように連続的な欠陥が存在している。これは、多層膜からなるバッファ層に用いられるGaN/AlNあるいはAlGaN/AlNの各層の格子定数が大きく異なるために、その成長過程で島状成長を採るようになり、島と島の融合部分に欠陥が発生するためにこのような連続的な欠陥が現れる。Si基板上に多層膜からなるバッファ層を介して成長させたGaNの(004)面X線半値幅は、この欠陥によって800arcsec前後となる。また、上記多層膜からなるバッファ層を用いた場合のエピタキシャルウェハでは、バッファ層上に形成する電子走行層としてのGaN層が下に凸のウェハの反りを大きくするため、GaN層の厚さを1μm程度しかできず、GaN層を形成した段階で下に凸型に数十μmのウェハ反りとなる。
上記多層膜からなるバッファ層以外のバッファ層の1つとして、特表2004−524250号公報(特許文献2)に開示された組成傾斜したバッファ層が用いられている。
この組成傾斜したバッファ層の特徴は、多層膜からなるバッファ層のような連続した欠陥が見られないため、そのバッファ層上に成長したGaN層の(004)面X線半値幅が600arcsec前後と多層膜からなるバッファ層の場合よりも小さくなる。しかしながら、このような傾斜組成したバッファ層の場合のエピタキシャルウェハも、バッファ層上に形成する電子走行層としてのGaN層が下に凸のウェハの反りを大きくするため、GaN層の厚さは1μm程度しか成長できず、GaN層を形成した段階で下に凸型に数十μmのウェハ反りとなる。
上述のように、現状のエピタキシャルウェハでは、バッファ層の上に窒化物系III‐V族化合物半導体を成長した場合、(004)面X線半値幅の改善とウェハの反りそのものを極小化することが困難である。また、バッファ層上に形成する電子走行層としてのGaN単層の厚みも厚くすることが困難である。
特開2005−85852号公報 特表2004−524250号公報
そこで、この発明の課題は、従来構造のバッファ層を用いた場合よりも、結晶欠陥を低減しつつウェハの反りを極めて小さくでき、バッファ層上に形成されたGaN層も厚膜化できるエピタキシャルウェハを提供することにある。
上記課題を解決するため、この発明のエピタキシャルウェハは、
Si基板と、
上記Si基板上に形成されたバッファ層と、
上記バッファ層上に形成されたAlGaNからなる組成傾斜層と、
上記組成傾斜層上に形成されたGaNからなる電子走行層と、
上記電子走行層上に形成された電子供給層と
を備え、
上記バッファ層は、上記Si基板側から厚さ方向にAl組成比がxからa(>x)に連続的に変化する組成式Alx→aGa1−x→1−aNの第1の層と、上記Si基板側から厚さ方向にAl組成比がaからxに連続的に変化する組成式Ala→xGa1−a→1−xNの第2の層の少なくとも2層が、上記第1の層,上記第2の層の順に繰り返し積層された多層構造部を有し、
上記組成傾斜層は、上記バッファ層の最上層から上記電子走行層側に向かって厚さ方向にAl組成比が連続的に減少していることを特徴とする。
多層膜からなるバッファ層を用いた場合、図4のような連続的な欠陥が生じるが、本発明のように組成が連続的に変化したAlGaN層が繰り返し積層された多層構造部を有するバッファ層を挿入することで島状成長が抑えられ、その結果、連続的な欠陥が無くなって結晶性が改善される。
上述の特許文献1(特開2005−85852号公報)の場合も、特許文献2(特表2004−524250号公報)の場合も、バッファ層成長時点でウェハの反りがすでに下に凸となっている。これに対して、上記構成のエピタキシャルウェハによれば、バッファ層の多層構造部を形成した時点で、ウェハの反りが上に凸となり、その多層構造部上の電子走行層は、ウェハの反りを下に凸にして打ち消すので、電子走行層の厚さも先の両特許文献1,2の場合よりも大幅に厚くすることが可能となる。また、ウェハの上に凸の反りの大きさは、繰返し周期と共に増大することから、バッファ層の多層構造部を厚くするほど電子走行層も厚く成長できるようになり、特許文献1,2の組み合わせからは予測されない効果である。
さらに、特許文献2の傾斜組成は、基板側から表面側にAl組成が減少するだけであるが、この発明のエピタキシャルウェハによれば、Al組成が連続的にかつ周期的に傾斜する点で異なっている。
また、バッファ層の上に組成の異なる電子走行層を直接成長した場合、電子走行層がバッファ層との界面から徐々に格子緩和し始める。この緩和層は、ピエゾ電荷の新たな発生源となり、その結果新たなリークパスとして働くので望ましくない。この発明のエピタキシャルウェハでは、バッファ層と電子走行層の間に組成が連続的に変化したAlGaNからなる組成傾斜層が存在することでリークパスの発生を抑えることができる。
したがって、従来構造のバッファ層を用いた場合よりも、結晶欠陥を低減しつつウェハの反りを極めて小さくでき、バッファ層上に形成されたGaN層も厚膜化できる。
また、この発明のエピタキシャルウェハは、窒化物系III−V族化合物半導体からなるヘテロ接合電界効果型トランジスタに適している。
また、ウェハの反りは、基板と膜との間の熱膨張係数などに起因するストレスによって発生し、基板の物理定数(厚さt、直径D、ヤング率E、ポアソン比ν)、反りh、膜の厚さLとすると、膜の応力σは、
σ=8E・t・h/(6(1−ν)DL)
で表される。この膜の応力σは、膜の厚さLが変わらなければ一定なので、研磨により基板の厚さtが薄くなると必然的に反りhが大きくなる。すなわち、膜の応力σが大きいと、基板の研磨によってウェハの反りはさらに大きくなる。これに対して、理論上反りがゼロ(膜の応力がゼロ)のときは、基板の厚さtが研磨により薄くなっても反りはゼロのままとなる。したがって、この発明のエピタキシャルウェハでは、基板の研磨によってもウェハの反りが増大しないエピタキシャルウェハを実現できる。
また、一実施形態のエピタキシャルウェハでは、
上記バッファ層の上記多層構造部は、
上記第1の層と上記第2の層の2層が、上記第1の層と上記第2の層の順に交互に繰り返し積層されている。
上記実施形態によれば、2つの傾斜組成を有するAlGaN層のみの多層構造部を用いて結晶性の改善とウェハの反りを低減できると共に、バッファ層全体の膜厚を薄くできる。
また、一実施形態のエピタキシャルウェハでは、
上記バッファ層の上記多層構造部は、
組成式AlGa1−aN(0≦a≦1)の第3の層と、組成式AlGa1−xN(0≦x≦1)の第4の層とを含み、
上記第1の層と上記第3の層と上記第2の層と上記第4の層の4層が、上記第1の層,上記第3の層,上記第2の層,上記第4の層の順に繰り返し積層されている。
上記実施形態によれば、バッファ層の多層構造部を厚くしてウェハ強度を高めることができる。
また、一実施形態のエピタキシャルウェハでは、
上記バッファ層は、
上記Si基板上に形成されたAlN層と、
上記AlN層上に形成され、Al組成比が1から(x+a)/2に連続的に変化するAlGaN層と、
上記AlGaN層上に形成された上記多層構造部で構成されている。
従来の周期構造の多層膜からなるバッファ層の下には、通常AlGaN/AlNからなる二層が成長されているが、この部分の格子定数の差も島状成長の原因となって新たな転位を発生させる。そこで、上記実施形態によれば、この転位を減少させるために、AlN層の成長後、Al組成100%からバッファ層の多層構造部の平均組成(x+a)/2まで連続的に組成変化したAlGaN層を成長させることによって、AlGaN層とバッファ層の多層構造部との間での欠陥の発生をさらに抑えることができる。
また、一実施形態のエピタキシャルウェハでは、
上記組成傾斜層は、上記バッファ層の最上層のAl組成比からAl組成比ゼロになるまで、かつ、上記バッファ層側から厚さ方向にAl組成比が連続的に変化する。
上記実施形態によれば、バッファ層と電子走行層との間に形成された組成傾斜層は、バッファ層の最上層のAl組成比からAl組成比ゼロになるまでバッファ層側から厚さ方向にAl組成比が連続的に変化することによって、組成傾斜層上に形成されるGaNからなる電子走行層の結晶性をさらに改善できる。
以上より明らかなように、この発明のエピタキシャルウェハによれば、従来構造のバッファ層を用いた場合よりも、結晶欠陥を低減しつつウェハの反りを極めて小さくでき、バッファ層上に形成されたGaN層も厚膜化できるエピタキシャルウェハを実現することができる。
図1はこの発明の第1実施形態のエピタキシャルウェハの製造方法を示している。 図2はバッファ層の多層構造部の周期数と反りの関係を表す図である。 図3はこの発明の第2実施形態のエピタキシャルウェハの製造方法を示している。 図4は従来構造の多層膜からなるバッファ層上に成長したGaNのAFM像である。
以下、この発明のエピタキシャルウェハを図示の実施の形態により詳細に説明する。
〔第1実施形態〕
図1は、この発明の第1実施形態のエピタキシャルウェハの製造方法を示している。
図1に示すように、基板として3インチSi基板1を用いる。成長に先立ち、フッ酸系のエッチャントでSi基板1の表面酸化膜を除去した後にMOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)装置にSi基板1をセットする。
基板温度を1100℃にセットし、チャンバー圧力13.3kPaにて基板表面のクリーニングを行なう。
基板温度・チャンバー圧力を一定とし、アンモニアNH(12.5slm)を流すことでSi基板1表面の窒化を行ない、引き続いて
AlN層2(トリメチルアルミニウムTMA流量=125μmol/min、NH流量=12.5slm)
を100nm成長させ、
Al0.2Ga0.8N層3(TMA流量=50μmol/min、TMG流量=100μmol、NH流量=12.5slm)
を40nm成長させる。
その後、
第1の層としてのAl0.2→1GaN(TMA流量=50→125μmol/min、TMG流量=0→100μmol、NH流量=12.5slm)/第3の層としてのAlN(TMA流量=125μmol/min、NH流量=12.5slm)/第2の層としてのAl1→0.2GaN(TMA流量=125→50μmol/min、TMG流量=100→0μmol、NH流量=12.5slm)/第4の層としてのAl0.2GaN(TMA流量=50μmol/min、TMG流量=100μmol、NH流量=12.5slm)多層構造部4(5/5/5/25nm、50周期)、
Al0.2→0GaN(TMA流量=50→0μmol/min、TMG流量=100→50μmol、NH流量=12.5slm)組成傾斜層5(50nm)、
GaN(TMG流量=50μmol、NH流量=12.5slm)電子走行層6(1.5μm)、
電子供給層としてのAl0.2Ga0.8N障壁層7(20nm)
を順次成長させる。
この第1実施形態では、バッファ層は、Si基板1側から厚さ方向にAl組成比がx=0.2からa=1(>x)に連続的に変化する組成式Alx→aGa1−x→1−aNの第1の層と、Si基板1側から厚さ方向にAl組成比がaからxに連続的に変化する組成式Ala→xGa1−a→1−xNの第2の層と、組成式AlGa1−aN(0≦a≦1)の第3の層と、組成式AlGa1−xN(0≦x≦1)の第4の層の4層が、第1の層,第3の層,第2の層,第4の層の順に繰り返し積層された多層構造部4を有する。上記AlN層2とAl0.2Ga0.8N層3および多層構造部4でバッファ層を構成している。
上記AlGaN層3のAl組成は、特に限定されるものではない。また、AlGaN障壁層7のAl組成と厚さも特に限定されるものでなく、必要なシートキャリア濃度に応じて変えることができる。
図2はバッファ層の多層構造部の周期数と反りの関係を示している。図2において、横軸は多層構造部4の周期数を表し、縦軸は反り(μm)を表している。
図2に示すように、AlN/Al1→0.2GaN/Al0.2GaN/Al0.2→1GaN多層構造部4の周期数の増加と共に、室温における反りが増加する。この傾向は、AlN/Al0.2GaNの場合(組成傾斜中間層が無い場合)とは符合(反りの方向)が異なっている。
この多層構造部4上に成長するGaN電子走行層6の厚さを最適化することで、室温におけるウェハの反りをほぼゼロにすることが可能となる。例えば、1μm厚のGaNに対して、ウェハの反りが概ね下に凸40μmであることから、バッファ層成長後のウェハの反りが上に凸で60μmであれば1.5μmのGaN電子走行層6を成長すると、ウェハの反りが打ち消されてほぼゼロとなる。
バッファ層の多層構造部の周期数50に対して、約1.5μmのGaN電子走行層6を成長することで、室温におけるウェハの反りが±5μm以内に抑えることが可能となった。また、(004)面X線半値幅も、450arcsec程度と従来構造よりも改善された。
周期数100に対しては、概ね3μm程度のGaN電子走行層6の成長が可能であり、その(004)面X線半値幅も300arcsec程度となっていた。
このように、上記第1実施形態のエピタキシャルウェハによれば、従来構造のバッファ層を用いた場合よりも、結晶欠陥を低減しつつウェハの反りを極めて小さくでき、バッファ層上に形成されたGaN電子走行層も厚膜化することができる。
また、上記エピタキシャルウェハによれば、バッファ層の多層構造部を厚くしてウェハ強度を高めることができる。
上記第1実施形態において、AlN層の成長後、Al組成100%からバッファ層の多層構造部の平均組成(x+a)/2まで連続的に組成変化したAlGaN層を成長させることによって、AlGaN層とバッファ層の多層構造部との間での欠陥の発生をさらに抑えることができる。
具体的には、
(x+a)/2=(0.2+1)/2=0.6
であり、Si基板1直上のAlN層2の上にAlN→Al0.6Ga0.4N組成傾斜層を付加することによって、AlN層と多層構造部との間での欠陥の発生をさらに抑えることができ、(004)面X線半値幅が50から100arcsec程度さらに低減できる。
また、バッファ層と電子走行層6との間に形成された組成傾斜層5は、バッファ層の最上層のAl組成比からAl組成比ゼロになるまでバッファ層側から厚さ方向にAl組成比が連続的に変化することによって、組成傾斜層5上に形成されるGaNからなる電子走行層6の結晶性をさらに改善できる。
〔第2実施形態〕
図3は、この発明の第2実施形態のエピタキシャルウェハの製造方法を示している。
この発明の第2実施形態では、第1実施形態と同様に、基板として3インチSi基板1を用いる。成長に先立ち、フッ酸系のエッチャントでSi基板1の表面酸化膜を除去した後にMOCVD装置にSi基板1をセットする。
基板温度を1100℃にセットし、チャンバー圧力13.3kPaにて基板表面のクリーニングを行なう。
基板温度・チャンバー圧力を一定とし、アンモニアNH(12.5slm)を流すことでSi基板表面の窒化を行ない、引き続いて、
AlN層12(TMA流量=125μmol/min、NH流量=12.5slm)
を150nm成長させ、
Al0.3Ga0.713(TMA流量=70μmol/min、TMG流量=90μmol、NH流量=12.5slm)
を40nm成長させる。
その後、
第1の層としてのAl0.3→1GaN(TMA流量=50→125μmol/min、TMG流量=100→0μmol、NH流量=12.5slm)/第2の層としてのAl1→0.3GaN(TMA流量=125→50μmol/min、TMG流量=0→100μmol、NH流量=12.5slm)多層構造部14(5/5nm、50周期)、
Al0.3→0GaN(TMA流量=50→0μmol/min、TMG流量=100→50μmol、NH流量=12.5slm)組成傾斜層15(50nm)、
GaN(TMG流量=50μmol、NH流量=12.5slm)電子走行層16(1.5μm)、
電子供給層としてのAl0.25Ga0.75N障壁層17(20nm)
を順次成長させる。
この第2実施形態では、バッファ層は、Si基板1側から厚さ方向にAl組成比がx=0.3からa=1(>x)に連続的に変化する組成式Alx→aGa1−x→1−aNの第1の層と、Si基板1側から厚さ方向にAl組成比がaからxに連続的に変化する組成式Ala→xGa1−a→1−xNの第2の層の2層が、第1の層,第2の層の順に繰り返し積層された多層構造部14を有する。上記AlN層12とAl0.3Ga0.7N層13および多層構造部14でバッファ層を構成している。
AlGaN層13のAl組成は、特に限定されるものではない。また、AlGaN障壁層17のAl組成と厚さも、特に限定されるものでなく、必要なシートキャリア濃度に応じて変えることができる。
このバッファ層上に成長するGaN電子走行層16の厚さを最適化することで、室温におけるウェハの反りをほぼゼロにすることが可能となる。例えば、1μm厚のGaNに対して、ウェハの反りが概ね下に凸40μmであることから、バッファ層成長後のウェハの反りが上に凸で60μmであれば1.5μmのGaN電子走行層16を成長すると、ウェハの反りが打ち消されてほぼゼロとなる。
バッファ層の多層構造部の周期数50に対して、約1.5μmのGaN電子走行層16を成長することで、室温におけるウェハの反りが±5μm以内に抑えることが可能となった。また、(004)面X線半値幅も、450arcsec程度と従来構造よりも改善されていた。
周期数100に対しては、概ね3μm程度のGaN電子走行層16の成長が可能であり、その(004)面X線半値幅も300arcsec程度となっていた。
第1実施形態では、40nm×50=2μmの厚さで1.5μmのGaN電子走行層を成長させたが、この第2実施形態では、10nm×50=0.5μmの厚さで同様の効果を実現できた。
このように、上記第2実施形態のエピタキシャルウェハによれば、従来構造のバッファ層を用いた場合よりも、結晶欠陥を低減しつつウェハの反りを極めて小さくでき、バッファ層上に形成されたGaN電子走行層も厚膜化することができる。
上記第2実施形態において、AlN層の成長後、Al組成100%からバッファ層の多層構造部の平均組成(x+a)/2まで連続的に組成変化したAlGaN層を成長させることによって、AlGaN層とバッファ層の多層構造部との間での欠陥の発生をさらに抑えることができる。
具体的には、
(x+a)/2=(0.3+1)/2=0.65
であり、Si基板11直上のAlN層12の上にAlN→Al0.65Ga0.35N組成傾斜層を付加することによって、AlN層と多層構造部との間での欠陥の発生をさらに抑えることができ、(004)面X線半値幅が50から100arcsec程度さらに低減できる。
また、バッファ層と電子走行層16との間に形成された組成傾斜層15は、バッファ層の最上層のAl組成比からAl組成比ゼロになるまでバッファ層側から厚さ方向にAl組成比が連続的に変化することによって、組成傾斜層15上に形成されるGaNからなる電子走行層16の結晶性をさらに改善できる。
以上のとおり、この発明によれば、従来構造のバッファ層を用いた場合よりも(004)面X線半値幅が小さく、さらにウェハの反りが極めて小さく、より厚いGaN層が成長可能であり、かつ基板の研磨によってもウェハの反りが増大しないエピタキシャルウェハを実現することができる。
また、この発明のエピタキシャルウェハは、窒化物系III−V族化合物半導体からなるヘテロ接合電界効果型トランジスタに適している。
この発明の具体的な実施の形態について説明したが、この発明は上記第1,第2実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
1,11…Si基板
2,12…AlN層
3…Al0.2Ga0.8N層
4…AlN/Al1→0.2GaN/Al0.2GaN/Al0.2→1GaN多層構造部
5…Al0.2→0GaN傾斜層
6,16…GaN電子走行層
7…Al0.2Ga0.8N障壁層
13…Al0.3Ga0.7N層
14…Al1→0.3GaN/Al0.3→1GaN多層構造部
15…Al0.3→0GaN傾斜層
17…Al0.25Ga0.75N障壁層

Claims (5)

  1. Si基板と、
    上記Si基板上に形成されたバッファ層と、
    上記バッファ層上に形成されたAlGaNからなる組成傾斜層と、
    上記組成傾斜層上に形成されたGaNからなる電子走行層と、
    上記電子走行層上に形成された電子供給層と
    を備え、
    上記バッファ層は、上記Si基板側から厚さ方向にAl組成比がxからa(>x)に連続的に変化する組成式Alx→aGa1−x→1−aNの第1の層と、上記Si基板側から厚さ方向にAl組成比がaからxに連続的に変化する組成式Ala→xGa1−a→1−xNの第2の層の少なくとも2層が、上記第1の層,上記第2の層の順に繰り返し積層された多層構造部を有し、
    上記組成傾斜層は、上記バッファ層の最上層から上記電子走行層側に向かって厚さ方向にAl組成比が連続的に減少していることを特徴とするエピタキシャルウェハ。
  2. 請求項1に記載のエピタキシャルウェハにおいて、
    上記バッファ層の上記多層構造部は、
    上記第1の層と上記第2の層の2層が、上記第1の層と上記第2の層の順に交互に繰り返し積層されていることを特徴とするエピタキシャルウェハ。
  3. 請求項1に記載のエピタキシャルウェハにおいて、
    上記バッファ層の上記多層構造部は、
    組成式AlGa1−aN(0≦a≦1)の第3の層と、組成式AlGa1−xN(0≦x≦1)の第4の層とを含み、
    上記第1の層と上記第3の層と上記第2の層と上記第4の層の4層が、上記第1の層,上記第3の層,上記第2の層,上記第4の層の順に繰り返し積層されていることを特徴とするエピタキシャルウェハ。
  4. 請求項1から3までのいずれか1つに記載のエピタキシャルウェハにおいて、
    上記バッファ層は、
    上記Si基板上に形成されたAlN層と、
    上記AlN層上に形成され、Al組成比が1から(x+a)/2に連続的に変化するAlGaN層と、
    上記AlGaN層上に形成された上記多層構造部で構成されていることを特徴とするエピタキシャルウェハ。
  5. 請求項1から4までのいずれか1つに記載のエピタキシャルウェハにおいて、
    上記組成傾斜層は、上記バッファ層の最上層のAl組成比からAl組成比ゼロになるまで、かつ、上記バッファ層側から厚さ方向にAl組成比が連続的に変化することを特徴とするエピタキシャルウェハ。
JP2009168808A 2009-07-17 2009-07-17 エピタキシャルウェハ Active JP5473445B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009168808A JP5473445B2 (ja) 2009-07-17 2009-07-17 エピタキシャルウェハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009168808A JP5473445B2 (ja) 2009-07-17 2009-07-17 エピタキシャルウェハ

Publications (2)

Publication Number Publication Date
JP2011023642A true JP2011023642A (ja) 2011-02-03
JP5473445B2 JP5473445B2 (ja) 2014-04-16

Family

ID=43633435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009168808A Active JP5473445B2 (ja) 2009-07-17 2009-07-17 エピタキシャルウェハ

Country Status (1)

Country Link
JP (1) JP5473445B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191202A (ja) * 2011-03-03 2012-10-04 Internatl Rectifier Corp 歪吸収中間層遷移モジュールを有するiii族窒化物半導体構造
WO2012157228A1 (ja) * 2011-05-17 2012-11-22 次世代パワーデバイス技術研究組合 半導体素子及びその製造方法
WO2012157227A1 (ja) * 2011-05-17 2012-11-22 次世代パワーデバイス技術研究組合 半導体素子及びその製造方法
JP2012256833A (ja) * 2011-05-16 2012-12-27 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2013070013A (ja) * 2011-09-08 2013-04-18 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2013084819A (ja) * 2011-10-11 2013-05-09 Toshiba Corp 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP2013145821A (ja) * 2012-01-16 2013-07-25 Sharp Corp ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
WO2013137476A1 (ja) * 2012-03-16 2013-09-19 次世代パワーデバイス技術研究組合 半導体積層基板、半導体素子、およびその製造方法
WO2015068448A1 (ja) * 2013-11-06 2015-05-14 シャープ株式会社 窒化物半導体
US9502525B2 (en) 2012-03-27 2016-11-22 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
WO2022038826A1 (ja) * 2020-08-18 2022-02-24 信越半導体株式会社 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
WO2022217413A1 (en) * 2021-04-12 2022-10-20 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221001A (ja) * 2006-02-17 2007-08-30 Furukawa Electric Co Ltd:The 半導体素子
JP2010232293A (ja) * 2009-03-26 2010-10-14 Sanken Electric Co Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221001A (ja) * 2006-02-17 2007-08-30 Furukawa Electric Co Ltd:The 半導体素子
JP2010232293A (ja) * 2009-03-26 2010-10-14 Sanken Electric Co Ltd 半導体装置

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191202A (ja) * 2011-03-03 2012-10-04 Internatl Rectifier Corp 歪吸収中間層遷移モジュールを有するiii族窒化物半導体構造
JP2012256833A (ja) * 2011-05-16 2012-12-27 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
CN103460360A (zh) * 2011-05-17 2013-12-18 先进动力设备技术研究协会 半导体元件及其制造方法
WO2012157228A1 (ja) * 2011-05-17 2012-11-22 次世代パワーデバイス技術研究組合 半導体素子及びその製造方法
WO2012157227A1 (ja) * 2011-05-17 2012-11-22 次世代パワーデバイス技術研究組合 半導体素子及びその製造方法
JP2012243871A (ja) * 2011-05-17 2012-12-10 Advanced Power Device Research Association 半導体素子及びその製造方法
EP2662887A4 (en) * 2011-05-17 2014-12-10 Furukawa Electric Co Ltd SEMICONDUCTOR ELEMENT AND METHOD FOR PRODUCING THE SAME
EP2662887A1 (en) * 2011-05-17 2013-11-13 Advanced Power Device Research Association Semiconductor element and method for producing same
JP2013070013A (ja) * 2011-09-08 2013-04-18 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US8785943B2 (en) 2011-09-08 2014-07-22 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
US8835983B2 (en) 2011-10-11 2014-09-16 Kabushiki Kaisha Toshiba Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
JP2013084819A (ja) * 2011-10-11 2013-05-09 Toshiba Corp 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
US8928000B2 (en) 2011-10-11 2015-01-06 Kabushiki Kaisha Toshiba Nitride semiconductor wafer including different lattice constants
JP2013145821A (ja) * 2012-01-16 2013-07-25 Sharp Corp ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
WO2013137476A1 (ja) * 2012-03-16 2013-09-19 次世代パワーデバイス技術研究組合 半導体積層基板、半導体素子、およびその製造方法
US9653589B2 (en) 2012-03-16 2017-05-16 Furukawa Electric Co., Ltd. Semiconductor multi-layer substrate, semiconductor device, and method for manufacturing the same
JPWO2013137476A1 (ja) * 2012-03-16 2015-08-03 古河電気工業株式会社 半導体積層基板、半導体素子、およびその製造方法
US9502525B2 (en) 2012-03-27 2016-11-22 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
JP6064051B2 (ja) * 2013-11-06 2017-01-18 シャープ株式会社 窒化物半導体
WO2015068448A1 (ja) * 2013-11-06 2015-05-14 シャープ株式会社 窒化物半導体
WO2022038826A1 (ja) * 2020-08-18 2022-02-24 信越半導体株式会社 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
JPWO2022038826A1 (ja) * 2020-08-18 2022-02-24
JP7142184B2 (ja) 2020-08-18 2022-09-26 信越半導体株式会社 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
WO2022217413A1 (en) * 2021-04-12 2022-10-20 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing thereof

Also Published As

Publication number Publication date
JP5473445B2 (ja) 2014-04-16

Similar Documents

Publication Publication Date Title
JP5473445B2 (ja) エピタキシャルウェハ
JP5944294B2 (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP5095064B2 (ja) シリコン基板上に堆積された窒化物層を有する半導体フィルムおよびその製造方法
TWI497757B (zh) 用於成長矽上氮化鎵之含硼緩衝層
US20130020581A1 (en) Epitaxial wafer including nitride-based semiconductor layers
JP5631034B2 (ja) 窒化物半導体エピタキシャル基板
JP2007067077A (ja) 窒化物半導体素子およびその製造方法
JP5133927B2 (ja) 化合物半導体基板
JP5159858B2 (ja) 窒化ガリウム系化合物半導体基板とその製造方法
JP2011187654A (ja) Iii族窒化物半導体からなるhemt、およびその製造方法
JP6126906B2 (ja) 窒化物半導体エピタキシャルウェハ
JP6138974B2 (ja) 半導体基板
JP6404655B2 (ja) AlNテンプレート基板およびその製造方法
JP7260089B2 (ja) 窒化物半導体
JP6226627B2 (ja) Iii族窒化物半導体エピタキシャル基板およびその製造方法
JP5139567B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
JP2013093515A (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板とその製造方法
JP2012174705A (ja) 窒化物半導体デバイス用エピタキシャルウエハとその製造方法
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
WO2016152106A1 (ja) 半導体ウエハ、半導体装置及び半導体ウエハの製造方法
JP2006351640A (ja) Iii族窒化物半導体基板
WO2013038980A1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
JP2010092969A (ja) ウエハおよびその製造方法
JP2008211246A (ja) エピタキシャル基板及び半導体積層構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140204

R150 Certificate of patent or registration of utility model

Ref document number: 5473445

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350