JP2011014011A - 多重系システムの高信頼性制御装置 - Google Patents
多重系システムの高信頼性制御装置 Download PDFInfo
- Publication number
- JP2011014011A JP2011014011A JP2009158624A JP2009158624A JP2011014011A JP 2011014011 A JP2011014011 A JP 2011014011A JP 2009158624 A JP2009158624 A JP 2009158624A JP 2009158624 A JP2009158624 A JP 2009158624A JP 2011014011 A JP2011014011 A JP 2011014011A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processor
- processors
- read
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 5
- 230000015654 memory Effects 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 241000255777 Lepidoptera Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Images
Landscapes
- Hardware Redundancy (AREA)
Abstract
【解決手段】A系記憶装置1へのアクセス、特に、A系側リードアクセス28の場合、A系記憶装置1からA系プロセッサ2に対して読込データ(0x3)が転送されると同時に、比較器7を経由しB系側へA系側と同一データ(0x3)が分配され、B系プロセッサ3にも転送される。比較器7内部では、A系側のデータ(0x3)と分配されたB系側の同一データ(0x3)を比較することから、比較一致として動作を継続することができる。
【選択図】図1
Description
2 A系プロセッサ
3 B系プロセッサ
4 B系記憶装置
5 B系比較制御部
6 A系比較制御部
7 比較器
8 A系ECC
9 A系RAM
10 A系CPU
11 B系CPU
12 B系RAM
13 B系ECC
14 A系ECCチェック部
15 A系ECCエラー要因レジスタ
16 A系ECC制御部
17 A系ECC制御FPGA
18 B系ECCチェック部
19 B系ECCエラー要因レジスタ
20 B系ECC制御部
21 B系ECC制御FPGA
22 A系比較制御部
23 B系比較制御部
24 比較器FPGA
25 プロセッサの読込動作
26 プロセッサの書込動作
27 比較器での動作比較(監視動作)
28 A系側リードアクセス動作
29 B系側リードアクセス動作
30 A系側ライトアクセス動作
31 B系側ライトアクセス動作
32 ディセーブル
Claims (5)
- 同一周波数で同一処理を行う複数のプロセッサと、前記プロセッサがそれぞれ独立にアクセス動作を行う記憶装置と、前記プロセッサの入出力動作を常時比較し、同一動作の場合は、正常と判断する比較機能を持つ多重系システムの高信頼性制御装置において、
一方のプロセッサが独立にアクセス動作を行う記憶装置に対して、特定の条件において、他方のプロセッサと異なるデータの書込み、又は読込みを行う場合、プロセッサの動作を比較する比較制御部内で、異なるデータの書込み、又は読込みを行ったプロセッサのデータと同一データを他方のプロセッサ側へ分配し、同一データを比較させることで、前記特定の条件において、異なるデータの書込み、又は読込みを可能にすることを特徴とする多重系システムの高信頼性制御装置。 - 請求項1に記載の多重系システムの高信頼性制御装置において、
前記複数のプロセッサが2つのプロセッサからなり、
一方のプロセッサが独立にアクセス動作を行う記憶装置に対して、特定の条件において、もう一方のプロセッサと異なるデータの書込み、又は読込みを行う場合、プロセッサの動作を比較する比較制御部内で、異なるデータの書込み、又は読込みを行ったプロセッサのデータと同一データをもう一方のプロセッサ側へ分配し、同一データを比較させることで、前記特定の条件において、異なるデータの書込み、又は読込みを可能にすることを特徴とする多重系システムの高信頼性制御装置。 - 請求項1に記載の多重系システムの高信頼性制御装置において、
前記複数のプロセッサが3以上の複数のプロセッサからなり、
一方のプロセッサが独立にアクセス動作を行う記憶装置に対して、特定の条件において、他方の複数のプロセッサと異なるデータの書込み、又は読込みを行う場合、プロセッサの動作を比較する比較制御部内で、異なるデータの書込み、又は読込みを行ったプロセッサのデータと同一データを他方の複数のプロセッサ側へ分配し、同一データを比較させることで、前記特定の条件において、異なるデータの書込み、又は読込みを可能にすることを特徴とする多重系システムの高信頼性制御装置。 - 請求項1乃至3のいずれかの請求項に記載の多重系システムの高信頼性制御装置において、
前記特定の条件は、記憶装置のエラーチェック処理が終了して、エラーチェック要因レジスタにECCエラー履歴が残って比較不一致が発生する条件であることを特徴とする多重系システムの高信頼性制御装置。 - 請求項1乃至3のいずれかの請求項に記載の多重系システムの高信頼性制御装置において、
前記特定の条件は、多重系システムの記憶装置に、意図的に異なるデータの書込み、または読込みが為されて、比較不一致が発生する条件であることを特徴とする多重系システムの高信頼性制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009158624A JP5325032B2 (ja) | 2009-07-03 | 2009-07-03 | 多重系システムの高信頼性制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009158624A JP5325032B2 (ja) | 2009-07-03 | 2009-07-03 | 多重系システムの高信頼性制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011014011A true JP2011014011A (ja) | 2011-01-20 |
JP5325032B2 JP5325032B2 (ja) | 2013-10-23 |
Family
ID=43592809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009158624A Expired - Fee Related JP5325032B2 (ja) | 2009-07-03 | 2009-07-03 | 多重系システムの高信頼性制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5325032B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014021275A (ja) * | 2012-07-18 | 2014-02-03 | Yazaki Corp | 表示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63159945A (ja) * | 1986-12-24 | 1988-07-02 | Hitachi Ltd | 二重化計算機システム |
JPH0863365A (ja) * | 1994-08-23 | 1996-03-08 | Fujitsu Ltd | データ処理装置 |
JPH0876840A (ja) * | 1994-09-06 | 1996-03-22 | Hitachi Ltd | エラー判定方法 |
JPH08297588A (ja) * | 1995-04-25 | 1996-11-12 | Fujitsu Ltd | 二重照合装置 |
JPH10301798A (ja) * | 1997-04-25 | 1998-11-13 | Hitachi Ltd | 2重系電子計算機及び2重系電子計算機を用いた制御装置及び鉄道信号保安装置 |
JP2003271463A (ja) * | 2002-03-13 | 2003-09-26 | Fujitsu Access Ltd | 二重化メモリ装置 |
-
2009
- 2009-07-03 JP JP2009158624A patent/JP5325032B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63159945A (ja) * | 1986-12-24 | 1988-07-02 | Hitachi Ltd | 二重化計算機システム |
JPH0863365A (ja) * | 1994-08-23 | 1996-03-08 | Fujitsu Ltd | データ処理装置 |
JPH0876840A (ja) * | 1994-09-06 | 1996-03-22 | Hitachi Ltd | エラー判定方法 |
JPH08297588A (ja) * | 1995-04-25 | 1996-11-12 | Fujitsu Ltd | 二重照合装置 |
JPH10301798A (ja) * | 1997-04-25 | 1998-11-13 | Hitachi Ltd | 2重系電子計算機及び2重系電子計算機を用いた制御装置及び鉄道信号保安装置 |
JP2003271463A (ja) * | 2002-03-13 | 2003-09-26 | Fujitsu Access Ltd | 二重化メモリ装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014021275A (ja) * | 2012-07-18 | 2014-02-03 | Yazaki Corp | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5325032B2 (ja) | 2013-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6280359B2 (ja) | プログラマブルコントローラ | |
US8566672B2 (en) | Selective checkbit modification for error correction | |
US8607121B2 (en) | Selective error detection and error correction for a memory interface | |
US9191030B2 (en) | Memory controller, data storage device, and memory controlling method | |
US9952579B2 (en) | Control device | |
JP4723265B2 (ja) | エラー検出訂正装置の制御方法、エラー検出訂正装置、情報処理システム、エラー検出訂正装置の制御プログラム、データ処理装置 | |
JP3068009B2 (ja) | 冗長化メモリのエラー訂正機構 | |
JP5325032B2 (ja) | 多重系システムの高信頼性制御装置 | |
US9043655B2 (en) | Apparatus and control method | |
EP3882774B1 (en) | Data processing device | |
US8683308B2 (en) | Semiconductor device, information processing apparatus, and method of detecting error | |
JP2001290710A (ja) | データエラー検出装置 | |
JP2010102565A (ja) | 二重化制御装置 | |
EP1703393A2 (en) | Error notification method and apparatus for an information processing system carrying out mirror operation | |
JP3434735B2 (ja) | 情報処理システム及びそれに用いる障害処理方式 | |
US10740179B2 (en) | Memory and method for operating the memory | |
US20170337110A1 (en) | Data processing device | |
JP4292477B2 (ja) | 二重化プロセッサ装置 | |
JP5632804B2 (ja) | バス診断機能を備えた制御装置 | |
JP2006011576A (ja) | 高信頼性制御装置 | |
JP2559531B2 (ja) | 二重化システムのエラーチェック回路 | |
JP5381151B2 (ja) | 情報処理装置、バス制御回路、バス制御方法及びバス制御プログラム | |
US20100223527A1 (en) | Data protection circuit, data protection method, and data processing apparatus | |
JP6234356B2 (ja) | マイコン搭載モジュールが設けられた制御システム | |
JP2021166424A (ja) | 保護リレー装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130719 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5325032 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |