JP2003271463A - 二重化メモリ装置 - Google Patents

Abstract

(57)【要約】 【課題】 プロセッサからアクセスされるメモリを二重
化した二重化メモリ装置に関し、重要なデータを保護
し、且つ異常発生を容易に検出する。 【解決手段】 プロセッサ１によりアクセスされる二重
化したメモリ３，４と、メモリ切替装置２とを有し、こ
のメモリ切替装置２は、メモリ保護の条件を与えた時の
データの書込時は、二重化した一方と他方とのメモリ
３，４の同一アドレスに同一のデータを書込むように切
替接続し、且つデータの読出時は、一方のメモリ３から
読出したデータをプロセッサ１に転送するように切替接
続し、メモリ保護の条件を与えない時のデータの書込時
は、二重化した他方のメモリ４に対してのみデータを書
込むように切替接続し、且つデータの読出時は、他方の
メモリ４から読出したデータをプロセッサ１に転送する
ように切替接続する構成を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の実施の形態】本発明は、コンピュータ・システ
ムに於けるメモリ保護とメモリ異常検出とを可能とした
二重化メモリ装置に関する。

【０００２】

【従来の技術】各種のデータやプログラムをメモリに格
納してプロセッサが各種の情報処理を行うコンピュータ
・システムに於いて、リードオンリメモリＲＯＭは、書
込んだデータを読出すだけであるから、書換えは通常の
ＲＯＭは不可能となっている。しかし、ランダムアクセ
スメモリＲＡＭは、データの書換えが容易であり、その
為、重要なデータの書込領域を予め設定し、他のプログ
ラムによって書換えができないようにする構成が知られ
ている。

【０００３】又コンピュータ・システムを二重化して情
報処理の信頼性を向上させることも知られており、その
場合に、メモリを一方のシステムと他方のシステムとに
対して共用化する場合と、一方と他方とのシステムにそ
れぞれメモリを設けて、完全な二重化構成とする場合と
があり、この完全な二重化構成のホットスタンバイ方式
に於いては、一方と他方とのシステムのメモリに同一の
データを書込むことにより、現用と予備との切替えを可
能としている。

【０００４】

【発明が解決しようとする課題】従来のコンピュータ・
システムに於いて、重要なデータの書込領域を設定した
場合に於いても、他のプログラムが使用する領域を超え
てデータの書込みを行った場合、重要なデータの書込領
域の一部を使用する場合がある。それにより、重要なデ
ータは破壊されることになる。このような状態が発生
し、重要なデータがシステム管理のプログラムを含む場
合、システムダウンを引き起こす要因となる問題があ
る。又その要因を解析することも容易でない問題があっ
た。本発明は、重要なデータを保護し、且つその重要な
データの信頼性を維持することを目的とする。

【０００５】

【課題を解決するための手段】本発明の二重化メモリ装
置は、図１を参照して説明すると、プロセッサ１により
アクセスされる二重化したメモリ３，４と、プロセッサ
１と二重化したメモリ３，４との間のアドレスバスとデ
ータバスとの切替接続を行うメモリ切替装置２とを有
し、このメモリ切替装置２は、メモリ保護の条件を与え
た時のデータの書込時は、二重化した一方と他方とのメ
モリ３，４の同一アドレスに同一のデータを書込むよう
に切替接続し、且つデータの読出時は、一方のメモリ３
から読出したデータをプロセッサ１に転送するように切
替接続し、メモリ保護の条件を与えない時のデータの書
込時は、二重化した他方のメモリ４に対してデータを書
込むように切替接続し、且つデータの読出時は、他方の
メモリ４から読出したデータをプロセッサ１に転送する
ように切替接続する構成を有するものである。

【０００６】又二重化した一方と他方とのメモリ３，４
の同一アドレスから読出したデータを比較するデータ比
較器を有するものである。又一方のメモリ３に対するデ
ータ書込時のアドレスを記憶するアドレス記憶装置と、
このアドレス記憶装置に記憶されたアドレスと他方のメ
モリ４に対するデータ書込時のアドレスとを比較するア
ドレス比較器とを有するものである。又一方のメモリ３
に対するデータ書込時のアドレスを記憶するアドレス記
憶装置と、このアドレス記憶装置に記憶されたアドレス
と他方のメモリ４に対するデータ書込時のアドレスとを
比較するアドレス比較器と、このアドレス比較器による
比較一致により、一方と他方とのメモリ３，４の同一ア
ドレスから読出したデータを比較するデータ比較器とを
有するものである。

【０００７】又アドレス比較器による比較一致時と、デ
ータ比較器による比較不一致時とを異常発生とし、その
時点のアドレスとデータとを含む情報を蓄積する異常情
報蓄積装置を有するものである。又メモリ切替装置２
は、プロセッサ１と二重化した一方と他方とのメモリ
３，４に対して切替接続を制御する為のメモリ保護の条
件を、プログラムによる要求に従って設定するメモリ保
護設定レジスタを有するものである。

【０００８】

【発明の実施の形態】図１は本発明の第１の実施の形態
の説明図であり、１はプロセッサ（ＣＰＵ）、２はメモ
リ切替装置、３，４は二重化した一方と他方とのメモ
リ、５はリードオンリメモリ（ＲＯＭ）等によるプログ
ラム格納領域を示す。メモリ切替装置２は、プロセッサ
１に接続したアドレスバス（一重線で示す）とデータバ
ス（二重線で示す）と、二重化したメモリ３，４に対す
るアドレスバス（一重線で示す）とデータバス（二重線
で示す）との切替接続を行うものである。

【０００９】プロセッサ１から例えばプログラムＡによ
る重要なデータをメモリに書込む場合、メモリ保護の条
件を設定することにより、メモリ切替装置２は、プロセ
ッサ１のアドレスバスとデータバスとを、二重化したメ
モリ３，４のアドレスバスとデータバスとをそれぞれ接
続するように切替えて、プロセッサ１からの書込アドレ
スと書込データとを一方と他方とのメモリ３，４に加え
て、同一のアドレスに同一のデータを書込むものであ
る。

【００１０】又プログラムＡによるデータ読出時は、メ
モリ切替装置２により、プロセッサ１のアドレスバスと
メモリ３，４のアドレスバスとを切替接続し、プロセッ
サ１のデータバスとメモリ３のデータバスとを切替接続
し、一方のメモリ３から読出したデータをプロセッサ１
に転送する。又例えばプログラムＢによる重要でないデ
ータをメモリに書込む場合及び読出す場合は、メモリ保
護の条件が設定されていないので、メモリ切替装置２
は、プロセッサ１のアドレスバスと他方のメモリ４のア
ドレスバスとを切替接続し、プロセッサ１のデータバス
と他方のメモリ４のデータバスとを切替接続して、他方
のメモリ４に対してのみデータの書込み及び読出しを行
う。それにより、重要なデータを書込んだ一方のメモリ
３の内容を保護することができる。

【００１１】この場合のメモリ切替装置２は、メモリ保
護の条件の設定の有無による切替接続を内部の制御手段
により行う構成とすることができる。或いは、プロセッ
サ１の処理判断に基づいて制御する構成とすることがで
きる。

【００１２】図２は本発明の第２の実施の形態の説明図
であり、図１と同一符号は同一部分を示し、６はデータ
比較器を示す。二重化したメモリ３，４の書込みの制御
は、図１に示す場合と同様であるが、例えば、メモリ保
護の条件を設定したプログラムＡにより重要なデータを
読出す場合、メモリ切替装置２は、重要なデータの書込
時と同様に、アドレスバスとデータバスとをメモリ３，
４に切替接続し、メモリ３，４から同一のアドレスで同
一のデータを読出し、データ比較器６により比較し、比
較一致の場合は正常であるから、読出データをプロセッ
サ１に於いて処理し、比較不一致の場合は、データの書
換えやメモリ素子の損傷等によるデータの変更が行われ
たことを示すので、プロセッサ１に対して割込みを行
う。それにより、重要なデータの信頼性を向上すること
ができる。

【００１３】図３は本発明の第３の実施の形態の説明図
であり、図１と同一符号は同一部分を示し、７はアドレ
ス比較器、８はアドレス記憶装置を示す。アドレス記憶
装置８は、例えば、メモリ保護の条件を設定したプログ
ラムＡによる重要なデータを二重化した一方と他方との
メモリ３，４に書込む時のアドレスを記憶するものであ
る。そして、例えば、メモリ保護の条件を設定していな
いプログラムＢによるデータ書込時のアドレスと、アド
レス記憶装置８に記憶しておいたアドレスとを、アドレ
ス比較器７により比較し、比較一致の場合は、メモリ４
の重要なデータが書換えられることを示すので、プロセ
ッサ１に対して割込みを行って重要なデータを保護す
る。

【００１４】図４は本発明の第４の実施の形態の説明図
であり、図１，図２及び図３と同一符号は同一部分を示
す。この実施の形態は、図２と図３とに示す実施の形態
を組合せたもので、例えば、メモリ保護の条件を設定し
たプログラムＡによる重要なデータの書込時のアドレス
をアドレス記憶装置８に記憶し、又メモリ３，４からの
データの読出時はデータ比較器６により比較してデータ
が書換えられたか否かを検出し、又メモリ保護の条件が
設定されていないプログラムＢによる重要でないデータ
の書込時のアドレスとアドレス記憶装置８に記憶したア
ドレスとをアドレス比較器７により比較して、比較一致
の場合は、メモリ４の重要なデータの書換えが行われる
ことを示すので、プロセッサ１に対して割込みを行う。

【００１５】図５は本発明の第５の実施の形態の説明図
であり、前述の各図の符号と同一符号は同一部分を示
し、９は異常情報蓄積装置を示す。この異常情報蓄積装
置９には、データ比較器７に於ける比較不一致時のアド
レスとデータとリード／ライトとを含む情報を蓄積し、
又アドレス比較器７に於ける比較一致時のアドレスとデ
ータとリード／ライトとを含む情報を蓄積する。従っ
て、異常情報蓄積装置９の蓄積情報を参照することによ
り、異常発生の状況を認識することができるから、異常
発生要因の探索が容易となる。

【００１６】図６は本発明の第６の実施の形態の説明図
であり、前述の各図の符号と同一符号は同一部分を示
し、１０は異常発生通報装置を示す。データ比較器６に
於ける比較不一致時と、アドレス比較器７に於ける比較
一致時との検出信号を基に、異常発生通報装置１０はプ
ロセッサ１に対して割込みを行い、且つその時のアドレ
スとデータとリード／ライトとを含む情報を、異常情報
蓄積装置９に加えて蓄積する。

【００１７】図７は本発明の第７の実施の形態の説明図
であり、前述の各図の符号と同一符号は同一部分を示
し、１１はダイレクト・メモリ・アクセス制御部（ＤＭ
Ａ）、２−１はメモリ保護設定レジスタを示す。又点線
経路は制御信号の経路を示し、一点鎖線の経路は検出信
号の経路を示す。又プログラム格納領域５にプログラム
Ａ，Ｂを格納した状態を示す。

【００１８】メモリ切替装置２のメモリ保護設定レジス
タ２−１は、前述のメモリ保護の条件を設定するもので
あり、例えば、プログラムＡから重要なデータを保存す
る為のメモリ保護要求に従ってメモリ保護設定レジスタ
２−１にメモリ保護を設定する。そして、プログラムＡ
によるアクセスに対しては、メモリ保護機能を発揮する
ように、メモリ切替装置２は切替接続を行う。即ち、プ
ログラムＡからのアクセスに対して、プロセッサ１のア
ドレスバスとデータバスとに対して、二重化したメモリ
３，４のアドレスバスとデータとの切替接続を行い、二
重化したメモリ３，４に同一のアドレスを加える。即
ち、メモリ切替装置２は、リード／ライト制御信号に従
ってメモリ保護設定レジスタ２−１を参照し、メモリ保
護の条件の設定の有無に従って、プロセッサ１側とメモ
リ３，４側との接続制御を行う構成を有するものであ
り、比較的簡単な論理回路或いはソフトウェアによって
実現することができる。

【００１９】又ダイレクト・メモリ・アクセス制御部１
１は、メモリ４に対してのみ直接的にアクセスしてデー
タの書込み及び読出しを行うものである。この場合のア
ドレスについても、アドレス比較器７に於いて比較し、
比較一致の場合に、一方のメモリ３から読出したデータ
と、他方のメモリ４から読出したデータとをデータ比較
器６に於いて比較し、重要なデータが変更されたか否か
を判定する。

【００２０】又データ比較部６に於ける比較不一致の検
出信号又はアドレス比較器７に於ける比較一致の検出信
号により、異常発生通報装置１０からプロセッサ１に対
して割込（ＮＭＩ：Ｎｏｎ−Ｍａｓｋａｂｌｅ Ｉｎｔ
ｅｒｒｕｐｔ）を行い、且つ異常情報蓄積装置９に通知
する。異常情報蓄積装置９は、この通知に従って、その
時点のアドレスと、データとリード／ライトとを含む情
報を蓄積する。又プロセッサ１は、その割込みにより優
先的に割込処理を開始する。

【００２１】図８はメモリ切替装置の切替接続状態の説
明図であり、（ａ）はメモリ保護の条件を設定したプロ
グラムＡによるデータ読出時の状態を示し、ＲＤはリー
ド制御信号を示す。メモリ切替装置２は、プロセッサ１
のアドレスバスと、二重化したメモリ３，４のアドレス
バスとを接続し、プロセッサ１のデータバスと、一方の
メモリ３のデータバスとを接続し、両方のメモリ３，４
の同一のアドレスから同一のデータを読出し、メモリ３
から読出したデータをプロセッサ１に転送する。又図示
を省略したデータ比較器により読出したデータを比較す
る。

【００２２】又図８の（ｂ）は、メモリ保護の条件を設
定したプログラムＡによるデータ書込時の状態を示し、
ＷＴはライト制御信号を示す。メモリ切替装置２は、プ
ロセッサ１のアドレスバスと、二重化したメモリ３，４
のアドレスバスとを接続し、プロセッサ１のデータバス
と、二重化したメモリ３，４のデータバスとを接続す
る。それにより、二重化した両方のメモリ３，４の同一
アドレスに同一データが書込まれる。

【００２３】又図８の（ｃ）は、メモリ保護の条件を設
定しないプログラムＢによるデータの読出時の状態を示
し、メモリ切替装置２は、プロセッサ１のアドレスバス
と、二重化したメモリ３，４のアドレスとを接続し、プ
ロセッサ１のデータバスと、一方のメモリ４のデータバ
スとを接続し、リード制御信号により一方と他方とのメ
モリ３，４の同一のアドレスからデータを読出すが、他
方のメモリ４からのデータのみをプロセッサ１に転送す
る。この場合、例えば、プログラムＡによるデータを、
プログラムＢが参照する為の読出しを行うことも可能と
なる。

【００２４】又図８の（ｄ）は、メモリ保護の条件を設
定しないプログラムＢによるデータの書込時の状態を示
し、メモリ切替装置２は、プロセッサ１のアドレスバス
と他方のメモリ４のアドレスバスとを接続し、プロセッ
サ１のデータバスと他方のメモリ４のデータバスとを接
続し、そのメモリ４に対してのみデータの書込みを行
う。それにより、重要なデータを格納した一方のメモリ
３に対する書込アクセスを禁止するから、重要なデータ
を保護することができる。

【００２５】図９は図６に示す実施の形態に於けるメモ
リ保護設定を行ったプログラム、例えば、プログラムＡ
によるデータ読出時の説明図であり、リード制御信号に
より、メモリ切替装置２はメモリ保護設定レジスタ２−
１にプログラムＡによるメモリ保護要求が設定されてい
ることにより、プロセッサ１のアドレスバスと、二重化
したメモリ３，４のアドレスバスとを接続し、プロセッ
サ１のデータバスと、メモリ３のデータバスとを接続
し、両方のメモリ３，４にリード制御信号ＲＤを加え
る。それにより、両方のメモリ３，４の同一アドレスか
らそれぞれデータを読出す。

【００２６】そして、両方のメモリ３，４から読出した
データを、データ比較器６により比較し、比較一致の場
合は、プロセッサ１に於いてメモリ３から読出したデー
タを処理し、比較不一致の場合は、その検出信号を異常
発生通知装置１０に加え、異常発生通知装置１０は、プ
ロセッサ１に対して割込（ＮＭＩ）を行い、且つ異常情
報蓄積装置９に通知し、異常情報蓄積装置９は、その時
のアドレスとデータとリード／ライトとを含む情報を蓄
積する。

【００２７】図１０は図６に示す実施の形態に於けるメ
モリ保護設定を行ったプログラム、例えば、プログラム
Ａによるデータ書込時の説明図であり、ライト制御信号
ＷＴにより、メモリ切替装置２は、メモリ保護設定レジ
スタ２−１にプログラムＡによるメモリ保護の条件が設
定されているから、プロセッサ１のアドレスバスと、二
重化したメモリ３，４のアドレスバスとを接続し、プロ
セッサ１のデータバスと、二重化したメモリ３，４のデ
ータバスとを接続して、両方のメモリ３，４にライト制
御信号ＷＴを加える。それにより、両方のメモリ３，４
の同一アドレスに同一のデータを書込むことになる。又
その時のアドレスを、アドレス記憶装置８に記憶する。

【００２８】図１１は図６に示す実施の形態に於けるメ
モリ保護設定を行わないプログラム、例えば、プログラ
ムＢによるデータの読出時の説明図であり、リード制御
信号ＲＤにより、メモリ切替装置２は、メモリ保護設定
レジスタ２−１にメモリ保護の条件が設定されていない
ので、プロセッサ１のアドレスバスとメモリ３，４のア
ドレスバスとを接続し、プロセッサ１のデータバスとメ
モリ３のデータバスとを接続し、各部にリード制御信号
ＲＤを加える。

【００２９】それにより、アドレス記憶装置８に記憶さ
れたアドレス（メモリ３にデータを書込んだ時のアドレ
ス）と、アドレスバス上のアドレスとをアドレス比較器
７により比較し、不一致の場合は、今回のメモリ４に対
するアドレスは、メモリ３に書込んだデータのアドレス
とは異なるので、メモリ４から読出したデータをプロセ
ッサ１に転送する。又アドレス比較器７に於いて比較一
致の場合、メモリ３，４に対して同一のアドレスでアク
セスする場合であるから、メモリ３，４から読出したデ
ータを、データ比較器６により比較する。比較一致の場
合は、二重化したメモリ３，４に書込んだデータは正常
と判定し、メモリ４から読出したデータをプロセッサ１
に転送する。又比較不一致の場合は、メモリ保護を設定
したデータが変更されていることを示すので、異常発生
通知装置１０は、プロセッサ１に対して割込（ＮＭＩ）
を行い、異常情報蓄積装置９に、その時のアドレスとデ
ータとリード／ライトを含む情報を蓄積する。

【００３０】図１２は図６に示す実施の形態に於けるメ
モリ保護設定を行わないプログラム、例えば、プログラ
ムＢによるデータの書込時の説明図であり、ライト制御
信号ＷＴにより、メモリ切替装置２は、メモリ保護設定
メモリ２−１にメモリ保護の条件が設定されていないの
で、プロセッサ１のアドレスバスとデータバスとを、メ
モリ４のアドレスバスとデータバスとに接続し、ライト
制御信号ＷＴを各部に加える。

【００３１】アドレス比較器７は、アドレス記憶装置８
に記憶されているアドレスと、今回のアドレスとを比較
し、比較不一致の場合は、一方のメモリ３に書込んだデ
ータのアドレスとは異なるので、他方のメモリ４にデー
タを書込む。又アドレス比較器７によるアドレス比較の
結果、比較一致となると、一方のメモリ３に書込んだデ
ータのアドレスと同一であるから、他方のメモリ４に書
込んだデータを書換えることになる。そこで、比較一致
の検出信号を異常発生通報装置１０に加え、プロセッサ
１に対して割込（ＮＭＩ）を行うことにより、この場合
の書込みを中止する。それによって、他方のメモリ４に
書込んだ重要なデータを書換えることを阻止することが
できる。又その時のアドレスとデータとリード／ライト
とを含む情報を異常情報蓄積装置９に蓄積する。

【００３２】プロセッサ１は、異常情報蓄積装置９に蓄
積された異常発生時の情報を基に、異常発生要因を探索
することが可能となる。従って、その要因を除去して安
定な情報処理を行うことができる。又アドレス記憶装置
８や異常情報蓄積装置９は、レジスタ構成とすることも
可能であり、又異常発生通知装置１０は、プロセッサに
対する割込信号生成手段とすることができる。又二重化
したメモリ３，４は、半導体集積メモリのみでなく、既
に知られている各種の構成のメモリを適用することがで
きる。

【００３３】

【発明の効果】以上説明したように、本発明は、プロセ
ッサ１によりアクセスされる二重化した一方と他方との
メモリ３，４をメモリ切替装置２によって切替えるもの
で、重要なデータは、メモリ保護の条件を設定すること
により、一方と他方とのメモリ３，４の同一アドレスに
書込み、又同一アドレスから読出したデータを比較する
ことにより、データの変更の有無を判定することが容易
となり、又メモリ保護の条件を設定していない場合は、
他方のメモリ４に対してのみデータの書込み及び読出し
を行うことにより、重要なデータを保護することができ
る。従って、プログラム毎に利用するデータについて、
他のプログラムからの変更を禁止するデータを確実に保
護することができる。

【００３４】又メモリ保護の条件を設定していないプロ
グラムからのデータ書込時に、その時のアドレスと、メ
モリ保護の条件を設定したプログラムによるデータの書
込アドレスとを比較して、比較一致の時に、重要なデー
タが書換えられることになるから、それを回避するよう
にプロセッサに対して割込みを行うことができる。又異
常発生時のアドレスやデータ等を蓄積することにより、
異常発生の要因の探索が容易となる利点がある。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の説明図である。

【図２】本発明の第２の実施の形態の説明図である。

【図３】本発明の第３の実施の形態の説明図である。

【図４】本発明の第４の実施の形態の説明図である。

【図５】本発明の第５の実施の形態の説明図である。

【図６】本発明の第６の実施の形態の説明図である。

【図７】本発明の第７の実施の形態の説明図である。

【図８】メモリ切替装置の切替接続状態の説明図であ
る。

【図９】メモリ保護設定を行ったプログラムによるデー
タ読出時の説明図である。

【図１０】メモリ保護設定を行ったプログラムによるデ
ータ書込時の説明図である。

【図１１】メモリ保護設定を行わないプログラムによる
データの読出時の説明図である。

【図１２】メモリ保護設定を行わないプログラムによる
データの書込時の説明図である。

【符号の説明】

１ プロセッサ（ＣＰＵ） ２ メモリ切替装置 ３，４ メモリ ５ プログラム格納領域

Claims (6)

【特許請求の範囲】
1. 【請求項１】 プロセッサによりアクセスされる二重化
   したメモリと、前記プロセッサと前記二重化したメモリ
   との間のアドレスバスとデータバスとの切替接続を行う
   メモリ切替装置とを有し、 前記メモリ切替装置は、メモリ保護の条件を与えた時の
   データの書込時は、前記二重化した一方と他方とのメモ
   リの同一アドレスに同一のデータを書込むように切替接
   続し、且つデータの読出時は、一方のメモリから読出し
   たデータを前記プロセッサに転送するように切替接続
   し、メモリ保護の条件を与えない時のデータの書込時
   は、前記二重化した他方のメモリに対してデータを書込
   むように切替接続し、且つデータの読出時は、前記他方
   のメモリから読出したデータを前記プロセッサに転送す
   るように切替接続する構成を有することを特徴とする二
   重化メモリ装置。
2. 【請求項２】 前記二重化した一方と他方とのメモリの
   同一アドレスから読出したデータを比較するデータ比較
   器を有することを特徴とする請求項１記載の二重化メモ
   リ装置。
3. 【請求項３】 前記一方のメモリに対するデータ書込時
   のアドレスを記憶するアドレス記憶装置と、該アドレス
   記憶装置に記憶されたアドレスと前記他方のメモリに対
   するデータ書込時のアドレスとを比較するアドレス比較
   器とを有することを特徴とする請求項１又は２記載の二
   重化メモリ装置。
4. 【請求項４】 前記一方のメモリに対するデータ書込時
   のアドレスを記憶するアドレス記憶装置と、該アドレス
   記憶装置に記憶されたアドレスと前記他方のメモリに対
   するデータ書込時のアドレスとを比較するアドレス比較
   器と、該アドレス比較器による比較一致により、前記一
   方と他方とのメモリの同一アドレスから読出したデータ
   を比較するデータ比較器とを有することを特徴とする請
   求項１記載の二重化メモリ装置。
5. 【請求項５】 前記アドレス比較器による比較一致時
   と、前記データ比較器による比較不一致時とを異常発生
   とし、その時点のアドレスとデータとを含む情報を蓄積
   する異常情報蓄積装置を有することを特徴とする請求項
   ４記載の二重化メモリ装置。
6. 【請求項６】 前記メモリ切替装置は、プロセッサと二
   重化した一方と他方とのメモリに対して切替接続を制御
   する為のメモリ保護の条件を、プログラムによる要求に
   従って設定するメモリ保護設定レジスタを有することを
   特徴とする請求項１記載の二重化メモリ装置。