JP2011010368A - 共振器型発振器、及び同調コンデンサ回路 - Google Patents
共振器型発振器、及び同調コンデンサ回路 Download PDFInfo
- Publication number
- JP2011010368A JP2011010368A JP2010229575A JP2010229575A JP2011010368A JP 2011010368 A JP2011010368 A JP 2011010368A JP 2010229575 A JP2010229575 A JP 2010229575A JP 2010229575 A JP2010229575 A JP 2010229575A JP 2011010368 A JP2011010368 A JP 2011010368A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- capacitors
- wiring
- inductor
- resonator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
【解決手段】静電容量Caの2n倍(nは0〜5までの整数)となっている計6個)のコンデンサ211a〜fが並列に接続され、それらコンデンサ211a〜fにはスイッチ212a〜fがそれぞれ直列に接続されている。コンデンサ211a〜fは、静電容量が大きいものほど、インダクタと接続させる配線402の長さが短い位置に配置されている。それにより、出力する信号の周波数が低くなるほど、配線402の抵抗がQ値に及ぼす影響を低減させる。
【選択図】図4
Description
その発振器1は、図1に示すように、共振器2、及びその共振器2に電力を供給する利得器11を備えた構成となっている。共振器2は、インダクタ21、及び共振器2の共振周波数を可変するための同調コンデンサ回路3を備えた構成となっている。同調コンデンサ回路3は、静電容量の異なる複数のコンデンサ32(32a〜c)が並列に接続され、それらコンデンサ32(32a〜c)にはスイッチ31(31a〜c)がそれぞれ直列に接続されている。各スイッチ31a〜cは例えばトランジスタなどのスイッチング素子であり、そのオン/オフ制御を通してインダクタ21に接続する静電容量を切り換えるようになっている。静電容量の切り換えによって共振器2の共振(発振)周波数を変更(選択)できることから、広帯域化させることが容易である。
<第1の実施の形態>
図2は、第1の実施の形態による共振器型発振器(以下「発振器」と略記)の回路構成を説明する図である。
容量選択制御部230は、スイッチのオン/オフ制御を通して、要求された周波数の信号を出力させるためのものである。その制御部230の実現させるために採用可能な方式としては、図3(a)に示す直接制御方式、図3(b)に示す論理ゲート制御方式、及び図3(c)に示すCPU制御方式の3つが主なものである。
Q=1/ωCR ・・・ (1)
ここで、ωは2πf(共振(発振)周波数)で求められる角周波数(rad/s)、Cは静電容量(F)、Rは抵抗値(Ω)である。
Q=1/ωCR=1/(ω×(M・Ca+Cb)×(Ra+k・Rb+Rc/M))
・・・ (2)
ここで、Mはスイッチ211をオンさせることで選択されたコンデンサ211全ての静電容量を静電容量Caで割って得られる値(ここでは整数)である。
図6は、第2の実施の形態による同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図6を参照して、そのコンデンサ回路210の構成について詳細に説明する。
図7は、第3の実施の形態による同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図7を参照して、そのコンデンサ回路210の構成について詳細に説明する。その図7でもコンデンサ211は抜粋して示している。
図8は、第4の実施の形態による同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図8を参照して、そのコンデンサ回路210の構成について詳細に説明する。その図8でもコンデンサ211は抜粋して示している。
図9は、第5の実施の形態による同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図9を参照して、そのコンデンサ回路210の構成について詳細に説明する。その図9でもコンデンサ211は抜粋して示している。
図10は、第6の実施の形態による同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図10を参照して、そのコンデンサ回路210の構成について詳細に説明する。その図10でもコンデンサ211は抜粋して示している。
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記共振器型発振器の共振周波数を可変するための静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサ毎の前記インダクタと接続させる配線の長さは、前記静電容量の大きいコンデンサほど短くさせている、
ことを特徴とする共振器型発振器。
(付記2)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記共振器型発振器の共振周波数を可変するための静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記インダクタと接続させる配線に沿った前記複数のコンデンサの配置を、該インダクタ側からの前記静電容量の変化が下に凸となる形とさせている、
ことを特徴とする共振器型発振器。
(付記3)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサは、前記インダクタと接続させる配線を間に挟む形で分けて配置させている、
ことを特徴とする共振器型発振器。
(付記4)
前記配線の少なくとも一方の側に配置された静電容量の異なる複数のコンデンサは、該静電容量の前記インダクタ側からの変化が小さくなる方向とさせている、
ことを特徴とする付記3記載の共振器型発振器。
(付記5)
前記配線の両側に静電容量の異なる複数のコンデンサを配置し、
前記複数のコンデンサは、該インダクタ側からの前記静電容量の変化が下に凸となる形とさせている、
ことを特徴とする付記3記載の共振器型発振器。
(付記6)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、該コンデンサ毎に直列に接続されたスイッチと、
前記インダクタと接続させた、2つ以上に分岐させている配線と、を備え、
前記複数のコンデンサは、前記配線の分岐させた後の部分に分けて配置させている、
ことを特徴とする共振器型発振器。
(付記7)
前記分岐させた後の部分の少なくとも一つに配置された静電容量の異なる複数のコンデンサは、該静電容量の前記インダクタ側からの変化が小さくなる方向とさせている、
ことを特徴とする付記6記載の共振器型発振器。
(付記8)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記インダクタから延びる配線に接続された、前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、
前記共振周波数を可変するために、前記複数のコンデンサのなかで最も前記インダクタ側に位置するコンデンサを基準にした該インダクタ側からの配線の長さの平均が変動するのを抑える形で前記スイッチのオン/オフ制御を行う容量選択手段と、
を具備することを特徴とする共振器型発振器。
(付記9)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記インダクタから延びる配線に接続された、前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、
前記共振周波数を可変するために、前記複数のコンデンサのなかで前記インダクタからの配線の長さが短いコンデンサを優先的に選択する形で前記スイッチのオン/オフ制御を行う容量選択手段と、
を具備することを特徴とする共振器型発振器。
(付記10)
共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサを並列に接続する配線に対し、該複数のコンデンサのなかで一方の端に位置するコンデンサからの前記静電容量の変化が下に凸となる形で該複数のコンデンサを接続させている、
ことを特徴とする同調コンデンサ回路。
(付記11)
共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサは、該複数のコンデンサを並列に接続する配線を間に挟む形で分けて接続させている、
ことを特徴とする同調コンデンサ回路。
(付記12)
共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
複数のコンデンサ、該コンデンサ毎に直列に接続されたスイッチと、
途中で2つ以上に分岐させている配線と、を備え、
前記複数のコンデンサは、前記配線の分岐させた後の部分に分けて配置させている、
ことを特徴とする同調コンデンサ回路。
211a〜f、403 コンデンサ
212a〜f スイッチ
230 容量選択制御部
401、401a〜c、402、402a、402b 配線
L1 インダクタ
T1〜4 トランジスタ
V1、V2 バラクタ
Claims (4)
- インダクタとコンデンサを用いて構成された共振器型発振器において、
前記インダクタから延びる配線に接続された、前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、
前記共振周波数を可変するために、前記複数のコンデンサのなかで最も前記インダクタ側に位置するコンデンサを基準にした該インダクタ側からの配線の長さの平均が変動するのを抑える形で前記スイッチのオン/オフ制御を行う容量選択手段と、
を具備することを特徴とする共振器型発振器。 - インダクタとコンデンサを用いて構成された共振器型発振器において、
前記インダクタから延びる配線に接続された、前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、
前記共振周波数を可変するために、前記複数のコンデンサのなかで前記インダクタからの配線の長さが短いコンデンサを優先的に選択する形で前記スイッチのオン/オフ制御を行う容量選択手段と、
を具備することを特徴とする共振器型発振器。 - 共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサを並列に接続する配線に対し、該複数のコンデンサのなかで一方の端に位置するコンデンサからの前記静電容量の変化が下に凸となる形で該複数のコンデンサを接続させている、
ことを特徴とする同調コンデンサ回路。 - 共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
複数のコンデンサ、該コンデンサ毎に直列に接続されたスイッチと、
途中で2つ以上に分岐させている配線と、を備え、
前記複数のコンデンサは、前記配線の分岐させた後の部分に分けて配置させている、
ことを特徴とする同調コンデンサ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010229575A JP5126333B2 (ja) | 2010-10-12 | 2010-10-12 | 共振器型発振器、及び同調コンデンサ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010229575A JP5126333B2 (ja) | 2010-10-12 | 2010-10-12 | 共振器型発振器、及び同調コンデンサ回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006023678A Division JP4676894B2 (ja) | 2006-01-31 | 2006-01-31 | 共振器型発振器、及び同調コンデンサ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011010368A true JP2011010368A (ja) | 2011-01-13 |
JP5126333B2 JP5126333B2 (ja) | 2013-01-23 |
Family
ID=43566380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010229575A Expired - Fee Related JP5126333B2 (ja) | 2010-10-12 | 2010-10-12 | 共振器型発振器、及び同調コンデンサ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5126333B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001320235A (ja) * | 2000-05-09 | 2001-11-16 | Matsushita Electric Ind Co Ltd | 電圧制御発振器 |
-
2010
- 2010-10-12 JP JP2010229575A patent/JP5126333B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001320235A (ja) * | 2000-05-09 | 2001-11-16 | Matsushita Electric Ind Co Ltd | 電圧制御発振器 |
Also Published As
Publication number | Publication date |
---|---|
JP5126333B2 (ja) | 2013-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6703990B2 (ja) | MuGFETを含む電圧制御発振器 | |
JP5613581B2 (ja) | 発振器及び半導体集積回路装置 | |
JP5229218B2 (ja) | スイッチング容量生成回路、電圧制御発振器、及びlcバンドパスフィルター | |
US20020014925A1 (en) | LC resonance circuit and voltage-controlled oscillation circuit | |
KR101376457B1 (ko) | 집적 회로의 조정 가능한 공진 회로 | |
US20180205384A1 (en) | Voltage controlled oscillator using variable capacitor and phase locked loop using the same | |
JP4922369B2 (ja) | 電圧制御発振器 | |
US20160164462A1 (en) | Semiconductor apparatus, oscillation circuit, and signal processing system | |
US20040251978A1 (en) | Voltage controlled oscillator | |
JP2009284329A (ja) | 半導体集積回路装置 | |
US20130154752A1 (en) | Voltage-controlled oscillator | |
US20130169368A1 (en) | Method and Apparatus of a Resonant Oscillator Separately Driving Two Independent Functions | |
WO2017075597A1 (en) | Trifilar voltage controlled oscillator | |
JP6439321B2 (ja) | 集積回路及びそのような集積回路を有するicチップ | |
JP2001196853A (ja) | 帯域スイッチされる集積電圧制御発振器 | |
JP4676894B2 (ja) | 共振器型発振器、及び同調コンデンサ回路 | |
US20150188490A1 (en) | Variable capacitor structure | |
JP4669130B2 (ja) | 発振装置 | |
CN110350870B (zh) | 一种Class-F2压控振荡器 | |
JP5126333B2 (ja) | 共振器型発振器、及び同調コンデンサ回路 | |
JP2008193379A (ja) | 同調回路の調整方法および受信回路 | |
JP5899565B2 (ja) | スイッチ付容量及びスイッチ付容量を含む回路 | |
JP2004229102A (ja) | 電圧制御発振器 | |
US9165925B2 (en) | Structures and methods for ring oscillator fabrication | |
EP2849338A1 (en) | Circuitry useful for clock generation and distribution |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |