JP2011010368A - Resonator type oscillator, and tuning capacitor circuit - Google Patents
Resonator type oscillator, and tuning capacitor circuit Download PDFInfo
- Publication number
- JP2011010368A JP2011010368A JP2010229575A JP2010229575A JP2011010368A JP 2011010368 A JP2011010368 A JP 2011010368A JP 2010229575 A JP2010229575 A JP 2010229575A JP 2010229575 A JP2010229575 A JP 2010229575A JP 2011010368 A JP2011010368 A JP 2011010368A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- capacitors
- wiring
- inductor
- resonator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
Description
本発明は、インダクタとコンデンサを用いて構成された共振器型発振器に関する。 The present invention relates to a resonator type oscillator configured using an inductor and a capacitor.
無線通信端末装置やAV用機器などの電子機器の大部分は、様々な部分でクロック信号が用いられている。そのクロック信号は、位相雑音と呼ばれる位相のゆらぎが小さいことが望ましく、半導体チップ(基板)で実現できる発振器としては、LC共振器を用いたもの(共振器型発振器)が知られている。従来の共振器型発振器としては、例えば特許文献1、2に記載されたものが挙げられる。 Most electronic devices such as wireless communication terminal devices and AV devices use clock signals in various parts. The clock signal desirably has a small phase fluctuation called phase noise, and an oscillator using an LC resonator (resonator type oscillator) is known as an oscillator that can be realized by a semiconductor chip (substrate). Examples of conventional resonator type oscillators include those described in Patent Documents 1 and 2.
図1は、LC共振器を用いた共振器型発振器の基本構成を説明する図である。
その発振器1は、図1に示すように、共振器2、及びその共振器2に電力を供給する利得器11を備えた構成となっている。共振器2は、インダクタ21、及び共振器2の共振周波数を可変するための同調コンデンサ回路3を備えた構成となっている。同調コンデンサ回路3は、静電容量の異なる複数のコンデンサ32(32a〜c)が並列に接続され、それらコンデンサ32(32a〜c)にはスイッチ31(31a〜c)がそれぞれ直列に接続されている。各スイッチ31a〜cは例えばトランジスタなどのスイッチング素子であり、そのオン/オフ制御を通してインダクタ21に接続する静電容量を切り換えるようになっている。静電容量の切り換えによって共振器2の共振(発振)周波数を変更(選択)できることから、広帯域化させることが容易である。
FIG. 1 is a diagram illustrating a basic configuration of a resonator type oscillator using an LC resonator.
As shown in FIG. 1, the oscillator 1 includes a resonator 2 and a gain device 11 that supplies power to the resonator 2. The resonator 2 includes an inductor 21 and a tuning capacitor circuit 3 for changing the resonance frequency of the resonator 2. In the tuning capacitor circuit 3, a plurality of capacitors 32 (32a to 32c) having different capacitances are connected in parallel, and switches 31 (31a to 31c) are connected in series to the capacitors 32 (32a to 32c). Yes. Each switch 31a-c is a switching element such as a transistor, for example, and switches the capacitance connected to the inductor 21 through its on / off control. Since the resonance (oscillation) frequency of the resonator 2 can be changed (selected) by switching the capacitance, it is easy to increase the bandwidth.
LC共振器は、共振(発振)周波数の選択性(Q値)がリング共振器などと比べて格段に良く、位相雑音も小さい。高いQ値は、低消費電力化という面でも望ましい。なぜなら、Q値が低いと、共振器に寄生する抵抗成分での電力消費が大きくなり、必要な電力が増加するためである。 The LC resonator has remarkably good resonance (oscillation) frequency selectivity (Q value) compared to a ring resonator and the like, and has a small phase noise. A high Q value is desirable in terms of low power consumption. This is because, when the Q value is low, power consumption by the resistance component parasitic on the resonator increases, and the necessary power increases.
共振器のQ値の設計は、インダクタのQ値とコンデンサのQ値との相互から影響を受ける。インダクタ、コンデンサ共に、自己共振周波数と呼ばれる共振周波数を持ち、この周波数付近では特性値は低周波でのその特性値から大きく異なる。このことから、一般に共振器のQ値の設計は困難とされ、実際に試作したインダクタやコンデンサ、VCO回路などを評価した上でサイズを微調するような手法が用いられることが多い。 The design of the Q value of the resonator is influenced by the Q value of the inductor and the Q value of the capacitor. Both the inductor and the capacitor have a resonance frequency called a self-resonance frequency, and the characteristic value is greatly different from the characteristic value at a low frequency in the vicinity of this frequency. For this reason, it is generally difficult to design the Q value of the resonator, and in many cases, a method of finely adjusting the size after evaluating an actually manufactured inductor, capacitor, VCO circuit and the like is often used.
上述したように、図1に示すような共振器型発振器では、コンデンサ32が接続されたスイッチ31のオン/オフ制御によりクロック信号を広帯域で得ることができる。しかし、各コンデンサ32はそれぞれ異なる特性を有するために、設計は更に困難になるのが実情である。このことから、広帯域化が容易という利点をより生かせられるように、Q値などの特性を高く維持させた設計をより容易に行えるようにすることが強く望まれていた。 As described above, in the resonator type oscillator as shown in FIG. 1, the clock signal can be obtained in a wide band by the on / off control of the switch 31 to which the capacitor 32 is connected. However, since each capacitor 32 has different characteristics, the design is more difficult. For this reason, it has been strongly desired to make it possible to easily perform a design in which characteristics such as the Q value are kept high so that the advantage of easy broadbanding can be utilized.
本発明は、共振器型発振器のQ値などの特性を高く維持させた設計をより容易に行えるようにする技術を提供することを目的とする。 An object of the present invention is to provide a technique that makes it possible to more easily perform a design in which characteristics such as a Q value of a resonator type oscillator are maintained high.
本発明の第1〜第3の態様の共振器型発振器は共に、インダクタとコンデンサを用いて構成された共振現象を利用したものであり、それぞれ以下のような構成となっている。 Both of the resonator type oscillators according to the first to third aspects of the present invention utilize a resonance phenomenon formed by using an inductor and a capacitor, and each has the following configuration.
第1の態様の共振器型発振器は、共振器型発振器の共振周波数を可変するための静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、複数のコンデンサ毎のインダクタと接続させる配線の長さは、静電容量の大きいコンデンサほど短くさせている。 A resonator-type oscillator according to a first aspect includes a plurality of capacitors having different capacitances for changing the resonance frequency of the resonator-type oscillator, and a switch connected in series for each of the capacitors. The length of the wiring connected to the inductor is made shorter as the capacitor has a larger capacitance.
第2の態様の共振器型発振器は、インダクタから延びる配線に接続された、共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、共振周波数を可変するために、複数のコンデンサのなかで最もインダクタ側に位置するコンデンサを基準にした該インダクタ側からの配線の長さの平均が変動するのを抑える形でスイッチのオン/オフ制御を行う容量選択手段と、を具備する。 A resonator oscillator according to a second aspect includes a plurality of capacitors connected to a wiring extending from an inductor for changing a resonance frequency of the resonator oscillator, a switch connected in series for each capacitor, and a resonance In order to vary the frequency, the switch on / off control is performed in such a manner that the average of the length of the wiring from the inductor side relative to the capacitor located closest to the inductor side among a plurality of capacitors is suppressed. Capacity selection means to perform.
第3の態様の共振器型発振器は、インダクタから延びる配線に接続された、共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、共振周波数を可変するために、複数のコンデンサのなかでインダクタからの配線の長さが短いコンデンサを優先的に選択する形でスイッチのオン/オフ制御を行う容量選択手段と、を具備する。 A resonator-type oscillator according to a third aspect includes a plurality of capacitors connected to a wiring extending from an inductor for changing a resonance frequency of the resonator-type oscillator, a switch connected in series for each capacitor, and a resonance In order to vary the frequency, a capacitor selection unit that performs on / off control of the switch by preferentially selecting a capacitor having a short wiring length from the inductor among the plurality of capacitors is provided.
本発明の第1、及び第2の態様の同調コンデンサ回路は共に、共振器型発振器が出力する信号の周波数を選択するために用いることが可能なものであり、それぞれ以下のような構成となっている。 Both the tuning capacitor circuits of the first and second aspects of the present invention can be used to select the frequency of the signal output from the resonator type oscillator, and each has the following configuration. ing.
第1の態様の同調コンデンサ回路は、静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、複数のコンデンサを並列に接続する配線に対し、該複数のコンデンサのなかで一方の端に位置するコンデンサからの静電容量の変化が下に凸となる形で該複数のコンデンサを接続させている。 The tuning capacitor circuit according to the first aspect includes a plurality of capacitors having different capacitances and a switch connected in series for each capacitor, and the wiring of the plurality of capacitors is connected to the wiring connecting the plurality of capacitors in parallel. Among them, the plurality of capacitors are connected in such a manner that the change in electrostatic capacitance from the capacitor located at one end protrudes downward.
第2の態様の同調コンデンサ回路複数のコンデンサ、該コンデンサ毎に直列に接続されたスイッチと、途中で2つ以上に分岐させている配線と、を備え、複数のコンデンサは、配線の分岐させた後の部分に分けて配置させている。 The tuning capacitor circuit according to the second aspect includes a plurality of capacitors, a switch connected in series for each capacitor, and a wiring that branches into two or more in the middle. They are arranged separately in the latter part.
本発明では、スイッチのオン/オフ制御によるコンデンサの選択に伴う配線の抵抗分の影響を低減して、その選択に伴うQ値の変動を抑える。このため、回路設計上、問題となる程度(レベル)、つまり改善すべき点の程度はより緩和させることができる。この結果、回路設計はより容易となる。また、回路設計上、考慮すべき範囲はより狭めることができ、重要性が低くなる点も生じることとなる。これらも回路設計がより容易となるように作用する。 In the present invention, the influence of the resistance of the wiring accompanying the selection of the capacitor by the on / off control of the switch is reduced, and the fluctuation of the Q value accompanying the selection is suppressed. For this reason, the level (level) that causes a problem in circuit design, that is, the level of points to be improved can be further relaxed. As a result, circuit design becomes easier. In addition, the range to be considered in circuit design can be further narrowed, and there is a point that the importance is lowered. These also work to make circuit design easier.
本発明では、コンデンサの選択に伴う配線の抵抗分の変動を抑える。そのため、その選択に伴ってQ値が変動するようなことをより抑えることができる。 In the present invention, fluctuations in wiring resistance due to capacitor selection are suppressed. Therefore, it is possible to further suppress the Q value from fluctuating with the selection.
本発明では、配線の抵抗分をより小さくする。このため、その抵抗分によるQ値の低下を最小限に抑えることができる。 In the present invention, the resistance of the wiring is further reduced. For this reason, it is possible to minimize the decrease in the Q value due to the resistance.
上述したようなことは何れも、回路設計をより容易となるように作用する。 Any of the above acts to make circuit design easier.
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
<第1の実施の形態>
図2は、第1の実施の形態による共振器型発振器(以下「発振器」と略記)の回路構成を説明する図である。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
<First Embodiment>
FIG. 2 is a diagram for explaining a circuit configuration of the resonator type oscillator (hereinafter abbreviated as “oscillator”) according to the first embodiment.
その発振器は、電源電圧VDDによって動作する。その電源電圧VDDは、2つのpチャネル形MOS FET(以下「Pトランジスタ」)T1、T2のソースに印加されている。各PトランジスタT1、T2のゲートは他方のドレインと接続されている。各PトランジスタT1、T2のドレイン間には、直列に接続された2つのバラクタV1、V2、インダクタL1が接続されている。また、PトランジスタT1のドレインはnチャネル形MOS FET(以下「Nトランジスタ」)T3のドレイン、NトランジスタT4のゲート、及び発振器の共振周波数を可変するための同調コンデンサ回路210とそれぞれ接続され、PトランジスタT2のドレインはNトランジスタT4のドレイン、NトランジスタT3のゲート、及び発振器の共振周波数を可変するための同調コンデンサ回路220とそれぞれ接続されている。発振器の信号も同じこのノードから出力される。2つのバラクタV1、V2間に接続された端子aは、発振周波数を微調整するための制御端子である。 The oscillator is operated by the power supply voltage VDD. The power supply voltage VDD is applied to the sources of two p-channel MOS FETs (hereinafter “P-transistors”) T1 and T2. The gates of the P transistors T1 and T2 are connected to the other drain. Two varactors V1 and V2 connected in series and an inductor L1 are connected between the drains of the P transistors T1 and T2. The drain of the P transistor T1 is connected to the drain of an n-channel MOS FET (hereinafter referred to as “N transistor”) T3, the gate of the N transistor T4, and the tuning capacitor circuit 210 for changing the resonance frequency of the oscillator. The drain of the transistor T2 is connected to the drain of the N transistor T4, the gate of the N transistor T3, and the tuning capacitor circuit 220 for changing the resonance frequency of the oscillator. The oscillator signal is also output from this same node. A terminal a connected between the two varactors V1 and V2 is a control terminal for finely adjusting the oscillation frequency.
同調コンデンサ回路210は、静電容量の異なる複数(ここでは基準となる静電容量Caの2n倍(nは0〜5までの整数)となっている計6個)のコンデンサ211(211a〜f)が並列に接続され、それらコンデンサ211(211a〜f)にはスイッチ212(212a〜f)がそれぞれ直列に接続されている。各スイッチ212は、例えばスイッチング素子、より具体的には例えばNトランジスタである。これは他方の同調コンデンサ回路220も同じである。容量選択制御部230は、各同調コンデンサ回路210各スイッチ31a〜cのオン/オフ制御を行い、インダクタL1と接続させる静電容量を切り換える。各スイッチ212がNトランジスタであれば、ゲートにHの信号を入力させることでオンさせる。それによって、コンデンサ211とグランド間は通電可能状態となる。各同調コンデンサ回路210、220は6個のコンデンサ211を有していることから、容量選択制御部230は6ビットの信号をそれぞれ出力する。各同調コンデンサ回路210、220は同じ構成であることから、以降は同調コンデンサ回路210のみに着目して説明する。 The tuning capacitor circuit 210 includes a plurality of capacitors 211 (211a to 211a) having different electrostatic capacities (here, a total of 6 that are 2 n times the reference electrostatic capacitance Ca (n is an integer from 0 to 5)). f) are connected in parallel, and switches 212 (212a-f) are connected in series to the capacitors 211 (211a-f), respectively. Each switch 212 is, for example, a switching element, more specifically, for example, an N transistor. The same applies to the other tuning capacitor circuit 220. The capacitance selection control unit 230 performs on / off control of each switch 31a to 31c of each tuning capacitor circuit 210, and switches the capacitance to be connected to the inductor L1. If each switch 212 is an N transistor, it is turned on by inputting an H signal to the gate. As a result, the capacitor 211 and the ground can be energized. Since each tuning capacitor circuit 210, 220 has six capacitors 211, the capacitance selection control unit 230 outputs a 6-bit signal. Since the tuning capacitor circuits 210 and 220 have the same configuration, only the tuning capacitor circuit 210 will be described below.
図3は、上記容量選択制御部230の実現方法を説明する図である。
容量選択制御部230は、スイッチのオン/オフ制御を通して、要求された周波数の信号を出力させるためのものである。その制御部230の実現させるために採用可能な方式としては、図3(a)に示す直接制御方式、図3(b)に示す論理ゲート制御方式、及び図3(c)に示すCPU制御方式の3つが主なものである。
FIG. 3 is a diagram for explaining a method of realizing the capacity selection control unit 230.
The capacity selection control unit 230 is for outputting a signal of a requested frequency through on / off control of the switch. As a method that can be adopted for realizing the control unit 230, a direct control method shown in FIG. 3A, a logic gate control method shown in FIG. 3B, and a CPU control method shown in FIG. The three are the main ones.
図3(a)に示す直接制御方式は、周波数指定用に外部から入力されるNビットの入力信号をビット毎にそれぞれ対応するスイッチに出力するものである。その入力信号がスイッチに出力可能なものであれば、Nビットの入力信号はビット毎に対応するスイッチに出力させる構成とすれば良い。従って、図2に示すような同調コンデンサ回路210、220では、N=6以上となる。 The direct control method shown in FIG. 3A outputs an N-bit input signal input from the outside for frequency designation to a corresponding switch for each bit. If the input signal can be output to the switch, an N-bit input signal may be output to the corresponding switch for each bit. Therefore, in the tuning capacitor circuits 210 and 220 as shown in FIG. 2, N = 6 or more.
図3(b)に示す論理ゲート制御方式は、Nビットの入力信号をデコードして、各スイッチに出力すべきLビットの信号を生成するものである。図2に示すような同調コンデンサ回路210、220では、L=6以上となる。図10であればL=10以上となる。Nは任意の数で良い。 The logic gate control method shown in FIG. 3B decodes an N-bit input signal and generates an L-bit signal to be output to each switch. In the tuning capacitor circuits 210 and 220 as shown in FIG. 2, L = 6 or more. In FIG. 10, L = 10 or more. N may be any number.
図3(c)に示すCPU制御方式は、信号の入出力は論理ゲート方式と変わらない。しかし、様々な選択方法を実現することができる。状況に応じた対応を柔軟に行うことも可能である。 The CPU control method shown in FIG. 3C is the same as the logic gate method in signal input / output. However, various selection methods can be realized. It is also possible to flexibly deal with the situation.
本実施の形態では、広帯域、高性能な発振器の設計がより容易となるように、同調コンデンサ回路210におけるコンデンサ211の配置を工夫している。次に図4、及び図5を参照して、その配置、及びその配置の工夫により得られる効果について具体的に説明する。 In the present embodiment, the arrangement of the capacitor 211 in the tuning capacitor circuit 210 is devised so that the design of a broadband, high-performance oscillator becomes easier. Next, with reference to FIG. 4 and FIG. 5, the arrangement | positioning and the effect acquired by the device of the arrangement | positioning are demonstrated concretely.
通常、回路の構成は回路図で示される。しかし、回路を構成する素子等の配置は、高密度化や素子間の影響等を含む様々な視点を考慮して決定される。例えば半導体チップ(基板)上に回路を実装する場合には、回路の中心部には他のインダクタやトランジスタといった素子が配置されることが多いため、凸凹の起伏が激しくなるのが普通である。そのようになると、チップの表面は、大きな素子を内側に配置するよりも小さな素子を内側に配置したほうがより効率的に利用できるようになる。このようなことから、回路図は実際の配置(レイアウト)を示していないケースが多いのが実情である。 Usually, the circuit configuration is shown in a circuit diagram. However, the arrangement of elements and the like constituting the circuit is determined in consideration of various viewpoints including high density and influence between elements. For example, when a circuit is mounted on a semiconductor chip (substrate), other elements such as other inductors and transistors are often arranged at the center of the circuit, so that the unevenness of the unevenness is usually severe. In that case, the surface of the chip can be used more efficiently when the small elements are arranged inside than when the large elements are arranged inside. For these reasons, there are many cases where circuit diagrams do not show the actual arrangement (layout).
図4は、同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図4中の402は複数のコンデンサ211を並列に接続する部分の配線、401はその配線402と発振器を接続させる部分の配線を示している。それにより、本実施の形態では、静電容量の大きいコンデンサ211ほど、インダクタL1とを接続する配線の長さが短くなるようにしている。ここでは便宜的に、コンデンサ211は211a〜dを付した計4個のみを示している。 FIG. 4 is a diagram for explaining the arrangement of elements constituting the tuning capacitor circuit 210 and the modeling thereof. In FIG. 4, reference numeral 402 denotes a wiring for connecting a plurality of capacitors 211 in parallel, and 401 denotes a wiring for connecting the wiring 402 and the oscillator. Thereby, in the present embodiment, the length of the wiring connecting the inductor L1 is shorter for the capacitor 211 having a larger capacitance. Here, for convenience, only a total of four capacitors 211 with 211a to 211d are shown.
交流信号が流れる配線では静電容量分が無視できなくなる。このことから、配線401、或いは配線402を含む配線に存在する静電容量Cbを持つコンデンサ403を考慮する。インダクタL1が接続されていることから、配線のインダクタンス分はそれに含まれると想定する。配線401の抵抗値はRa、配線402の抵抗値はRbと想定する。各コンデンサ211は異なる位置に接続されている。その位置による抵抗値Rbの変化は係数kによって模擬する。 In the wiring through which an AC signal flows, the capacitance cannot be ignored. Therefore, the capacitor 403 having the capacitance Cb existing in the wiring 401 or the wiring including the wiring 402 is considered. Since the inductor L1 is connected, it is assumed that the inductance of the wiring is included in it. It is assumed that the resistance value of the wiring 401 is Ra and the resistance value of the wiring 402 is Rb. Each capacitor 211 is connected to a different position. The change of the resistance value Rb depending on the position is simulated by the coefficient k.
コンデンサ211の静電容量によってその両端に発生する電圧が変化する。このことから、スイッチ212はそれに直列に接続させたコンデンサ211の静電容量に応じたものとしている。それにより、静電容量Caのコンデンサ211aに接続させたスイッチ212aの抵抗値をRcとすると、例えば静電容量が8(=23)×Caのコンデンサ211dに接続させたスイッチ212dの抵抗値はRc/8とさせている。 The voltage generated at both ends of the capacitor 211 changes depending on the capacitance of the capacitor 211. For this reason, the switch 212 corresponds to the electrostatic capacity of the capacitor 211 connected in series thereto. Accordingly, when the resistance value of the switch 212a connected to the capacitor 211a having the capacitance Ca is Rc, for example, the resistance value of the switch 212d connected to the capacitor 211d having the capacitance of 8 (= 2 3 ) × Ca is Rc / 8.
Q値は、以下により求められる。
Q=1/ωCR ・・・ (1)
ここで、ωは2πf(共振(発振)周波数)で求められる角周波数(rad/s)、Cは静電容量(F)、Rは抵抗値(Ω)である。
The Q value is obtained as follows.
Q = 1 / ωCR (1)
Here, ω is an angular frequency (rad / s) obtained by 2πf (resonance (oscillation) frequency), C is a capacitance (F), and R is a resistance value (Ω).
図4に示すようにモデル化した場合、Q値は(1)式を用いて以下のようにして求められる。
Q=1/ωCR=1/(ω×(M・Ca+Cb)×(Ra+k・Rb+Rc/M))
・・・ (2)
ここで、Mはスイッチ211をオンさせることで選択されたコンデンサ211全ての静電容量を静電容量Caで割って得られる値(ここでは整数)である。
In the case of modeling as shown in FIG. 4, the Q value is obtained as follows using equation (1).
Q = 1 / ωCR = 1 / (ω × (M · Ca + Cb) × (Ra + k · Rb + Rc / M))
(2)
Here, M is a value (here, an integer) obtained by dividing the capacitance of all the capacitors 211 selected by turning on the switch 211 by the capacitance Ca.
(2)式から明らかなように、全静電容量C(=(M・Ca+Cb))はコンデンサ211の選択によって自動的に決定される。しかし、k・Rbの値は、選択するコンデンサ211によって変化する。係数kの値はインダクタL1から離れるほど大きくなるから、図4に示す構成では、より静電容量の小さいコンデンサ211を選択するほど、全抵抗値Rも大きくなる。そのように、変化する方向が全静電容量Cと全抵抗値Rとで逆となっているため、選択するコンデンサ211によってQ値が変動するとしても、その変動はより抑えられるようになっている。 As is apparent from the equation (2), the total capacitance C (= (M · Ca + Cb)) is automatically determined by the selection of the capacitor 211. However, the value of k · Rb varies depending on the capacitor 211 to be selected. Since the value of the coefficient k increases as the distance from the inductor L1 increases, in the configuration illustrated in FIG. 4, the total resistance value R increases as the capacitor 211 having a smaller capacitance is selected. As such, since the direction of change is reversed between the total capacitance C and the total resistance value R, even if the Q value varies depending on the capacitor 211 to be selected, the variation is further suppressed. Yes.
より小さい静電容量のコンデンサ211を選択することは、より高い周波数の信号を発生させることを意味する。このため、Q値の劣化は通常、大きな問題とはならない。 Selecting a smaller capacitance capacitor 211 means generating a higher frequency signal. For this reason, the deterioration of the Q value is usually not a big problem.
これに対し、図5に示すように、逆に静電容量の大きいコンデンサ211ほど、インダクタL1とを接続する配線の長さが長くなるように配置すると(特許文献1の図4)、より静電容量の大きいコンデンサ211を選択するほど、全抵抗値Rも大きくなる。このため、図4に示す構成と比較して、Q値はより低下することになる。 On the other hand, as shown in FIG. 5, when the capacitor 211 having a larger capacitance is arranged so that the length of the wiring connecting the inductor L1 becomes longer (FIG. 4 of Patent Document 1), it is more static. The total resistance value R increases as the capacitor 211 having a larger capacitance is selected. For this reason, compared with the structure shown in FIG. 4, Q value will fall more.
このように、静電容量の異なる複数のコンデンサ211は、より静電容量の大きいコンデンサ211をインダクタL1とより近くなるように、言い換えればインダクタL1間に存在する抵抗の値がより小さくなるように配置することにより、コンデンサ211の選択に伴うQ値の変動はより抑えられて補償されることになる。Q値が補償される結果、広帯域に渡って高性能の発振器はより容易に実現できるようになる。 As described above, the plurality of capacitors 211 having different capacitances are arranged such that the capacitor 211 having a larger capacitance is closer to the inductor L1, in other words, the resistance value existing between the inductors L1 is smaller. By disposing, the variation of the Q value accompanying the selection of the capacitor 211 is further suppressed and compensated. As a result of the Q value being compensated, a high-performance oscillator over a wide band can be realized more easily.
周知のように、コンデンサは自己共振周波数付近で急速に等価的な静電容量が大きくなる。容量が増大すると、(1)式によりQ値が低下する。しかし、図4に示すような構成を採用することにより、そのようなことへの対応もより容易にできるようになる。自己共振周波数の寄与分がモデルからのずれを発生させて設計を難しくさせるが、その程度は緩和されるため、設計はより容易となる。設計上では、改善すべき程度がより緩和されるということの他に、考慮すべき範囲がより狭まる、或いは重要性が低くなる点が生じる、といった効果が得られる。 As is well known, an equivalent capacitance rapidly increases near a self-resonant frequency. As the capacity increases, the Q value decreases according to equation (1). However, by adopting the configuration as shown in FIG. 4, it becomes possible to easily cope with such a situation. The contribution of the self-resonant frequency causes a deviation from the model and makes the design difficult. However, since the degree is relaxed, the design becomes easier. In terms of design, in addition to the fact that the degree to be improved is more relaxed, there is an effect that a range to be considered becomes narrower or a point that becomes less important occurs.
<第2の実施の形態>
図6は、第2の実施の形態による同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図6を参照して、そのコンデンサ回路210の構成について詳細に説明する。
<Second Embodiment>
FIG. 6 is a diagram for explaining the arrangement and modeling of the elements constituting the tuning capacitor circuit 210 according to the second embodiment. The configuration of the capacitor circuit 210 will be described in detail with reference to FIG.
発振器の構成は同調コンデンサ回路210(220)を除き、基本的に上記第1の実施の形態と同じである。その回路210を構成する素子の種類は基本的に同じである。このことから、第1の実施の形態における符号をそのまま用いて、回路210に着目する形で説明する。これは以降の実施の形態でも同様とする。図6では、コンデンサ211は抜粋して示している。 The configuration of the oscillator is basically the same as that of the first embodiment except for the tuning capacitor circuit 210 (220). The types of elements constituting the circuit 210 are basically the same. For this reason, description will be made in the form of paying attention to the circuit 210 by using the reference numerals in the first embodiment as they are. The same applies to the following embodiments. In FIG. 6, the capacitor 211 is extracted and shown.
第2の実施の形態では、図6に示すように複数のコンデンサ211は、中央に位置するコンデンサ211aを通る線を考えた場合に、その線を対称の軸として静電容量が線対称となるように配置している。それにより、インダクタL1から近いほう(或いは遠いほう)からの静電容量の変化が下に凸の形となっている。(ここに、静電容量の変化が凸の形とはインダクタL1から近い方から(或いは遠い方から)対称の軸に向かって静電容量が大から小へと変化することを意味する。) In the second embodiment, as shown in FIG. 6, when considering a line passing through the capacitor 211 a located at the center, the plurality of capacitors 211 are symmetrical with respect to the capacitance with the line as the axis of symmetry. Are arranged as follows. Thereby, the change in electrostatic capacitance from the closer (or farther) from the inductor L1 has a downwardly convex shape. (Here, the convex shape of the capacitance change means that the capacitance changes from large to small toward the axis of symmetry from the side closer to (or farther from) the inductor L1.)
第1の実施の形態では、コンデンサ211の選択は1個のみを対象に行うようになっている。これに対し、第2の実施の形態では、図中、中央に位置するコンデンサ211aは1個のみ選択するが、他のコンデンサ211は2個を1組として選択するようになっている。それにより、例えばそのコンデンサ211aの両隣に位置する2個のコンデンサ211aは2個、同時に選択し(全静電容量は2×Ca、2個のスイッチ212aの抵抗値はRc/2、となり、1個のコンデンサ211bを選択した場合と同じとなる)、それらの外側に位置する2個のコンデンサ211bも2個、同時に選択するようになっている(全静電容量は2×Ca、2個のスイッチ212aの抵抗値はRc/2、となり、1個のコンデンサ211cを選択した場合と同じとなる)。容量選択制御部230は、そのような選択を行うためのスイッチ212のオン/オフ制御を行う。 In the first embodiment, only one capacitor 211 is selected. On the other hand, in the second embodiment, only one capacitor 211a located in the center is selected in the figure, but the other capacitors 211 are selected as one set. Thus, for example, two capacitors 211a located on both sides of the capacitor 211a are selected at the same time (the total capacitance is 2 × Ca, the resistance value of the two switches 212a is Rc / 2, 1 2 capacitors 211b located outside them are selected at the same time (total capacitance is 2 × Ca, 2 capacitors). The resistance value of the switch 212a is Rc / 2, which is the same as when one capacitor 211c is selected). The capacity selection control unit 230 performs on / off control of the switch 212 for performing such selection.
図6に示すような構成を採用すると、上述したようにして、全静電容量が大きくなるほど、より近いコンデンサ211、より遠いコンデンサ211を選択するようになる。そのため、選択するコンデンサ211に伴う配線402分の抵抗値k・Rb(係数kの値)の変動は、第1の実施の形態と比較してより抑えられることになる。その結果、Q値は選択するコンデンサ211(全静電容量)に係わらず、より一定とさせることができる。 When the configuration shown in FIG. 6 is employed, as described above, the closer the capacitor 211 is, the farther the capacitor 211 is selected as the total capacitance increases. For this reason, the variation in the resistance value k · Rb (value of the coefficient k) for the wiring 402 associated with the capacitor 211 to be selected is further suppressed as compared with the first embodiment. As a result, the Q value can be made more constant regardless of the capacitor 211 (total capacitance) to be selected.
<第3の実施の形態>
図7は、第3の実施の形態による同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図7を参照して、そのコンデンサ回路210の構成について詳細に説明する。その図7でもコンデンサ211は抜粋して示している。
<Third Embodiment>
FIG. 7 is a diagram for explaining the arrangement and modeling of the elements constituting the tuning capacitor circuit 210 according to the third embodiment. The configuration of the capacitor circuit 210 will be described in detail with reference to FIG. Also in FIG. 7, the capacitor 211 is extracted.
第3の実施の形態では、図7に示すように複数のコンデンサ211は、配線402を挟むようにして分けて、その配線402の両側に接続させている。そのため、配線402は上記第1、及び第2の実施の形態と比較して、より短くすることができる。配線402の抵抗値として「k・Rb/2」と表記したのは、第1の実施の形態からその抵抗値を半分に減らすことができるからである。従って、配線402の抵抗分がQ値に及ぼす影響はより低減される。 In the third embodiment, as shown in FIG. 7, the plurality of capacitors 211 are divided so as to sandwich the wiring 402 and are connected to both sides of the wiring 402. Therefore, the wiring 402 can be made shorter as compared with the first and second embodiments. The reason why the resistance value of the wiring 402 is expressed as “k · Rb / 2” is that the resistance value can be reduced by half from the first embodiment. Therefore, the influence of the resistance of the wiring 402 on the Q value is further reduced.
第3の実施の形態では、最も静電容量が大きいコンデンサ211dを除く他のコンデンサ211a〜cはそのコンデンサ211dとは別の側に接続している。これは、配線402の長さをより短くできるようにするためである。その別の側に配置したコンデンサ211a〜cは、静電容量が大きいものほど、インダクタL1側となるように配置している。それにより、第1の実施の形態と同様の効果も得られるようにしている。第3の実施の形態における容量選択制御部230は、第1の実施の形態と同様に、一個のコンデンサ211のみを選択するためのスイッチ212のオン/オフ制御を行う。 In the third embodiment, the other capacitors 211a to 211c except for the capacitor 211d having the largest capacitance are connected to the other side of the capacitor 211d. This is to make the length of the wiring 402 shorter. The capacitors 211a to 211c arranged on the other side are arranged such that the larger the capacitance, the closer to the inductor L1 side. Thereby, an effect similar to that of the first embodiment is also obtained. The capacitance selection control unit 230 in the third embodiment performs on / off control of the switch 212 for selecting only one capacitor 211, as in the first embodiment.
<第4の実施の形態>
図8は、第4の実施の形態による同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図8を参照して、そのコンデンサ回路210の構成について詳細に説明する。その図8でもコンデンサ211は抜粋して示している。
<Fourth embodiment>
FIG. 8 is a diagram for explaining the arrangement and modeling of elements constituting the tuning capacitor circuit 210 according to the fourth embodiment. The configuration of the capacitor circuit 210 will be described in detail with reference to FIG. Also in FIG. 8, the capacitor 211 is extracted and shown.
第4の実施の形態では、図8に示すように、配線401として、途中から分岐したものを配置している。それにより、インダクタL1側から分岐するまでの部分401a、分岐した以降の一方の部分401b、及び他方の部分401c、に分けられるものとなっている。それに伴い、配線402は、配線402a、402bの2つとなっている。コンデンサ403の静電容量はCb’となっている。 In the fourth embodiment, as shown in FIG. 8, the wiring 401 is branched from the middle. As a result, the portion 401a is branched from the inductor L1 side, one portion 401b after branching, and the other portion 401c. Accordingly, the wiring 402 becomes two wirings 402a and 402b. The capacitance of the capacitor 403 is Cb ′.
図8に示すような配置を採用すると、第3の実施の形態と同様に、配線402はより短くできることから、その抵抗分がQ値に及ぼす影響はより低減させることができる。また、第3の実施の形態と比較して、半導体チップの平坦性をより良くすることができる。しかし、配線401の抵抗分はより大きくなる。第4の実施の形態における容量選択制御部230は、第3の実施の形態と同じく、一個のコンデンサ211のみを選択するためのスイッチ212のオン/オフ制御を行う。 When the arrangement as shown in FIG. 8 is adopted, the wiring 402 can be made shorter as in the third embodiment, so that the influence of the resistance on the Q value can be further reduced. Further, the flatness of the semiconductor chip can be improved as compared with the third embodiment. However, the resistance of the wiring 401 becomes larger. The capacitance selection control unit 230 in the fourth embodiment performs on / off control of the switch 212 for selecting only one capacitor 211 as in the third embodiment.
<第5の実施の形態>
図9は、第5の実施の形態による同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図9を参照して、そのコンデンサ回路210の構成について詳細に説明する。その図9でもコンデンサ211は抜粋して示している。
<Fifth embodiment>
FIG. 9 is a diagram for explaining the arrangement and modeling of elements constituting the tuning capacitor circuit 210 according to the fifth embodiment. The configuration of the capacitor circuit 210 will be described in detail with reference to FIG. Also in FIG. 9, the capacitor 211 is extracted and shown.
第5の実施の形態では、第3の実施の形態と同様に、図9に示すように複数のコンデンサ211は配線402を挟むようにして分けて配置している。各側では、インダクタL1側からの静電容量の変化が下に凸となるように、静電容量の異なる複数のコンデンサ211を配置している。図9中に表記した「1」「2」「4」「8」の各数値は、(2)式におけるMの値に相当し、全静電容量がM×Caとなるように選択すべきコンデンサ211を数値で表している。このことから、第5の実施の形態における容量選択制御部230は、そのような選択を行うためのスイッチ212のオン/オフ制御を行う。 In the fifth embodiment, similarly to the third embodiment, as shown in FIG. 9, the plurality of capacitors 211 are arranged separately with the wiring 402 interposed therebetween. On each side, a plurality of capacitors 211 having different capacitances are arranged so that the change in capacitance from the inductor L1 side protrudes downward. The numerical values “1”, “2”, “4”, and “8” shown in FIG. 9 correspond to the value of M in equation (2), and should be selected so that the total capacitance is M × Ca. The capacitor 211 is represented by a numerical value. From this, the capacity selection control unit 230 in the fifth embodiment performs on / off control of the switch 212 for performing such selection.
「Dummy」と表記したコンデンサ211a、及びスイッチ212(以降「ダミーユニット」と呼ぶ)は、近傍におけるレイアウトの違いによって製造プロセス上、生じる悪影響を抑えるために設けたものである。そのため、選択の対象からは除外される。その悪影響を抑えるためには、図中、破線で示す箇所にもダミーユニットを設けるのが望ましい。これは、他の実施の形態でも同様である。 Capacitor 211a and switch 212 (hereinafter referred to as “dummy unit”) denoted as “Dummy” are provided in order to suppress an adverse effect on the manufacturing process due to a layout difference in the vicinity. Therefore, it is excluded from selection targets. In order to suppress the adverse effect, it is desirable to provide dummy units at the locations indicated by broken lines in the drawing. The same applies to other embodiments.
図9に示すような配置では、配線402上に示す点を中心とした点対称となるような形で同じ静電容量のコンデンサ211が配置され、同じ静電容量のコンデンサ211が選択される。このため、第2の実施の形態と同様に、選択するコンデンサ211による配線402の抵抗分の変動を抑えることができる。また、その配線402の長さ自体、より短くできるため、その抵抗分の影響もより低減させることができる。 In the arrangement as shown in FIG. 9, capacitors 211 having the same capacitance are arranged so as to be symmetric with respect to a point shown on the wiring 402, and the capacitors 211 having the same capacitance are selected. For this reason, similarly to the second embodiment, it is possible to suppress the fluctuation of the resistance of the wiring 402 caused by the capacitor 211 to be selected. In addition, since the length of the wiring 402 can be made shorter, the influence of the resistance can be further reduced.
なお、本実施の形態では、配線402の両側に静電容量の異なる複数のコンデンサ211を配置しているが、途中で分岐した配線401、或いは402を採用することにより、分岐した以降の部分にそれぞれそのような配置を行うようにしても良い。 In this embodiment, a plurality of capacitors 211 having different electrostatic capacities are arranged on both sides of the wiring 402. However, by adopting the wiring 401 or 402 branched in the middle, a portion after the branching is provided. You may make it perform such arrangement | positioning, respectively.
<第6の実施の形態>
図10は、第6の実施の形態による同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図10を参照して、そのコンデンサ回路210の構成について詳細に説明する。その図10でもコンデンサ211は抜粋して示している。
<Sixth Embodiment>
FIG. 10 is a diagram for explaining the arrangement and modeling of elements constituting the tuning capacitor circuit 210 according to the sixth embodiment. The configuration of the capacitor circuit 210 will be described in detail with reference to FIG. Also in FIG. 10, the capacitor 211 is extracted and shown.
第6の実施の形態では、図10に示すように、静電容量が同じ複数のコンデンサ211を配線402の片側に配置している。その並びの両端には、ダミーユニットを設けている。図10中に表記した「1」「2」「4」「8」の各数値は、第4の実施の形態と同様に(2)式におけるMの値に相当し、その数値、及び近傍の矢印により、全静電容量がM×Caとなるように選択すべきコンデンサ211を示している。このことから、第6の実施の形態における容量選択制御部230は、そのような選択を行うためのスイッチ212のオン/オフ制御を行う。この第6の実施の形態でも配線402の抵抗分の変動が回避、或いは抑えられるため、第2の実施の形態と同様の効果を得ることができる。 In the sixth embodiment, as shown in FIG. 10, a plurality of capacitors 211 having the same capacitance are arranged on one side of the wiring 402. Dummy units are provided at both ends of the line. Each numerical value of “1”, “2”, “4”, and “8” shown in FIG. 10 corresponds to the value of M in the expression (2) as in the fourth embodiment, The arrow indicates the capacitor 211 to be selected so that the total capacitance is M × Ca. Therefore, the capacity selection control unit 230 in the sixth embodiment performs on / off control of the switch 212 for performing such selection. Even in the sixth embodiment, since the fluctuation of the resistance of the wiring 402 can be avoided or suppressed, the same effect as in the second embodiment can be obtained.
図10に示すような配置とした場合、インダクタL1側のコンデンサ211を優先的に選択するようにしても良い。例えば容量選択制御部230にNビットの信号が入力し、ダミーユニット分を除くコンデンサ211を選択するためにLビットの信号を出力する場合(図3)、例えばNビットの入力信号に応じて図11に示すような内容のLビットの信号を出力してコンデンサ211を選択すれば良い。その図11ではL≧Nを想定しており、1〜Lまでのシンボルは対応するビットの桁を表している。それにより、ビット毎にその出力値を0、或いは1で表している。1がスイッチ212をオンさせるHの信号を表している。1ビット目の信号はインダクタL1に最も近い(接続する配線の抵抗値が最小の)コンデンサ211に接続されたスイッチ212に入力され、2ビット目の信号はその隣に位置するコンデンサ211に接続されたスイッチ212に入力される。ビットの桁とコンデンサ211の対応関係はそのようなものとなっている。 When the arrangement shown in FIG. 10 is adopted, the capacitor 211 on the inductor L1 side may be preferentially selected. For example, when an N-bit signal is input to the capacitance selection control unit 230 and an L-bit signal is output to select the capacitor 211 excluding the dummy unit (FIG. 3), for example, according to the N-bit input signal The capacitor 211 may be selected by outputting an L-bit signal having the contents shown in FIG. In FIG. 11, L ≧ N is assumed, and symbols 1 to L represent corresponding bit digits. Thereby, the output value is represented by 0 or 1 for each bit. 1 represents an H signal for turning on the switch 212. The signal of the first bit is input to the switch 212 connected to the capacitor 211 closest to the inductor L1 (the resistance value of the wiring to be connected is minimum), and the signal of the second bit is connected to the capacitor 211 located next to the capacitor 211. Input to the switch 212. The correspondence between the digit of the bit and the capacitor 211 is like that.
このような選択を容量選択制御部230に行わせた場合、選択によって得る全静電容量に対する配線402の抵抗分は最小に抑えることができる。従って、常にQ値が最適となるようにコンデンサ211の選択を行えることとなる。 When the capacitor selection control unit 230 performs such selection, the resistance of the wiring 402 with respect to the total capacitance obtained by the selection can be minimized. Therefore, the capacitor 211 can be selected so that the Q value is always optimum.
なお、第6の実施の形態(及びその変形例)では、静電容量の同じ複数のコンデンサ211を配線402の一方の側のみに配置しているが、第3の実施の形態と同様に、その両側に配置するようにして良い。或いは第4の実施の形態のように、複数のコンデンサ211を分けて、それらを並列に接続するようにしても良い。容量選択制御部230の実現にCPU制御方式を採用する場合には、上述したようなコンデンサ211を選択するためのオン/オフ制御を可能とさせるプログラムを用意して、可搬性の記録媒体、或いは通信ネットワークを介して配布しても良い。 In the sixth embodiment (and its modifications), a plurality of capacitors 211 having the same capacitance are arranged only on one side of the wiring 402, but as in the third embodiment, It may be arranged on both sides. Alternatively, as in the fourth embodiment, a plurality of capacitors 211 may be divided and connected in parallel. In the case of adopting the CPU control method for realizing the capacity selection control unit 230, a program for enabling on / off control for selecting the capacitor 211 as described above is prepared, and a portable recording medium or You may distribute via a communication network.
(付記1)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記共振器型発振器の共振周波数を可変するための静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサ毎の前記インダクタと接続させる配線の長さは、前記静電容量の大きいコンデンサほど短くさせている、
ことを特徴とする共振器型発振器。
(付記2)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記共振器型発振器の共振周波数を可変するための静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記インダクタと接続させる配線に沿った前記複数のコンデンサの配置を、該インダクタ側からの前記静電容量の変化が下に凸となる形とさせている、
ことを特徴とする共振器型発振器。
(付記3)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサは、前記インダクタと接続させる配線を間に挟む形で分けて配置させている、
ことを特徴とする共振器型発振器。
(付記4)
前記配線の少なくとも一方の側に配置された静電容量の異なる複数のコンデンサは、該静電容量の前記インダクタ側からの変化が小さくなる方向とさせている、
ことを特徴とする付記3記載の共振器型発振器。
(付記5)
前記配線の両側に静電容量の異なる複数のコンデンサを配置し、
前記複数のコンデンサは、該インダクタ側からの前記静電容量の変化が下に凸となる形とさせている、
ことを特徴とする付記3記載の共振器型発振器。
(付記6)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、該コンデンサ毎に直列に接続されたスイッチと、
前記インダクタと接続させた、2つ以上に分岐させている配線と、を備え、
前記複数のコンデンサは、前記配線の分岐させた後の部分に分けて配置させている、
ことを特徴とする共振器型発振器。
(付記7)
前記分岐させた後の部分の少なくとも一つに配置された静電容量の異なる複数のコンデンサは、該静電容量の前記インダクタ側からの変化が小さくなる方向とさせている、
ことを特徴とする付記6記載の共振器型発振器。
(付記8)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記インダクタから延びる配線に接続された、前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、
前記共振周波数を可変するために、前記複数のコンデンサのなかで最も前記インダクタ側に位置するコンデンサを基準にした該インダクタ側からの配線の長さの平均が変動するのを抑える形で前記スイッチのオン/オフ制御を行う容量選択手段と、
を具備することを特徴とする共振器型発振器。
(付記9)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記インダクタから延びる配線に接続された、前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、
前記共振周波数を可変するために、前記複数のコンデンサのなかで前記インダクタからの配線の長さが短いコンデンサを優先的に選択する形で前記スイッチのオン/オフ制御を行う容量選択手段と、
を具備することを特徴とする共振器型発振器。
(付記10)
共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサを並列に接続する配線に対し、該複数のコンデンサのなかで一方の端に位置するコンデンサからの前記静電容量の変化が下に凸となる形で該複数のコンデンサを接続させている、
ことを特徴とする同調コンデンサ回路。
(付記11)
共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサは、該複数のコンデンサを並列に接続する配線を間に挟む形で分けて接続させている、
ことを特徴とする同調コンデンサ回路。
(付記12)
共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
複数のコンデンサ、該コンデンサ毎に直列に接続されたスイッチと、
途中で2つ以上に分岐させている配線と、を備え、
前記複数のコンデンサは、前記配線の分岐させた後の部分に分けて配置させている、
ことを特徴とする同調コンデンサ回路。
(Appendix 1)
In a resonator type oscillator composed of an inductor and a capacitor,
A plurality of capacitors having different capacitances for varying the resonance frequency of the resonator-type oscillator, and a switch connected in series for each capacitor;
The length of the wiring to be connected to the inductor for each of the plurality of capacitors is shortened as the capacitor having a larger capacitance is obtained.
A resonator type oscillator characterized by the above.
(Appendix 2)
In a resonator type oscillator composed of an inductor and a capacitor,
A plurality of capacitors having different capacitances for varying the resonance frequency of the resonator-type oscillator, and a switch connected in series for each capacitor;
The arrangement of the plurality of capacitors along the wiring to be connected to the inductor has a shape in which the change in the capacitance from the inductor side is convex downward.
A resonator type oscillator characterized by the above.
(Appendix 3)
In a resonator type oscillator composed of an inductor and a capacitor,
A plurality of capacitors for varying the resonance frequency of the resonator-type oscillator, and a switch connected in series for each capacitor;
The plurality of capacitors are arranged separately with a wiring to be connected to the inductor interposed therebetween,
A resonator type oscillator characterized by the above.
(Appendix 4)
A plurality of capacitors having different capacitances arranged on at least one side of the wiring are set to have a direction in which a change in the capacitance from the inductor side becomes smaller.
4. The resonator type oscillator according to appendix 3, wherein
(Appendix 5)
A plurality of capacitors having different capacitances are arranged on both sides of the wiring,
The plurality of capacitors have a shape in which the change in capacitance from the inductor side is convex downward,
4. The resonator type oscillator according to appendix 3, wherein
(Appendix 6)
In a resonator type oscillator composed of an inductor and a capacitor,
A plurality of capacitors for varying the resonance frequency of the resonator-type oscillator, a switch connected in series for each capacitor;
A wiring branching into two or more connected to the inductor,
The plurality of capacitors are arranged separately in a portion after branching the wiring,
A resonator type oscillator characterized by the above.
(Appendix 7)
A plurality of capacitors having different capacitances arranged in at least one of the parts after the branching are in a direction in which a change in the capacitance from the inductor side is reduced.
The resonator type oscillator according to appendix 6, wherein the resonator is an oscillator.
(Appendix 8)
In a resonator type oscillator composed of an inductor and a capacitor,
A plurality of capacitors connected to a wiring extending from the inductor and configured to vary a resonance frequency of the resonator-type oscillator, and a switch connected in series for each capacitor;
In order to vary the resonance frequency, the switch is controlled in such a manner that the average length of the wiring from the inductor side with respect to the capacitor located closest to the inductor side among the plurality of capacitors is suppressed. Capacity selection means for performing on / off control;
A resonator-type oscillator comprising:
(Appendix 9)
In a resonator type oscillator composed of an inductor and a capacitor,
A plurality of capacitors connected to a wiring extending from the inductor and configured to vary a resonance frequency of the resonator-type oscillator, and a switch connected in series for each capacitor;
Capacitance selection means for performing on / off control of the switch by preferentially selecting a capacitor having a short wiring length from the inductor among the plurality of capacitors in order to vary the resonance frequency;
A resonator-type oscillator comprising:
(Appendix 10)
In a tuning capacitor circuit that can be used to select the frequency of a signal output from a resonator type oscillator,
A plurality of capacitors having different capacitances, and a switch connected in series for each capacitor,
The plurality of capacitors are connected in such a manner that the change in capacitance from the capacitor located at one end of the plurality of capacitors is convex downward with respect to the wiring connecting the plurality of capacitors in parallel. ing,
A tuning capacitor circuit characterized by that.
(Appendix 11)
In a tuning capacitor circuit that can be used to select the frequency of a signal output from a resonator type oscillator,
A plurality of capacitors, and a switch connected in series for each capacitor,
The plurality of capacitors are connected separately in a form sandwiching wires connecting the plurality of capacitors in parallel.
A tuning capacitor circuit characterized by that.
(Appendix 12)
In a tuning capacitor circuit that can be used to select the frequency of a signal output from a resonator type oscillator,
A plurality of capacitors, a switch connected in series for each capacitor;
And wiring that branches into two or more along the way,
The plurality of capacitors are arranged separately in a portion after branching the wiring,
A tuning capacitor circuit characterized by that.
210、220 同調コンデンサ回路
211a〜f、403 コンデンサ
212a〜f スイッチ
230 容量選択制御部
401、401a〜c、402、402a、402b 配線
L1 インダクタ
T1〜4 トランジスタ
V1、V2 バラクタ
210, 220 Tuning capacitor circuit 211a-f, 403 Capacitor 212a-f Switch 230 Capacitance selection controller 401, 401a-c, 402, 402a, 402b Wiring L1 Inductor T1-4 Transistors V1, V2 Varactor
Claims (4)
前記インダクタから延びる配線に接続された、前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、
前記共振周波数を可変するために、前記複数のコンデンサのなかで最も前記インダクタ側に位置するコンデンサを基準にした該インダクタ側からの配線の長さの平均が変動するのを抑える形で前記スイッチのオン/オフ制御を行う容量選択手段と、
を具備することを特徴とする共振器型発振器。 In a resonator type oscillator composed of an inductor and a capacitor,
A plurality of capacitors connected to a wiring extending from the inductor and configured to vary a resonance frequency of the resonator-type oscillator, and a switch connected in series for each capacitor;
In order to vary the resonance frequency, the switch is controlled in such a manner that the average length of the wiring from the inductor side with respect to the capacitor located closest to the inductor side among the plurality of capacitors is suppressed. Capacity selection means for performing on / off control;
A resonator-type oscillator comprising:
前記インダクタから延びる配線に接続された、前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、
前記共振周波数を可変するために、前記複数のコンデンサのなかで前記インダクタからの配線の長さが短いコンデンサを優先的に選択する形で前記スイッチのオン/オフ制御を行う容量選択手段と、
を具備することを特徴とする共振器型発振器。 In a resonator type oscillator composed of an inductor and a capacitor,
A plurality of capacitors connected to a wiring extending from the inductor and configured to vary a resonance frequency of the resonator-type oscillator, and a switch connected in series for each capacitor;
Capacitance selection means for performing on / off control of the switch by preferentially selecting a capacitor having a short wiring length from the inductor among the plurality of capacitors in order to vary the resonance frequency;
A resonator-type oscillator comprising:
静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサを並列に接続する配線に対し、該複数のコンデンサのなかで一方の端に位置するコンデンサからの前記静電容量の変化が下に凸となる形で該複数のコンデンサを接続させている、
ことを特徴とする同調コンデンサ回路。 In a tuning capacitor circuit that can be used to select the frequency of a signal output from a resonator type oscillator,
A plurality of capacitors having different capacitances, and a switch connected in series for each capacitor,
The plurality of capacitors are connected in such a manner that the change in capacitance from the capacitor located at one end of the plurality of capacitors is convex downward with respect to the wiring connecting the plurality of capacitors in parallel. ing,
A tuning capacitor circuit characterized by that.
複数のコンデンサ、該コンデンサ毎に直列に接続されたスイッチと、
途中で2つ以上に分岐させている配線と、を備え、
前記複数のコンデンサは、前記配線の分岐させた後の部分に分けて配置させている、
ことを特徴とする同調コンデンサ回路。 In a tuning capacitor circuit that can be used to select the frequency of a signal output from a resonator type oscillator,
A plurality of capacitors, a switch connected in series for each capacitor;
And wiring that branches into two or more along the way,
The plurality of capacitors are arranged separately in a portion after branching the wiring,
A tuning capacitor circuit characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010229575A JP5126333B2 (en) | 2010-10-12 | 2010-10-12 | Resonator type oscillator and tuning capacitor circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010229575A JP5126333B2 (en) | 2010-10-12 | 2010-10-12 | Resonator type oscillator and tuning capacitor circuit |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006023678A Division JP4676894B2 (en) | 2006-01-31 | 2006-01-31 | Resonator type oscillator and tuning capacitor circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011010368A true JP2011010368A (en) | 2011-01-13 |
JP5126333B2 JP5126333B2 (en) | 2013-01-23 |
Family
ID=43566380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010229575A Expired - Fee Related JP5126333B2 (en) | 2010-10-12 | 2010-10-12 | Resonator type oscillator and tuning capacitor circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5126333B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001320235A (en) * | 2000-05-09 | 2001-11-16 | Matsushita Electric Ind Co Ltd | Voltage controlled oscillator |
-
2010
- 2010-10-12 JP JP2010229575A patent/JP5126333B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001320235A (en) * | 2000-05-09 | 2001-11-16 | Matsushita Electric Ind Co Ltd | Voltage controlled oscillator |
Also Published As
Publication number | Publication date |
---|---|
JP5126333B2 (en) | 2013-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6703990B2 (en) | Voltage controlled oscillator including MuGFET | |
JP5613581B2 (en) | Oscillator and semiconductor integrated circuit device | |
JP5229218B2 (en) | Switching capacitor generation circuit, voltage controlled oscillator, and LC bandpass filter | |
US10516404B2 (en) | Voltage controlled oscillator using variable capacitor and phase locked loop using the same | |
US20020014925A1 (en) | LC resonance circuit and voltage-controlled oscillation circuit | |
US8665030B2 (en) | Voltage-controlled oscillator | |
US20120092081A1 (en) | Tunable resonant circuit in an integrated circuit | |
JP2009284329A (en) | Semiconductor integrated circuit device | |
JP2011049975A (en) | Voltage controlled oscillator | |
US20130169368A1 (en) | Method and Apparatus of a Resonant Oscillator Separately Driving Two Independent Functions | |
WO2017075597A1 (en) | Trifilar voltage controlled oscillator | |
JP6439321B2 (en) | Integrated circuit and IC chip having such an integrated circuit | |
JP2001196853A (en) | Integrated voltage controlled oscillator to be band- switched | |
US7362192B1 (en) | Low noise voltage-controlled oscillator | |
JP4676894B2 (en) | Resonator type oscillator and tuning capacitor circuit | |
US20150188490A1 (en) | Variable capacitor structure | |
JP4669130B2 (en) | Oscillator | |
CN110350870B (en) | Class-F2 voltage-controlled oscillator | |
JP5126333B2 (en) | Resonator type oscillator and tuning capacitor circuit | |
JP5899565B2 (en) | Capacitor with switch and circuit including capacitor with switch | |
JP2004229102A (en) | Voltage-controlled oscillator | |
US9165925B2 (en) | Structures and methods for ring oscillator fabrication | |
EP2849338A1 (en) | Circuitry useful for clock generation and distribution | |
TWI629800B (en) | Variable capacitor used in integrated circuit of differential structure | |
JP5114793B2 (en) | Variable inductor and voltage controlled oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |