JP5229218B2 - スイッチング容量生成回路、電圧制御発振器、及びlcバンドパスフィルター - Google Patents
スイッチング容量生成回路、電圧制御発振器、及びlcバンドパスフィルター Download PDFInfo
- Publication number
- JP5229218B2 JP5229218B2 JP2009505054A JP2009505054A JP5229218B2 JP 5229218 B2 JP5229218 B2 JP 5229218B2 JP 2009505054 A JP2009505054 A JP 2009505054A JP 2009505054 A JP2009505054 A JP 2009505054A JP 5229218 B2 JP5229218 B2 JP 5229218B2
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- mos transistor
- generation circuit
- switching
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Analogue/Digital Conversion (AREA)
Description
第一に、スイッチ素子SWが導通状態のとき、そのスイッチ素子SWのオン抵抗を小さくすることが望ましい。オン抵抗を小さくすると、発振部2の出力端子OUT1,OUT2に接続される容量を効率よく作用させて、クオリティファクタ(Quality Factor)を向上させることができる。そのためには、スイッチ素子SWを構成するNチャネルMOSトランジスタのゲート幅を広くし、かつゲート長を短くする必要がある。
本発明の第1の態様において、スイッチング容量生成回路が提供される。第一及び第二出力端子を有するスイッチング容量生成回路は、前記第一出力端子に接続された第一容量と、前記第二出力端子に接続された第二容量と、ソース端子が前記第一容量に接続され、ドレイン端子が前記第二容量に接続され、ゲート端子に供給される制御信号に応じて導通状態あるいは不導通状態となる第一NチャネルMOSトランジスタと、前記第一NチャネルMOSトランジスタが導通状態のときに前記第一NチャネルMOSトランジスタの前記ソース端子及びドレイン端子を低電位電源電圧に接続し、前記第一NチャネルMOSトランジスタが不導通状態のときに前記第一NチャネルMOSトランジスタの前記ソース端子及びドレイン端子を前記低電位電源電圧と切り離すバイアス回路と、前記第一NチャネルMOSトランジスタの前記ソース端子と高電位電源電圧との間に接続された第一PチャネルMOSトランジスタと、前記第一NチャネルMOSトランジスタの前記ドレイン端子と前記高電位電源電圧との間に接続された第二PチャネルMOSトランジスタとを備え、前記第一及び第二PチャネルMOSトランジスタは、前記第一NチャネルMOSトランジスタが不導通状態のときに高抵抗状態で導通し、前記第一NチャネルMOSトランジスタが導通状態のときに不導通状態となる。
図1は、本発明の第一の実施の形態のVCOを示す。前記従来例と同一構成部分は同一符号を付して説明する。
図2に示すように、スイッチング容量生成回路12aはPチャネルMOSトランジスタT1,T2のソースが高電位電源VDDに接続される。前記トランジスタT1のドレインは、抵抗R1を介してNチャネルMOSトランジスタT3のドレインに接続され、そのトランジスタT3のソースは電源Vssに接続されている。また、前記トランジスタT2のドレインは、抵抗R2を介してNチャネルMOSトランジスタT4のドレインに接続され、そのトランジスタT4のソースは電源Vssに接続されている。
抵抗R1,R2は、寄生容量の発生を抑制するべく、例えば最小値の配線幅に設定されたポリシリコンで形成されている。抵抗R1,R2の抵抗値はトランジスタT1,T2のオン抵抗値より十分に高い抵抗値に設定されている。
まず、スイッチング容量生成回路12aの動作について説明すると、制御信号Vcnt1がHレベルに立ち上がると、トランジスタT3,T4,T5がオンされ、トランジスタT1,T2がオフされる。
(1)制御信号Vcnt1〜Vcnt3により、各スイッチング容量生成回路12a〜12cを活性化するか否かを選択して、発振部2の出力端子OUT1,OUT2に作用する容量値を変更することにより、発振部2の出力信号周波数を調整することができる。
(2)各スイッチング容量生成回路12a〜12cのスイッチ素子であるトランジスタT5をオンさせて、容量C1a,C1b,C2a,C2b,C4a,C4bを発振部2の出力端子OUT1,OUT2に作用させるとき、トランジスタT5のオン抵抗値を等価的に1/2に低減することができる。従って、スイッチ素子(T5)のオン抵抗値を実質的に下げることができるので、発振部2の出力端子OUT1,OUT2に接続される容量を効率よく作用させて、クオリティファクタを向上させることができる。
(3)各スイッチング容量生成回路12a〜12cのスイッチ素子であるトランジスタT5がオフされるとき、トランジスタT5のソース端子及びドレイン端子と基板との間の接合容量、即ち寄生容量が深い逆バイアス状態で形成される。従って、オフ状態にあるときのトランジスタT5の寄生容量を小さくして、トランジスタT5の導通状態と不導通状態とで、出力端子に作用する容量値の変化を大きくすることができる。
(4)発振部2の出力端子OUT1,OUT2に一対の容量を作用させるか否かを一つのトランジスタT5で選択することができる。更に、各スイッチング容量生成回路12a〜12cのトランジスタT1〜T4は最小のサイズに設定することができるので、キャパシタアレイ11の回路面積を縮小することができる。
図5〜図11は、第二の実施の形態のスイッチング容量生成回路21を示す。この第二の実施の形態のスイッチング容量生成回路21では、前記第一の実施の形態の各スイッチング容量生成回路12a〜12cのトランジスタT1,T2のオン抵抗を高くするためにトランジスタT1,T2が前記制御信号Vcnt1〜Vcnt3とは異なる信号で制御される。
前記遅延時間設定部18は、直列に接続された複数段のバッファ回路19とセレクタ20とで構成され、前記出力信号S2がバッファ回路19の初段に供給され、各バッファ回路19の出力信号がセレクタ20に供給される。
このような構成により、制御信号Vcnt1がHレベルからLレベルに立ち下がると、出力信号S2がLレベルからHレベルに立ち上がる。そして、セレクタ回路20で選択されたバッファ回路19の出力信号がフリップフロップ回路17のクリア端子CLRに入力されると、出力信号S2がLレベルに立ち下がる。従って、遅延時間設定部18で選択された遅延時間で出力信号S2の遷移期間Twが設定される。
上記のような制御電圧選択回路13は、キャパシタアレイを構成する複数のスイッチング容量生成回路21の各々に設けられる。
このような動作により、制御信号Vcnt1の立下りによりトランジスタT3〜T5はオフされ、トランジスタT1,T2のゲートには遷移期間Twで電源Vssレベルが供給される。従って、トランジスタT1,T2のオン抵抗は小さく、トランジスタT5のソース端子又はドレイン端子であるノードVaは、電源Vssレベルから電源VDDレベルに速やかに引き上げられる。
第二の実施の形態のスイッチング容量生成回路21は、第一の実施の形態で得られた(1)〜(4)の利点に加えて、更に以下の利点を有する。
(5)スイッチング容量生成回路21のトランジスタT1,T2がオンされ、トランジスタT3〜T5がオフされるとき、バイアス電圧V1によりトランジスタT1,T2は高抵抗状態でオンされている。従って、第一の実施の形態のスイッチング容量生成回路12a〜12cで必要とした抵抗R1,R2を省略して、回路面積を縮小することができる。
(6)制御信号Vcnt1がHレベルからLレベルに立ち下がり、トランジスタT1,T2がオンされるとともにトランジスタT3〜T5がオフされるとき、制御電圧Vcoが遷移期間Twで電源Vssレベルに維持される。従って、ノードVaを電源VDDレベルに速やかに引き上げて、トランジスタT5をオフさせることができる。この結果、発振部2の出力端子OUT1,OUT2に作用させる容量を速やかに切り替えることができるので、発振部2の出力信号周波数の切り替えを高速化することができる。
図12は第三の実施の形態を示す。この第三の実施の形態は、LCバンドパスフィルターに前記第一の実施の形態のキャパシタアレイ11を接続して、キャパシタアレイ11によりLC共振周波数の中心周波数を調整するようにしたものである。
・図2に示すトランジスタT3,T4のいずれか一方を省略し、トランジスタT5のソース端子及びドレイン端子を1つのNチャネルMOSトランジスタを用いて低電位電源電圧にバイアスしてもよい。
・図2に示すトランジスタT1,T2のいずれか一方を省略し、トランジスタT5のソース端子及びドレイン端子を1つのPチャネルMOSトランジスタを用いて高電位電源電圧にバイアスしてもよい。この場合、図2に示す抵抗R1,R2も1つのみでよい。
・図12に示す各スイッチング容量生成回路12a,12b,12cを図5に示すスイッチング容量生成回路21,21,21に置き換えてもよい。
Claims (7)
- 第一及び第二出力端子を有するスイッチング容量生成回路であって、
前記第一出力端子に接続された第一容量と、
前記第二出力端子に接続された第二容量と、
ソース端子が前記第一容量に接続され、ドレイン端子が前記第二容量に接続され、ゲート端子に供給される制御信号に応じて導通状態あるいは不導通状態となる第一NチャネルMOSトランジスタと、
前記第一NチャネルMOSトランジスタが導通状態のときに前記第一NチャネルMOSトランジスタの前記ソース端子及びドレイン端子を低電位電源電圧に接続し、前記第一NチャネルMOSトランジスタが不導通状態のときに前記第一NチャネルMOSトランジスタの前記ソース端子及びドレイン端子を前記低電位電源電圧と切り離すバイアス回路と、
前記第一NチャネルMOSトランジスタの前記ソース端子と高電位電源電圧との間に接続された第一PチャネルMOSトランジスタと、
前記第一NチャネルMOSトランジスタの前記ドレイン端子と前記高電位電源電圧との間に接続された第二PチャネルMOSトランジスタとを備え、
前記第一及び第二PチャネルMOSトランジスタは、前記第一NチャネルMOSトランジスタが不導通状態のときに高抵抗状態で導通し、前記第一NチャネルMOSトランジスタが導通状態のときに不導通状態となることを特徴とするスイッチング容量生成回路。 - 前記第一NチャネルMOSトランジスタが不導通状態のときに、前記第一及び第二PチャネルMOSトランジスタが高抵抗状態で導通するように前記第一及び第二PチャネルMOSトランジスタのゲート端子にバイアス電圧を供給し、前記第一NチャネルMOSトランジスタが導通状態のときに、前記第一及び第二PチャネルMOSトランジスタのゲート端子に前記高電位電源電圧を供給する制御電圧選択回路を更に備えることを特徴とする請求項1に記載のスイッチング容量生成回路。
- 前記制御電圧選択回路は、
前記第一NチャネルMOSトランジスタが不導通状態となった時から所定期間、前記第一及び第二PチャネルMOSトランジスタのゲート端子に前記低電位電源電圧を供給し、その後前記バイアス電圧を供給することを特徴とする請求項2に記載のスイッチング容量生成回路。 - 前記バイアス回路は、
前記第一NチャネルMOSトランジスタの前記ソース端子と前記低電位電源電圧との間に接続された第二NチャネルMOSトランジスタと、
前記第一NチャネルMOSトランジスタの前記ドレイン端子と前記低電位電源電圧との間に接続された第三NチャネルMOSトランジスタとを含み、
前記第二及び第三NチャネルMOSトランジスタは、前記第一NチャネルMOSトランジスタが導通状態のときに導通状態となり、前記第一NチャネルMOSトランジスタが不導通状態のときに不導通状態となることを特徴とする請求項1乃至請求項3のいずれか1項に記載のスイッチング容量生成回路。 - 前記制御電圧選択回路に前記バイアス電圧を供給するバイアス電圧発生回路を更に備え、
前記バイアス電圧発生回路は、
前記第一及び第二PチャネルMOSトランジスタとカレントミラー動作する第三PチャネルMOSトランジスタと、
該第三PチャネルMOSトランジスタに接続された電流源であって、前記第三PチャネルMOSトランジスタと前記電流源との間の接続点から前記バイアス電圧が出力される、電流源と、
を含むことを特徴とする請求項2に記載のスイッチング容量生成回路。 - 電圧制御発振器であって、
LC発振回路と、
前記LC発振回路に接続された複数のスイッチング容量生成回路であって、各スイッチング容量生成回路が請求項1に記載のスイッチング容量生成回路で構成される、複数のスイッチング容量生成回路と、
を備えたことを特徴とする電圧制御発振器。 - LCバンドパスフィルターであって、
LC共振回路と、
前記LC共振回路に接続された複数のスイッチング容量生成回路であって、各スイッチング容量生成回路が請求項1に記載のスイッチング容量生成回路で構成される、複数のスイッチング容量生成回路と、
を備えたことを特徴とするLCバンドパスフィルター。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/055773 WO2008114455A1 (ja) | 2007-03-21 | 2007-03-21 | スイッチング容量生成回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008114455A1 JPWO2008114455A1 (ja) | 2010-07-01 |
JP5229218B2 true JP5229218B2 (ja) | 2013-07-03 |
Family
ID=39765576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009505054A Active JP5229218B2 (ja) | 2007-03-21 | 2007-03-21 | スイッチング容量生成回路、電圧制御発振器、及びlcバンドパスフィルター |
Country Status (3)
Country | Link |
---|---|
US (2) | US8076986B2 (ja) |
JP (1) | JP5229218B2 (ja) |
WO (1) | WO2008114455A1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7994846B2 (en) * | 2009-05-14 | 2011-08-09 | International Business Machines Corporation | Method and mechanism to reduce current variation in a current reference branch circuit |
US9143172B2 (en) | 2009-06-03 | 2015-09-22 | Qualcomm Incorporated | Tunable matching circuits for power amplifiers |
US8963611B2 (en) | 2009-06-19 | 2015-02-24 | Qualcomm Incorporated | Power and impedance measurement circuits for a wireless communication device |
US9559639B2 (en) | 2009-08-19 | 2017-01-31 | Qualcomm Incorporated | Protection circuit for power amplifier |
US8072272B2 (en) | 2009-08-19 | 2011-12-06 | Qualcomm, Incorporated | Digital tunable inter-stage matching circuit |
US8269566B2 (en) * | 2010-10-15 | 2012-09-18 | Xilinx, Inc. | Tunable resonant circuit in an integrated circuit |
JP6158732B2 (ja) * | 2014-03-07 | 2017-07-05 | ソニーセミコンダクタソリューションズ株式会社 | 回路、電圧制御発振器および発振周波数制御システム |
US9495285B2 (en) | 2014-09-16 | 2016-11-15 | Integrated Device Technology, Inc. | Initiating operation of a timing device using a read only memory (ROM) or a one time programmable non volatile memory (OTP NVM) |
US9553570B1 (en) * | 2014-12-10 | 2017-01-24 | Integrated Device Technology, Inc. | Crystal-less jitter attenuator |
US9954516B1 (en) | 2015-08-19 | 2018-04-24 | Integrated Device Technology, Inc. | Timing device having multi-purpose pin with proactive function |
US9356557B1 (en) * | 2015-08-26 | 2016-05-31 | Nxp B.V. | Capacitor arrangement for oscillator |
US9590637B1 (en) | 2015-08-28 | 2017-03-07 | Integrated Device Technology, Inc. | High-speed programmable frequency divider with 50% output duty cycle |
US9847869B1 (en) | 2015-10-23 | 2017-12-19 | Integrated Device Technology, Inc. | Frequency synthesizer with microcode control |
JP6691287B2 (ja) * | 2015-11-18 | 2020-04-28 | 株式会社ソシオネクスト | 電圧制御発振回路及びpll回路 |
US9614508B1 (en) | 2015-12-03 | 2017-04-04 | Integrated Device Technology, Inc. | System and method for deskewing output clock signals |
US10075284B1 (en) | 2016-01-21 | 2018-09-11 | Integrated Device Technology, Inc. | Pulse width modulation (PWM) to align clocks across multiple separated cards within a communication system |
US9852039B1 (en) | 2016-02-03 | 2017-12-26 | Integrated Device Technology, Inc | Phase locked loop (PLL) timing device evaluation system and method for evaluating PLL timing devices |
US9859901B1 (en) | 2016-03-08 | 2018-01-02 | Integrated Device Technology, Inc. | Buffer with programmable input/output phase relationship |
US9553602B1 (en) | 2016-03-21 | 2017-01-24 | Integrated Device Technology, Inc. | Methods and systems for analog-to-digital conversion (ADC) using an ultra small capacitor array with full range and sub-range modes |
US9692394B1 (en) | 2016-03-25 | 2017-06-27 | Integrated Device Technology, Inc. | Programmable low power high-speed current steering logic (LPHCSL) driver and method of use |
US9698787B1 (en) | 2016-03-28 | 2017-07-04 | Integrated Device Technology, Inc. | Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use |
US9954541B1 (en) | 2016-03-29 | 2018-04-24 | Integrated Device Technology, Inc. | Bulk acoustic wave resonator based fractional frequency synthesizer and method of use |
US9581973B1 (en) | 2016-03-29 | 2017-02-28 | Integrated Device Technology, Inc. | Dual mode clock using a common resonator and associated method of use |
TWI730091B (zh) * | 2016-05-13 | 2021-06-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
US9654121B1 (en) | 2016-06-01 | 2017-05-16 | Integrated Device Technology, Inc. | Calibration method and apparatus for phase locked loop circuit |
WO2018102299A1 (en) * | 2016-12-01 | 2018-06-07 | Efficient Power Conversion Corporation | Bootstrap capacitor over-voltage management circuit for gan transistor based power converters |
JP6768615B2 (ja) | 2017-09-15 | 2020-10-14 | 株式会社東芝 | 半導体装置、及び電圧制御発振器 |
US10608650B2 (en) * | 2018-06-07 | 2020-03-31 | Texas Instruments Incorporated | Voltage-controlled oscillators with ramped voltages |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63103505A (ja) * | 1986-10-21 | 1988-05-09 | Nec Corp | チユ−ニング回路 |
JPH08195667A (ja) * | 1995-01-13 | 1996-07-30 | Sony Corp | 信号切換え装置及び複合信号切換え装置 |
JPH08204528A (ja) * | 1995-01-23 | 1996-08-09 | Sony Corp | スイツチ回路及び複合スイツチ回路 |
JP2004140471A (ja) * | 2002-10-15 | 2004-05-13 | Nec Electronics Corp | 電圧制御発振器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3488612B2 (ja) | 1997-12-11 | 2004-01-19 | 株式会社東芝 | センス増幅回路 |
US6734713B1 (en) * | 2001-03-30 | 2004-05-11 | Skyworks Solutions, Inc. | System for improving the parasitic resistance and capacitance effect of a transistor-based switch |
US20040246039A1 (en) * | 2003-06-03 | 2004-12-09 | Chi-Ming Hsiao | Switched capacitor circuit capable of minimizing clock feedthrough effect in a voltage controlled oscillator circuit |
US7764127B2 (en) * | 2006-11-30 | 2010-07-27 | Qualcomm, Incorporated | High resolution digitally controlled oscillator |
-
2007
- 2007-03-21 WO PCT/JP2007/055773 patent/WO2008114455A1/ja active Application Filing
- 2007-03-21 JP JP2009505054A patent/JP5229218B2/ja active Active
-
2009
- 2009-09-17 US US12/562,118 patent/US8076986B2/en active Active
- 2009-09-17 US US12/562,107 patent/US20100013567A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63103505A (ja) * | 1986-10-21 | 1988-05-09 | Nec Corp | チユ−ニング回路 |
JPH08195667A (ja) * | 1995-01-13 | 1996-07-30 | Sony Corp | 信号切換え装置及び複合信号切換え装置 |
JPH08204528A (ja) * | 1995-01-23 | 1996-08-09 | Sony Corp | スイツチ回路及び複合スイツチ回路 |
JP2004140471A (ja) * | 2002-10-15 | 2004-05-13 | Nec Electronics Corp | 電圧制御発振器 |
Also Published As
Publication number | Publication date |
---|---|
US20100013567A1 (en) | 2010-01-21 |
US8076986B2 (en) | 2011-12-13 |
US20100007427A1 (en) | 2010-01-14 |
WO2008114455A1 (ja) | 2008-09-25 |
JPWO2008114455A1 (ja) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5229218B2 (ja) | スイッチング容量生成回路、電圧制御発振器、及びlcバンドパスフィルター | |
US6621362B2 (en) | Varactor based differential VCO band switching | |
US7852164B2 (en) | Piezoelectric oscillator | |
JP2002043842A (ja) | Lc共振回路及び電圧制御型発振回路 | |
US7268635B2 (en) | Circuits for voltage-controlled ring oscillators and method of generating a periodic signal | |
JP2004147310A (ja) | 電圧制御発振器、無線通信機器、電圧制御発振方法 | |
JP2004140471A (ja) | 電圧制御発振器 | |
JP2008252774A (ja) | 電圧制御発振器、及び電圧制御発振方法 | |
JP2003249844A (ja) | 可変遅延器,電圧制御発振器,pll回路 | |
JP2019511168A (ja) | 可変周波数rc発振器 | |
JP4401523B2 (ja) | 水晶発振器 | |
US6509803B2 (en) | Voltage-controlled oscillator having short synchronous pull-in time | |
JP4973579B2 (ja) | Cr発振回路 | |
JP5549714B2 (ja) | 発振用回路 | |
JP2006033238A (ja) | 電圧制御型発振器 | |
US7498859B2 (en) | Driving device using CMOS inverter | |
JPH07202646A (ja) | 電圧制御発振回路 | |
US7038549B2 (en) | Oscillator circuit with switchable feedback | |
Suman et al. | An improved performance ring VCO: Analysis and design | |
JP2009124530A (ja) | 圧電発振器 | |
JP2006238084A (ja) | 発振回路及びフェーズロックトループ回路 | |
JP2004104648A (ja) | 電圧制御発振器 | |
JP2009021912A (ja) | Cr発振回路 | |
JP4356759B2 (ja) | 弾性表面波発振器及びその周波数可変方法 | |
JP2002111490A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130304 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5229218 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |