JP2011010245A - 高周波電力増幅器 - Google Patents

Abstract

【課題】低アイドル電流であっても利得の線形性が良い高周波電力増幅器を提供する。
【解決手段】本高周波電力増幅器は、ベースｂ１に入力される高周波信号を増幅してコレクタｃ１から出力する高周波信号増幅用ＨＢＴ１０３と、一端が高周波信号増幅用ＨＢＴ１０３のエミッタｅ１に接続され、他端が接地されたインダクタ１０４と、高周波信号増幅用ＨＢＴ１０３のベースｂ１へバイアス電流を供給する直流電流供給用ＨＢＴ１１１と、一端が直流電流供給用ＨＢＴ１１１のエミッタｅ１に接続され、他端が高周波信号増幅用ＨＢＴ１０３のベースｂ１に接続されたバイアス回路分離用インダクタ１０８と、直流電流供給用ＨＢＴ１１１のベースｂ２に基準電圧を印加する基準電圧回路１２０と、一端が直流電流供給用ＨＢＴ１１１のエミッタｂ２に接続され、他端が高周波信号増幅用ＨＢＴ１０３のエミッタｅ１に接続されたバイアス回路分離用キャパシタ１０９とを備える。
【選択図】図１

Description

本発明は高周波電力増幅器に関し、より特定的には携帯電話を始めとする移動体通信機器に用いられる高周波電力増幅器に関する。

携帯電話に用いられる送信用電力増幅器は、半導体チップ、多層基板、チップ部品などを用いたモジュール構成が主流でありＰＡ（Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）モジュールと呼ばれる。携帯電話においてはマルチバンド化が進んでおり、端末に搭載されるＰＡモジュールの数が増加しているのに関わらず、ベースバンド部の面積増大によってＲＦ部の小型化が進み、これに伴ってＰＡモジュールについてもさらなる小型化が求められている。ＰＡモジュールを集積化、小型化するための回路技術の開発においては、小型化に伴う回路素子同士の近接によるカップリングや寄生容量、配線や各導体層の微細化によるインダクタンスや抵抗の増大などによる影響を考慮した回路設計が求められる。

高周波増幅器の集積化、小型化に関する回路技術としては、例えば、特許文献１では電力増幅回路において、増幅用トランジスタとバイアス回路との間に接地容量を設けることにより、増幅用トランジスタとバイアス回路を分離するために設けられているインダクタもしくは抵抗を小さくし、電力増幅回路を小型化することができる技術が記載されている。特許文献２では２段構成のマイクロ波帯アンプにおいて、前段アンプと後段アンプが位相の回転や利得の変化を互いに打ち消しあうようにバイアス設計することにより、位相や利得の変化を補償するための回路素子を削減し、アンプを小型化することができる回路技術が記載されている。

特開２００５−１７５６６８号公報 特開平１０−１３５７５０号公報

ところで、携帯電話などのモバイル機器は、より小型で軽量かつ長時間通話可能であることが望まれている。このような携帯電話を実現するためには、特に消費電力の大きい高周波電力増幅器の低消費電力化、すなわち高効率化が求められる。特に第３世代通信方式で用いられるＷ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式においては通信時に常時増幅器が動作するため、増幅器が時間分割で動作するＴＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式に比べ、アイドル電流が消費電力に与える影響は大きい。

高周波電力増幅器では、アイドル電流は低出力および中出力時の消費電力に大きく影響する。アイドル電流を減らすと、増幅用トランジスタの動作はＡ級動作からＢ級動作に近づく。これにより、増幅器は入力信号が増大するにつれて電力増幅器の利得が増大するような入出力特性となり、利得の線形性が悪化する。

このような課題を解決する方法として、バイアス回路から増幅用トランジスタへバイアス電流を供給するためのバイアス線に挿入された抵抗の抵抗値を大きくすることで、増幅用トランジスタのベース電位を低下させることが考えられる。しかしながら、この場合には高出力時に抵抗の電圧降下が大きくなり、増幅用トランジスタへのバイアス電流の供給が不足するため、増幅器の出力が低下し、十分な出力電力が得られない。

また、新たに増幅器の利得の変化を補償するための回路を設けようとすると、それは増幅器の半導体チップ面積やモジュールのサイズを増大させる。

上記課題を鑑みて、本発明は、低アイドル電流であっても利得の線形性が良い高周波電力増幅器を提供することを目的とする。

上記課題を解決するために、本発明に係る高周波電力増幅器は、ベースに入力される高周波信号を増幅してコレクタから出力する増幅トランジスタと、一端が前記増幅トランジスタのエミッタに接続され、他端が接地された第１インダクタと、前記増幅トランジスタのベースへバイアス電流を供給するバイアス供給トランジスタと、一端が前記バイアス供給トランジスタのエミッタに接続され、他端が前記増幅トランジスタのベースに接続された第２インダクタと、前記バイアス供給トランジスタのベースに基準電圧を印加する基準電圧回路と、一端が前記バイアス供給トランジスタのエミッタに接続され、他端が前記増幅トランジスタのエミッタに接続されたキャパシタとを備える。

この構成により、増幅トランジスタに入力される高周波信号により増幅トランジスタのエミッタ電位が振動する。この増幅トランジスタのエミッタ電位の振動は、キャパシタを介してバイアス供給トランジスタのエミッタへと伝わる。バイアス供給トランジスタのエミッタ電位が下がるときには、バイアス供給トランジスタのベース−エミッタ間電圧（以下、Ｖｂｅと記載）は高くなろうとするが、インピーダンスが低いためＶｂｅは変化しない。よって、バイアス供給トランジスタのベース電位が低下する。つまり、バイアス供給トランジスタのベースの平均電位は低下する。これにより、増幅トランジスタに供給されるバイアス電流が低下するので、低アイドル電流であっても利得の線形性が良い高周波電力増幅器を実現することができる。

また、前記高周波電力増幅器は、グランド層を有する多層基板に実装され、前記多層基板は、少なくとも１つの層を貫通し、前記グランド層と前記増幅トランジスタのエミッタとを電気的に接続するコンタクトを有し、前記第１インダクタは、前記増幅トランジスタのエミッタから前記コンタクトを介した前記グランド層までの寄生インダクタンスであってもよい。

この構成により、小さいチップサイズで実現できる。
また、前記高周波電力増幅器は、半導体基板に形成され、前記半導体基板は、表面上に形成された前記増幅トランジスタのエミッタ用のエミッタ電極と、裏面上に形成されたグランド電極と、当該半導体基板を貫通し、前記エミッタ電極と前記グランド電極とを電気的に接続するコンタクトとを有し、前記第１インダクタは、前記エミッタ電極から前記コンタクトを介した前記グランド電極までの寄生インダクタンスであってもよい。

また、本発明に係る高周波電力増幅器は、ベースに入力される高周波信号を増幅してコレクタから出力する増幅トランジスタと、一端が前記増幅トランジスタのエミッタに接続され、他端が接地されたインダクタと、前記増幅トランジスタのベースへバイアス電流を供給するバイアス供給トランジスタと、一端が前記バイアス供給トランジスタのエミッタに接続され、他端が前記増幅トランジスタのベースに接続された抵抗と、前記バイアス供給トランジスタのベースに基準電圧を印加する基準電圧回路と、一端が前記バイアス供給トランジスタのエミッタに接続され、他端が前記増幅トランジスタのエミッタに接続されたキャパシタとを備える。

また、前記高周波電力増幅器は、グランド層を有する多層基板に実装され、前記多層基板は、少なくとも１つの層を貫通し、前記グランド層と前記増幅トランジスタのエミッタとを電気的に接続するコンタクトを有し、前記第１インダクタは、前記増幅トランジスタのエミッタから前記コンタクトを介した前記グランド層までの寄生インダクタンスであってもよい。

また、前記高周波電力増幅器は、半導体基板に形成され、前記半導体基板は、表面上に形成された前記増幅トランジスタのエミッタ用のエミッタ電極と、裏面上に形成されたグランド電極と、当該半導体基板を貫通し、前記エミッタ電極と前記グランド電極とを電気的に接続するコンタクトとを有し、前記第１インダクタは、前記エミッタ電極から前記コンタクトを介した前記グランド電極までの寄生インダクタンスであってもよい。

また、本発明に係る高周波電力増幅器は、ベースに入力される高周波信号を増幅してコレクタから出力する第１増幅トランジスタ及び第２増幅トランジスタを有し、前記第１増幅トランジスタの出力を前記第２増幅トランジスタの入力とする高周波電力増幅器であって、一端が前記第２増幅トランジスタのエミッタに接続され、他端が接地された第１インダクタと、前記第１増幅トランジスタのベースへバイアス電流を供給するバイアス電流供給トランジスタと、一端が前記バイアス供給トランジスタのエミッタに接続され、他端が前記第１増幅トランジスタのベースに接続された第２インダクタと、前記バイアス供給トランジスタのベースに基準電圧を印加する基準電圧回路と、一端が前記バイアス供給トランジスタのエミッタに接続され、他端が前記第２増幅トランジスタのエミッタに接続されたキャパシタとを備える。

この構成により、多段に接続された複数の増幅トランジスタを有する高周波電力増幅器においても、第１増幅トランジスタに供給されるバイアス電流が低下するので、低アイドル電流であっても利得の線形性が良い高周波電力増幅器を実現することができる。また、第２増幅トランジスタのエミッタの電位は、第１増幅トランジスタのエミッタの電位よりもより大きく振動する。よって、高周波電力増幅器の高出力時において、電力利得の増加を効果的に抑制できる。

また、前記高周波電力増幅器は、グランド層を有する多層基板に実装され、前記多層基板は、少なくとも１つの層を貫通し、前記グランド層と前記第２増幅トランジスタのエミッタとを電気的に接続するコンタクトを有し、前記第１インダクタは、前記第１増幅トランジスタのエミッタから前記コンタクトを介した前記グランド層までの寄生インダクタンスであってもよい。

また、前記高周波電力増幅器は、半導体基板に形成され、前記半導体基板は、表面上に形成された前記第２増幅トランジスタのエミッタ用のエミッタ電極と、裏面上に形成されたグランド電極と、当該半導体基板を貫通し、前記エミッタ電極と前記グランド電極とを電気的に接続するコンタクトとを有し、前記第１インダクタは、前記エミッタ電極から前記コンタクトを介した前記グランド電極までの寄生インダクタンスであってもよい。

また、本発明に係る高周波電力増幅器は、ベースに入力される高周波信号を増幅してコレクタから出力する第１増幅トランジスタ及び第２増幅トランジスタを有し、前記第１増幅トランジスタの出力を前記第２増幅トランジスタの入力とする高周波電力増幅器であって、一端が前記第２増幅トランジスタのエミッタに接続され、他端が接地された第１インダクタと、前記第１増幅トランジスタのベースへバイアス電流を供給するバイアス電流供給トランジスタと、一端が前記バイアス供給トランジスタのエミッタに接続され、他端が前記第１増幅トランジスタのベースに接続された抵抗と、前記バイアス供給トランジスタのベースに基準電圧を印加する基準電圧回路と、一端が前記バイアス供給トランジスタのエミッタに接続され、他端が前記第２増幅トランジスタのエミッタに接続されたキャパシタとを備える。

また、前記高周波電力増幅器は、グランド層を有する多層基板に実装され、前記多層基板は、少なくとも１つの層を貫通し、前記グランド層と前記第２増幅トランジスタのエミッタとを電気的に接続するコンタクトを有し、前記第１インダクタは、前記第１増幅トランジスタのエミッタから前記コンタクトを介した前記グランド層までの寄生インダクタンスであってもよい。

また、前記高周波電力増幅器は、半導体基板に形成され、前記半導体基板は、表面上に形成された前記第２増幅トランジスタのエミッタ用のエミッタ電極と、裏面上に形成されたグランド電極と、当該半導体基板を貫通し、前記エミッタ電極と前記グランド電極とを電気的に接続するコンタクトとを有し、前記第１インダクタは、前記エミッタ電極から前記コンタクトを介した前記グランド電極までの寄生インダクタンスであってもよい。

本発明に係る高周波電力増幅器によれば、低アイドル電流であっても利得の線形性が良い高周波電力増幅器を実現することができる。

第１の実施形態に係る高周波電力増幅器の構成を示す回路図である。 バイポーラトランジスタのＶｂｅ−Ｉｂ特性を示すグラフである。 比較例の高周波電力増幅器の構成を示す回路図である。 出力電力に対する直流電流供給用ＨＢＴのベース電位のシミュレーション結果を示すグラフである。 出力電力に対する高周波信号増幅用ＨＢＴの時間平均ベース電流のシミュレーション結果を示すグラフである。 出力電力に対する電力利得のシミュレーション結果を示すグラフである。 第１の実施形態に係る高周波電力増幅器の他の構成を示す回路図である。 第２の実施形態に係る高周波電力増幅器の構成を示す回路図である。 第３の実施形態に係る高周波電力増幅器の構成を示す回路図である。 第４の実施形態に係る高周波電力増幅器の構成を示す回路図である。

以下、本発明を実施するための形態について、図面を用いて説明する

（第１の実施形態）
本実施形態に係る高周波電力増幅器は、ベースに入力される高周波信号を増幅してコレクタから出力する増幅トランジスタと、一端が前記増幅トランジスタのエミッタに接続され、他端が接地された第１インダクタと、前記増幅トランジスタのベースへバイアス電流を供給するバイアス供給トランジスタと、一端が前記バイアス供給トランジスタのエミッタに接続され、他端が前記増幅トランジスタのベースに接続された第２インダクタと、前記バイアス供給トランジスタのベースに基準電圧を印加する基準電圧回路と、一端が前記バイアス供給トランジスタのエミッタに接続され、他端が前記増幅トランジスタのエミッタに接続されたキャパシタとを備える。これにより、本実施形態に係る高周波電力増幅器は、低アイドル電流であっても利得の線形性が良く、小型で簡易な回路構成を実現できる。

図１は、本発明の第１の実施形態に係る高周波電力増幅器の構成を示す回路図である。
図１に示す高周波電力増幅器１００Ａは、入力整合回路１０１と、出力整合回路１０２と、高周波信号増幅用ＨＢＴ（ヘテロジャンクションバイポーラトランジスタ）１０３と、インダクタ１０４と、チョークコイル１０５と、バイアス配線１０６と、抵抗１０７と、バイアス回路分離用インダクタ１０８と、バイアス回路分離用キャパシタ１０９と、バイアス回路１１０とを備える。

入力整合回路１０１は、高周波電力増幅器１００Ａの入力端子Ｐｉｎに接続されている伝送ラインのインピーダンス（一般的に５０Ω）と高周波信号増幅用ＨＢＴ１０３の入力インピーダンスとの整合をとる。例えば、入力整合回路１０１は、伝送ラインに対して直列に挿入されたコンデンサと、一端が伝送ラインに接続され他端が接地されたインダクタとを含む。具体的には、入力整合回路１０１は、入力端子Ｐｉｎと、高周波信号増幅用ＨＢＴ１０３のベースｂ１に接続されている。つまり、入力端子Ｐｉｎに入力された高周波信号は、入力整合回路１０１を介して、高周波信号増幅用ＨＢＴ１０３に入力される。入力整合回路１０１は、インピーダンスを整合することにより、入力端子Ｐｉｎに入力された高周波信号の高周波信号増幅用ＨＢＴ１０３における反射を抑える。

出力整合回路１０２は、高周波信号増幅用ＨＢＴ１０３の出力インピーダンスと、高周波電力増幅器１００Ａの出力端子Ｐｏｕｔに接続されている外部の伝送ラインのインピーダンス（一般的には５０Ω）との整合をとる。つまり、高周波信号増幅用ＨＢＴ１０３に入力された高周波信号は高周波信号増幅用ＨＢＴ１０３において増幅され、出力整合回路１０２を介して出力端子Ｐｏｕｔから出力される。出力整合回路１０２は、インピーダンスを整合することにより、高周波信号増幅用ＨＢＴ１０３において増幅された高周波信号の外部の伝送ラインにおける反射を抑える。

高周波信号増幅用ＨＢＴ１０３は、増幅トランジスタであって、ベースｂ１に入力された高周波信号を増幅して、コレクタｃ１から出力する。ここで、ベースｂ１は入力整合回路１０１に接続され、エミッタｄ１はインダクタ１０４を介して接地され、コレクタｃ１は出力整合回路１０２と接続されている。なお、ベースｂ１は、抵抗１０７、バイアス回路分離用インダクタ１０８及びバイアス配線１０６を介してバイアス回路１１０にも接続されている。また、コレクタｃ１は、チョークコイル１０５を介して、コレクタ電源端子Ｖｃｃにも接続されている。

インダクタ１０４は、一端が高周波信号増幅用ＨＢＴ１０３のエミッタｅ１に接続され、他端が接地され、高周波信号増幅用ＨＢＴ１０３の負帰還素子として機能する。

チョークコイル１０５は、高周波信号増幅用ＨＢＴ１０３から出力された高周波信号が、コレクタ電源端子Ｖｃｃに漏れることを防止する。

バイアス配線１０６は、バイアス回路１１０の出力端子と高周波信号増幅用ＨＢＴ１０３のベースｂ１とを接続し、高周波信号増幅用ＨＢＴ１０３へバイアス電流を供給するための配線である。

抵抗１０７は、バイアス配線１０６へ挿入され、一端がバイアス回路分離用インダクタ１０８を介して、バイアス回路１１０に接続され、他端が高周波信号増幅用ＨＢＴ１０３のベースｂ１に接続されている。なお、抵抗１０７の一端は、バイアス回路分離用インダクタ１０８及びバイアス回路分離用キャパシタ１０９を介して、高周波信号増幅用ＨＢＴ１０３のエミッタｅ１に接続されている。

バイアス回路分離用インダクタ１０８は、バイアス配線１０６へ挿入され、一端が抵抗１０７を介して高周波信号増幅用ＨＢＴ１０３のベースｂ１に接続され、他端がバイアス回路１１０に接続されている。なお、バイアス回路分離用インダクタ１０８の他端は、バイアス回路分離用キャパシタ１０９を介して、高周波信号増幅用ＨＢＴ１０３のエミッタｅ１に接続されている。このバイアス回路分離用インダクタ１０８は、バイアス回路分離用キャパシタ１０９とともに、入力端子Ｐｉｎから入力された高周波信号のバイアス回路１１０への漏れを防止する。

バイアス回路分離用キャパシタ１０９は、一端が高周波信号増幅用ＨＢＴ１０３のエミッタｅ１に接続され、他端がバイアス回路分離用インダクタ１０８の他端に接続される。

バイアス回路１１０は、高周波信号増幅用ＨＢＴ１０３のベースｂ１にバイアス電流を供給する。このバイアス回路１１０は、直流電流供給用ＨＢＴ１１１、電流調整用抵抗１１２及び基準電圧回路１２０を備える。

直流電流供給用ＨＢＴ１１１は、バイアス供給トランジスタであって、高周波信号増幅用ＨＢＴ１０３に直流電流であるバイアス電流を供給するためのエミッタフォロア回路を構成するトランジスタである。エミッタｅ２がバイアス配線１０６に接続され、コレクタｃ２がリファレンス電圧端子Ｖｒｅｆに接続され、ベースｂ２は電流調整用抵抗１１２と基準電圧回路１２０との間に接続されている。

電流調整用抵抗１１２は、一端がリファレンス電圧端子Ｖｒｅｆに接続され、他端が基準電圧回路１２０及び直流電流供給用ＨＢＴ１１１のベースｂ２に接続されている。

基準電圧回路１２０は、直流電流供給用ＨＢＴ１１１のベースｂ２に基準電圧を印加する。具体的には、基準電圧回路１２０は、基準電圧用ＨＢＴ１２１および１２２を含む。基準電圧用ＨＢＴ１２１のベース電極およびコレクタ電極は、互いに電気的に接続され、電流調整用抵抗１１２を介してリファレンス電圧端子Ｖｒｅｆに接続される。基準電圧用ＨＢＴ１２１のエミッタ電極は、基準電圧用ＨＢＴ１２２のベース電極およびコレクタ電極に接続される。基準電圧用ＨＢＴ１２２のベース電極およびコレクタ電極は互いに電気的に接続され、エミッタ電極は接地されている。

このように構成された基準電圧回路１２０は、直流電流供給用ＨＢＴ１１１のエミッタｅ２の電位が上昇する場合に、基準電圧用ＨＢＴ１２１及び１２２のインピーダンスが低くなることにより基準電圧用ＨＢＴ１２１及び１２２のＶｂｅが変化しない。よって、基準電圧用ＨＢＴ１２１のベース、すなわち直流電流供給用ＨＢＴ１１１のベースｂ２電位の上昇を抑制する。したがって、高出力時において、高周波信号増幅用ＨＢＴ１０３に供給されるバイアス電流、すなわち高周波信号増幅用ＨＢＴ１０３に流れる時間平均ベース電流が一層低下するので、高周波電力増幅器１００Ａの利得増加を一層抑制できる。

次に、第１の実施形態における高周波電力増幅器１００Ａの動作について説明する。
図１に示した高周波電力増幅器１００Ａにおいて、入力端子Ｐｉｎに入力される高周波信号の振幅を大きくすると、高周波信号増幅用ＨＢＴ１０３のエミッタｅ１からインダクタ１０４へ流れ込む電流が大きくなり、高周波信号増幅用ＨＢＴ１０３のエミッタｅ１の電位が振動する。この電位の振動は、バイアス回路分離用キャパシタ１０９を介して、直流電流供給用ＨＢＴ１１１のエミッタｅ２へ流れ込む。これにより、直流電流供給用ＨＢＴ１１１のエミッタｅ２の電位が振動する。

図２は、典型的なバイポーラトランジスタのＶｂｅ（ベース−エミッタ間電圧）−Ｉｂ（ベース電流）特性を示すグラフである。ここで、図２において、直流電流供給用ＨＢＴ１１１のエミッタが高周波信号による電位振動がなく、一定電位であるときの直流電流供給用ＨＢＴ１１１の状態をＡ点とする。

高周波信号による電位振動で直流電流供給用ＨＢＴ１１１のエミッタｅ２の電位が下がるとき、Ａ点はより高Ｖｂｅ側（図中右方向）に移動しようとする。しかし、高Ｖｂｅ領域ではインピーダンスが低いためＶｂｅは変化しない。つまり、直流電流供給用ＨＢＴ１１１のエミッタｅ２の電位が下がるときにはＶｂｅは一定であるため、エミッタｅ２の電位の低下に伴い、直流電流供給用ＨＢＴ１１１のベースｂ２の電位が低下する。

一方、高周波信号による電位振動で直流電流供給用ＨＢＴ１１１のエミッタｅ２の電位が上がるとき、図２においてＡ点は低Ｖｂｅ側（図中左方向）に移動する。このとき、Ｖｂｅはオン電圧Ｖｔｈまでの範囲で変化する。同時に、基準電圧回路１２０の基準電圧用ＨＢＴ１２１および１２２のＶｂｅがインピーダンスの低い高Ｖｂｅ側に変化しようとする。しかし、上述したように高Ｖｂｅ側領域ではインピーダンスが低いのでＶｂｅは変化しない。よって、直流電流供給用ＨＢＴ１１１のエミッタｅ２の電位があがるとき、基準電圧用ＨＢＴ１２１のコレクタ電位、すなわち直流電流供給用ＨＢＴ１１１のベースｂ２電位の上昇は抑制される。

以下では、図３に示す高周波電力増幅器を比較例として、本実施形態に係る高周波電力増幅器１００Ａの効果について説明する。

図３は、本実施形態の比較例の高周波電力増幅器の構成を示すブロック図である。同図に示す比較例の高周波電力増幅器は、図１に示した高周波電力増幅器１００Ａとほぼ同じであるが、インダクタ１０４を備えず、バイアス回路分離用キャパシタ１０９の代わりに接地容量Ｃ１を備える点が異なる。このように構成された比較例の高周波電力増幅器では、高周波信号増幅用ＨＢＴ１０３のエミッタｅ１電位の振動は、直流電流供給用ＨＢＴ１１１のエミッタｅ２へは流れ込まない。よって、直流電流供給用ＨＢＴ１１１のエミッタｅ２の電位は振動しない。

図４は、第１の実施形態の高周波電力増幅器１００Ａとその比較例の高周波電力増幅器との出力電力に対する直流電流供給用ＨＢＴ１１１のベースｂ２電位のシミュレーション結果を示すグラフである。このシミュレーション結果から、第１の実施形態の高周波電力増幅器１００Ａでは、比較例の高周波電力増幅器と比較して、高出力時の直流電流供給用ＨＢＴ１１１のベースｂ２電位が低下していることがわかる。

図５は、第１の実施形態の高周波電力増幅器１００Ａとその比較例との出力電力に対する高周波信号増幅用ＨＢＴ１０３の時間平均ベースｂ１電流のシミュレーション結果を示すグラフである。このシミュレーション結果から、第１の実施形態の高周波電力増幅器１００Ａでは、比較例の高周波電力増幅器と比較して、高出力時における高周波信号増幅用ＨＢＴ１０３の時間平均ベース電流が低下していることがわかる。

図６は、第１の実施形態の高周波電力増幅器１００Ａとその比較例の高周波電力増幅器との出力電力に対する電力利得のシミュレーション結果を示すグラフである。このシミュレーション結果から、第１の実施形態の高周波電力増幅器１００Ａでは、比較例の高周波電力増幅器と比較して、高出力時における電力利得の増加が抑制されていることがわかる。

上述の図４〜６のシミュレーション結果に示すように、本実施形態に係る高周波電力増幅器１００Ａは比較例に比べて、直流電流供給用ＨＢＴ１１１のエミッタｅ２電位が高周波信号によって振動することにより、高出力時における直流電流供給用ＨＢＴ１１１のベースｂ２の平均電位が低下する。これにより、高出力時において、高周波信号増幅用ＨＢＴ１０３に供給されるバイアス電流、すなわち高周波信号増幅用ＨＢＴ１０３に流れる時間平均ベース電流が低下するので、高周波電力増幅器１００Ａの利得増加を抑制する。よって、高出力時において、電力利得の増加を抑制できる。

以上のように、本実施形態に係る高周波電力増幅器１００Ａによれば、一端が高周波信号増幅用ＨＢＴ１０３のエミッタｅ１に接続され、他端が直流電流供給用ＨＢＴ１１１のエミッタｅ２に接続されたバイアス回路分離用キャパシタ１０９を備えることで、低アイドル電流であっても利得の線形性が良い高周波電力増幅器を実現できる。

また、基準電圧回路１２０が、基準電圧用ＨＢＴ１２１および１２２を含む。この基準電圧用ＨＢＴ１２１のベースおよびコレクタは、互いに電気的に接続され、電流調整用抵抗１１２を介してリファレンス電圧端子Ｖｒｅｆに接続され、また、直流電流供給ＨＢＴ１１１のベースに接続されている。基準電圧用ＨＢＴ１２１のエミッタは、基準電圧用ＨＢＴ１２２のベース電極およびコレクタ電極に接続される。基準電圧用ＨＢＴ１２２のベースおよびコレクタは互いに電気的に接続され、エミッタ電極は接地されている。

これにより、基準電圧回路１２０は、直流電流供給用ＨＢＴ１１１のエミッタｅ２の電位が上昇する場合に、基準電圧用ＨＢＴ１２１及び１２２のインピーダンスが低くなることにより基準電圧用ＨＢＴ１２１及び１２２のＶｂｅが変化しない。よって、基準電圧用ＨＢＴ１２１のベース、すなわち直流電流供給用ＨＢＴ１１１のベースｂ２電位の上昇を抑制する。したがって、高出力時において、高周波信号増幅用ＨＢＴ１０３に供給されるバイアス電流、すなわち高周波信号増幅用ＨＢＴ１０３に流れる時間平均ベース電流が一層低下するので、高周波電力増幅器１００Ａの利得増加を一層抑制できる。

なお、本実施形態において、高周波信号増幅用ＨＢＴ１０３のエミッタｅ２とグランドとの間に接続されたインダクタ１０４は、インダクタンスを有する微細な金属配線やマイクロストリップラインでも良いし、多層基板や半導体チップなどの貫通孔（ビアホール）でも良い。高周波的にわずかに電圧が検出できればよいので、インダクタンス値としては１００ＭＨｚ以上の周波数帯において０．０５ｎＨ以上あればよく、大きな回路面積を必要としない。

また、バイアス配線１０６に挿入されているバイアス回路分離用インダクタ１０８を備えなくてもよい。図７は、バイアス回路分離用インダクタ１０８を備えない高周波電力増幅器の構成を示す回路図である。同図に示す高周波電力増幅器１００Ｂは、高周波電力増幅器１００Ａと比較して、バイアス回路分離用インダクタ１０８を備えず、抵抗１０７と直流電流供給用ＨＢＴ２１１のエミッタｅ２との間にバイアス回路分離用キャパシタ１０９の一端が接続されている。このバイアス回路分離用キャパシタ１０９の他端はインダクタ１０４を介して接地されている。

この高周波電力増幅器１００Ｂにおいても、高出力時に、高周波信号増幅用ＨＢＴ１０３のエミッタｅ１からバイアス回路分離用キャパシタ１０９を介して高周波信号が直流電流供給用ＨＢＴ１１１のエミッタｅ２に流入するので、高周波電力増幅器１００Ａと同様の効果を得ることができる。また、この場合も、入力端子Ｐｉｎから入力された高周波信号のバイアス回路１１０への漏れを抑制する。

（第２の実施形態）
本実施形態に係る高周波電力増幅器は、第１の実施形態と比較して、高周波電力増幅器が半導体基板に形成され、高周波信号増幅用ＨＢＴ１０３のエミッタｅ１に一端が接続されているインダクタが半導体基板のコンタクトの寄生インダクタンスである点が異なる。

図８は、第２の実施形態に係る高周波電力増幅器の構成を示す回路図である。同図に示す高周波電力増幅器２００は、半導体基板に形成されている。この半導体基板は、グランド電極と、高周波信号増幅用ＨＢＴ１０３のエミッタｅ１とグランド電極とを電気的に接続するコンタクトである半導体基板ビアホール２０４と、基準電圧用ＨＢＴ１２２のエミッタとグランド電極とを電気的に接続する半導体基板ビアホール２０５とを備える。この半導体基板ビアホール２０４及び２０５は寄生インダクタンスを有する。

これにより、本実施形態に係る高周波電力増幅器２００においても、高出力時に、高周波信号増幅用ＨＢＴ１０３のエミッタｅ１からバイアス回路分離用キャパシタ１０９を介して高周波信号が直流電流供給用ＨＢＴ１１１のエミッタｅ２に流入する。このとき、半導体基板ビアホール２０５については流れる電流が少量であるため、基準電圧用ＨＢＴ１２２のエミッタの電位は変化しない。

よって本実施形態においても第１の実施形態に係る高周波電力増幅器と同様の効果を得ることができる。

また、本実施形態に係る高周波電力増幅器２００は、半導体基板に形成された半導体基板ビアホール２０４の寄生インダクタンスを利用することで、第１の実施形態に係る高周波電力増幅器１００Ａと比較して、小さいチップサイズで実現できる。

（第３の実施形態）
本実施形態に係る高周波電力増幅器は、第１の実施形態と比較して、グランド層を有する多層基板に実装され、高周波信号増幅用ＨＢＴ１０３のエミッタｅ１に一端が接続されているインダクタが多層基板のコンタクトの寄生インダクタンスである点が異なる。

図９は、第３の実施形態に係る高周波電力増幅器の構成を示す回路図である。同図に示す高周波電力増幅器３００は、第１の実施形態に係る高周波電力増幅器１００Ａと比較して、多層基板に実装された半導体基板に形成されている点が異なる。

この半導体基板は、各素子が形成された面の裏面に形成された裏面端子３０１を備え、基準電圧用ＨＢＴ１２２のエミッタと裏面端子３０１とを電気的に接続する半導体基板ビアホール３０２が形成されている。この半導体基板ビアホール３０２は、寄生インダクタンスを有する。なお、バイアス回路分離用キャパシタ１０９の一端、および高周波信号増幅用ＨＢＴ１０３のエミッタｅ１も、裏面端子３０１に接続されている。このうち、高周波信号増幅用ＨＢＴ１０３のエミッタｅ１と裏面端子３０１とは、寄生インダクタンスのない配線で接続されている。

多層基板は、コンタクトである多層基板ビアホール３０４が形成され、この多層基板ビアホール３０４は、例えばバンプ及び多層基板の電極を介して、半導体基板の裏面端子３０１と電気的に接続されている。よって、半導体基板ビアホール３０２と裏面端子３０１とは、多層基板ビアホール３０４を介して接地されている。なお、高周波電力増幅器３００のうち、多層基板ビアホール３０４は多層基板に形成され、それ以外の各素子は半導体基板に形成されている。また、この多層基板ビアホール３０４は、寄生インダクタンスを有する。

これにより、本実施形態に係る高周波電力増幅器３００においても、高出力時に、高周波信号増幅用ＨＢＴ１０３のエミッタｅ１から裏面端子３０１及びバイアス回路分離用キャパシタ１０９を介して、高周波信号が直流電流供給用ＨＢＴ１１１のエミッタｅ２に流入する。このとき、半導体基板ビアホール３０２によって、裏面端子３０１から基準電圧用ＨＢＴ１２２のエミッタへ漏れる高周波信号が、遮断されるため、基準電圧用ＨＢＴ１２２のエミッタの電位は変化しない。

よって本実施形態に係る高周波電力増幅器３００においても第１の実施形態に係る高周波電力増幅器１００Ａと同様の効果を得ることができる。

また、本実施形態に係る高周波電力増幅器３００は、多層基板に形成された多層基板ビアホール３０４の寄生インダクタンスを利用することで、第１の実施形態に係る高周波電力増幅器１００Ａと比較して、小さいチップサイズで実現できる。

（第４の実施形態）
本実施形態に係る高周波電力増幅器は、ベースに入力される高周波信号を増幅してコレクタから出力する第１増幅トランジスタ及び第２増幅トランジスタを有し、前記第１増幅トランジスタの出力を前記第２増幅トランジスタの入力とする高周波電力増幅器であって、一端が前記第２増幅トランジスタのエミッタに接続され、他端が接地された第１インダクタと、前記第１増幅トランジスタのベースへバイアス電流を供給するバイアス電流供給トランジスタと、一端が前記バイアス供給トランジスタのエミッタに接続され、他端が前記第１増幅トランジスタのベースに接続された第２インダクタと、前記バイアス供給トランジスタのベースに基準電圧を印加する基準電圧回路と、一端が前記バイアス供給トランジスタのエミッタに接続され、他端が前記第２増幅トランジスタのエミッタに接続されたキャパシタとを備える。

図１０は、第４の実施形態に係る高周波電力増幅器の構成を示す回路図である。
同図に示す高周波電力増幅器４００は２段構成の増幅器を備える。第１の実施形態に係る高周波電力増幅器１００Ａと比較して、前段増幅器に含まれる高周波信号増幅用ＨＢＴ１０３のエミッタｅ１がインダクタ１０４を介さずに接地され、バイアス回路分離用キャパシタ１０９の代わりにバイアス回路分離用キャパシタ４０９を備え、さらに、後段増幅器４０１を備える点である。なお、高周波信号増幅用ＨＢＴ１０３は、第１増幅トランジスタとして機能する。

後段増幅器４０１は、高周波信号増幅用ＨＢＴ４０３、インダクタ４０４、チョークコイル４０５、コレクタ電圧が供給されるコレクタ電源端子Ｖｃｃ２、段間整合回路４０６及びバイアス回路４１０を備える。なお、高周波信号増幅用ＨＢＴ４０３は、第２増幅トランジスタとして機能する。

高周波信号増幅用ＨＢＴ４０３は、高周波信号増幅用ＨＢＴ１０３で増幅された高周波信号をさらに増幅する、例えばバイポーラトランジスタである。高周波信号増幅用ＨＢＴ４０３のベースは、バイアス回路４１０に接続され、また、段間整合回路４０６を介して高周波信号増幅用ＨＢＴ１０３のコレクタｃ１に接続される。高周波信号増幅用ＨＢＴ４０３のエミッタはインダクタ４０４を介して接地されている。高周波信号増幅用ＨＢＴ４０３のコレクタはチョークコイル４０５を介して、コレクタ電圧が供給されるコレクタ電源端子Ｖｃｃ２に接続され、また出力整合回路１０２を介して出力端子Ｐｏｕｔに接続されている。

インダクタ４０４は、一端が高周波信号増幅用ＨＢＴ４０３のエミッタに接続され、他端が接地され、第１の実施形態におけるインダクタ１０４と同様に、高周波信号増幅用ＨＢＴ４０３の負帰還素子として機能する。

チョークコイル４０５は、チョークコイル１０５と同様に、高周波信号増幅用ＨＢＴ４０３から出力された高周波信号が、コレクタ電源端子Ｖｃｃ２に漏れることを防止する。

段間整合回路４０６は、高周波信号増幅用ＨＢＴ１０３の出力インピーダンスと、高周波信号増幅用ＨＢＴ４０３の入力インピーダンスとの整合をとることで、高周波信号の反射を防止する。

バイアス回路４１０は、バイアス回路１１０と同様の構成を有し、高周波信号増幅用ＨＢＴ４０３へバイアス電流を供給する。

このように構成された後段増幅器４０１は、前段増幅器の出力である高周波信号増幅用ＨＢＴ１０３のコレクタｃ１から出力された高周波信号をさらに増幅して、出力整合回路１０２を介して出力端子Ｐｏｕｔへ出力する。

バイアス回路分離用キャパシタ４０９は、第１の実施形態におけるバイアス回路分離用キャパシタ１０９と異なり、一端がバイアス配線１０６に接続され、他端が後段増幅器４０１における高周波信号増幅用ＨＢＴ４０３のエミッタに接続されている。これにより、本実施形態においても、高周波電力増幅器４００が高出力時に、高周波信号増幅用ＨＢＴ４０３のエミッタからバイアス回路分離用キャパシタ４０９を介して高周波信号が直流電流供給用ＨＢＴ１１１のエミッタｅ２に流入するので、本実施形態においても第１の実施形態に係る高周波電力増幅器１００Ａと同様の効果を得ることができる。

以上のように、本実施形態に係る高周波電力増幅器４００は、多段の増幅器を有する高周波電力増幅器において、低アイドル電流であっても利得の線形性が良い高周波電力増幅器を実現できる。また、後段増幅器４０１が有する高周波信号増幅用ＨＢＴ４０３のエミッタの電位は、前段増幅器における高周波信号増幅用ＨＢＴ１０３のエミッタの電位と比較して、より大きく変動する。バイアス回路分離用キャパシタ４０９は、この電位の変動が大きい高周波信号増幅用ＨＢＴ４０３のエミッタとバイアス配線１０６との間に挿入されているので、第１の実施形態に係る高周波電力増幅器１００Ａと比較して、高周波電力増幅器４００の高出力時に高周波電力増幅器４００の電力利得の増加をより効果的に抑制できる。

なお、本実施形態において、高周波電力増幅器４００は、前段増幅器と後段増幅器を備えたが、３つ以上の増幅器を備えてもよい。また、バイアス回路分離用インダクタ１０８又は抵抗１０７を備えなくてもよい。

以上、本発明に係る高周波電力増幅器について、実施形態に基づいて説明したが、本発明は、これらの実施形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を当該実施形態に施したものや、異なる実施形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。

例えば、高周波電力増幅器１００Ａは、抵抗１０７を備えなくてもよい。この場合も、入力端子Ｐｉｎから入力された高周波信号のバイアス回路１１０への漏れを抑制する。つまり、抵抗１０７及びバイアス回路分離用インダクタ１０８はそれぞれ、入力端子Ｐｉｎから入力された高周波信号のバイアス回路１１０への漏れを抑制する高周波抑制素子として機能する。

以上に述べたように、本発明の高周波電力増幅器は、低アイドル電流時においても電力利得の線形性が良いため、携帯電話を初めとする通信機器などに利用することができる。

１００Ａ、１００Ｂ、２００、３００、４００ 高周波電力増幅器
１０１ 入力整合回路
１０２ 出力整合回路
１０３、４０３ 高周波信号増幅用ＨＢＴ
１０４、４０４ インダクタ
１０５、４０５ チョークコイル
１０６ バイアス配線
１０７ 抵抗
１０８ バイアス回路分離用インダクタ
１０９、４０９ バイアス回路分離用キャパシタ
１１０、４１０ バイアス回路
１１１ 直流電流供給用ＨＢＴ
１１２ 電流調整用抵抗
１２０ 基準電圧回路
１２１、１２２ 基準電圧用ＨＢＴ
２０４、２０５、３０２ 半導体基板ビアホール
３０１ 裏面端子
３０４ 多層基板ビアホール
４０１ 後段増幅器
４０６ 段間整合回路
Ｃ１ 接地容量
Ｐｉｎ 入力端子
Ｐｏｕｔ 出力端子
Ｖｃｃ、Ｖｃｃ２ コレクタ電源端子
Ｖｒｅｆ リファレンス電圧端子

Claims (12)

1. ベースに入力される高周波信号を増幅してコレクタから出力する増幅トランジスタと、
   一端が前記増幅トランジスタのエミッタに接続され、他端が接地された第１インダクタと、
   前記増幅トランジスタのベースへバイアス電流を供給するバイアス供給トランジスタと、
   一端が前記バイアス供給トランジスタのエミッタに接続され、他端が前記増幅トランジスタのベースに接続された第２インダクタと、
   前記バイアス供給トランジスタのベースに基準電圧を印加する基準電圧回路と、
   一端が前記バイアス供給トランジスタのエミッタに接続され、他端が前記増幅トランジスタのエミッタに接続されたキャパシタとを備える
   高周波電力増幅器。
2. 前記高周波電力増幅器は、グランド層を有する多層基板に実装され、
   前記多層基板は、少なくとも１つの層を貫通し、前記グランド層と前記増幅トランジスタのエミッタとを電気的に接続するコンタクトを有し、
   前記第１インダクタは、前記増幅トランジスタのエミッタから前記コンタクトを介した前記グランド層までの寄生インダクタンスである
   請求項１記載の高周波電力増幅器。
3. 前記高周波電力増幅器は、半導体基板に形成され、
   前記半導体基板は、
   表面上に形成された前記増幅トランジスタのエミッタ用のエミッタ電極と、
   裏面上に形成されたグランド電極と、
   当該半導体基板を貫通し、前記エミッタ電極と前記グランド電極とを電気的に接続するコンタクトとを有し、
   前記第１インダクタは、前記エミッタ電極から前記コンタクトを介した前記グランド電極までの寄生インダクタンスである
   請求項１記載の高周波電力増幅器。
4. ベースに入力される高周波信号を増幅してコレクタから出力する増幅トランジスタと、
   一端が前記増幅トランジスタのエミッタに接続され、他端が接地されたインダクタと、
   前記増幅トランジスタのベースへバイアス電流を供給するバイアス供給トランジスタと、
   一端が前記バイアス供給トランジスタのエミッタに接続され、他端が前記増幅トランジスタのベースに接続された抵抗と、
   前記バイアス供給トランジスタのベースに基準電圧を印加する基準電圧回路と、
   一端が前記バイアス供給トランジスタのエミッタに接続され、他端が前記増幅トランジスタのエミッタに接続されたキャパシタとを備える
   高周波電力増幅器。
5. 前記高周波電力増幅器は、グランド層を有する多層基板に実装され、
   前記多層基板は、少なくとも１つの層を貫通し、前記グランド層と前記増幅トランジスタのエミッタとを電気的に接続するコンタクトを有し、
   前記第１インダクタは、前記増幅トランジスタのエミッタから前記コンタクトを介した前記グランド層までの寄生インダクタンスである
   請求項４記載の高周波電力増幅器。
6. 前記高周波電力増幅器は、半導体基板に形成され、
   前記半導体基板は、
   表面上に形成された前記増幅トランジスタのエミッタ用のエミッタ電極と、
   裏面上に形成されたグランド電極と、
   当該半導体基板を貫通し、前記エミッタ電極と前記グランド電極とを電気的に接続するコンタクトとを有し、
   前記第１インダクタは、前記エミッタ電極から前記コンタクトを介した前記グランド電極までの寄生インダクタンスである
   請求項５記載の高周波電力増幅器。
7. ベースに入力される高周波信号を増幅してコレクタから出力する第１増幅トランジスタ及び第２増幅トランジスタを有し、前記第１増幅トランジスタの出力を前記第２増幅トランジスタの入力とする高周波電力増幅器であって、
   一端が前記第２増幅トランジスタのエミッタに接続され、他端が接地された第１インダクタと、
   前記第１増幅トランジスタのベースへバイアス電流を供給するバイアス電流供給トランジスタと、
   一端が前記バイアス供給トランジスタのエミッタに接続され、他端が前記第１増幅トランジスタのベースに接続された第２インダクタと、
   前記バイアス供給トランジスタのベースに基準電圧を印加する基準電圧回路と、
   一端が前記バイアス供給トランジスタのエミッタに接続され、他端が前記第２増幅トランジスタのエミッタに接続されたキャパシタとを備える
   高周波電力増幅器。
8. 前記高周波電力増幅器は、グランド層を有する多層基板に実装され、
   前記多層基板は、少なくとも１つの層を貫通し、前記グランド層と前記第２増幅トランジスタのエミッタとを電気的に接続するコンタクトを有し、
   前記第１インダクタは、前記第１増幅トランジスタのエミッタから前記コンタクトを介した前記グランド層までの寄生インダクタンスである
   請求項７記載の高周波電力増幅器。
9. 前記高周波電力増幅器は、半導体基板に形成され、
   前記半導体基板は、
   表面上に形成された前記第２増幅トランジスタのエミッタ用のエミッタ電極と、
   裏面上に形成されたグランド電極と、
   当該半導体基板を貫通し、前記エミッタ電極と前記グランド電極とを電気的に接続するコンタクトとを有し、
   前記第１インダクタは、前記エミッタ電極から前記コンタクトを介した前記グランド電極までの寄生インダクタンスである
   請求項８記載の高周波電力増幅器。
10. ベースに入力される高周波信号を増幅してコレクタから出力する第１増幅トランジスタ及び第２増幅トランジスタを有し、前記第１増幅トランジスタの出力を前記第２増幅トランジスタの入力とする高周波電力増幅器であって、
    一端が前記第２増幅トランジスタのエミッタに接続され、他端が接地された第１インダクタと、
    前記第１増幅トランジスタのベースへバイアス電流を供給するバイアス電流供給トランジスタと、
    一端が前記バイアス供給トランジスタのエミッタに接続され、他端が前記第１増幅トランジスタのベースに接続された抵抗と、
    前記バイアス供給トランジスタのベースに基準電圧を印加する基準電圧回路と、
    一端が前記バイアス供給トランジスタのエミッタに接続され、他端が前記第２増幅トランジスタのエミッタに接続されたキャパシタとを備える
    高周波電力増幅器。
11. 前記高周波電力増幅器は、グランド層を有する多層基板に実装され、
    前記多層基板は、少なくとも１つの層を貫通し、前記グランド層と前記第２増幅トランジスタのエミッタとを電気的に接続するコンタクトを有し、
    前記第１インダクタは、前記第１増幅トランジスタのエミッタから前記コンタクトを介した前記グランド層までの寄生インダクタンスである
    請求項１０記載の高周波電力増幅器。
12. 前記高周波電力増幅器は、半導体基板に形成され、
    前記半導体基板は、
    表面上に形成された前記第２増幅トランジスタのエミッタ用のエミッタ電極と、
    裏面上に形成されたグランド電極と、
    当該半導体基板を貫通し、前記エミッタ電極と前記グランド電極とを電気的に接続するコンタクトとを有し、
    前記第１インダクタは、前記エミッタ電極から前記コンタクトを介した前記グランド電極までの寄生インダクタンスである
    請求項１０記載の高周波電力増幅器。

Images