JP2011009574A - 半導体装置及び半導体モジュール - Google Patents
半導体装置及び半導体モジュール Download PDFInfo
- Publication number
- JP2011009574A JP2011009574A JP2009152840A JP2009152840A JP2011009574A JP 2011009574 A JP2011009574 A JP 2011009574A JP 2009152840 A JP2009152840 A JP 2009152840A JP 2009152840 A JP2009152840 A JP 2009152840A JP 2011009574 A JP2011009574 A JP 2011009574A
- Authority
- JP
- Japan
- Prior art keywords
- eyelet
- glass
- semiconductor device
- hole
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】リードピンを配線基板にハンダ接続した際に、リードピンがハンダを介してアイレットと短絡することを防止することができる半導体装置及び半導体モジュールを提供する。
【解決手段】半導体装置101は、半導体素子1と、半導体素子1が搭載される金属製のアイレット2と、アイレット2に形成された複数の貫通孔2hのそれぞれに挿入されたリードピン3と、貫通孔2hを封止し、かつ貫通孔2hに挿入されたリードピン3を固定する封止ガラス4と、アイレット2の半導体素子1が搭載される面とは反対側の面に、貫通孔2hの周囲を覆う被覆ガラス8とを備える。
【選択図】図1
【解決手段】半導体装置101は、半導体素子1と、半導体素子1が搭載される金属製のアイレット2と、アイレット2に形成された複数の貫通孔2hのそれぞれに挿入されたリードピン3と、貫通孔2hを封止し、かつ貫通孔2hに挿入されたリードピン3を固定する封止ガラス4と、アイレット2の半導体素子1が搭載される面とは反対側の面に、貫通孔2hの周囲を覆う被覆ガラス8とを備える。
【選択図】図1
Description
本発明は、金属製のアイレットとアイレットに形成された貫通孔に挿入固定されたリードピンとを備える半導体装置及びそれを用いた半導体モジュールに関する。特に、リードピンを配線基板にハンダ接続した際に、リードピンがハンダを介してアイレットと短絡することを防止することができる半導体装置に関する。
光通信の分野において、発光素子(半導体レーザ、発光ダイオードなど)や受光素子(フォトダイオードなど)といった半導体素子を搭載した半導体装置が利用されており、半導体装置の一形態として、例えばCANタイプパッケージのものが知られている(例えば、特許文献1、2参照)。
従来のCANタイプパッケージの半導体装置を図6を用いて説明する。図6(A)は、半導体装置の概略底面図であり、図6(B)は、半導体装置を配線基板に実装した状態の概略縦断面図である。
半導体装置100は、半導体素子1と、半導体素子1が搭載されるアイレット2と、アイレット2に形成された複数の貫通孔2hのそれぞれに挿入されたリードピン3と、貫通孔2hを封止し、かつ貫通孔2hに挿入されたリードピン3を固定する封止ガラス4と、半導体素子1を気密封止するためのキャップ5とを備える。キャップ5の頂上部にはレンズ6が組み込まれており、このレンズ6を介して外部の光伝送媒体(例、光ファイバ)と半導体素子1とが光学的に結合される。また、アイレット2には、トランスインピーダンスアンプ(TIA)などのIC7が搭載される場合もある。
パッケージを構成するアイレット2、キャップ5はSPC(冷間圧延鋼)、ステンレスもしくはコバールなどの金属を使うのが一般的である。
リードピン3は、半導体素子1への外部からの電源供給や外部との電気信号の授受を行う部品であり、リードピン3とIC7と半導体素子1との間は図示しないワイヤにより電気的に接続されている。リードピン3は、アイレット2と接触しないように貫通孔2hに配置され、電気絶縁性を有する封止ガラス4により固定されている。また、リードピン3のうち接地リードピン3aは、パッケージ自体を電気的に接地するための部品であり、アイレット2の底面に取り付けられている。
封止ガラス4は、リードピン3が挿入された状態で貫通孔2hにガラス材を充填して溶融、冷却することで形成され、通常、封止ガラス4の貫通孔2hから露出する面がアイレット2の表面とほぼフラットに形成されている。
一方、配線基板10は、リードピン3に対応するスルーホール10hを有し、このスルーホール10hに電極10pが設けられている。そして、半導体装置100を配線基板10に実装して半導体モジュールを構成するときは、リードピン3をスルーホール10hに挿通し、リードピン3が挿通される側とは反対側から、リードピン3と配線基板10とのハンダ付けを行う。
近年、更なる高速通信への対応はもとより、配線基板への実装性に優れた半導体装置が求められている。
10Gbps以上、特に20Gbps以上の高速通信では、リードピンに高周波の電気信号が流れるため、リードピンから配線基板までの距離はできるだけ短くする必要がある。しかし、従来の半導体装置では、図6(B)に示すように、半導体装置100と配線基板10とを近接させた状態でハンダ付けを行うと、スルーホール10hを通って溶融ハンダが裏側に回り込み、ハンダsがアイレット2と接触してしまうことがある。そのため、従来の半導体装置は、半導体モジュールを構成したときに、ハンダsを介してリードピン3がアイレット2と短絡する不具合が生じ易い。
本発明は、上記の事情に鑑みてなされたものであり、その目的の一つは、リードピンを配線基板にハンダ接続した際に、リードピンがハンダを介してアイレットと短絡することを防止することができる半導体装置を提供することにある。また、本発明の別の目的は、この半導体装置を用いた半導体モジュールを提供することにある。
本発明の半導体装置は、半導体素子と、半導体素子が搭載される金属製のアイレットと、アイレットに形成された複数の貫通孔のそれぞれに挿入されたリードピンと、貫通孔を封止し、かつ貫通孔に挿入されたリードピンを固定する封止ガラスとを備える。そして、本発明の半導体装置は、アイレットの半導体素子が搭載される面とは反対側の面(以下、この面のことを「外底面」という)に、貫通孔の周囲を覆う被覆ガラスを備えることを特徴とする。
アイレットの外底面に貫通孔の周囲を覆う被覆ガラスを備えることで、リードピンを配線基板にハンダ接続した際に、ハンダがアイレットと接触することを防止することができる。その結果、リードピンがハンダを介してアイレットと短絡することを防止することができる。
被覆ガラスの形成範囲は、配線基板のスルーホールや電極の大きさに応じて適宜決定することが好ましく、例えば貫通孔の中心と同心で直径1.5mm以上とすることが挙げられる。
封止ガラス及び被覆ガラスには、電気絶縁性を有し、特に高硬度、耐湿性、耐熱性及び化学的安定性に優れるガラスを用いることが好ましい。このような性質を有するガラスを用いることで、長期に亘って高い気密性を維持することができ、長期信頼性の高い半導体装置を得ることができる。このような性質を有するガラスとしては、例えば硼珪酸ガラスやアルミノシリケートガラスといった硬質ガラスが挙げられる。また、封止ガラス及び被覆ガラスには、同種又は異種のガラスを用いることができる。
本発明において、封止ガラスと被覆ガラスとが一体に形成されていることが好ましい。
封止ガラスと被覆ガラスとは、例えば封止ガラスを形成した後に被覆ガラスを形成するなど、それぞれ別工程で形成してもよい。しかし、封止ガラスと被覆ガラスとを一体に形成すれば、別工程とした場合と比較して、工程数を削減することができる。封止ガラスと被覆ガラスとを一体に形成するには、例えば、アイレットの貫通孔にガラス材を充填すると共に、貫通孔の周囲にガラス材を配置した状態で、一度に溶融、冷却することが挙げられる。
本発明において、アイレットの半導体素子が搭載される面とは反対側の面に、貫通孔の全てを包囲するように、被覆ガラスの形成時に溶融したガラスが流出することを防止するための凹部又は凸部が形成されていることが好ましい。
或いは、本発明において、アイレットの半導体素子が搭載される面とは反対側の面に、個々の貫通孔を包囲するように、被覆ガラスの形成時に溶融したガラスが流出することを防止するための凹部又は凸部が形成されていることが好ましい。
被覆ガラスを形成する際、溶融したガラスは自身の表面張力により貫通孔の周囲に盛られた状態を保持することができるが、アイレットが傾いていたり、アイレットに振動が加えられたりすると、貫通孔の周囲から溶融したガラスが流出する問題がある。また、溶融したガラスを表面張力のみで保持しようとすると、貫通孔の周囲に配置するガラス材の量を適切に管理する必要があり、例えばガラス材の量が多過ぎると溶融したガラスがアイレットの外周縁から流出し、少な過ぎると所望の範囲に被覆ガラスを形成することができない。そこで、貫通孔の全て或いは個々の貫通孔を包囲するようにアイレットの外底面に凹部(溝)又は凸部(壁)を形成しておくことで、溶融したガラスの流出を防止することができ、また被覆ガラスを所望の範囲に形成し易い。
本発明の半導体モジュールは、上記した本発明の半導体装置と、半導体装置のアイレットの半導体素子が搭載される側とは反対側に、リードピンとハンダ接続される配線基板とを備えることを特徴とする。
リードピンを配線基板にハンダ接続した際に、リードピンがハンダを介してアイレットと短絡することを防止でき、高速通信に適した半導体モジュールを提供できる。
本発明の半導体装置は、アイレットの外底面に貫通孔の周囲を覆う被覆ガラスを備えることで、リードピンを配線基板にハンダ接続した際に、リードピンがハンダを介してアイレットと短絡することを防止することができる。
本発明の実施の形態に関し、図を参照して説明する。本発明の半導体装置は、基本的な構成が図6を用いて説明した従来の半導体装置と同様であり、以下の説明では、従来と相違する特徴部分を中心に説明する。また、図中において同一部材には同一符号を付している。
(実施の形態1)
図1に示す半導体装置101は、半導体素子1、アイレット2、リードピン3(接地リードピン3aを含む)、封止ガラス4、キャップ5、レンズ6及びIC7を備え、アイレット2の外底面に貫通孔2hの周囲を覆う被覆ガラス8をさらに備える。半導体素子1及びIC7は、図示しないワイヤでリードピン3に電気的に接続されている。
図1に示す半導体装置101は、半導体素子1、アイレット2、リードピン3(接地リードピン3aを含む)、封止ガラス4、キャップ5、レンズ6及びIC7を備え、アイレット2の外底面に貫通孔2hの周囲を覆う被覆ガラス8をさらに備える。半導体素子1及びIC7は、図示しないワイヤでリードピン3に電気的に接続されている。
半導体素子1は、例えばフォトダイオードなどの受光素子である。ここでは、半導体素子1がアイレット2に形成されたサブマウント2mに搭載されている。
パッケージを構成するアイレット2及びキャップ5はそれぞれ、金属材料で形成されている。金属材料としては、例えば鉄、銅、鉄ニッケル合金、銅ニッケル合金、SPC、コバール、ステンレス、又はこれらの金属材料に金めっき或いはニッケルめっきを施したものが挙げられる。リードピン3も、上記の金属材料の中から選択した金属材料で形成されている。このような金属製のパッケージは、強固で気密性に優れるため長期信頼性に優れると共に、放熱性が高く、外部からの電磁ノイズを遮蔽する機能も有する。
封止ガラス4及び被覆ガラス8はそれぞれ、硬質ガラスで形成されている。ここでは、封止ガラス4と被覆ガラス8とが同一の材料で一体に形成されている。具体的には、アイレット2の貫通孔2hの所定位置にリードピン3を挿入した後、アイレット2の貫通孔2hにガラス材を充填すると共に貫通孔2hの周囲にガラス材を配置した状態で一度に溶融、冷却することで、封止ガラス4と被覆ガラス8とを一体に形成している。
また、半導体装置101は、アイレット2の外底面側に配線基板10を備え、半導体モジュールを構成している。この配線基板10は、リードピン3に対応するスルーホール10hを有し、スルーホール10hには電極10pが設けられている。そして、リードピン3をスルーホール10hに挿通しハンダ付けを行うことで、リードピン3と配線基板10とをハンダ接続している。ここでは、配線基板10にフレキシブル配線基板を用いている。
被覆ガラス8は、リードピン3と配線基板10とをハンダ接続した際にハンダsがアイレット2と接触することを防止する機能があり、例えば配線基板10のスルーホール10hや電極10pの大きさに応じて形成範囲を決めている。ここでは被覆ガラス8の形成範囲を、貫通孔2hの中心と同心で直径d=1.5mmとしている。
因みに、アイレット2、貫通孔2h及びリードピン3の一般的なサイズはそれぞれ、アイレット2の直径が3.8〜5.6mm程度、貫通孔2hの直径が0.8〜1mm程度、リードピン3の直径が0.3〜0.45mm程度である。また、スルーホール10h及び電極10pの一般的なサイズは、スルーホール10hの直径が0.4〜0.9mm程度、電極10pの直径が0.8〜1.5mm程度である。
以上説明した半導体装置101は、配線基板10をアイレット2の外底面と近接或いは当接させた状態でハンダ付けを行ったとしても、被覆ガラス8が存在することで、ハンダsがアイレット2と接触することを防止することができる。そのため、高速通信に適した半導体モジュールの構成を容易に実現でき、また、リードピン3がハンダsを介してアイレット2と短絡することもない。
さらに、実施の形態1に係る半導体装置101は、封止ガラス4の上に被覆ガラス8が盛り上げられた状態で形成され、この被覆ガラス8も封止ガラス4と同様、リードピン3に融着している。そのため、従来と比較してリードピン3とリードピン3に融着するガラスとの沿面距離が長くなる分、この沿面に沿って水分が浸入し難く、更なる耐湿性の向上が期待できる。
(実施の形態2)
図2に示す半導体装置102Aは、アイレット2の外底面に貫通孔2hの全てを包囲する凹部Gaが形成されている点が図1に示す半導体装置101と相違しており、以下では、相違部分を中心に説明する。
図2に示す半導体装置102Aは、アイレット2の外底面に貫通孔2hの全てを包囲する凹部Gaが形成されている点が図1に示す半導体装置101と相違しており、以下では、相違部分を中心に説明する。
凹部Gaは、各貫通孔2hにおける直径1.5mmの同心円領域の全てを包囲するように円形状に形成されており、被覆ガラス8を形成する際に、溶融した余分なガラスを凹部Gaに逃がすことができる。被覆ガラス8は、アイレット2の外底面において凹部Gaに包囲された内側領域の全面を覆うように形成されている。そのため、半導体装置102Aは、凹部Gaが存在することで、溶融したガラスの流出を防止することができ、また、被覆ガラス8を所望の範囲に形成し易くなるので、生産性に優れる。凹部Gaの深さは、特に限定されないが、例えば0.1〜0.3mmとすることが挙げられ、凹部Gaは、金型でアイレット2に予め形成しておく他、切削加工によりアイレット2に形成してもよい。
図3に示す半導体装置102Bは、凹部Gaを凸部Waに変更した点のみが図2に示す半導体装置102Aと相違している。
被覆ガラス8は、アイレット2の外底面において凸部Waに囲まれた内側領域に形成されている。半導体装置102Bは、凸部Waが存在することで、被覆ガラス8を形成する際に溶融したガラスの流出を防止することができ、また、被覆ガラス8を所望の範囲に形成し易くなるので、生産性に優れる。凸部Waの高さは、特に限定されないが、例えば0.1〜0.3mmとすることが挙げられ、凸部Waは、金型でアイレット2に予め形成しておく他、切削加工によりアイレット2に形成してもよい。
(実施の形態3)
図4に示す半導体装置103Aは、アイレット2の外底面に個々の貫通孔2hを包囲する凹部Geが形成されている点が図1に示す半導体装置101と相違しており、以下では、相違部分を中心に説明する。
図4に示す半導体装置103Aは、アイレット2の外底面に個々の貫通孔2hを包囲する凹部Geが形成されている点が図1に示す半導体装置101と相違しており、以下では、相違部分を中心に説明する。
凹部Geは、個々の貫通孔において直径1.5mmの同心円領域を包囲するように円形状に形成されており、被覆ガラス8を形成する際に、溶融した余分なガラスを凹部Geに逃がすことができる。被覆ガラス8は、アイレット2の外底面において各凹部Geに囲まれた内側領域の全面を覆うように形成されている。そのため、半導体装置103Aは、凹部Geが存在することで、溶融したガラスの流出を防止することができ、また、被覆ガラス8を所望の範囲に形成し易くなるので、生産性に優れる。凹部Geの深さは、特に限定されないが、例えば0.1〜0.3mmとすることが挙げられ、凹部Geは、金型でアイレット2に予め形成しておく他、切削加工によりアイレット2に形成してもよい。
図5に示す半導体装置103Bは、凹部Geを凸部Weに変更した点のみが図4に示す半導体装置103Aと相違している。
被覆ガラス8は、アイレット2の外底面において各凸部Weに囲まれた内側領域に形成されている。半導体装置103Bは、凸部Weが存在することで、被覆ガラス8を形成する際に溶融したガラスの流出を防止することができ、また、被覆ガラス8を所望の範囲に形成し易くなるので、生産性に優れる。凸部Weの高さは、特に限定されないが、例えば0.1〜0.3mmとすることが挙げられ、凸部Weは、金型でアイレット2に予め形成しておく他、切削加工によりアイレット2に形成してもよい。
なお、本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施の形態では、アイレットの中心に対して同心円状に貫通孔が4つ形成された例を挙げているが、貫通孔の数はリードピンの必要数に応じて変更し、例えば2〜6とすることが挙げられる。また、半導体素子は半導体レーザなどの発光素子であってもよく、単一のパッケージ内に受光素子と発光素子とを配置した構成としてもよい。さらに、貫通孔の全て或いは個々の貫通孔を包囲する凹部及び凸部の形状は、楕円形状、矩形状、十字形状或いは多角形状としてもよい。
本発明の半導体装置及び半導体モジュールは、光通信の分野に好適に利用可能である。
100,101,102A,102B,103A,103B 半導体装置
1 半導体素子 2 アイレット 2h 貫通孔 2m サブマウント
3 リードピン 3a 接地リードピン 4 封止ガラス
5 キャップ 6 レンズ 7 IC 8 被覆ガラス
10 配線基板 10h スルーホール 10p 電極
s ハンダ Ga,Ge 凹部 Wa,We 凸部
1 半導体素子 2 アイレット 2h 貫通孔 2m サブマウント
3 リードピン 3a 接地リードピン 4 封止ガラス
5 キャップ 6 レンズ 7 IC 8 被覆ガラス
10 配線基板 10h スルーホール 10p 電極
s ハンダ Ga,Ge 凹部 Wa,We 凸部
Claims (5)
- 半導体素子と、
前記半導体素子が搭載される金属製のアイレットと、
前記アイレットに形成された複数の貫通孔のそれぞれに挿入されたリードピンと、
前記貫通孔を封止し、かつ前記貫通孔に挿入されたリードピンを固定する封止ガラスと、
前記アイレットの半導体素子が搭載される面とは反対側の面に、前記貫通孔の周囲を覆う被覆ガラスとを備えることを特徴とする半導体装置。 - 前記封止ガラスと前記被覆ガラスとが一体に形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記アイレットの半導体素子が搭載される面とは反対側の面に、前記貫通孔の全てを包囲するように、前記被覆ガラスの形成時に溶融したガラスが流出することを防止するための凹部又は凸部が形成されていることを特徴とする請求項1又は2に記載の半導体装置。
- 前記アイレットの半導体素子が搭載される面とは反対側の面に、個々の前記貫通孔を包囲するように、前記被覆ガラスの形成時に溶融したガラスが流出することを防止するための凹部又は凸部が形成されていることを特徴とする請求項1又は2に記載の半導体装置。
- 請求項1〜4のいずれか一項に記載の半導体装置と、
前記半導体装置の前記アイレットの半導体素子が搭載される側とは反対側に、前記リードピンとハンダ接続される配線基板とを備えることを特徴とする半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009152840A JP2011009574A (ja) | 2009-06-26 | 2009-06-26 | 半導体装置及び半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009152840A JP2011009574A (ja) | 2009-06-26 | 2009-06-26 | 半導体装置及び半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011009574A true JP2011009574A (ja) | 2011-01-13 |
Family
ID=43565870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009152840A Pending JP2011009574A (ja) | 2009-06-26 | 2009-06-26 | 半導体装置及び半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011009574A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012073963A1 (ja) * | 2010-11-29 | 2012-06-07 | 京セラ株式会社 | 電子部品搭載用パッケージおよびそれを用いた電子装置 |
JP2014165289A (ja) * | 2013-02-23 | 2014-09-08 | Kyocera Corp | 電子部品搭載用パッケージおよびそれを用いた電子装置 |
JP2014192220A (ja) * | 2013-03-26 | 2014-10-06 | Kyocera Corp | 電子部品搭載用パッケージおよびそれを用いた電子装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5613754A (en) * | 1979-07-16 | 1981-02-10 | Nec Home Electronics Ltd | Preparation of semiconductor stem |
JPS57159259U (ja) * | 1981-03-31 | 1982-10-06 | ||
JPS6437050U (ja) * | 1987-08-31 | 1989-03-06 | ||
JPH08116152A (ja) * | 1994-10-18 | 1996-05-07 | Nec Kansai Ltd | 回路基板構体 |
JP2007116622A (ja) * | 2005-10-24 | 2007-05-10 | Seiko Instruments Inc | 圧電振動子とその製造方法、表面実装型圧電振動子とその製造方法、発振器、電子機器及び電波時計 |
JP2009010015A (ja) * | 2007-06-26 | 2009-01-15 | Mitsubishi Electric Corp | リードピンの実装構造 |
-
2009
- 2009-06-26 JP JP2009152840A patent/JP2011009574A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5613754A (en) * | 1979-07-16 | 1981-02-10 | Nec Home Electronics Ltd | Preparation of semiconductor stem |
JPS57159259U (ja) * | 1981-03-31 | 1982-10-06 | ||
JPS6437050U (ja) * | 1987-08-31 | 1989-03-06 | ||
JPH08116152A (ja) * | 1994-10-18 | 1996-05-07 | Nec Kansai Ltd | 回路基板構体 |
JP2007116622A (ja) * | 2005-10-24 | 2007-05-10 | Seiko Instruments Inc | 圧電振動子とその製造方法、表面実装型圧電振動子とその製造方法、発振器、電子機器及び電波時計 |
JP2009010015A (ja) * | 2007-06-26 | 2009-01-15 | Mitsubishi Electric Corp | リードピンの実装構造 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012073963A1 (ja) * | 2010-11-29 | 2012-06-07 | 京セラ株式会社 | 電子部品搭載用パッケージおよびそれを用いた電子装置 |
JP5537673B2 (ja) * | 2010-11-29 | 2014-07-02 | 京セラ株式会社 | 電子部品搭載用パッケージおよびそれを用いた電子装置 |
US9273914B2 (en) | 2010-11-29 | 2016-03-01 | Kyocera Corporation | Electronic component mounting package and electronic apparatus using the same |
JP2014165289A (ja) * | 2013-02-23 | 2014-09-08 | Kyocera Corp | 電子部品搭載用パッケージおよびそれを用いた電子装置 |
JP2014192220A (ja) * | 2013-03-26 | 2014-10-06 | Kyocera Corp | 電子部品搭載用パッケージおよびそれを用いた電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200287347A1 (en) | Optical sub-module and optical module | |
US10819084B2 (en) | TO-CAN packaged laser and optical module | |
US10062812B2 (en) | Substrate for can package-type optical device and optical device using same | |
JP2005033019A (ja) | 発光モジュール | |
US9640452B2 (en) | Electronic component housing package and electronic device | |
US20080203510A1 (en) | Optical module | |
CN107069420B (zh) | 用于电子元件的壳体以及激光模块 | |
JP2021153100A (ja) | 半導体パッケージ用ステム、半導体パッケージ | |
JP2023096036A (ja) | 発光装置 | |
JP2008226988A (ja) | 光電変換モジュール | |
JP2011009574A (ja) | 半導体装置及び半導体モジュール | |
JP2005235886A (ja) | 回路装置 | |
JP2006237103A (ja) | 熱伝導部材および電子装置 | |
JP6225834B2 (ja) | 半導体発光装置およびその製造方法 | |
US11349278B2 (en) | Stem for semiconductor package, and semiconductor package | |
US10411167B2 (en) | Semiconductor light emitting apparatus, stem part | |
JP6935251B2 (ja) | 発光素子搭載用パッケージ | |
JP6749807B2 (ja) | 光半導体装置 | |
JP7045204B2 (ja) | 半導体レーザ装置 | |
JP5295003B2 (ja) | 光半導体素子収納用パッケージ、および光半導体装置 | |
JP2005032744A (ja) | 半導体パッケージ | |
JPWO2020049723A1 (ja) | 光モジュール | |
US20240113494A1 (en) | Cap housing, cap, and semiconductor device | |
JP2018029199A (ja) | 半導体発光装置およびその製造方法 | |
JP4514647B2 (ja) | 電子部品収納用パッケージおよび電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130910 |