JP2011003809A - 半導体ウエハのプリアライメント方法及びプリアライメント用プログラム - Google Patents

半導体ウエハのプリアライメント方法及びプリアライメント用プログラム Download PDF

Info

Publication number
JP2011003809A
JP2011003809A JP2009147059A JP2009147059A JP2011003809A JP 2011003809 A JP2011003809 A JP 2011003809A JP 2009147059 A JP2009147059 A JP 2009147059A JP 2009147059 A JP2009147059 A JP 2009147059A JP 2011003809 A JP2011003809 A JP 2011003809A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
alignment
rotating body
calculated value
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009147059A
Other languages
English (en)
Other versions
JP2011003809A5 (ja
JP5384219B2 (ja
Inventor
Kazuhito Ogino
和仁 荻野
Toshihiko Iijima
俊彦 飯島
Kaori Arai
香織 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009147059A priority Critical patent/JP5384219B2/ja
Priority to KR1020100053171A priority patent/KR101300856B1/ko
Priority to US12/817,876 priority patent/US8319510B2/en
Publication of JP2011003809A publication Critical patent/JP2011003809A/ja
Publication of JP2011003809A5 publication Critical patent/JP2011003809A5/ja
Application granted granted Critical
Publication of JP5384219B2 publication Critical patent/JP5384219B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】プリアライメントに要する時間を短縮し、半導体ウエハの処理部への半導体ウエハの搬送時間を短縮することができる半導体ウエハのプリアライメント方法を提供する。
【解決手段】本発明のプリアライメント方法は、ウエハ搬送機構5を用いてカセットCからプリアライメント機構6の回転体6A上へ移載した半導体ウエハWを回転させる第1の工程と、プリアライメント機構6の光学センサ6C及び制御装置3を用いて回転体6Aの軸芯と半導体ウエハWの中心との偏芯量を演算し、演算値を保存する第2の工程と、演算値が規定値を超える時には、ウエハ搬送機構5を用いて半導体ウエハWの回転体6A上での位置ズレを演算値の示す偏芯量だけ補正する第3の工程と、所定枚数以降の半導体ウエハWをプリアライメントする時には、それまでに蓄積された各半導体ウエハWの演算値に基づいて半導体ウエハWの偏芯量を予測する第4の工程と、を備えている。
【選択図】図3

Description

本発明は、半導体ウエハの本来の処理に先立って行われる半導体ウエハのプリアライメント方法及びプリアライメント用プログラムに関するものである。
半導体ウエハの種々の処理工程では、半導体ウエハに本来の処理を施す前に、半導体ウエハを所定の向きに揃えるプリアライメントを行っている。
例えば、特許文献1には検査装置による半導体ウエハの電気的特性検査に先立って行われる従来のプリアライメント技術が記載されている。この種の検査装置は、半導体ウエハをロード、アンロードするローダ室と、半導体ウエハの電気的特性検査を行うプローバ室と、を備えている。従来のプリアライメント処理は、プローバ室内で半導体ウエハの電気的特性検査を行うに先立って、プリアライメント機構を用いて、ローダ室からプローバ室へ半導体ウエハを搬送する途中でローダ室内で行われる。そこで、従来のプリアライメント方法について以下で説明する。
従来のプリアライメント機構は、半導体ウエハを載置する回転可能な回転台と、半導体ウエハの外周縁部に形成されたオリエンテーションフラットまたはノッチ(以下、「ノッチ」で代表する。)を光学的に検出する光学検出手段と、を備えている。プリアライメント機構を用いて半導体ウエハのプリアライメントを行うには、まず、ウエハ搬送機構を用いてロードポートに配置されたカセットからプリアライメント機構の回転台上へ半導体ウエハを移載した後、回転台を少なくとも一回転させ、この間に光学検出手段を用いて半導体ウエハの外周縁部のノッチに基づいて位置データを検出し、この位置データに基づいて半導体ウエハの中心と回転台の中心との偏芯量を求める。次いで、ウエハ搬送機構を用いて回転台上の半導体ウエハの位置ズレを上記偏芯量に即して補正した後、光学検出手段を用いて再度半導体ウエハの位置データを得た後、半導体ウエハのノッチを所定の向きに揃えてプリアライメントを終了する。これらの一連の操作において、プリアライメント機構では回転体による半導体ウエハの回転操作は半導体ウエハ毎に少なくとも2回行われている。
特開2008−078210号公報
しかしながら、従来のプリアライメント技術では、半導体ウエハの搬送途中で、半導体ウエハ毎に半導体ウエハの位置データを少なくとも2回ずつ採取しなくてはならず、プリアライメントに時間がかかるため、半導体ウエハの搬送時間が長くなるという課題があった。
本発明は、上記課題を解決するためになされたもので、プリアライメントに要する時間を短縮し、延いては半導体ウエハの搬送時間を短縮することができる半導体ウエハのプリアライメント方法及びプリアライメント用プログラムを提供することを目的としている。
本発明の請求項1に記載のプリアライメント方法は、制御装置の制御下で、半導体ウエハの処理に先立って、搬送機構及びプリアライメント機構を用いて上記半導体ウエハのプリアライメントを行うプリアライメント方法において、上記搬送機構を用いて収納部から上記プリアライメント機構の回転体上へ移載した上記半導体ウエハを回転させる第1の工程と、上記プリアライメント機構のセンサを用いて検出された上記回転体の軸芯と上記半導体ウエハの中心との偏芯量を演算し、その演算値を保存する第2の工程と、上記演算値が所定値を超える時には、上記搬送機構を用いて上記半導体ウエハの上記回転体上での位置ズレを上記演算値の示す偏芯量だけ補正する第3の工程と、後続の半導体ウエハをプリアライメントする時には、後続の半導体ウエハまでに蓄積された上記演算値に基づいて上記偏芯量を予測する第4の工程と、を備えたことを特徴とするものである。
また、本発明の請求項2に記載のプリアライメント方法は、請求項1に記載の発明において、上記搬送機構を用いて上記予測値を加味して上記後続の半導体ウエハを上記収納部から上記プリアライメント機構の回転体上へ移載することを特徴とするものである。
また、本発明の請求項3に記載のプリアライメント方法は、請求項1または請求項2に記載の発明において、上記後続の半導体ウエハが所定枚数以降の半導体ウエハであることを特徴とするものである。
また、本発明の請求項4に記載のプリアライメント用プログラムは、コンピュータを駆動させて、半導体ウエハの処理に先立って、搬送機構及びプリアライメント機構を用いて上記半導体ウエハのプリアライメントを実行するプログラムであって、上記コンピュータを駆動させて、上記搬送機構を用いて収納部から上記プリアライメント機構の回転体上へ移載した上記半導体ウエハを回転させる第1の工程と、上記プリアライメント機構のセンサを用いて検出された上記回転体の軸芯と上記半導体ウエハの中心との偏芯量を演算し、その演算値を保存する第2の工程と、上記演算値が所定値を超える時には、上記搬送機構を用いて上記半導体ウエハの上記回転体上での位置ズレを上記演算値の示す偏芯量だけ補正する第3の工程と、後続の半導体ウエハをプリアライメントする時には、後続の半導体ウエハまでに蓄積された上記演算値に基づいて上記偏芯量を予測する第4の工程と、を実行することを特徴とするものである。
また、本発明の請求項5に記載のプリアライメント用プログラムは、請求項4に記載の発明において、上記搬送機構を用いて上記予測値を加味して上記後続の半導体ウエハを上記収納部から上記プリアライメント機構の回転体上へ移載することを特徴とするものである。
また、本発明の請求項6に記載のプリアライメント用プログラムは、請求項4または請求項5に記載の発明において、上記後続の半導体ウエハが所定枚数以降の半導体ウエハであることを特徴とするものである。
本発明によれば、プリアライメントに要する時間を短縮し、延いては半導体ウエハの搬送時間を短縮することができる半導体ウエハのプリアライメント方法及びプリアライメント用プログラムを提供することができる。
(a)、(b)はそれぞれ本発明のプリアライメント方法が適用される検査装置の一例を示す構成図で、(a)はプローバ室の一部を破断して示す正面図、(b)は平面図である。 図1に示す検査装置に用いられる本発明のプリアライメント機構を示す概要図である。 本発明のプリアライメント方法の一実施形態を示すフローチャートである。
以下、図1〜図3に示す実施形態に基づいて本発明を説明する。
まず、本発明の半導体ウエハのプリアライメント方法を実行するために用いられる検査装置について説明する。この検査装置は、例えば図1の(a)、(b)に示すように、半導体ウエハWをカセット単位で収納し、検査に即してカセットC内の半導体ウエハWを搬送するローダ室1と、ローダ室1に隣接し、ローダ室1から搬送された半導体ウエハWの電気的特性検査を行うプローバ室2と、ローダ室1及びプローバ室2それぞれに設置された複数の機器を制御する制御装置3と、を備え、プローバ室2において半導体ウエハWに形成された複数のデバイスの電気的特性検査を行うように構成されている。
ローダ室1は、複数の半導体ウエハWをカセット単位で収納する収納部4と、収納部4のカセットCから半導体ウエハWを一枚ずつ搬出入するウエハ搬送機構5と、半導体ウエハWのプリアライメントを行うプリアライメント機構6と、を備えている。ローダ室1では、制御装置3の制御下で、ウエハ搬送機構5がカセットCから半導体ウエハWを取り出してプリアライメント機構6へ引き渡した後、プリアライメント機構6を介して半導体ウエハWのプリアライメントを行い、その半導体ウエハWをプリアライメント機構6からプローバ室2へ搬送する。また、ウエハ搬送機構5は、プローバ室2から検査後の半導体ウエハWを受け取ってカセットCの元の場所へ収納する。
一方、プローバ室2は、半導体ウエハWを載置する移動可能な載置台7と、載置台7の上方に配置され且つ複数のプローブ8Aを有するプローブカード8と、半導体ウエハWの電極パッドと複数のプローブ8Aとのアライメントを行うアライメント機構9と、を備えている。プローバ室2では、制御装置3の制御下で、載置台7がウエハ搬送機構5から半導体ウエハWを受け取った後、アライメント機構9と協働して半導体ウエハWとプローブカード8のアライメントを行い、半導体ウエハWの電極パッドとプローブカード8のプローブ8Aを電気的に接触させて半導体ウエハWに形成された複数のデバイスの電気的特性検査を行う。検査後にはウエハ搬送機構5が載置台7上の半導体ウエハWを受け取る。
而して、制御装置3は、図2に示すように中央演算処理部3Aと、検査装置を駆動するための各種のプログラムや種々のデータを保存する記憶部3Bと、を備え、中央演算処理部3Aと記憶部3Bとの間で種々のプログラムデータや保存データを授受してローダ室1内の機器及びプローバ室2内の機器を制御して半導体ウエハの電気的特性検査を行い、必要な取得データを記憶部3Bに保存する。
そこで、本発明の半導体ウエハのプリアライメント方法(以下、単に「プリアライメント方法」と称す。)の一実施形態を図2及び図3に基づいて説明する。本実施形態のプリアライメント方法は制御装置3の制御下で、上述のように半導体ウエハの電気的特性検査に先立って、ローダ室1内のウエハ搬送機構5及びプリアライメント機構6が協働して実行される。
ウエハ搬送機構5は、図2に示すように、例えばカセットC内の半導体ウエハWを真空吸着して保持する板状の保持部5Aと、保持部5AをX、Y及びθ方向へ駆動させる駆動機構5Bと、を有し、制御装置3の制御下でカセットCとプローバ室2の載置台7との間で半導体ウエハWを搬送する。
プリアライメント機構6は、半導体ウエハWを真空吸着して回転する回転体6Aと、回転体6Aを回転駆動させる回転機構6Bと、を有し、制御装置3の制御下で回転体6Aを介して半導体ウエハWを回転させる。また、プリアライメント機構6の回転体6Aの側方には光学センサ6Cが配置されている。この光学センサ6Cは、半導体ウエハWの周縁部を上下から挟むように配置された発光素子及び受光素子(図示せず)を有し、発光素子からの光線を受光素子で半導体ウエハWの外周縁部に形成されたノッチを検出する。
本実施形態のプリアライメント方法は、プリアライメント機構6によって半導体ウエハWを所定枚数(例えば、5枚)以上プリアライメントする際に、その都度、光学センサ6Cによって半導体ウエハWの中心と回転体6Aの軸芯との偏芯量を検出し、制御装置3の中央演算処理部3Aにおいて光学センサ6Cの検出データに基づいて各半導体ウエハWの偏芯量を演算し、蓄積された偏芯量の演算値を逐次を統計処理し、次の半導体ウエハWの中心と回転体6Aの軸芯との位置ズレ量を推測する点に特徴がある。
即ち、本実施形態のプリアライメント方法を実行する場合に、制御装置3において中央演算処理部3Aが記憶部3Bからプリアライメント用プログラム及び半導体ウエハWに関するデータに読み込む。これにより、ウエハ搬送機構5が保持部5Aを介してカセットCから半導体ウエハWの搬送を開始する(ステップS1)。制御装置3の中央演算処理部3Aではこの半導体ウエハWが所定枚数以上のものであるか否かを判断し(ステップS2)、所定枚数未満であればウエハ搬送機構5がカセットCからプリアライメント機構6へ半導体ウエハWを直に搬送し(ステップS3)、プリアライメント機構6の回転体6A上に半導体ウエハWを載置する(ステップS4)。
プリアライメント機構6では回転体6Aが少なくとも一回転し、半導体ウエハWのプリアライメントを行う(ステップS5)。この際、制御装置3の中央演算処理部3Aではこのプリアライメントが何回目であるか判断する一方(ステップS6)、半導体ウエハWが回転する間に光学センサ6Cによって半導体ウエハWのノッチを検出する。中央演算処理部3Aでは光学センサ6Cからのノッチに関する検出データに基づいて半導体ウエハWの中心と回転体6Aの軸芯との偏芯量及びノッチの基準位置からのズレ角度を演算する(ステップS7)。
次いで、演算値が規定値以下であるか否かを判断し(ステップS8)、半導体ウエハWの演算値が規定値以下であれば、ウエハ搬送機構5によって半導体ウエハWをプローバ室2へ搬送することができる。ステップS8での判断で演算値が規定値を超えている場合には、この半導体ウエハWをプローバ室2へ搬送してもプローバ室2内において正確にアライメントすることができないため、ウエハ搬送機構5を介して回転体6A上で演算値に即した偏芯量だけ半導体ウエハWを移動させた後(ステップS9)、ステップS5へ戻って再度プリアライメントを実行し、ステップS6においてこのプリアライメントが二回目であると判断すると、ステップS8において光学センサ6Cの検出データに基づいて偏芯量が規定値以下であるか否かを判断する。この時の偏芯量が規定値以下であれば、半導体ウエハWをプローバ室2へ搬送できるため、この半導体ウエハWのプリアライメントを終了する。
プリアライメントを終了すると、次の半導体ウエハWがあるか否かを判断する(ステップS10)。ここで次の半導体ウエハWがあると判断すれば、ステップS1に戻り、次の半導体ウエハWの搬送を開始する。そして、この半導体ウエハWが所定枚数以上のものか否かを判断し(ステップS2)、即ち5枚以下であれば、5枚目の半導体ウエハWになるまでステップS3からステップS10までの上述の操作を繰り返す。
ステップS2において5枚目で所定枚数以上の半導体ウエハWであると判断すると、4枚目までの半導体ウエハWについて蓄積された偏芯量の演算値に基づいて5枚目の半導体ウエハWのズレ量を予測する(ステップS11)。4枚目までの演算値を蓄積し、蓄積データの統計処理として例えば平均値を求めることにより、カセットC内の5枚目の半導体ウエハWを取り出しても平均値に基づいて回転体6A上での半導体ウエハWの位置ズレ量を予測することができる。この予測値を加味して半導体ウエハWをプリアライメント機構6まで搬送し(ステップS12)、回転体6A上へ載置する(ステップS4)。この時点で、カセットCから移載された回転体6A上の半導体ウエハWの位置ズレ量が既に補正されていることになる。
然る後、プリアライメント機構6が駆動して回転体6Aが少なくとも一回転し、半導体ウエハWのプリアライメントを実行する(ステップS5)。この時、制御装置3の中央演算処理部3Aではこの半導体ウエハWに対するプリアライメントが何回目であるかを判断し、一回目であると判断すると、光学センサ6Cの検出データに基づいて半導体ウエハWの中心と回転体6Aの軸芯の偏芯量を演算し、演算値を記憶部3Bに保存した後(ステップS7)、演算値が規定値以下であるか否かを判断する(ステップS8)。この時点では半導体ウエハWは位置ズレが補正されて回転体6A上に載置されているため、演算値は規定値以下になっており、そのまま半導体ウエハWをプローバ室2へ搬送することができる。
ステップS8において、演算値が規定値を超えていると判断されることがあれば、ステップ9、ステップS5及びステップS6を経由し、ステップS8において半導体ウエハWの偏芯量が規定値以下であるか否かを判断する。この時には半導体ウエハWの偏芯量が規定値以下になっており、プローバ室2へ搬送できるようになっている。
その後、ステップS10において、次の半導体ウエハWがあるか否かを判断し、次の半導体ウエハWがあれば、二枚目以降の半導体ウエハWと同様の処理を繰り返して半導体ウエハWのプリアライメントを行う。5枚目以降の半導体ウエハWでは一回のプリアライメントを実行するだけでプリアライメントを終了し、そのままプローバ室2へ搬送することができる。
以上説明したように本実施形態によれば、半導体ウエハWの処理に先立って、ウエハ搬送機構5及びプリアライメント機構6を用いて半導体ウエハWのプリアライメントを行う際に、ウエハ搬送機構5を用いてカセットCからプリアライメント機構6の回転体6A上へ半導体ウエハWを移載し、回転体6Aを介して半導体ウエハWを回転させる第1の工程と、プリアライメント機構6の光学センサ6Cを用いて回転体6Aの軸芯と半導体ウエハWの中心との偏芯量を検出した後、この検出データに基づいて制御装置3において半導体ウエハWの偏芯量を演算し、この演算値を保存する第2の工程と、演算値が規定値を超える時には、ウエハ搬送機構5を用いて半導体ウエハWの回転体6A上での位置ズレを演算値の示す偏芯量だけ補正する第3の工程と、所定枚数(本実施形態では5枚)以降の半導体ウエハWをプリアライメントする時には、それまでに蓄積された各半導体ウエハWの演算値に基づいて半導体ウエハWの偏芯量を予測する第4の工程と、を備えているため、特に5枚目以降の半導体ウエハWのプリアライメントを行う場合にはカセットCからプリアライメント機構6の回転体6Aに移載する時に、回転体6A上での位置ズレ量を格段に抑制して一回のプリアライメントで済ますことができ、従来のように半導体ウエハWを2回以上プリアライメントする必要がなく、もってカセットCからプローバ室2への搬送時間を短縮することができる。
また、本実施形態によれば、ウエハ搬送機構5を用いて回転体6A上での位置ズレ量の予測値を加味して後続の半導体ウエハWをカセットCからプリアライメント機構6の回転体6A上へ移載するため、回転体6Aでの半導体ウエハWは既に位置ズレが補正されており、一回のプリアライメントで済ますことができるように回転体6A上の位置に半導体ウエハWを載置することができる。
また、本実施形態によれば、後続の半導体ウエハWが所定枚数(本実施形態では5枚)以降の半導体ウエハであるため、回転体6Aでの半導体ウエハWの偏芯量を高精度に予測することができ、延いてはカセットCから回転体6Aへの移載精度を高めることができる。
上記実施形態では半導体ウエハWの収納体としてカセットCを用いる場合について説明したが、カセットCに代えてアダプタユニットを用いることができる。アダプタユニットは、自動搬送装置によって半導体ウエハを一枚ずつ直に受け取る半導体ウエハの収納体であり、検査装置等の処理装置のロードポートに設置して用いられる。自動搬送装置は、アダプタユニット内に半導体ウエハを一枚ずつ高精度且つ再現性良く収納することができるため、アダプタユニット内の各半導体ウエハ間の位置ズレが抑制されるため、アダプタユニットからプリアライメント機構へ半導体ウエハを移載する時の位置ズレが少なく、プリアライメント機構での半導体ウエハの偏芯量が格段に抑制され、各半導体ウエハに対する偏芯量の予測精度が向上し、プリアライメントを短時間で終了させることができ、アダプタユニットからプローバ室への搬送時間を短縮することができる。
尚、上記実施形態では、所定枚数以上のプリアライメントを実行した後に半導体ウエハWの偏芯量を予測する場合について説明したが、2枚目以降の半導体ウエハからプリアライメント機構での偏芯量を予測するようにしても良い。
本発明は、検査装置等の処理装置において半導体ウエハのプリアライメントを行う場合に好適に利用することができる。
3 制御装置
5 ウエハ搬送機構
6 プリアライメント機構
6A 回転体
6C 光学センサ
W 半導体ウエハ

Claims (6)

  1. 制御装置の制御下で、半導体ウエハの処理に先立って、搬送機構及びプリアライメント機構を用いて上記半導体ウエハのプリアライメントを行うプリアライメント方法において、
    上記搬送機構を用いて収納部から上記プリアライメント機構の回転体上へ移載した上記半導体ウエハを回転させる第1の工程と、
    上記プリアライメント機構のセンサを用いて検出された上記回転体の軸芯と上記半導体ウエハの中心との偏芯量を演算し、その演算値を保存する第2の工程と、
    上記演算値が所定値を超える時には、上記搬送機構を用いて上記半導体ウエハの上記回転体上での位置ズレを上記演算値の示す偏芯量だけ補正する第3の工程と、
    後続の半導体ウエハをプリアライメントする時には、後続の半導体ウエハまでに蓄積された上記演算値に基づいて上記偏芯量を予測する第4の工程と、を備えた
    ことを特徴とするプリアライメント方法。
  2. 上記搬送機構を用いて上記予測値を加味して上記後続の半導体ウエハを上記収納部から上記プリアライメント機構の回転体上へ移載することを特徴とする請求項1に記載のプリアライメント方法。
  3. 上記後続の半導体ウエハが所定枚数以降の半導体ウエハであることを特徴とする請求項1または請求項2に記載のプリアライメント方法。
  4. コンピュータを駆動させて、半導体ウエハの処理に先立って、搬送機構及びプリアライメント機構を用いて上記半導体ウエハのプリアライメントを実行するプログラムであって、
    上記コンピュータを駆動させて、
    上記搬送機構を用いて収納部から上記プリアライメント機構の回転体上へ移載した上記半導体ウエハを回転させる第1の工程と、
    上記プリアライメント機構のセンサを用いて検出された上記回転体の軸芯と上記半導体ウエハの中心との偏芯量を演算し、その演算値を保存する第2の工程と、
    上記演算値が所定値を超える時には、上記搬送機構を用いて上記半導体ウエハの上記回転体上での位置ズレを上記演算値の示す偏芯量だけ補正する第3の工程と、
    後続の半導体ウエハをプリアライメントする時には、後続の半導体ウエハまでに蓄積された上記演算値に基づいて上記偏芯量を予測する第4の工程と、を実行する
    ことを特徴とするプリアライメント用プログラム。
  5. 上記搬送機構を用いて上記予測値を加味して上記後続の半導体ウエハを上記収納部から上記プリアライメント機構の回転体上へ移載することを特徴とする請求項4に記載のプリアライメント用プログラム。
  6. 上記後続の半導体ウエハが所定枚数以降の半導体ウエハであることを特徴とする請求項4または請求項5に記載のプリアライメント用プログラム。
JP2009147059A 2009-06-19 2009-06-19 検査装置におけるプリアライメント方法及びプリアライメント用プログラム Active JP5384219B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009147059A JP5384219B2 (ja) 2009-06-19 2009-06-19 検査装置におけるプリアライメント方法及びプリアライメント用プログラム
KR1020100053171A KR101300856B1 (ko) 2009-06-19 2010-06-07 반도체 웨이퍼의 프리얼라인먼트 방법 및 프리얼라인먼트용 프로그램이 기록된 기록 매체
US12/817,876 US8319510B2 (en) 2009-06-19 2010-06-17 Pre-alignment method of semiconductor wafer and computer-readable recording medium having pre-alignment program recorded thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009147059A JP5384219B2 (ja) 2009-06-19 2009-06-19 検査装置におけるプリアライメント方法及びプリアライメント用プログラム

Publications (3)

Publication Number Publication Date
JP2011003809A true JP2011003809A (ja) 2011-01-06
JP2011003809A5 JP2011003809A5 (ja) 2012-06-07
JP5384219B2 JP5384219B2 (ja) 2014-01-08

Family

ID=43353754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009147059A Active JP5384219B2 (ja) 2009-06-19 2009-06-19 検査装置におけるプリアライメント方法及びプリアライメント用プログラム

Country Status (3)

Country Link
US (1) US8319510B2 (ja)
JP (1) JP5384219B2 (ja)
KR (1) KR101300856B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016192484A (ja) * 2015-03-31 2016-11-10 株式会社東京精密 プローバ

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5308948B2 (ja) * 2009-07-23 2013-10-09 ルネサスエレクトロニクス株式会社 半導体デバイスの検査装置及び方法
US9299598B2 (en) 2013-12-23 2016-03-29 Lam Research Corp. Robot with integrated aligner
US9627179B2 (en) * 2015-03-26 2017-04-18 Doug Carson & Associates, Inc. Substrate alignment through detection of rotating timing pattern
US10134624B2 (en) 2015-03-26 2018-11-20 Doug Carson & Associates, Inc. Substrate alignment detection using circumferentially extending timing pattern
US9953806B1 (en) * 2015-03-26 2018-04-24 Doug Carson & Associates, Inc. Substrate alignment detection using circumferentially extending timing pattern
CN109559981B (zh) * 2018-09-26 2020-11-20 厦门市三安集成电路有限公司 一种解决高透光率晶圆在光刻对位中无法识别的方法
JP7212558B2 (ja) * 2019-03-15 2023-01-25 キヤノン株式会社 基板処理装置、決定方法及び物品の製造方法
JP2022184029A (ja) * 2021-05-31 2022-12-13 東京エレクトロン株式会社 アライメント方法及び検査装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63260022A (ja) * 1987-04-16 1988-10-27 Nikon Corp アライメント装置
JPH1064979A (ja) * 1996-08-19 1998-03-06 Nikon Corp 光学式プリアライメント装置および該プリアライメント装置を備えた露光装置
JPH10199784A (ja) * 1997-01-06 1998-07-31 Mitsubishi Electric Corp アライメント補正方法及び半導体装置
JPH10256350A (ja) * 1997-03-06 1998-09-25 Toshiba Corp 半導体製造方法及びその装置
JPH118285A (ja) * 1997-06-13 1999-01-12 Canon Inc 基板処理装置およびデバイス製造方法
JPH11102851A (ja) * 1997-09-26 1999-04-13 Mitsubishi Electric Corp アライメント補正方法及び半導体装置の製造方法
JP2002151575A (ja) * 2000-11-13 2002-05-24 Daihen Corp ウェハアライナ装置
JP2005072444A (ja) * 2003-08-27 2005-03-17 Matsushita Electric Ind Co Ltd 部品実装装置及び部品実装方法
JP2006071395A (ja) * 2004-09-01 2006-03-16 Nikon Corp 較正方法及び位置合わせ方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777485A (en) * 1995-03-20 1998-07-07 Tokyo Electron Limited Probe method and apparatus with improved probe contact
TW315504B (ja) * 1995-03-20 1997-09-11 Tokyo Electron Co Ltd
KR100405398B1 (ko) * 1995-07-14 2004-03-30 가부시키가이샤 니콘 기판의위치결정방법
US6008636A (en) * 1997-09-30 1999-12-28 Motorola, Inc. Test system with robot arm for delivering a device under test
US6111421A (en) * 1997-10-20 2000-08-29 Tokyo Electron Limited Probe method and apparatus for inspecting an object
KR100292612B1 (ko) * 1997-12-08 2001-08-07 윤종용 반도체 웨이퍼 정렬시스템 및 이를 이용하는 웨이퍼 정렬방법
JP2000306971A (ja) * 1999-04-21 2000-11-02 Canon Inc 半導体製造装置、ポッド装着方法および半導体デバイス生産方法
JP2003188228A (ja) * 2001-12-18 2003-07-04 Nikon Corp 基板搬送方法
JP2003247808A (ja) * 2002-02-26 2003-09-05 Nakamura Tome Precision Ind Co Ltd ガラス基板等のアライメント方法
US7129694B2 (en) * 2002-05-23 2006-10-31 Applied Materials, Inc. Large substrate test system
JP4391744B2 (ja) * 2002-12-27 2009-12-24 東京エレクトロン株式会社 移動式プローブカード搬送装置、プローブ装置及びプローブ装置へのプローブカードの搬送方法
JP2005101584A (ja) * 2003-08-28 2005-04-14 Suss Microtec Test Systems Gmbh 基板を検査する装置
JP4647197B2 (ja) * 2003-09-17 2011-03-09 東京エレクトロン株式会社 被処理体の搬送方法及びコンピュータ読取可能な記憶媒体
US7221175B2 (en) * 2005-05-11 2007-05-22 Stats Chippac Ltd. Self-aligning docking system for electronic device testing
JP4589853B2 (ja) * 2005-09-22 2010-12-01 東京エレクトロン株式会社 基板搬送システム及び基板搬送方法
JP4809744B2 (ja) 2006-09-19 2011-11-09 東京エレクトロン株式会社 ウエハの中心検出方法及びその方法を記録した記録媒体
DE102007011700B4 (de) * 2007-03-09 2009-03-26 Hubertus Heigl Handhabungsvorrichtung zum Positionieren eines Testkopfs, insbesondere an einer Prüfeinrichtung
JP5120018B2 (ja) * 2007-05-15 2013-01-16 東京エレクトロン株式会社 プローブ装置
ITUD20070239A1 (it) * 2007-12-18 2009-06-19 Baccini S P A Dispositivo di collaudo per collaudare piastre per circuiti elettronici e relativo procedimento

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63260022A (ja) * 1987-04-16 1988-10-27 Nikon Corp アライメント装置
JPH1064979A (ja) * 1996-08-19 1998-03-06 Nikon Corp 光学式プリアライメント装置および該プリアライメント装置を備えた露光装置
JPH10199784A (ja) * 1997-01-06 1998-07-31 Mitsubishi Electric Corp アライメント補正方法及び半導体装置
JPH10256350A (ja) * 1997-03-06 1998-09-25 Toshiba Corp 半導体製造方法及びその装置
JPH118285A (ja) * 1997-06-13 1999-01-12 Canon Inc 基板処理装置およびデバイス製造方法
JPH11102851A (ja) * 1997-09-26 1999-04-13 Mitsubishi Electric Corp アライメント補正方法及び半導体装置の製造方法
JP2002151575A (ja) * 2000-11-13 2002-05-24 Daihen Corp ウェハアライナ装置
JP2005072444A (ja) * 2003-08-27 2005-03-17 Matsushita Electric Ind Co Ltd 部品実装装置及び部品実装方法
JP2006071395A (ja) * 2004-09-01 2006-03-16 Nikon Corp 較正方法及び位置合わせ方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016192484A (ja) * 2015-03-31 2016-11-10 株式会社東京精密 プローバ

Also Published As

Publication number Publication date
KR20100136914A (ko) 2010-12-29
US8319510B2 (en) 2012-11-27
JP5384219B2 (ja) 2014-01-08
KR101300856B1 (ko) 2013-08-27
US20100321052A1 (en) 2010-12-23

Similar Documents

Publication Publication Date Title
JP5384219B2 (ja) 検査装置におけるプリアライメント方法及びプリアライメント用プログラム
JP5083339B2 (ja) 基板搬送装置及び基板搬送方法並びに記憶媒体
US20100008688A1 (en) Method for aligning transfer position of transfer system
US8740535B2 (en) Delivery position aligning method for use in vacuum processing apparatus, vacuum processing apparatus and computer storage medium
WO2019163275A1 (ja) コンタクト精度保証方法、コンタクト精度保証機構、および検査装置
JP4173309B2 (ja) センタリング装置及び枚葉式検査装置
JP2013191741A (ja) プローブ装置及びプローブ装置のプローブカード装着方法
JP2012038922A (ja) 基板搬送装置、基板搬送方法及びその基板搬送方法を実行させるためのプログラムを記録した記録媒体
KR20210089083A (ko) 기판의 위치 어긋남 검출 방법, 기판 위치의 이상 판정 방법, 기판 반송 제어 방법, 및 기판의 위치 어긋남 검출 장치
WO2009116383A1 (ja) 制御装置及び制御方法
JP2006269497A (ja) 基板処理装置及び基板収納方法
US7826918B2 (en) Transfer system and transfer method of object to be processed
JP2005101455A (ja) 位置決め装置
JP5773613B2 (ja) 異常原因分析方法及び異常分析プログラム
US20170016112A1 (en) Apparatus for processing substrate and method of manufacturing article
JP2002353292A (ja) 基板処理装置、基板処理システム及び判別方法並びに基板処理方法
KR20200071672A (ko) 검사 장치, 및 검사 방법
KR20070109447A (ko) 웨이퍼 얼라인을 할 수 있는 웨이퍼 이송 장치 및 웨이퍼얼라인 방법
JP6415971B2 (ja) 基板処理装置、基板処理方法及び基板処理プログラムを記録した記録媒体
JP4665367B2 (ja) ウェハ検査装置又はウェハ測定装置におけるウェハのハンドリング方法
JPH02170520A (ja) 塗布現像装置
KR20170094090A (ko) 기판 검사 장치 및 기판 검사 방법
JP2007173285A (ja) ウェーハプローバ装置およびウェーハ検査方法
JPH10338346A (ja) 液晶用ガラス基板の位置検出装置
JPH02281101A (ja) 半導体検査装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120412

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131002

R150 Certificate of patent or registration of utility model

Ref document number: 5384219

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250