JP2010537436A - 低温でｐ型ＩＩＩ−Ｖ窒化物半導体材料に低抵抗率オーム接点を製作する方法 - Google Patents

Abstract

本発明の一実施形態は、オーム接点層を有するＩＩＩ−Ｖ族窒化物構造物を製作する方法を提供する。この方法は、ｐ型層を有するＩＩＩ−Ｖ族窒化物構造物を製作することを包含する。この方法は、最初にｐ型層をアニーリングすることなしに、ｐ型層上にオーム接点層を堆積させることを、さらに包含する。この方法はまた、続いてアニーリングチャンバー内で所定の温度で所定の期間の間、ｐ型層およびオーム接点層をアニーリングし、それによって単一のアニーリングプロセスにおいてｐ型層とオーム接点との抵抗率を低減することも包含する。

Description

（発明の分野）
本発明は、半導体発光デバイスの設計に関する。より具体的には、本発明は、ｐ型ＩＩＩ−Ｖ窒化物半導体材料に低抵抗率オーム接点を製作する技術と、半導体発光デバイスを製作する方法とに関する。

（関連技術）
ＩＩＩ−Ｖ窒化物化合物（例えば、ＧａＮ、ＩｎＮおよびＡｌＮ）および混晶（ａｌｌｏｙ−ｃｏｍｐｏｕｎｄ）（例えば、ＡｌＧａＮ、ＩｎＧａＮおよびＡｌＧＡＩｎＮ）は、青−緑可視スペクトルにおいて効率的なルミネセンスを生成することを実証されている。この事実は、発光ダイオード（ＬＥＤ）およびレーザーダイオードにおける最近の技術的発展に対する推進力である。例えば、ＩＩＩ−Ｖ族窒化物化合物材料を用いた高輝度ＬＥＤは、カラーディスプレイの市場を変化させ、多くの分野の用途（例えば、交通信号灯およびフラットパネル白色光源）への扉を開いた。加えて、ＩＩＩ−Ｖ族窒化物化合物材料を用いたＵＶレーザーダイオードはまた、科学計器、実験室および市販用製品においても広く用いられている。

発光デバイスの製作に影響する一つの重要な因子は、Ｐ−Ｎ接合の性質である。ｐ型材料とｎ型材料とが互いに接触して配置されるとき、その接合は、いずれかのタイプの材料のみとは異なるふるまい方をする。より具体的には、順方向バイアス電圧がＰ−Ｎ接合にわたって印加されるとき、担体（すなわち、ｐ型層からの孔およびｎ型層からの電子と）は、Ｐ−Ｎ接合領域において再結合し、光子の形態のエネルギーを放出する。加えて、活性層は、ｐ型層とｎ型層との間の多重量子井戸（ＭＱＷ）構造物によって形成され得る。このＭＱＷ構造物は、担体を量子バリアー間に制限することによって、より高い担体密度を生成し、結果として担体再結合率を高める。担体が、より速く再結合すればするほど、発光デバイスは、より効率的になる。

ＩＩＩ−Ｖ族窒化物材料を用いたＬＥＤ構造物をエピタキシャル成長させる技術は、有機金属化学気相蒸着法（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）およびハイドライド気相成長法（ＨＶＰＥ）を含むが、これらに制限されない。エピタキシャル成長に用いられる基板材料は、サファイア（ＡＬ_２Ｏ_３）、ケイ素、および炭化ケイ素（ＳｉＣ）を含む。Ｓｉおよびマグネシウム（Ｍｇ）が、供与体ドーパントおよび受容体ドーパントとして、それぞれＩＩＩ−Ｖ族窒化物材料を製作するために用いられるとき、ｎ型窒化物材料において、高い担体密度を得ることは、比較的容易である。しかしながら、ｐ型窒化物材料に対して、高い担体密度を得ることは、より困難である。

本発明の一実施形態は、オーム接点層を有するＩＩＩ−Ｖ族窒化物構造物を製作する方法を提供する。この方法は、ｐ型層を有するＩＩＩ−Ｖ族窒化物構造物を製作することを包含する。この方法は、最初にｐ型層をアニーリングすることなしに、ｐ型層上にオーム接点層を堆積させることを、さらに包含する。この方法はまた、続いて所定の温度で所定の期間の間、ｐ型層およびオーム接点層をアニーリングし、それによって単一のアニーリングプロセスにおいてｐ型層とオーム接点との抵抗率を低減することも包含する。

この実施形態の一変化形において、ＩＩＩ−Ｖ族窒化物構造物を製作することは、緩衝層を製作することと、ｎ型層を製作することと、多重量子井戸活性層を製作することとを包含する。

この実施形態の一変化形において、ＩＩＩ−Ｖ族窒化物構造物を製作することは、有機金属化学気相蒸着法（ＭＯＣＶＤ）と分子線エピタキシー（ＭＢＥ）とハイドライド気相成長法（ＨＶＰＥ）とのうちの一つ以上を包含する。

この実施形態の一変化形において、オーム接点層を堆積させることは、電子ビーム蒸着、フィラメント蒸着およびスパッター堆積のうちの一つ以上をベースにした物理蒸着プロセスを包含する。

さらなる変化形において、オーム接点層は、水素の吸収を可能にする一つ以上の貴金属を含む。

さらなる変化形において、一つ以上の貴金属は、Ｐｔ、Ｒｕ、ＲｈおよびＰｄのうちの一つ以上を含む。

この実施形態の一変化形において、ｐ型層およびオーム接点層をアニーリングすることは、Ｎ_２および／またはＯ_２を雰囲気ガスとして用いることを包含する。

この実施形態の一変化形において、所定の温度は、７００℃よりも低い。

さらなる変化形において、所定の温度は、ほぼ５５０℃である。

この実施形態の一変化形において、所定の期間は、ほぼ１０分間である。

本発明の一実施形態は、発光デバイスを提供し、発光デバイスは、ｐ型層を有するＩＩＩ−Ｖ族窒化物構造物を含む。発光デバイスは、最初にｐ型層をアニーリングすることなしにｐ型層上に堆積されたオーム接点層をさらに含む。加えて、ｐ型層およびオーム接点層は、所定の温度で所定の期間の間、アニーリングされ、それによってｐ型層およびオーム接点の抵抗率は、単一のアニーリングプロセスにおいて有意に低減される。

この実施形態の一変化形において、ＩＩＩ−Ｖ族窒化物構造物は、緩衝層と、ｎ型層と、多重量子井戸活性層とをさらに含む。

この実施形態の一変化形において、ＩＩＩ−Ｖ族窒化物構造物は、有機金属化学気相蒸着法（ＭＯＣＶＤ）と、分子線エピタキシー（ＭＢＥ）と、ハイドライド気相成長法（ＨＶＰＥ）とのうちの一つ以上を用いて製作される。

この実施形態の一変化形において、オーム接点層は、電子ビーム蒸着と、フィラメント蒸着と、スパッター堆積とのうちの一つ以上を用いて、ｐ型層上に堆積される。

この実施形態の一変化形において、オーム接点層は、水素の吸収を可能にする一つ以上の貴金属を含む。

さらなる変化形において、一つ以上の貴金属は、Ｐｔ、Ｒｕ、ＲｈおよびＰｄのうちの一つ以上を含む。

この実施形態の一変化形において、ｐ型層およびオーム接点層は、Ｎ_２および／またはＯ_２が雰囲気ガスとして用いられる環境においてアニーリングされる。

この実施形態の一変化形において、所定の温度は、７００℃よりも低い。

さらなる変化形において、所定の温度は、ほぼ５５０℃である。

この実施形態の一変化形において、所定の期間は、ほぼ１０分間である。

添付の、本明細書の一部分を形成する図面は、本発明の特定の局面を描くために含まれている。本発明は、これらの図面のうちの一つ以上を本明細書に提示される説明と組み合わせて参照することによって、より良く理解され得る。図面において図示される機構は、必ずしも縮尺どおりに描かれていないことが、留意されるべきである。
図１は、従来の有機金属化学気相蒸着法（ＭＯＣＶＤ）を用いて製造された窒化物半導体材料をベースにしたＬＥＤを図示する。 図２は、ｐ型層の中のドーパントを活性化し、オーム接点層の抵抗率を低減する、従来の２ステップのアニーリングプロセスを図示する。 図３は、本発明の一実施形態に従って製造された窒化物半導体材料を用いたＬＥＤを図示する。 図４は、本発明の一実施形態に従って製造された窒化物半導体材料をベースにしたＬＥＤの製作プロセスを図示するフローチャートである。

（詳細な説明）
ｐ型窒化物材料の製作の間に、水素（Ｈ_２）は、典型的には、受容体（しばしばマグネシウム（Ｍｇ）である）の密度を増すための雰囲気ガスとして用いられる。しかしながら、Ｈ_２とＭｇとは、電気的に不活性な、ドーパント効率を低減するＭｇ−Ｈ複合体を形成し得る。結果として、Ｍｇドーピングされたｐ型窒化物層は、他の材料でドーピングされたものよりも少ない活性受容体を有し得る。上述の問題を克服するために、そして低抵抗ｐ型窒化物層を得るために、Ｈ_２のない環境における低抵抗電子ビーム照射（ＬＥＥＢＩ）および／または熱アニーリング処理は、ｐ型窒化物層が成長した後に利用され得る。この付加的なプロセスは、Ｍｇ−Ｈ複合体を分解し、受容体を電気的に活性化する。

熱アニーリングプロセスにおいて、ｐ型窒化物材料は、十分に高いアニーリング温度で、窒素（Ｎ_２）が雰囲気ガスとして用いられるチャンバーの中に配置され得る。従来の製作プロセスにおいて、アニーリング温度は、受容体を効果的に活性化するために、好適には約７００℃より高く保たれる。この高温処理は、担体密度を有意に増加させ得、結果として最大５桁までｐ型層の抵抗率を低減し得る。

ＬＥＤの製造の間に、オーム接点層は、典型的にはｐ型窒化物材料の上に形成される。オーム接点層の形成は、しばしば、接点表面においてｐ型窒化物材料と接点金属材料とを合金化することを包含する。合金化は、典型的には７００℃よりも低い温度で生じる。結果として、ｐ型半導体材料は、２段階のアニーリング／合金化プロセスを受け、このことは、受容体を活性化するための７００℃以上での高温アニーリングを包含し、その後にオーム接点の形成のための、より低い温度（例えば、５５０℃）での合金化プロセスが続く。以下の開示において、単純化するために、この２段階のアニーリング／合金化プロセスは、２段階アニーリングプロセスと呼ばれる。

この２段階アニーリングプロセスは、いくつかの不利な点を有する。例えば、７００℃の最低アニーリング温度は、近くのＭＱＷ構造物のための成長温度に非常に近い。この高いアニーリング温度は、ＭＱＷ領域を損傷する可能性があり得る。加えて、二つの異なるアニーリング温度の設定は、製造プロセスの複雑さを増す。本発明の実施形態は、低抵抗率ｐ型窒化物半導体材料を製造し、低温での単一のアニーリングプロセスでオーム接点を形成する方法を提供する。

以下の説明は、任意の当業者が本発明を構成し、用いることを可能にするように提示され、具体的な用途とその要件とに関連して提供される。開示される実施形態へのさまざまな修正は、当業者に容易に明白となり、本明細書で規定される一般的な原則は、本発明の範囲から逸脱することなしに、他の実施形態および用途に適用され得る。よって、本発明は、示される実施形態に制限されず、特許請求の範囲と矛盾しない最も広い範囲を与えられるべきである。

（概観）
本発明の実施形態は、従来の方法において用いられているアニーリング温度よりも低いアニーリング温度で高質の低抵抗率ｐ型窒化物材料を製作する方法を提供する。開示される方法は、単一のアニーリングセッションにおいて熱アニーリングとオーム接点合金化の両方に対して、７００℃よりも低いアニーリング温度を維持することによって、ｐ型窒化物材料を製造するプロセスを効率化する。結果として生じるｐ型材料の抵抗率は、１０Ωｃｍよりも小さくあり得る。より重要なことに、この低抵抗率ｐ型材料および関連したオーム接点は、開示される方法を用いて、隣接したＭＱＷ活性領域の質に影響することなしに製造され得る。

図１は、従来の有機金属化学気相蒸着法（ＭＯＣＶＤ）を用いて製造された窒化物半導体材料をベースにしたＬＥＤを図示する。ＩＩＩ−Ｖ族化合物半導体は、ＩＩＩ族材料（例えば、Ａｌ、ＧａおよびＩｎ）とＶ族材料（例えば、Ｎ、ＰおよびＡｓ）とを含む。一実施形態において、ｐ型材料を製造するために用いられるドーパント材料は、Ｍｇを含む。これらのドーパント材料は、ｐ型半導体材料における担体密度を高める。

窒化物ＬＥＤ製作プロセスにおいて、ＩＩＩ−Ｖ族窒化物層状構造物は、最初に成長基板１１０上に製作される（ステップＡ）。次に、緩衝層１２０は、基板１１０上に製作される（ステップＢ）。ＩＩＩ−Ｖ族窒化物ｎ型層１３０は、次いで緩衝層１２０上に製作される（ステップＣ）。ステップＤおよびステップＥにおいて、ＭＱＷ活性層１４０およびＩＩＩ−Ｖ族ｐ型窒化物層１５０は、ｎ型層１３０上に別個に形成される。ＭＯＶＣＤは、これらの層を製作するために用いられ得る。

一実施形態において、ステップＥに続き、ｐ型層１５０の上の任意の付加的な層の成長より前に、層状構造物がアニーリングチャンバーの中に配置され、その中でＮ_２は、雰囲気ガスとして用いられ、雰囲気温度は７００℃以上に設定される。このアニーリングプロセスは、典型的にはほぼ２０分間続き、このアニーリングプロセスは、ｐ型層１５０の中に形成されたＭｇ−Ｈ複合物からＨを分離する。結果として、ｐ型層１５０の抵抗率は、最大５桁まで（例えば、ほぼ１０^５Ωｃｍからほぼ１０^０Ωｃｍまで）低減され得る。一般的に、より高いアニーリング温度は、ｐ型層においてより低い抵抗率をもたらすことに留意されたい。しかしながら、高いアニーリング温度は、隣にあるＭＱＷ構造物を損傷させ得る。したがって、従来のアニーリングプロセスの有効性は、制限されている。

ステップＦにおいて、オーム接点層１６０は、ｐ型層１５０上に形成される。一実施形態において、ステップＦは、物理蒸着法を用いる（例えば、電子ビーム蒸着、フィラメント蒸着（ｆｉｌａｍｅｎｔ ｅｖａｐｏｒａｔｉｏｎ）、および／またはスパッター堆積）を用いる。従来のオーム接点材料は、金（Ａｕ）およびニッケル（Ｎｉ）を含む。典型的には、構造物が５００℃以上の温度で合金化プロセスを受けるとき、低抵抗率オーム接点は、オーム接点層１６０とｐ型層１５０との間に形成される。従来の製作プロセスにおいて、熱アニーリングとオーム接点の合金化とは、二つの別個のプロセスであることに留意されたい。このことは、ｐ型層の熱アニーリングの効率がオーム接点層の存在によって低減され得ることに起因し、そのことは、水素がＨ−Ｍｇ複合物から引き抜かれることを妨げる。

図２は、ｐ型層の中のドーパントを活性化し、オーム接点層の抵抗率を低減する、従来の２ステップのアニーリングプロセスを図示する。日本で公開された特許出願ＪＰ ２００３−３４７５９２Ａに開示されているように、このプロットは、Ｎ_２環境内での１０分間のアニーリングの後にＭｇをドーピングされた、４μｍ厚ｐ型ＧａＮ層の中でのさまざまなアニーリング温度に対応した抵抗率変化を図示する。このプロットから観察され得るように、オーム接点層の製作より前に、ｐ型層の抵抗率は、６００℃よりも相当に高いアニーリング温度で有意に低減され得るのみである。典型的には、７００℃よりも高いアニーリング温度が、ｐ型層において望ましい抵抗率を達成するために必要とされる。

図３は、本発明の一実施形態に従って製造された窒化物半導体材料を用いたＬＥＤを図示する。一実施形態において、開示される方法におけるＩＩＩ−Ｖ族半導体のエピタキシャル成長は、従来のＭＯＣＶＤをベースにし、図３における最初の４ステップ（ステップＡからステップＤ）は、図１に示される最初の４ステップと実質的に同様である。要するに、ＩＩＩ−Ｖ族窒化物層状構造物は、緩衝層３２０がその上に予め製作されていた成長Ｓｉ基板３１０上に製作される。上記の緩衝層３２０は、ＭＱＷ活性層３４０とｐ型層３５０とが別々に形成される（ステップＤおよびステップＥ）ＩＩＩ−Ｖ族ｎ型窒化物層３３０である。

従来の方法と違って、開示される方法は、最初にｐ型層３５０をアニーリングプロセスにさらすことなしに、ｐ型層３５０上にオーム接点層３６０を製作し続ける（ステップＦ）。すなわち、オーム接点層３６０は、ｐ型層３５０が最初に熱アニーリングプロセスを経ることなしに、ｐ型層３５０上に形成される。ｐ型層の上に材料の別の層がある場合には、アニーリングの効率が典型的に低減されるので、このことは、直観的に理解できる内容に反する。

オーム接点層は、水素を吸収し得る一つ以上の金属を備えている。一実施形態において、オーム接点層は、Ｐｔを含む。さらなる実施形態において、オーム接点層は、Ｐｔ、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）およびパラジウム（Ｐｄ）のうちの少なくとも一つを含み得る。オーム接点層は、物理蒸着法（例えば、電子ビーム蒸着、フィラメント蒸着および／またはスパッター堆積）を用いて製作され得る。

オーム接点層３６０が形成された後に、従来の方法における温度よりも低い雰囲気温度（例えば、７００℃）で、層状構造物が、アニーリングチャンバーの中に配置される。一実施形態において、システムは、アニーリングプロセスを促進する雰囲気ガスとして、Ｎ_２および／またはＯ_２を用い得る。例えば、このアニーリング温度は、ほぼ５５０℃であり得、これは、従来のアニーリング温度において用いられている７００℃よりも有意に低い。アニーリングプロセスは、ほぼ１０分間続き得る。このアニーリングプロセスは、ｐ型層３５０の中のＨ−Ｍｇ複合物からＨを分離し、単一のプロセスにおいて低抵抗オーム接点の形成を促進する合金化プロセスも完了させる。結果として、ｐ型層の抵抗率は、従来の方法における抵抗率よりも低い温度で、最大５桁まで低減され得る。

オーム接点層の中で用いられる貴金属は、化学吸着プロセスを通じて水素を吸収し得、このプロセスにおいて水素分子は、化学結合の形成を通じて貴金属の表面に付着する。貴金属は、オーム接点材料として用いられ得、ｐ型層アニーリングの促進も行い、Ｐｔ、Ｒｕ、ＲｈおよびパラジウムＰｄを含む。一実施形態において、Ｐｔは、後のエッチングプロセスに対して耐性があるので、オーム接点材料として用いられる。

本発明の実施形態は、さまざまなデバイス構造物に適用され得、図３において説明される具体的な構造物に制限されるべきでないことに留意されたい。例えば、成長基板は、Ｓｉ、サファイアおよび／またはＳｉＣをベースにし得る。活性層は、ＭＱＷまたはＰ−Ｎ接合を含み得る。

図４は、本発明の一実施形態に従って製造された窒化物半導体材料をベースにしたＬＥＤの製作プロセスを図示するフローチャートである。このプロセスは、Ｓｉ基板を調製する（ステップ４１０）ことから始まる。次に、緩衝層が、成長Ｓｉ基板上に製作され（ステップ４２０）、続いてｎ型層が、緩衝層上に製作される（ステップ４３０）。ステップ４４０およびステップ４５０において、ＭＱＷ層およびｐ型層は、ｎ型層上に別個に形成される。ＭＯＶＣＤは、これらの層を製作するために用いられ得る。

上記の層が形成された後に、オーム接点層が、ステップ４６０においてｐ型層の上に製作される。層状構造物は、従来の方法における雰囲気温度よりも低い雰囲気温度を有するアニーリングチャンバーの中に配置される（ステップ４７０）。例えば、アニーリング温度は、ほぼ５５０℃であり得、この温度は、従来のアニーリングプロセスにおいて用いられる７００℃よりも有意に低い。このアニーリングプロセスは、ほぼ１０分間続き得る。

ｐ型窒化物半導体材料を製作し、オーム接点層を形成する上記のアニーリングプロセスは、高担体密度と高活性化効率とを有するｐ型半導体材料を生成する。特に、この方法は、近くのＭＱＷ活性領域の結晶構造を劣化させることなしに、比較的低い温度でｐ型層のアニーリングを促進し、ｐ型ドーパント活性化およびオーム接点形成が単一のアニーリングセッションによって完了されることを可能にする。したがって、開示される方法を用いて製造される発光デバイスは、より効率的に製作され得る。

本発明は、さまざまな実施形態によって例示され、本発明のさまざまな機構または構成要素の実装を促進するために、詳細に、例とともに説明される。しかしながら、本発明の用途を、示される詳細に制限することは、発明者らの意図ではない。本発明の機構または構成要素の修正は、本発明の精神から逸脱することなしに行われ得、よって依然として特許請求の範囲内にとどまっている。

Claims (20)

1. オーム接点層を有するＩＩＩ−Ｖ族窒化物構造物を製作する方法であって、該方法は、
   ｐ型層を有するＩＩＩ−Ｖ族窒化物構造物を製作することと、
   最初に該ｐ型層をアニーリングすることなしに、該ｐ型層上にオーム接点層を堆積させることと、
   所定の温度で所定の期間の間、該ｐ型層および該オーム接点層をアニーリングし、それによって単一のアニーリングプロセスにおいて該ｐ型層および該オーム接点の抵抗率を低減することと
   を包含する、方法。
2. 前記ＩＩＩ−Ｖ族窒化物構造物を製作することは、
   緩衝層を製作することと、
   ｎ型層を製作することと、
   多重量子井戸活性層を製作することと
   をさらに包含する、請求項１に記載の方法。
3. 前記ＩＩＩ−Ｖ族窒化物構造物を製作することは、
   有機金属化学気相蒸着法（ＭＯＣＶＤ）と、
   分子線エピタキシー（ＭＢＥ）と、
   ハイドライド気相成長法（ＨＶＰＥ）と
   のうちの一つ以上を包含する、請求項１に記載の方法。
4. 前記オーム接点層を堆積させることは、電子ビーム蒸着とフィラメント蒸着とスパッター堆積とのうちの一つ以上をベースにした物理蒸着プロセスを包含する、請求項１に記載の方法。
5. 前記オーム接点層は、水素の吸収を可能にする一つ以上の貴金属を備えている、請求項４に記載の方法。
6. 前記一つ以上の貴金属は、Ｐｔ、Ｒｕ、ＲｈおよびＰｄのうちの一つ以上を含んでいる、請求項５に記載の方法。
7. 前記ｐ型層および前記オーム接点層をアニーリングすることは、Ｎ_２および／またはＯ_２を雰囲気ガスとして用いることを包含する、請求項１に記載の方法。
8. 前記所定の温度は、７００℃よりも低い、請求項１に記載の方法。
9. 前記所定の温度は、ほぼ５５０℃である、請求項８に記載の方法。
10. 前記所定の期間は、ほぼ１０分間である、請求項１に記載の方法。
11. 発光デバイスであって、該デバイスは、
    ｐ型層を有するＩＩＩ−Ｖ族窒化物構造物と、最初にｐ型層をアニーリングすることなしにｐ型層上に堆積されたオーム接点層とを備え、
    該ｐ型層と該オーム接点層とは、所定の温度で所定の期間の間、アニーリングされ、
    該ｐ型層と該オーム接点層との抵抗率は、単一のアニーリングプロセスにおいて有意に低減される、デバイス。
12. 前記ＩＩＩ−Ｖ族窒化物構造物は、
    緩衝層と、
    ｎ型層と、
    多重量子井戸活性層と
    をさらに備えている、請求項１１に記載の発光デバイス。
13. 前記ＩＩＩ−Ｖ族窒化物構造物は、
    有機金属化学気相蒸着法（ＭＯＣＶＤ）と、
    分子線エピタキシー（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｉａｌ：ＭＢＥ）と、
    ハイドライド気相成長法（ＨＶＰＥ）と
    のうちの一つ以上を用いて製作される、請求項１１に記載の発光デバイス。
14. 前記オーム接点層は、電子ビーム蒸着、フィラメント蒸着およびスパッター堆積のうちの一つ以上を用いて前記ｐ型層上に堆積される、請求項１１に記載の発光デバイス。
15. 前記オーム接点層は、水素の吸収を可能にする一つ以上の貴金属を備えている、請求項１１に記載の発光デバイス。
16. 前記一つ以上の貴金属は、Ｐｔ、Ｒｕ、ＲｈおよびＰｄのうちの一つ以上を含んでいる、請求項１５に記載の発光デバイス。
17. 前記ｐ型層と前記オーム接点層とは、Ｎ_２および／またはＯ_２が雰囲気ガスとして用いられる環境においてアニーリングされる、請求項１１に記載の発光デバイス。
18. 前記所定の温度は、７００℃よりも低い、請求項１１に記載の発光デバイス。
19. 前記所定の温度は、ほぼ５５０℃である、請求項１８に記載の発光デバイス。
20. 前記所定の期間は、ほぼ１０分間である、請求項１１に記載の発光デバイス。

Images