JP2010527094A - データ読取装置およびその方法 - Google Patents

データ読取装置およびその方法 Download PDF

Info

Publication number
JP2010527094A
JP2010527094A JP2010508281A JP2010508281A JP2010527094A JP 2010527094 A JP2010527094 A JP 2010527094A JP 2010508281 A JP2010508281 A JP 2010508281A JP 2010508281 A JP2010508281 A JP 2010508281A JP 2010527094 A JP2010527094 A JP 2010527094A
Authority
JP
Japan
Prior art keywords
data
memory cell
voltage
boundary
data reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010508281A
Other languages
English (en)
Other versions
JP5385261B2 (ja
Inventor
スン−ファン ソン
ジュンジン コン
ソンジョン パク
ドンヒュク チェ
スンジェ イ
ドンク カン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority claimed from PCT/KR2008/000239 external-priority patent/WO2008140171A1/en
Publication of JP2010527094A publication Critical patent/JP2010527094A/ja
Application granted granted Critical
Publication of JP5385261B2 publication Critical patent/JP5385261B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

【課題】フラッシュメモリセルのデータを示すステート間の信頼性が低下する電圧領域を設定し、フラッシュメモリセルの閾値電圧が信頼性が低下する電圧領域に位置した場合、判定不可能値として出力するデータ読み取り方法を提供する。
【解決手段】データ読取装置およびその方法を開示する。本発明の一実施形態に係るデータ読み取り方法は、メモリセルの閾値電圧と第1境界電圧を比較するステップと、閾値電圧と第1境界電圧よりも高い電圧レベルを有する第2境界電圧を比較するステップと、閾値電圧、第1境界電圧、および第2境界電圧の間の比較に基づいてメモリセルのデータを読み取るステップとを含むことを特徴とする。
【選択図】図6

Description

本発明は、データ読み取りに関し、より詳細には、メモリセルにプログラムされたデータを2つの境界電圧を用いて読み取って復号し、メモリセルのデータを決定するデータ読取装置およびその方法に関する。
フラッシュメモリセルは、データをプログラムするとき、フラッシュメモリセルの閾値電圧の大きさをプログラムするデータに適合するように調節する。すなわち、フラッシュメモリセルの閾値電圧の大きさがフラッシュメモリセルにプログラムされたデータを意味する。
フラッシュメモリセルにプログラムされたデータを読み取るためには、フラッシュメモリセルの閾値電圧と予め設定された1つ以上の基準電圧、すなわち、リードレベルとを比べてフラッシュメモリセルのデータを読み取る。例えば、フラッシュメモリセルがSLC(single level cell)方式で動作して基準電圧がAであると仮定し、読み取られたフラッシュメモリセルの閾値電圧が基準電圧Aよりも小さければ、フラッシュメモリセルにプログラムされたデータを1として読み取り、読み取られたフラッシュメモリセルの閾値電圧が基準電圧Aよりも大きければ、フラッシュメモリセルにプログラムされたデータを0として読み取る。
しかしながら、データがプログラムされたフラッシュメモリセルの閾値電圧は、チャージロス(charge loss)およびフローティングポリカップリング(floating poly coupling)などのような様々な要因によって他のレベルの閾値電圧に変わるようになるが、フラッシュメモリセルの閾値電圧が基準電圧付近まで変わる場合、読み取られたフラッシュメモリセルのデータに対する信頼度が低下するようになる。
すなわち、基準電圧付近の閾値電圧を有するメモリフラッシュセルでは、「プログラムされたデータが1であるが読み取られたデータは0である場合」、あるいは「プログラムされたデータが0であるが読み取られたデータは1である場合」が発生し、基準電圧付近で多くのエラーが発生するようになる。
本発明は、上述したような従来技術の問題点を解決するために案出されたものであって、フラッシュメモリセルのデータを示すステート間の信頼性が低下する電圧領域を設定し、フラッシュメモリセルの閾値電圧が信頼性が低下する電圧領域に位置した場合、判定不可能値として出力するデータ読み取り方法を提供することを目的とする。
また、本発明は、データ読み取り方法によって読み取られたフラッシュメモリセルのデータを復号して判定不可能値が含まれたメモリセルのデータを決定することにより、読み取られたメモリセルのデータに対する信頼性を高めることを目的とする。
さらに、本発明は、フラッシュメモリセルの閾値電圧が変わって判定不可能値が出力されても、復号過程を介して信頼性が高いデータとして決定することを目的とする。
上述した目的を達成し、従来技術の問題点を解決するために、本発明の一実施形態に係るデータ読み取り方法は、メモリセルの閾値電圧と第1境界電圧とを比較するステップと、前記閾値電圧と前記第1境界電圧よりも高い電圧レベルを有する第2境界電圧とを比較するステップと、前記閾値電圧と前記第1境界電圧との比較結果および前記閾値電圧と前記第2境界電圧との比較結果に基づいて前記メモリセルのデータを判定するステップとを含む。
このとき、前記メモリセルのデータを判定するステップは、前記閾値電圧が前記第1境界電圧および前記第2境界電圧の間の電圧であれば、前記メモリセルのデータを予め設定された判定不可能値として判定することができる。
このとき、前記メモリセルは、MLC(multi level cell)方式のメモリセルであるか、SLC方式のメモリセルとすることができる。
このとき、前記第1境界電圧および前記第2境界電圧は、前記メモリセルにプログラムされたデータを区分する境界領域間の予め決定された2つの電圧とすることができる。
このとき、前記データ読み取り方法は、判定された複数のメモリセルのデータを復号するステップと、前記復号によって前記メモリセルにプログラムされたデータを決定するステップとをさらに含むことができる。
このとき、前記復号するステップは、前記メモリセルのデータを用いて距離復号を実行することができる。
このとき、前記復号するステップは、前記メモリセルのデータを用いてシンドロームを計算し、前記計算されたシンドロームを用いて復号を実行することができる。
本発明の一実施形態に係るデータ読取装置は、メモリセルと、前記メモリセルの閾値電圧と第1境界電圧および前記第1境界電圧よりも高い電圧レベルを有する第2境界電圧とを比較し、比較結果による結果値を生成する電圧比較部と、前記電圧比較部から入力された前記結果値に基づいて前記メモリセルのデータを判定するデータ読取部とを備える。
このとき、前記データ読取装置は、前記データ読取部によって判定された複数のメモリセルのデータが入力されて復号する復号部と、前記復号部によって復号された前記メモリセルのデータが入力され、前記復号されたメモリセルのデータによって前記メモリセルにプログラムされたデータを決定するデータ決定部とをさらに備えることができる。
本発明の一実施形態に係るデータ読取装置に対する構成ブロック図である。 本発明に係るデータ読取装置を説明するための一例を示す図である。 本発明の他の一実施形態に係るデータ読取装置に対する構成ブロック図である。 メモリセルにプログラムされるコードワードとしてハミングコードが用いられ、メモリセルから読み取られたコードワードが「1010XX1」である場合、可能なプログラムコードワードと読み取られたコードワードの距離を示すものである。 メモリセルにプログラムされるコードワードとしてハミングコードが用いられ、メモリセルから読み取られたコードワードが「1010X121」である場合のシンドロームを示すものである。 本発明の一実施形態に係るデータ読み取り方法に対するフローチャートである。 本発明の他の一実施形態に係るデータ読み取り方法に対するフローチャートである。 図7に示すステップS750に対する一実施形態を示すフローチャートである。 図7に示すステップS750に対する他の一実施形態を示すフローチャートである。 図2と比較するとき、本発明のさらに他の一実施形態によって軟性決定値(soft decision value)を追加的に定義する図である。 図2と比較するとき、本発明のさらに他の一実施形態によって軟性決定値を追加的に定義する他の図である。
以下、本発明に係る好ましい実施形態について、添付の図面を参照しながら詳細に説明する。
図1は、本発明の一実施形態に係るデータ読取装置に対する構成ブロック図である。
図1に示すように、データ読取装置は、電圧比較部120と、データ読取部130とを備える。
電圧比較部120は、メモリセル110の閾値電圧と第1境界電圧および第1境界電圧よりも高い電圧レベルを有する第2境界電圧とを比較して結果値を生成する。
このとき、第1境界電圧および第2境界電圧は、メモリセルにプログラムされたデータ(0または1)を示すステート間のプログラムされたデータを区分する境界領域に含まれた、予め決定された2つの電圧とすることができる。ここで、プログラムされたデータを区分する境界領域は、データを読み取るときに読み取ったデータを信頼することができない領域であり、プログラムされたデータを区分する境界領域は、少なくとも1つ以上となる。すなわち、メモリセルがSLC方式で動作する場合には、プログラムされたデータを区分する境界領域は1つとなり、メモリセルがMLC方式で動作する場合には、プログラムされたデータを区分する境界領域は2つ以上となる。
ここで、第1境界電圧および第2境界電圧は、メモリセルからデータを読み取るとき、読み取ったデータを信頼することができない境界領域の最小電圧および最大電圧となる。
このとき、境界領域は、状況によって異なることがあるが、チャージロスおよびフローティングポリカップリングなどによる影響を考慮して設定することができる。
このとき、メモリセル110は、フラッシュメモリセルとすることができ、NANDフラッシュメモリセルまたはNORフラッシュメモリセルとすることができる。
このとき、メモリセル110は、MLC方式のメモリセルであるか、SLC方式のメモリセルとすることができる。
データ読取部130は、電圧比較部120から生成された結果値が入力され、この入力された結果値に基づいてメモリセルのデータを判定する。すなわち、データ読取部130は、結果値に基づいてメモリセルのデータを読み取る。
このとき、データ読取部130は、メモリセル110の閾値電圧が第1境界電圧および第2境界電圧の間の電圧であれば、メモリセルのデータを判定不可能値として判定することができる。すなわち、データ読取部130は、電圧比較部120から入力された結果値が、メモリセルの閾値電圧が第1境界電圧および第2境界電圧の間の電圧を示す結果値であれば、メモリセルのデータを0として確信したり1として確信することができないため、0または1ではない特定値として判定する。
ここで、データ読取部130によって読み取られたメモリセルのデータが判定不可能値として読み取られた場合、判定不可能値は、本発明に係る復号過程を介して正確なデータとして決定される。
図2は、本発明に係るデータ読取装置を説明するための一例を示す図である。
ここで、図2は、4レベルで動作するメモリセルのMSB(most significant bit)データとLSB(least significant bit)データのうち、LSBデータを示すものである。
図2に示すように、メモリセルのLSBデータ0と1を区分する境界領域間の2つの境界電圧を用いてメモリセルのLSBデータを読み取る。
すなわち、メモリセルのデータ11と10の間であるメモリセルのLSBデータ1と0の間の第1境界電圧VSEN_1Aおよび第2境界電圧VSEN_1B、またはメモリセルのデータ00と01の間であるメモリセルのLSBデータ0と1の間の第1境界電圧VSEN_3Aおよび第2境界電圧VSEN_3Bを用いてメモリセルのLSBデータを読み取る。
例えば、LSBデータを読み取るためのメモリセルの閾値電圧がVSEN_1Aよりも小さいかVSEN_3Bよりも大きい場合には、LBSデータを1として読み取り、メモリセルの閾値電圧がVSEN_1BとVSEN_3Aの間の電圧である場合には、LSBデータを0として読み取る。
一方、メモリセルの閾値電圧がVSEN_1AとVSEN_1Bの間の電圧であるか、VSEN_3AとVSEN_3Bの間の電圧である場合には、LSBデータを0または1ではない特定値として読み取る。
すなわち、本発明は、メモリセルがチャージロスまたはフローティングポリカップリングなどによってメモリセルにプログラムされた閾値電圧が変わるようになり、メモリセルのデータを0または1として正確に読み取ることができない場合には、判定不可能な値として読み取り、判定不可能な値を復号過程を介して0または1として決定する。
図3は、本発明の他の一実施形態に係るデータ読取装置に対する構成ブロック図である。
図3に示すように、データ読取装置は、電圧比較部320と、データ読取部330と、復号部340と、データ決定部350とを備える。
電圧比較部320は、メモリ310を構成するメモリセルそれぞれの閾値電圧と第1境界電圧および第1境界電圧よりも高い電圧レベルを有する第2境界電圧とを比較して結果値を生成する。
このとき、第1境界電圧および第2境界電圧は、メモリセルそれぞれにプログラムされたデータそれぞれを区分する境界領域間の予め決定された2つの電圧とすることができる。
ここで、第1境界電圧および第2境界電圧は、メモリセルからデータを読み取るとき、読み取られたデータを信頼することができない境界領域の最小電圧および最大電圧となる。
このとき、メモリセルは、フラッシュメモリセルとすることができ、NANDフラッシュメモリセルまたはNORフラッシュメモリセルとすることができる。
このとき、メモリセルは、MLC方式のメモリセルであるか、SLC方式のメモリセルとすることができる。
データ読取部330は、電圧比較部320から生成された結果値が入力され、この入力された結果値に基づいてメモリセルのデータを判定する。
このとき、データ読取部330は、結果値が、メモリセルの閾値電圧が第1境界電圧および第2境界電圧の間の電圧に相応する結果値であれば、メモリセルのデータを判定不可能値として判定することができる。すなわち、データ読取部330は、信頼することができないメモリセルのデータに対しては、0または1ではない特定値として判定する。
復号部340は、データ読取部330によって判定されたメモリセルのデータを復号する。
このとき、復号部340は、データ読取部330によって判定されたメモリセルのデータのうち、判定不可能値のデータを除いたデータを用いて距離復号を実行することができる。
このとき、復号部340は、データ読取部330によって判定されたメモリセルのデータのうち、判定不可能値のデータに対する各場合を考慮したシンドローム計算を用いて復号を実行することができる。
データ決定部350は、復号部340による復号結果を用いてメモリセルにプログラムされたデータを決定する。
このとき、データ決定部350は、復号部340が距離復号によって復号を実行する場合、距離復号によって計算された距離に基づいてメモリセルにプログラムされたデータを決定することができる。
距離復号を用いたデータ決定過程に対する一例を図4を参照しながら説明すれば、次のとおりとなる。
図4は、メモリセルにプログラムされるコードワードとしてハミングコードが用いられ、メモリセルから読み取られたコードワードが「1010XX1」である場合、可能なプログラムコードワードと読み取られたコードワードの距離を示すものである。
ここで、Xは、判定不可能値を意味する。
図4に示すように、復号部340は、ハミングコードに対する可能なプログラムコードワードと読み取られたコードワード「1010XX1」との距離計算を判定不可能値に該当する位置のデータを除いて実行する。
すなわち、読み取られたコードワードで判定不可能値に該当する位置のデータを除いた残りの位置のデータのみを用いた距離計算により、読み取られたコードワードと可能なプログラムコードワードの間の距離を計算する。例えば、2番目の可能なプログラムコードワード410「1010001」と読み取られたコードワード「1010XX1」との距離を計算すれば、読み取られたコードワードから判定不可能値を除いた残りのデータが2番目の可能なプログラムコードワードのデータと同じであるため、距離は0となる。また、3番目の可能なプログラムコードワード「1110010」と読み取られたコードワード「1010XX1」との距離を計算すれば、読み取られたコードワードから判定不可能値を除いた残りのデータのうち、左側2番目ビットと右側1番目ビットが3番目の可能なプログラムコードワードデータと異なるため、距離は2となる。
このような距離計算過程を介して読み取られたコードワードと可能なプログラムコードワードとの間の距離が計算されれば、データ決定部350は、計算された距離のうち最も小さい値を有するコードワードを検出し、この検出されたコードワードをプログラムコードワードとして決定する。すなわち、図4で計算された距離が0であるコードワード「1010001」をプログラムコードワードとして決定する。この場合、読み取られたコードワードの判定不可能値がすべて0となり、メモリセルに格納されたデータを「1010001」として決定するようになる。
このとき、データ決定部350は、復号部340がシンドローム計算を用いて復号を実行する場合、計算されたシンドロームに基づいてメモリセルにプログラムされたデータを決定することができる。
シンドローム計算による復号によってデータ決定過程に対する一例を図5を参照しながら説明すれば、次のとおりとなる。
図5は、メモリセルにプログラムされるコードワードとしてハミングコードが用いられ、メモリセルから読み取られたコードワードが「1010X121」である場合のシンドロームを示すものである。
ここで、X1およびX2は、判定不可能値を意味する。
図5に示すように、復号部340は、読み取られたコードワード「1010X121」に対するシンドローム計算を実行する。ここで、読み取られたコードワードに対するシンドローム計算過程は、当技術分野において通常の知識を有する当業者において自明であるため、これに関する説明は省略する。
シンドローム計算によるシンドロームsは、「X1[011]+X2[111]」となる。
復号部340によって計算されたシンドロームsは、判定不可能値X1およびX2の可能な値00、01、10、および11それぞれに対するシンドロームは、000、111、011、および100となる。
データ決定部350は、復号部340によって計算されたシンドロームに基づいてエラーパターンeを確認し、読み取られたコードワードおよびエラーパターンに基づいてメモリセルにプログラムされたコードワードを決定する。すなわち、データ決定部350は、判定不可能値それぞれに対応する読み取られたコードワードおよびエラーパターンに基づいて可能なプログラムコードワードcpを計算し、この計算された可能なプログラムコードワードのうち頻度数が最も高い可能なプログラムコードワードである「1010001」をプログラムコードワードとして決定し、メモリセルに格納されたデータを「1010001」として決定する。
図6は、本発明の一実施形態に係るデータ読み取り方法に対するフローチャートである。
図6に示すように、データ読み取り方法は、メモリセルの閾値電圧と第1境界電圧および第1境界電圧よりも高い電圧レベルを有する第2境界電圧を比較する(S610)。
このとき、第1境界電圧および第2境界電圧は、メモリセルにプログラムすることができるデータである0または1を区分する境界領域間の予め決定された2つの電圧とすることができる。
ここで、プログラムされたデータを区分する境界領域の数は、メモリセルの動作方式によって異なることがある。例えば、メモリセルがSLC方式で動作する場合には、プログラムされたデータを区分する境界領域は1つとなり、メモリセルがMLC方式で動作する場合には、プログラムされたデータを区分する境界領域は2つ以上となる。
ここで、第1境界電圧および第2境界電圧は、メモリセルにプログラムされたデータを0として判断する領域およびプログラムされたデータを1として判断する領域の間でデータを読み取るとき、読み取られたデータを信頼することができない境界領域の最小電圧および最大電圧となる。
このとき、境界領域は、状況によって異なることがあるが、チャージロスおよびフローティングポリカップリングなどによる影響を考慮して設定することができる。
このとき、メモリセルは、フラッシュメモリセルとすることができ、好ましくは、NANDフラッシュメモリセルまたはNORフラッシュメモリセルとすることができる。
このとき、メモリセルは、MLC方式のメモリセルであるか、SLC方式のメモリセルとすることができる。
メモリセルの閾値電圧が第1境界電圧および第2境界電圧の間に位置するか否かを判断し(S620)、判断の結果、閾値電圧が第1境界電圧および第2境界電圧の間に位置すれば、メモリセルのデータを判定不可能値として読み取る(S630)。
一方、ステップS620の判断の結果、閾値電圧が第1境界電圧および第2境界電圧の間に位置しなければ、メモリセルのデータを該当の閾値電圧が位置した電圧領域に設定されたデータとして読み取る(S640)。例えば、図2に示すように、閾値電圧がVSEN_1Aよりも小さいかVSEN_3Bよりも大きい場合には、メモリセルのLSBデータを1として読み取る。
図7は、本発明の他の一実施形態に係るデータ読み取り方法に対するフローチャートである。
図7に示すように、データ読み取り方法は、メモリを構成するメモリセルそれぞれの閾値電圧と第1境界電圧および第1境界電圧よりも高い電圧レベルを有する第2境界電圧を比較する(S710)。
このとき、第1境界電圧および第2境界電圧は、メモリセルそれぞれにプログラムされたデータそれぞれを区分する境界領域の間の予め決定された2つの電圧とすることができる。
ここで、第1境界電圧および第2境界電圧は、メモリセルにプログラムされたデータを0として判断する領域およびプログラムされたデータを1として判断する領域の間でデータを読み取るとき、読み取られたデータを信頼することができない境界領域の最小電圧および最大電圧となる。
このとき、メモリセルは、フラッシュメモリセルとすることができ、好ましくは、NANDフラッシュメモリセルまたはNORフラッシュメモリセルとすることができる。
このとき、メモリセルは、MLC方式のメモリセルであるか、SLC方式のメモリセルとすることができる。
メモリセルの閾値電圧が第1境界電圧および第2境界電圧の間に位置するか否かを判断し(S720)、メモリセルそれぞれに対する判断の結果、メモリセルの閾値電圧が第1境界電圧および第2境界電圧の間に位置すれば、該当のメモリセルのデータを判定不可能値として読み取る(S730)。
一方、メモリセルそれぞれに対するステップS720の判断の結果、メモリセルの閾値電圧が第1境界電圧および第2境界電圧の間に位置しなければ、該当のメモリセルのデータを該当のメモリセルの閾値電圧が位置した電圧領域として設定されたデータとして読み取る(S740)。
読み取られたメモリセルのデータを復号し、復号過程を介して判定不可能値が含まれたメモリセルのデータを決定する(S750)。
このとき、読み取られたメモリセルのデータは、読み取られたメモリセルのデータのうちから判定不可能値のデータを除いたデータを用いて距離復号を実行することができる。
このとき、読み取られたメモリセルのデータは、読み取られたメモリセルのデータのうち判定不可能値のデータに対する各場合を考慮したシンドローム計算を用いて復号を実行することができる。
図8は、図7に示すステップS750に対する一実施形態を示すフローチャートである。
図8に示すように、メモリセルのデータを決定するステップは、メモリセルのデータが読み取られたコードワードと予め決定された可能なプログラムコードワードとの距離を計算する(S810)。
このとき、可能なプログラムコードワードは、メモリセルにデータをプログラムするときに用いるコードによって異なることがある。
ここで、距離を計算するステップS810は、読み取られたコードワードに含まれた判定不可能値を除いたデータを用いて実行される。すなわち、読み取られたコードワードが7ビットであり判定不可能値が2ビットである場合、5ビットのデータを用いて可能なプログラムコードワードとの距離を計算する。
計算された距離のうち最も小さい値を有する距離の可能なプログラムコードワードを検出する(S820)。すなわち、可能なプログラムコードワードのうち可能性が最も高いコードワードを検出する。
検出された可能なプログラムコードワードをメモリセルに格納されたプログラムコードワードとして決定し、てメモリセルのデータを決定する(S830)。
図9は、図7に示すステップS750に対する他の一実施形態を示すフローチャートである。
図9に示すように、メモリセルのデータを決定するステップは、メモリセルのデータである読み取られたコードワードに対するシンドロームを計算する(S910)。
計算されたシンドロームに含まれた判定不可能値それぞれの場合に対するシンドロームを検出する(S920)。例えば、受信コードワードに2つの判定不可能値が含まれた場合、4つのシンドロームを検出する。
検出したシンドロームに基づいて、シンドロームそれぞれに相応するエラーパターンを確認する(S930)。
エラーパターンおよび読み取られたコードワードに基づいて可能なプログラムコードワードを計算する(S940)。例えば、ハミングコードを用いてメモリセルにデータをプログラムした場合、判定不可能値それぞれに0または1を適用した読み取られたコードワードと該当のエラーパターンの加算演算によって可能なプログラムコードワードを計算する。
計算された可能なコードワードのうち頻度数が最も高い可能なプログラムコードワードをメモリセルに格納されたプログラムコードワードとして決定し、メモリセルのデータを決定する(S950)。
図10は、図2と比較するとき、本発明のさらに他の一実施形態によって軟性決定値を追加的に定義する図である。以下、図10を参照(図1および図2を補助参照)しながら、本発明に係るデータ読取装置のさらに他の一実施形態について説明すれば、次のとおりとなる。
図1および図2に対する説明において、本発明の一実施形態として、データ読取部130は、電圧比較部120から生成された結果値が入力され、この入力された結果値に基づいてメモリセルのデータを判定し、このとき、メモリセル110の閾値電圧が第1境界電圧および第2境界電圧の間の電圧であれば、メモリセルのデータを判定不可能値として判定することができると説明した。
ただし、本発明の他の一実施形態として、信頼度に応じて軟性決定値を生成し、必要によって信頼することができない区間に対する追加的なリーディングオペレーション(reading operation)を実行し、より正確な軟性決定値を生成することが可能となる。したがって、データの復号以前のステップでも、信頼することができない区間で読み取られたデータの正確度を高めるプロセスを実行することにより、最終的にメモリセルのデータをより正確に決定することができるという長点がある。
例えば、メモリセルの閾値電圧がVSEN_1A(第1境界電圧)とVSEN_1B(第2境界電圧)の間の電圧である場合があるため、より正確な閾値電圧の位置を把握するために、図10に示すように、リーディングオペレーションを追加的に実施し、閾値値が第1境界電圧に近似した場合、閾値電圧が第2境界電圧よりも第1境界電圧により近似するという情報が含まれるように、データ読取部130は、メモリセルのデータを特定軟性決定値として判定する。
一方、リーディングオペレーションを追加的に実施し、閾値電圧が第2境界電圧に近似する場合、閾値電圧が第1境界電圧よりも第2境界電圧により近似するという情報が含まれるように、データ読取部130は、メモリセルのデータを特定軟性決定値として判定する。
より具体的に、例えば、図10に示すように、任意のメモリセルのLSBデータが1である軟性決定値が「11」で設計され、LSBデータが0であるときの軟性決定値が「00」で設計された場合、メモリセルの閾値電圧が第2境界電圧よりも第1境界電圧により近似する場合、データ読取部130は、メモリセルのデータに対する軟性決定値として「10」を読み取る。一方、メモリセルの閾値電圧が第1境界電圧よりも第2境界電圧により近似する場合、データ読取部130は、メモリセルのデータに対する軟性決定値として「01」を読み取る。
したがって、閾値電圧が第1境界電圧と第2境界電圧との間に存在する場合、すなわち、信頼することができない区間に存在する場合にも、閾値電圧がどの境界電圧に近似するかに対する情報を読み取って復号することにより、データの正確度をより高めることができるという本発明に特有の長所がある。
一方、他の第1境界電圧VSEN_3Aと第2境界電圧VSEN_3Bとに対しても、上述した同じ説明が適用され、これに対する説明を省略しても、当業者であれば上述した説明によって本発明を十分に理解することができるため、重複する説明は省略する。
図11は、図2と比べるとき、本発明のさらに他の一実施形態によって軟性決定値を追加的に定義する他の図である。以下、図11を参照(図1、図2、および図10を補助参照)しながら、本発明に係るデータ読取装置のさらに他の一実施形態を説明すれば、次のとおりとなる。参考までに、図11と図10を比較するとき、図10は軟性決定値を2ビットで定義したものであり、図11は軟性決定値を3ビットで定義したものであるため、詳細な説明は省略しても、上述した図10に対する説明により、当業者であれば本発明を容易に理解することができる。
より具体的に、例えば、図11に示すように、任意のメモリセルのLSBデータが1であるときの軟性決定値が「111」で設計され、LSBデータが0であるときの軟性決定値が「000」で設計された場合、メモリセルの閾値電圧が第2境界電圧よりも第1境界電圧により近似した特定範囲に属する場合には、データ読取部130は、メモリセルのデータに対する軟性決定値として「110」を読み取る。一方、メモリセルの閾値電圧が第1境界電圧よりも第2境界電圧により近似する特定範囲に属する場合には、データ読取部130は、メモリセルのデータに対する軟性決定値として「100」を読み取る。一方、メモリセルの閾値電圧が第1境界電圧と第2境界電圧と同じ程度の特定範囲に属する場合には、データ読取部130は、メモリセルのデータに対する軟性決定値として「101」を読み取る。
以上のように、2ビットと3ビットの軟性決定値を例示して説明したが、本発明の権利範囲がこれに限定されることはなく、他の数値のビットの軟性決定値を設計することも可能である。
なお、本発明に係るデータ読み取り方法は、コンピュータにより実現される多様な動作を実行するためのプログラム命令を含むコンピュータ読取可能な記録媒体を含む。当該記録媒体は、プログラム命令、データファイル、データ構造などを単独または組み合わせて含むこともでき、記録媒体およびプログラム命令は、本発明の目的のために特別に設計されて構成されたものでもよく、コンピュータソフトウェア分野の技術を有する当業者にとって公知であり使用可能なものであってもよい。コンピュータ読取可能な記録媒体の例としては、ハードディスク、フロッピー(登録商標)ディスク及び磁気テープのような磁気媒体、CD−ROM、DVDのような光記録媒体、フロプティカルディスクのような磁気−光媒体、およびROM、RAM、フラッシュメモリなどのようなプログラム命令を保存して実行するように特別に構成されたハードウェア装置が含まれる。また、記録媒体は、プログラム命令、データ構造などを保存する信号を送信する搬送波を含む光または金属線、導波管などの送信媒体でもある。プログラム命令の例としては、コンパイラによって生成されるような機械語コードだけでなく、インタプリタなどを用いてコンピュータによって実行され得る高級言語コードを含む。前記したハードウェア要素は、本発明の動作を実行するために一以上のソフトウェアモジュールとして作動するように構成することができ、その逆もできる。
上述したように、本発明の好ましい実施形態を参照して説明したが、該当の技術分野において熟練した当業者にとっては、特許請求の範囲に記載された本発明の思想および領域から逸脱しない範囲内で、本発明を多様に修正および変更させることができることを理解することができるであろう。すなわち、本発明の技術的範囲は、特許請求の範囲に基づいて定められ、発明を実施するための最良の形態により制限されるものではない。
本発明の一実施形態に係るデータ読取装置およびその方法は、フラッシュメモリセルのデータを示すステート間の信頼性が低下する電圧領域を設定し、フラッシュメモリセルの閾値電圧が信頼性が低下する電圧領域に位置した場合、判定不可能値として出力するデータ読み取り方法を提供することができる。
また、本発明は、データ読み取り方法によって読み取られたフラッシュメモリセルのデータを復号して判定不可能値が含まれたメモリセルのデータを決定することにより、読み取られたメモリセルのデータに対する信頼性を高めることができる。
さらに、本発明は、フラッシュメモリセルの閾値電圧が変わって判定不可能値が出力されても、復号過程を介して信頼性が高いデータとして決定することができる。
一方、上述した一部実施形態によって、本発明の権利範囲が制限的に解釈されてはならず、本発明の思想を逸脱しない範囲の多様な変更や応用例も、本発明の権利範囲に属するものとして解釈されなければならない。

Claims (28)

  1. メモリセルの閾値電圧と第1境界電圧とを比較するステップと、
    前記閾値電圧と前記第1境界電圧よりも高い電圧レベルを有する第2境界電圧とを比較するステップと、
    前記閾値電圧、前記第1境界電圧、および前記第2境界電圧に基づいて前記メモリセルのデータを判定するステップと、
    を含むデータ読み取り方法。
  2. 前記メモリセルのデータを判定するステップは、前記閾値電圧と前記第1境界電圧との比較結果および前記閾値電圧と前記第2境界電圧との比較結果に基づいて前記メモリセルのデータを判定する請求項1に記載のデータ読み取り方法。
  3. 前記メモリセルのデータを判定するステップは、
    前記閾値電圧が前記第1境界電圧および前記第2境界電圧の間の電圧であれば、前記メモリセルのデータを予め設定された判定不可能値として判定することを特徴とする請求項2に記載のデータ読み取り方法。
  4. 前記メモリセルは、
    フラッシュメモリセルであることを特徴とする請求項2に記載のデータ読み取り方法。
  5. 前記メモリセルは、
    MLC方式のメモリセルであることを特徴とする請求項4に記載のメモリセルのデータ読み取り方法。
  6. 前記メモリセルは、
    SLC方式のメモリセルであることを特徴とする請求項4に記載のデータ読み取り方法。
  7. 前記第1境界電圧および前記第2境界電圧は、
    前記メモリセルにプログラムされたデータを区分する境界領域の間の2つの電圧であることを特徴とする請求項2に記載のデータ読み取り方法。
  8. 前記データ読み取り方法は、
    判定された複数のメモリセルのデータを復号するステップと、
    前記復号によって前記メモリセルにプログラムされたデータを決定するステップと、
    をさらに含むことを特徴とする請求項2に記載のデータ読み取り方法。
  9. 前記復号するステップは、
    前記メモリセルのデータを用いて距離復号を実行することを特徴とする請求項8に記載のデータ読み取り方法。
  10. 前記復号するステップは、
    前記メモリセルのデータを用いてシンドロームを計算し、前記計算されたシンドロームを用いて復号を実行することを特徴とする請求項8に記載のデータ読み取り方法。
  11. 請求項2の方法を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
  12. 前記メモリセルのデータを判定するステップは、前記閾値電圧が前記第1境界電圧と前記第2境界電圧のうちのいずれとより近似するかに基づいた軟性決定値によって前記メモリセルのデータを判定する請求項1に記載のデータ読み取り方法。
  13. 前記メモリセルのデータを判定するステップは、前記閾値電圧が第2境界電圧よりも第1境界電圧とより近似する場合、前記閾値電圧が第2境界電圧よりも第1境界電圧により近似するという情報が含まれるように、前記メモリセルのデータを特定軟性決定値として判定する請求項12に記載のデータ読み取り方法。
  14. 前記メモリセルのデータを判定するステップは、前記閾値電圧が第1境界電圧よりも第2境界電圧とより近似する場合、前記閾値電圧が第1境界電圧よりも第2境界電圧により近似するという情報が含まれるように、前記メモリセルのデータを特定軟性決定値として判定する請求項12に記載のデータ読み取り方法。
  15. 前記データ読取部によって判定された複数のメモリセルのデータが入力されて復号するステップと、
    前記復号によって前記メモリセル内にプログラムされたデータを判定するステップと、
    をさらに含む請求項12に記載のデータ読み取り方法。
  16. 請求項12の方法を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
  17. メモリセルの閾値電圧と第1境界電圧とを比較し、前記メモリセルの他の閾値電圧と前記第1境界電圧よりも高い電圧レベルを有する第2境界電圧とを比較し、比較結果による結果値を生成する電圧比較部と、
    前記電圧比較部から入力された前記結果値に基づいて前記メモリセルのデータを判定するデータ読取部と、
    を備えるデータ読取装置。
  18. 前記データ読取部は、
    前記電圧比較部から入力された前記結果値が前記閾値電圧が前記第1境界電圧および前記第2境界電圧の間の電圧を示す結果値であれば、前記メモリセルのデータを予め設定された判定不可能値として判定することを特徴とする請求項17に記載のデータ読取装置。
  19. 前記メモリセルは、
    フラッシュメモリセルであることを特徴とする請求項18に記載のデータ読取装置。
  20. 前記メモリセルは、
    MLC方式のメモリセルであることを特徴とする請求項19に記載のメモリセルのデータ読取装置。
  21. 前記メモリセルは、
    SLC方式のメモリセルであることを特徴とする請求項19に記載のデータ読取装置。
  22. 前記データ読取部によって判定された複数のメモリセルのデータが入力されて復号する復号部と、
    前記復号部によって復号された前記メモリセルのデータが入力され、前記復号されたメモリセルのデータによって前記メモリセルにプログラムされたデータを決定するデータ決定部と、
    をさらに備えることを特徴とする請求項18に記載のデータ読取装置。
  23. 前記復号部は、
    前記メモリセルのデータを用いて距離復号を実行することを特徴とする請求項22に記載のデータ読取装置。
  24. 前記復号部は、
    前記メモリセルのデータを用いてシンドロームを計算し、前記計算されたシンドロームを用いて復号を実行することを特徴とする請求項22に記載のデータ読取装置。
  25. 前記データ読取部は、前記閾値電圧が第1境界電圧または前記第2境界電圧と近似した程度によって前記メモリセルのデータを特定軟性決定値として判定する請求項17に記載のデータ読取装置。
  26. 前記データ読取部は、
    前記閾値電圧が第2境界電圧よりも第1境界電圧とより近似した場合、前記閾値電圧が第2境界電圧よりも第1境界電圧により近似するという情報が含まれるように、前記メモリセルのデータを特定軟性決定値として判定することを特徴とする請求項25に記載のデータ読取装置。
  27. 前記データ読取部は、
    前記閾値電圧が第1境界電圧よりも第2境界電圧とより近似した場合、前記閾値電圧が第1境界電圧よりも第2境界電圧により近似するという情報が含まれるように、前記メモリセルのデータを特定軟性決定値として判定することを特徴とする請求項25に記載のデータ読取装置。
  28. 前記データ読取部によって判定された複数のメモリセルのデータが入力されて復号する復号部と、
    前記復号部によって復号された前記メモリセルのデータが入力され、前記復号されたメモリセルのデータによって前記メモリセルにプログラムされたデータを決定するデータ決定部と、
    をさらに備えることを特徴とする請求項25に記載のデータ読取装置。
JP2010508281A 2007-05-14 2008-01-15 データ読取装置およびその方法 Active JP5385261B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20070046622 2007-05-14
KR10-2007-0046622 2007-05-14
KR1020070075857A KR20080100750A (ko) 2007-05-14 2007-07-27 데이터 읽기 장치 및 그 방법
KR10-2007-0075857 2007-07-27
PCT/KR2008/000239 WO2008140171A1 (en) 2007-05-14 2008-01-15 Apparatus for reading data and method using the same

Publications (2)

Publication Number Publication Date
JP2010527094A true JP2010527094A (ja) 2010-08-05
JP5385261B2 JP5385261B2 (ja) 2014-01-08

Family

ID=40287177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010508281A Active JP5385261B2 (ja) 2007-05-14 2008-01-15 データ読取装置およびその方法

Country Status (2)

Country Link
JP (1) JP5385261B2 (ja)
KR (1) KR20080100750A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013041634A (ja) * 2011-08-11 2013-02-28 Fujitsu Ltd 不揮発性半導体記憶装置
JP2017107620A (ja) * 2015-12-07 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置及び不揮発メモリ
CN113129993A (zh) * 2020-01-16 2021-07-16 华邦电子股份有限公司 内存装置及其数据读取方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101486980B1 (ko) 2008-10-27 2015-01-30 삼성전자주식회사 불휘발성 메모리의 문턱 전압 산포의 분석 방법

Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56143599A (en) * 1980-04-10 1981-11-09 Toshiba Corp Check system for fault of p-rom
JPH02146200A (ja) * 1988-11-28 1990-06-05 Nec Corp 電気的に消去可能なプログラマブルロム装置
JPH03142800A (ja) * 1989-10-27 1991-06-18 Nec Corp 電気的消去・書き込み可能なプログラマブル・リード・オンリー・メモリ
JPH0877785A (ja) * 1994-08-31 1996-03-22 Toshiba Corp 半導体記憶装置
JPH08235887A (ja) * 1994-12-20 1996-09-13 Sgs Thomson Microelectron Sa 電気的にプログラム可能なメモリ及びメモリへのデータ書き込み方法
JPH08297987A (ja) * 1995-04-26 1996-11-12 Toshiba Corp 不揮発性半導体記憶装置
JPH10222989A (ja) * 1996-09-18 1998-08-21 Nippon Steel Corp 多値半導体記憶装置及びその書き込み方法と読み出し方法並びに記憶媒体
JPH10255487A (ja) * 1997-03-10 1998-09-25 Fujitsu Ltd 半導体メモリ装置
JP2002230984A (ja) * 2001-02-05 2002-08-16 Fujitsu Ltd 不揮発性半導体記憶装置
JP2003100095A (ja) * 2001-09-21 2003-04-04 Hitachi Ltd 半導体集積回路装置
JP2003297099A (ja) * 2002-03-29 2003-10-17 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP2004040199A (ja) * 2002-06-28 2004-02-05 Internatl Business Mach Corp <Ibm> 符号化装置、復号化装置、符号化方法、復号化方法、プログラム、プログラム記録媒体、及びデータ記録媒体
JP2005011386A (ja) * 2003-06-16 2005-01-13 Renesas Technology Corp 誤り訂正装置
JP2005078721A (ja) * 2003-09-01 2005-03-24 Nippon Telegr & Teleph Corp <Ntt> 誤り訂正方法およびメモリ回路
JP2005173860A (ja) * 2003-12-10 2005-06-30 Sony Corp データ記憶装置、および記憶データ処理方法、並びにコンピュータ・プログラム
JP2005527062A (ja) * 2002-05-20 2005-09-08 サンディスク コーポレイション 格納されたデータの品質についての情報を用いることによる誤り訂正符号の効率向上およびマルチレベルメモリシステムの操作
JP2006031813A (ja) * 2004-07-15 2006-02-02 Sony Corp 半導体記憶装置
JP2006331497A (ja) * 2005-05-24 2006-12-07 Denso Corp 半導体装置
JP2006527901A (ja) * 2003-06-17 2006-12-07 ラマト アット テル アビブ ユニバーシティ リミテッド フラッシュメモリの信頼性増強方法
JP2006338789A (ja) * 2005-06-02 2006-12-14 Renesas Technology Corp 不揮発性半導体記憶装置
JP2007072810A (ja) * 2005-09-07 2007-03-22 Fujitsu Ltd 冗長置換方法、半導体記憶装置及び情報処理装置
JP2007507804A (ja) * 2003-10-03 2007-03-29 サンディスク コーポレイション フラッシュメモリのデータ修正およびスクラブ技術
JP2007104685A (ja) * 2005-10-07 2007-04-19 Samsung Electronics Co Ltd 低密度パリティ検査復号器における検査ノード更新方法

Patent Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56143599A (en) * 1980-04-10 1981-11-09 Toshiba Corp Check system for fault of p-rom
JPH02146200A (ja) * 1988-11-28 1990-06-05 Nec Corp 電気的に消去可能なプログラマブルロム装置
JPH03142800A (ja) * 1989-10-27 1991-06-18 Nec Corp 電気的消去・書き込み可能なプログラマブル・リード・オンリー・メモリ
JPH0877785A (ja) * 1994-08-31 1996-03-22 Toshiba Corp 半導体記憶装置
JPH08235887A (ja) * 1994-12-20 1996-09-13 Sgs Thomson Microelectron Sa 電気的にプログラム可能なメモリ及びメモリへのデータ書き込み方法
JPH08297987A (ja) * 1995-04-26 1996-11-12 Toshiba Corp 不揮発性半導体記憶装置
JPH10222989A (ja) * 1996-09-18 1998-08-21 Nippon Steel Corp 多値半導体記憶装置及びその書き込み方法と読み出し方法並びに記憶媒体
JPH10255487A (ja) * 1997-03-10 1998-09-25 Fujitsu Ltd 半導体メモリ装置
JP2002230984A (ja) * 2001-02-05 2002-08-16 Fujitsu Ltd 不揮発性半導体記憶装置
JP2003100095A (ja) * 2001-09-21 2003-04-04 Hitachi Ltd 半導体集積回路装置
JP2003297099A (ja) * 2002-03-29 2003-10-17 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP2005527062A (ja) * 2002-05-20 2005-09-08 サンディスク コーポレイション 格納されたデータの品質についての情報を用いることによる誤り訂正符号の効率向上およびマルチレベルメモリシステムの操作
JP2004040199A (ja) * 2002-06-28 2004-02-05 Internatl Business Mach Corp <Ibm> 符号化装置、復号化装置、符号化方法、復号化方法、プログラム、プログラム記録媒体、及びデータ記録媒体
JP2005011386A (ja) * 2003-06-16 2005-01-13 Renesas Technology Corp 誤り訂正装置
JP2006527901A (ja) * 2003-06-17 2006-12-07 ラマト アット テル アビブ ユニバーシティ リミテッド フラッシュメモリの信頼性増強方法
JP2005078721A (ja) * 2003-09-01 2005-03-24 Nippon Telegr & Teleph Corp <Ntt> 誤り訂正方法およびメモリ回路
JP2007507804A (ja) * 2003-10-03 2007-03-29 サンディスク コーポレイション フラッシュメモリのデータ修正およびスクラブ技術
JP2005173860A (ja) * 2003-12-10 2005-06-30 Sony Corp データ記憶装置、および記憶データ処理方法、並びにコンピュータ・プログラム
JP2006031813A (ja) * 2004-07-15 2006-02-02 Sony Corp 半導体記憶装置
JP2006331497A (ja) * 2005-05-24 2006-12-07 Denso Corp 半導体装置
JP2006338789A (ja) * 2005-06-02 2006-12-14 Renesas Technology Corp 不揮発性半導体記憶装置
JP2007072810A (ja) * 2005-09-07 2007-03-22 Fujitsu Ltd 冗長置換方法、半導体記憶装置及び情報処理装置
JP2007104685A (ja) * 2005-10-07 2007-04-19 Samsung Electronics Co Ltd 低密度パリティ検査復号器における検査ノード更新方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013041634A (ja) * 2011-08-11 2013-02-28 Fujitsu Ltd 不揮発性半導体記憶装置
JP2017107620A (ja) * 2015-12-07 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置及び不揮発メモリ
CN113129993A (zh) * 2020-01-16 2021-07-16 华邦电子股份有限公司 内存装置及其数据读取方法
CN113129993B (zh) * 2020-01-16 2024-06-11 华邦电子股份有限公司 内存装置及其数据读取方法

Also Published As

Publication number Publication date
JP5385261B2 (ja) 2014-01-08
KR20080100750A (ko) 2008-11-19

Similar Documents

Publication Publication Date Title
US9367389B2 (en) Recovery strategy that reduces errors misidentified as reliable
KR101413137B1 (ko) 메모리 장치 및 메모리 프로그래밍 방법
KR100907218B1 (ko) 읽기 레벨 제어 장치 및 그 방법
US9990247B2 (en) Write mapping to mitigate hard errors via soft-decision decoding
US8898553B1 (en) Log-likelihood-ratio (LLR) table calibration
TWI594256B (zh) 用來進行記憶體存取管理之方法以及記憶裝置及其控制器
KR101518199B1 (ko) 오류 정정 장치, 그 방법 및 상기 장치를 포함하는 메모리장치
US8386868B2 (en) Using programming-time information to support error correction
JP5432189B2 (ja) メモリデータのハイブリッド検出のための装置および方法
KR20090075101A (ko) 메모리 장치 및 오류 제어 코드 디코딩 방법
JP2011515785A (ja) メモリ装置およびデータ判定方法
US20140026003A1 (en) Flash memory read error rate reduction
US10176867B2 (en) Estimation of level-thresholds for memory cells
US10963338B1 (en) System and method for decoder assisted dynamic log-likelihood ratio (LLR) estimation for NAND flash memories
JP5385261B2 (ja) データ読取装置およびその方法
TWI614756B (zh) 讀取電壓追蹤方法、記憶體儲存裝置及記憶體控制電路單元
US20200183784A1 (en) Nonvolatile memory device and memory system including nonvolatile memory device
US11024391B1 (en) System and method for estimating uninformed log-likelihood ratio (LLR) for NAND flash memories
US7800954B2 (en) Apparatus for reading data and method using the same
KR100892583B1 (ko) 커플링을 고려한 메모리 셀의 데이터 프로그램 장치 및 그방법
KR101267798B1 (ko) 읽기 레벨 제어 장치 및 그 방법
US9928923B2 (en) Estimation of level-thresholds for memory cells
JP5295225B2 (ja) 軟判定値生成装置およびその方法
US20190018733A1 (en) High performance memory controller
KR101348364B1 (ko) 메모리 셀의 이진 신호 판정 방법 및 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131003

R150 Certificate of patent or registration of utility model

Ref document number: 5385261

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250