KR101267798B1 - 읽기 레벨 제어 장치 및 그 방법 - Google Patents
읽기 레벨 제어 장치 및 그 방법 Download PDFInfo
- Publication number
- KR101267798B1 KR101267798B1 KR1020070080180A KR20070080180A KR101267798B1 KR 101267798 B1 KR101267798 B1 KR 101267798B1 KR 1020070080180 A KR1020070080180 A KR 1020070080180A KR 20070080180 A KR20070080180 A KR 20070080180A KR 101267798 B1 KR101267798 B1 KR 101267798B1
- Authority
- KR
- South Korea
- Prior art keywords
- read
- ecc
- data
- unit
- code decoder
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
읽기 레벨 제어 장치 및 그 방법이 개시된다. 본 발명의 일 실시예에 따른 읽기 레벨 제어 장치는 저장 수단으로부터 읽어온 데이터를 ECC(error control code) 디코딩하는 ECC 디코딩부, 상기 ECC 디코딩된 데이터 및 상기 읽어온 데이터를 기초로 비트 에러율(BER)을 모니터링하는 모니터링부, 상기 모니터링된 비트 에러율을 기초로 상기 읽어온 데이터의 오류 정도를 판단하는 오류 판단부 및 상기 오류 정도를 기초로 상기 저장 수단의 읽기 레벨을 제어하는 레벨 제어부를 포함하는 것을 특징으로 한다.
읽기 레벨, ECC(error control code), BER(bit error rate), 디코딩(decoding), 인코딩(encoding), 신드롬(syndrome)
Description
도 1은 본 발명의 일 실시예에 따른 읽기 레벨 제어 장치에 대한 블록도이다.
도 2는 도 1에 도시한 ECC 디코딩부의 일 예를 나타낸 블록도이다.
도 3은 도 1에 도시한 모니터링부의 일 예를 나타낸 블록도이다.
도 4는 도 1에 도시한 모니터링부의 다른 일 예를 나타낸 블록도이다.
도 5는 본 발명의 일 실시예에 따른 읽기 레벨 제어 장치에 대한 동작을 설명하기 위한 일 예시도이다.
도 6은 본 발명의 또 다른 일 실시예에 따른 읽기 레벨 제어 장치에 대한 블록도이다.
도 7은 본 발명의 일 실시예에 따른 읽기 레벨 제어 방법에 대한 동작 흐름도이다.
도 8은 도 7에 도시한 단계 S730의 일 예를 나타낸 동작 흐름도이다.
도 9는 도 7에 도시한 단계 S730의 다른 일 예를 나타낸 동작 흐름도이다.
도 10은 본 발명의 또 다른 일 실시예에 따른 읽기 레벨 제어 방법에 대한 동작 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
120: ECC 디코딩부
130: 모니터링부
140: 오류 판단부
150: 레벨 제어부
310: ECC 인코딩부
320: 지연부
330: BER 모니터링부
본 발명은 읽기 레벨 제어에 관한 것으로, 더욱 상세하게는 저장 수단의 읽기 레벨을 제어하여 읽어온 데이터의 오류를 줄일 수 있는 읽기 레벨 제어 장치 및 그 방법에 관한 것이다.
플래시 메모리에 저장된 데이터는 해당 데이터의 정확한 읽기 레벨을 기준으로 읽을 경우에 읽혀진 데이터에 포함되는 오류를 줄일 수 있다.
종래에는 읽기 레벨이 고정되어 있기 때문에 플래시 메모리에 저장된 데이터의 문턱 전압의 산포가 변한 경우에는 읽혀진 데이터가 정확하지 않을 확률이 높아지게 되어 오류가 증가하게 된다.
예컨대, 플로팅 게이트 플래시 메모리의 경우 플로팅 폴리(floating poly) 커플링에 의해 문턱 전압의 산포가 높아진 상태에서 기존 읽기 레벨로 데이터를 읽게 되면 최적의 읽기 레벨이 높게 변한 상태이기 때문에 많은 오류가 발생하게 된다.
마찬가지로, 차지 로스에 의해 문턱 전압의 산포가 낮아진 상태에서 기존 읽기 레벨로 데이터를 읽게 되면 최적의 읽기 레벨이 낮게 변한 상태이기 때문에 많은 오류가 발생하게 된다.
따라서, 데이터 오류를 줄일 수 있도록 읽기 레벨을 제어할 수 있는 장치의 필요성이 대두된다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, ECC 디코더에서 대응해야 하는 데이터의 오류 율을 줄일 수 있도록 저장 수단의 읽기 레벨을 제어하는 것을 목적으로 한다.
또한, 본 발명은 ECC 디코더에 의해 디코딩된 데이터의 오류 정도를 파악하고 오류 정도를 통해 저장 수단의 읽기 레벨을 제어하여 저장 수단으로부터 읽어온 데이터의 오류를 줄이는 것을 목적으로 한다.
또한, 본 발명은 ECC 디코딩 시 생성되는 부가정보를 활용하여 읽혀진 데이터의 오류 정도를 파악하고 오류 정도를 기초로 저장 수단으로부터 최적의 데이터를 읽어오는 것을 목적으로 한다.
또한, 본 발명은 ECC 디코딩된 데이터의 오류 정도를 기초로 저장 수단의 읽기 레벨을 제어하여 유지(retention) 또는 내구(endurance)로 인해 발생할 수 있는 기능 저하를 개선하는 것을 목적으로 한다.
상기의 목적을 달성하고 종래기술의 문제점을 해결하기 위하여, 본 발명의 일 실시예에 따른 읽기 레벨 제어 장치는 저장 수단으로부터 읽어온 ECC 인코딩된 데이터를 ECC(error control code) 디코딩하는 ECC 디코딩부, 상기 ECC 디코딩된 데이터 및 상기 읽어온 데이터를 기초로 비트 에러율(BER)을 모니터링하는 모니터링부, 상기 모니터링된 비트 에러율을 기초로 상기 읽어온 데이터의 오류 정도를 판단하는 오류 판단부 및 상기 오류 정도를 기초로 상기 저장 수단의 읽기 레벨을 제어하는 레벨 제어부를 포함하는 것을 특징으로 한다.
이때, 상기 오류 판단부는 상기 ECC 디코딩부로부터 출력된 신드롬(syndrome)을 수신하고, 상기 비트 에러율 및 상기 신드롬을 기초로 상기 읽어온 데이터의 오류 정도를 판단할 수 있다.
이때, 상기 신드롬은 CRC(cyclic redundancy check) 검출 결과일 수 있다.
이때, 상기 모니터링부는 상기 ECC 디코딩된 데이터를 인코딩하는 ECC 인코딩부, 상기 읽어온 데이터를 기 설정된 시간만큼 지연시키는 지연부 및 상기 인코딩된 데이터 및 지연된 상기 읽어온 데이터를 기초로 상기 비트 에러율을 모니터링하는 BER 모니터링부를 포함할 수 있다.
이때, 상기 ECC 디코딩부는 비체계적 코드 디코딩을 수행하는 디코더를 포함할 수 있다.
이때, 상기 ECC 디코딩부는 콘볼루셔널(convolutional) 코드 디코더 및 블록 코드 디코더가 순차적으로 연결된 연접(concatenated) 코드 디코더, 콘볼루셔널 코드 디코더 및 비체계적(non-systematic) 코드 디코더 중 어느 하나를 포함할 수 있다.
이때, 상기 모니터링부는 상기 읽어온 데이터를 기 설정된 시간만큼 지연시키는 지연부 및 상기 ECC 디코딩된 데이터 및 지연된 상기 읽어온 데이터를 기초로 상기 비트 에러율을 모니터링하는 BER 모니터링부를 포함할 수 있다.
이때, 상기 ECC 디코딩부는 체계적 코드 디코딩을 수행하는 디코더를 포함할 수 있다.
이때, 상기 ECC 디코딩부는 체계적(systematic) 코드 디코더 및 블록 코드 디코더 중 어느 하나를 포함할 수 있다.
본 발명의 또 다른 일 실시예에 따른 읽기 레벨 제어 장치는 저장 수단으로부터 읽어온 데이터를 ECC(error control code) 디코딩하여 신드롬을 출력하는 ECC 디코딩부, 상기 신드롬을 기초로 상기 읽어온 데이터의 오류 정도를 판단하는 오류 판단부 및 상기 오류 정도를 기초로 상기 저장 수단의 읽기 레벨을 제어하는 레벨 제어부를 포함하는 것을 특징으로 한다.
이때, 상기 ECC 디코딩부는 연접(concatenated) 코드 디코더, 콘볼루셔널 코드 디코더, 비체계적 코드 디코더, 체계적 코드 디코더 및 블록 코드 디코더 중 어느 하나를 포함할 수 있다.
본 발명의 일 실시예에 따른 읽기 레벨 제어 방법은 저장 수단으로부터 읽어온 데이터를 ECC 디코딩하는 단계, 상기 ECC 디코딩된 데이터 및 상기 읽어온 데이 터를 기초로 비트 에러율(BER)을 모니터링하는 단계, 상기 모니터링된 비트 에러율을 기초로 상기 읽어온 데이터의 오류 정도를 판단하는 단계 및 상기 오류 정도를 기초로 상기 저장 수단의 읽기 레벨을 제어하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 오류 정도를 판단하는 단계는 상기 ECC 디코딩하는 단계에서 출력된 신드롬(syndrome) 및 상기 비트 에러율을 기초로 상기 읽어온 데이터의 오류 정도를 판단할 수 있다.
이때, 상기 모니터링하는 단계는 상기 ECC 디코딩된 데이터를 인코딩하는 단계, 상기 읽어온 데이터를 기 설정된 시간만큼 지연시키는 단계 및 상기 인코딩된 데이터 및 지연된 상기 읽어온 데이터를 기초로 상기 비트 에러율을 모니터링하는 단계를 포함할 수 있다.
본 발명의 또 다른 일 실시예에 따른 읽기 레벨 제어 방법은 저장 수단으로부터 읽어온 데이터를 ECC 디코딩하여 신드롬을 출력하는 단계, 상기 신드롬을 기초로 상기 읽어온 데이터의 오류 정도를 판단하는 단계 및 상기 오류 정도를 기초로 상기 저장 수단의 읽기 레벨을 제어하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 읽기 레벨 제어 장치에 대한 블록도이다.
도 1을 참조하면, 읽기 레벨 제어 장치는 저장 수단(110), ECC(error control code) 디코딩부(120), 모니터링부(130), 오류 판단부(140) 및 레벨 제어부(150)를 포함한다.
저장 수단(110)은 데이터를 저장하고, 읽기 동작에 의해 저장된 데이터를 출력한다.
이때, 저장 수단(110)은 ECC 인코딩된 데이터가 저장될 수 있고, 출력되는 데이터는 읽기 레벨에 의해 결정될 수 있다.
이때, 저장 수단(110)은 플래시 메모리일 수 있다.
ECC 디코딩부(120)는 저장 수단(110)으로부터 읽어온 데이터를 ECC 디코딩한다.
이때, ECC 디코딩부(120)는 다양한 코드 디코더를 이용하여 구성할 수 있다.
즉, ECC 디코딩부(120)는 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더를 이용하여 구성할 수 있다.
첫번째, ECC 디코딩부(120)는 콘볼루셔널(convolutional) 코드 디코더와 블록 코드 디코더가 순차적으로 연결된 연접(concatenated) 코드 디코더를 이용하여 구성할 수 있다.
이때, 콘볼루셔널 코드 디코더는 비터비(Viterbi) 디코더일 수 있다.
둘째, ECC 디코딩부(120)는 콘볼루셔널 코드 디코더를 이용하여 구성할 수 있다.
셋째, ECC 디코딩부(120)는 비체계적(non-systematic) 코드 디코더를 이용하여 구성할 수 있다. 이때, 비체계적 코드 디코더는 저장 수단에 데이터를 인코딩 하여 저장할 때 사용되는 코드가 비체계적 코드인 경우에 사용될 수 있다.
넷째, ECC 디코딩부(120)는 체계적(systematic) 코드 디코더를 이용하여 구성할 수 있다. 이때, 체계적 코드 디코더는 저장 수단에 데이터를 인코딩하여 저장할 때 사용되는 코드가 체계적 코드인 경우에 사용될 수 있다.
다섯째, ECC 디코딩부(120)는 블록 코드 디코더를 이용하여 구성할 수 있다.
여기서, ECC 디코딩부(120)를 콘볼루셔널 코드 디코더를 이용하여 구성한 경우가 ECC 디코딩부(120)를 다른 코드 디코더를 이용하여 구성한 경우에 비하여 디코딩 레이턴시(latency)가 적다.
물론, ECC 디코딩부(120)가 상술한 다섯 가지로 한정되는 것은 아니고, 본 발명에 따른 읽기 레벨 제어 장치에 적용 가능한 모든 ECC 디코딩부(120)가 적용될 수 있다는 것은 이 기술 분야에 종사하는 당업자에게 있어서는 자명하다.
모니터링부(130)는 ECC 디코딩부(120)로부터 출력된 ECC 디코딩된 데이터와 저장 수단(110)으로부터 읽어온 데이터를 기초로 비트 에러율(BER)을 모니터링한다.
여기서, 저장 수단(110)에 저장된 데이터가 비체계적 코드로 인코딩되어 저장된 경우에는 ECC 디코딩부(120)를 비체계적 코드 디코딩을 수행할 수 있는 디코더 예를 들어, 연접 코드 디코더, 콘볼루셔널 코드 디코더 및 비체계적 코드 디코더 중 어느 하나를 이용하여 구성할 수 있는데, 이런 경우 모니터링부(130)는 ECC 디코딩부(120)로부터 ECC 디코딩된 데이터를 ECC 인코딩한 후 ECC 인코딩된 데이터 및 저장 수단(110)으로부터 읽어온 데이터를 기초로 비트 에러율(BER)을 모니터링 한다.
즉, 저장 수단(110)에 저장된 데이터가 비체계적 코드로 인코딩되어 저장된 경우에는 저장 수단으로부터 읽혀진 데이터로부터 실제 데이터의 정확한 위치를 파악할 수 없기 때문에 모니터링부(130)는 ECC 디코딩된 데이터를 다시 ECC 인코딩 하여야 저장 수단(110)으로부터 읽어온 데이터와 비교하여 BER 모니터링을 수행할 수 있다.
이때, ECC 디코딩부(120)가 연접 코드 디코더에 의해 구성된 경우 모니터링부(130)는 콘볼루셔널 코드 디코더로부터 출력된 ECC 디코딩된 데이터를 다시 ECC 인코딩할 수 있다.
반면, 저장 수단(110)에 저장된 데이터가 체계적 코드에 의해 인코딩되어 저장된 경우에는 ECC 디코딩부(120)를 체계적 코드 디코딩을 수행할 수 있는 디코더 예를 들어, 체계적 코드 디코더 및 블록 코드 디코더 중 어느 하나를 이용하여 구성할 수 있는데, 이런 경우 저장 수단(110)으로부터 읽어온 데이터로부터 실제 데이터의 정확한 위치를 파악할 수 있기 때문에 모니터링부(130)는 ECC 디코딩된 데이터를 다시 ECC 인코딩할 필요가 없다.
오류 판단부(140)는 모니터링부(130)에 의해 모니터링된 비트 에러율을 기초로 저장 수단(110)으로부터 읽어온 데이터의 오류 정도를 판단한다.
이때, 오류 판단부(140)는 모니터링부(130)에 의해 모니터링된 비트 에러율 및 ECC 디코딩부(120)로부터 출력된 신드롬을 기초로 저장 수단(110)으로부터 읽어온 데이터의 오류 정도를 판단할 수 있다.
여기서, 신드롬은 읽어온 데이터에 대한 오류의 판단 및 데이터 오류 량을 판단할 수 있는 것으로, ECC로 선형 블록 코드(linear block code)가 사용될 경우 디코딩 시 일반적으로 얻어지는 정보이다.
여기서, 선형 블록 코드는 BCH(Bose-Chaudhuri-Hocquenghen), RS(Reed-Solomon) 및 CRC(Cyclic Redundancy Check) 코드 등이 사용될 수 있는데, BCH 코드 또는 RS 코드는 오류 검출(error detection) 및 오류 정정(error correction)용으로 사용되지만, CRC 코드는 주로 오류 검출용으로 사용된다. 이때, 신드롬은 CRC 코드가 사용되는 경우 CRC 검출 결과가 될 수 있다.
여기서, 오류 판단부(140)는 ECC 디코딩부(120)가 연접 코드 디코더를 이용하여 구성된 경우 모니터링부(130)에 의해 모니터링된 비트 에러율 및 블록 코드 디코더로부터 출력된 신드롬을 기초로 저장 수단(110)으로부터 읽어온 데이터의 오류 정도를 판단한다.
이때, 오류 판단부(140)는 ECC 디코딩부(120)가 블록 코드 디코더를 이용하여 구성된 경우 블록 코드 디코더로부터 출력된 신드롬을 기초로 저장 수단(110)으로부터 읽어온 데이터의 오류 정도를 판단할 수 있다.
레벨 제어부(150)는 오류 판단부(140)에 의해 판단된 오류 정도를 기초로 저장 수단(110)의 읽기 레벨을 제어한다.
즉, 레벨 제어부(150)는 오류 판단부(140)에 의해 판단된 오류 정도를 기초로 저장 수단(110)의 읽기 레벨에 대한 기준 전압을 제어한다. 예컨대, 플로팅 게이트(floating gate) 플래시 메모리의 경우 FP(floating poly) 커플링(coupling) 또는 차지 로스(charge loss) 등에 의해 문턱 전압 산포에 변화가 발생하고, 문턱 전압 산포의 변화에 따라 발생하는 오류를 줄이기 위해 읽기 레벨의 기준 전압을 변화시켜 주어야 한다. 따라서, 레벨 제어부(150)는 오류 판단부(140)에 의해 판단된 오류 정도 즉, 문턱 전압 산포의 변화를 기초로 산포의 레벨을 판단하는 읽기 레벨의 기준 전압을 제어함으로써, 저장 수단(110)으로부터 읽어온 데이터의 오류를 줄일 수 있다.
이때, 레벨 제어부(150)는 이전 읽기 레벨 및 오류 판단부(140)에 의해 판단된 오류 정도를 기초로 저장 수단(110)의 읽기 레벨을 제어할 수도 있다. 예컨대, 이전 읽기 레벨과 이전 읽기 레벨에 대한 오류 정도 및 오류 판단부(140)에 의해 판단된 오류 정도를 통해 읽기 레벨을 이전 읽기 레벨에 비해 높일 것인지 낮출 것인지 판단할 수 있다.
또한, 레벨 제어부(150)는 반복 루프를 통해 오류 정도가 일정하게 되도록 읽기 레벨을 제어할 수도 있다.
도 2는 도 1에 도시한 ECC 디코딩부의 일 예를 나타낸 블록도이다.
여기서, 도 2에 도시한 ECC 디코딩부는 연접 코드 디코더를 이용하여 구성한 것이다.
도 2를 참조하면, ECC 디코딩부는 콘볼루셔널 코드 디코더(210) 및 블록 코드 디코더(220)를 포함한다.
콘볼루셔널 코드 디코더(210)는 저장 수단(110)으로부터 읽어온 데이터를 ECC 디코딩하여 출력한다.
여기서, 콘볼루셔널 코드 디코더(210)에 의해 ECC 디코딩된 데이터는 블록 코드 디코더(220) 및 모니터링부(130)로 출력된다. 즉, 모니터링부(130)는 콘볼루셔널 코드 디코더(210)로부터 출력된 ECC 디코딩된 데이터 및 저장 수단(110)으로부터 읽어온 데이터를 기초로 비트 에러율을 모니터링한다.
블록 코드 디코더(220)는 콘볼루셔널 코드 디코더(210)에 의해 ECC 디코딩된 데이터를 다시 ECC 디코딩하여 출력한다.
이때, 블록 코드 디코더(220)는 오류 판단부(140)로 신드롬을 출력할 수 있다.
즉, 오류 판단부(140)는 모니터링부(130)에 의해 모니터링된 비트 에러율과 블록 코드 디코더(220)로부터 출력된 신드롬을 기초로 저장 수단(110)으로부터 읽어온 데이터의 오류 정도를 판단한다.
도 3은 도 1에 도시한 모니터링부의 일 예를 나타낸 블록도이다.
여기서, 도 3에 도시한 모니터링부(130)는 저장 수단에 저장된 데이터가 비체계적 코드로 인코딩되어 저장된 경우에 적용될 수 있는 것으로, ECC 디코딩부를 비체계적 코드 디코딩을 수행할 수 있는 디코더 예를 들어, 연접 코드 디코더, 콘볼루셔널 코드 디코더 및 비체계적 코드 디코더 중 어느 하나를 이용하여 구성한 경우에 대한 모니터링부(130)의 구성 블록도이다.
도 3을 참조하면, 모니터링부(130)는 ECC 인코딩부(310), 지연부(320) 및 BER 모니터링부(330)를 포함한다.
ECC 인코딩부(310)는 ECC 디코딩부(120)에 의해 ECC 디코딩된 데이터를 ECC 인코딩한다.
즉, 저장 수단에 저장된 데이터가 비체계적 코드로 인코딩되어 저장된 경우에는 저장 수단으로부터 읽어온 데이터로부터 실제 데이터의 정확한 위치를 파악할 수 없기 때문에 BER 모니터링을 위해 ECC 인코딩부(310)는 ECC 디코딩부(120)로부터 출력된 ECC 디코딩된 데이터를 ECC 인코딩한다.
지연부(320)는 저장 수단(110)으로부터 읽어온 데이터를 기 설정된 시간만큼 지연시킨다.
예를 들어, 지연부(320)는 저장 수단(110)으로부터 읽어온 데이터를 ECC 디코딩부(120)에 의해 ECC 디코딩되는 시간 및 ECC 인코딩부(310)에 의해 ECC 인코딩되는 시간이 더해진 시간만큼을 지연시킨다.
BER 모니터링부(330)는 ECC 인코딩부(310)에 의해 ECC 인코딩된 데이터 및 지연부(320)에 의해 지연된 저장 수단(110)으로부터 읽어온 ECC 인코딩된 데이터를 기초로 비트 에러율을 모니터링한다.
도 4는 도 1에 도시한 모니터링부의 다른 일 예를 나타낸 블록도이다.
여기서, 도 4에 도시한 모니터링부(130)는 저장 수단에 저장된 데이터가 체계적 코드로 인코딩되어 저장된 경우에 적용될 수 있는 것으로, ECC 디코딩부를 체계적 코드 디코딩을 수행할 수 있는 디코더 예를 들어, 예를 들어, 체계적 코드 디코더 및 블록 코드 디코더 중 어느 하나를 이용하여 구성한 경우에 대한 모니터링부(130)의 구성 블록도이다.
도 4를 참조하면, 모니터링부(130)는 지연부(410) 및 BER 모니터링부(420)를 포함한다.
지연부(410)는 저장 수단(110)으로부터 읽어온 데이터를 기 설정된 시간만큼 지연시킨다.
예를 들어, 지연부(410)는 저장 수단(110)으로부터 읽어온 데이터를 ECC 디코딩부(120)에 의해 ECC 디코딩되는 시간 즉, 체계적 코드 디코더 또는 블록 코드 디코더에 의해 ECC 디코딩되는 시간만큼을 지연시킨다.
BER 모니터링부(420)는 ECC 디코딩부(120)에 의해 ECC 디코딩된 데이터 및 지연부(410)에 의해 지연된 저장 수단(110)으로부터 읽어온 데이터를 기초로 비트 에러율을 모니터링한다.
이와 같이, 본 발명에 따른 읽기 레벨 제어 장치는 저장 수단(110)으로부터 읽어온 데이터의 오류 정도에 따라 읽기 레벨을 변화시킴으로써, 읽어온 데이터의 오류를 줄일 수 있다.
도 5는 본 발명의 일 실시예에 따른 읽기 레벨 제어 장치에 대한 동작을 설명하기 위한 일 예시도이다.
여기서, 도 5를 저장 수단이 플로팅 게이트 플래시 메모리인 경우로 가정하여 설명한다.
도 5를 참조하면, 문턱 전압의 초기 산포(initial distribution)가 레벨 1, 2, 3 등과 같이 결정되어 있고, 각 산포의 레벨을 판단하는 기준 전압 V1, V2 등이 설정되어 있다.
플래시 메모리로부터 초기 산포의 기준 전압 V1, V2 등을 기준으로 데이터를 읽어온다.
FP 커플링에 의해 높은 전압으로 문턱 전압의 산포가 이동하였을 때 초기 산포의 기준 전압으로 데이터를 읽어오게 되면 모니터링부 및 오류 판단부에 의해 초기 산포의 기준 전압에 의해 읽혀진 데이터의 오류가 커진 것을 알 수 있고, 레벨 제어부의 제어를 통해 읽기 레벨을 제어한다. 즉, 읽기 레벨의 기준 전압을 높게 변화시켜 플래시 메모리로부터 읽어올 데이터의 오류를 줄인다.
또한, 플래시 메모리의 문턱 전압이 초기 산포 상태에서 차지 로스(charge loss)에 의해 낮은 전압으로 문턱 전압의 산포가 이동하게 되면, 모니터링부 및 오류 판단부에 의해 초기 산포의 기준 전압에 의해 읽혀진 데이터의 오류가 커진 것을 알 수 있고, 레벨 제어부의 제어를 통해 읽기 레벨을 제어한다. 즉, 읽기 레벨의 기준 전압을 낮게 변화시켜 플래시 메모리로부터 읽어올 데이터의 오류를 줄일 수있다.
물론, FP 커플링에 의한 산포 상태에서 차지 로스에 의한 산포 상태로 변화되더라도 동일한 과정을 통해 읽기 레벨을 제어할 수 있을 뿐만 아니라 차지 로스에 의한 산포 상태에서 FP 커플링에 의한 산포 상태로 변환하더라도 동일한 과정을 통해 읽기 레벨을 제어할 수 있다.
도 6은 본 발명의 또 다른 일 실시예에 따른 읽기 레벨 제어 장치에 대한 블록도이다.
도 6을 참조하면, 읽기 레벨 제어 장치는 저장 수단(610), ECC 디코딩부(620), 오류 판단부(630) 및 레벨 제어부(640)를 포함한다.
저장 수단(610)은 데이터를 저장하고, 읽기 동작에 의해 저장된 데이터를 출력한다.
이때, 저장 수단(610)은 플래시 메모리일 수 있다.
ECC 디코딩부(620)는 저장 수단(610)으로부터 읽어온 데이터를 ECC 디코딩한다.
이때, ECC 디코딩부(620)는 다양한 코드 디코더를 이용하여 구성할 수 있다.
즉, 저장 수단(610)에 저장된 데이터가 비체계적 코드로 인코딩되어 저장된 경우 ECC 디코딩부(620)는 비체계적 코드 디코딩을 수행하는 디코더를 이용하여 구성하고, 저장 수단(610)에 저장된 데이터가 체계적 코드로 인코딩되어 저장된 경우 ECC 디코딩부(620)는 체계적 코드 디코딩을 수행하는 디코더를 이용하여 구성할 수 있다.
이때, 비체계적 코드 디코딩을 수행하는 디코더의 일 예로는 연접 코드 디코더, 콘볼루셔널 코드 디코더 및 비체계적 코드 디코더가 될 수 있고, 체계적 코드 디코딩을 수행하는 디코더의 일 예로는 체계적 코드 디코더 및 블록 코드 디코더가 될 수 있다.
오류 판단부(630)는 ECC 디코딩부(620)에 의한 ECC 디코딩 중 생성되는 또는 출력되는 신드롬을 기초로 저장 수단(610)으로부터 읽어온 데이터의 오류 정도를 판단한다.
이때, 신드롬은 CRC 코드가 사용되는 경우 CRC 검출 결과가 될 수 있다.
레벨 제어부(640)는 오류 판단부(630)에 의해 판단된 오류 정도를 기초로 저 장 수단(610)의 읽기 레벨을 제어한다.
도 7은 본 발명의 일 실시예에 따른 읽기 레벨 제어 방법에 대한 동작 흐름도이다.
도 7을 참조하면, 읽기 레벨 제어 방법은 저장 수단으로부터 데이터를 읽고, 저장 수단으로부터 읽어온 데이터를 ECC 디코딩한다(S710, S720).
이때, 저장 수단은 플래시 메모리가 될 수 있다.
이때, 읽어온 데이터는 저장 수단에 데이터를 저장할 때 사용되는 코드에 따라 연접 코드 디코더, 콘볼루셔널 코드 디코더, 비체계적 코드 디코더 및 체계적 코드 디코더 중 어느 하나에 의해 ECC 디코딩될 수 있다.
예컨대, 저장 수단에 저장된 데이터가 비체계적 코드로 인코딩되어 저장된 경우 비체계적 코드 디코딩을 수행할 수 있는 디코더 예를 들어, 연접 코드 디코더, 콘볼루셔널 코드 디코더 및 비체계적 코드 디코더 중 어느 하나를 이용하여 읽어온 데이터를 ECC 디코딩하고, 저장 수단에 저장된 데이터가 체계적 코드로 인코딩되어 저장된 경우 체계적 코드 디코딩을 수행할 수 있는 디코더 예를 들어, 체계적 코드 디코더 및 블록 코드 디코더 중 어느 하나를 이용하여 읽어온 데이터를 ECC 디코딩한다.
저장 수단으로부터 읽어온 데이터가 ECC 디코딩되면, ECC 디코딩된 데이터를 기초로 비트 에러율(BER)을 모니터링한다(S730).
이때, 비트 에러율은 ECC 디코딩된 데이터 및 저장 수단으로부터 읽어온 데이터를 기초로 모니터링될 수 있다.
이때, 읽어온 데이터가 비체계적 코드 디코딩을 수행하는 디코더에 의해 ECC 디코딩되는 경우 비트 에러율은 ECC 디코딩된 데이터를 ECC 인코딩한 후 ECC 인코딩된 데이터 및 저장 수단으로부터 읽어온 데이터를 기초로 모니터링될 수 있다.
이때, 읽어온 데이터가 연접 코드 디코더 예를 들어, 콘볼루셔널 코드 디코더 및 블록 코드 디코더에 의해 ECC 디코딩된 경우 비트 에러율은 콘볼루셔널 코드 디코더에 의해 ECC 디코딩된 데이터를 ECC 인코딩한 후 ECC 인코딩된 데이터 및 저장 수단으로부터 읽어온 데이터를 기초로 모니터링될 수 있다.
BER이 모니터링되면 모니터링된 BER을 기초로 저장 수단으로부터 읽어온 데이터의 오류 정도를 판단한다(S740).
이때, 저장 수단으로부터 읽어온 데이터의 오류 정도는 모니터링된 BER 및 ECC 디코딩 시 출력된 신드롬을 기초로 판단될 수 있다.
읽어온 데이터의 오류 정도가 판단되면, 판단된 오류 정도를 기초로 저장 수단의 읽기 레벨을 제어한다(S750). 즉, 저장 수단의 문턱 전압 산포 레벨을 판단하는 읽기 기준 전압을 제어한다.
도 8은 도 7에 도시한 단계 S730의 일 예를 나타낸 동작 흐름도이다.
여기서, 도 8은 저장 수단에 저장된 데이터가 비체계적 코드로 인코딩되어 저장된 경우에 적용될 수 있는 것으로, 읽어온 데이터가 비체계적 코드 디코딩을 수행할 수 있는 ECC 디코더에 의해 ECC 디코딩된 경우에 대한 BER 모니터링 과정을 도시한 것이다.
도 8을 참조하면, BER을 모니터링하는 단계는 ECC 디코더에 의해 ECC 디코딩 된 데이터를 ECC 인코딩한다(S810).
여기서, ECC 디코더가 콘볼루셔널 코드 디코더 및 블록 코드 디코더로 구성된 연접 코드 디코더를 포함하는 경우 콘볼루셔널 코드 디코더에 의해 ECC 디코딩된 데이터를 ECC 인코딩한다.
그 다음, 저장 수단으로부터 읽어온 데이터를 기 설정된 시간만큼 지연시킨다(S820).
즉, 저장 수단으로부터 읽어온 데이터가 ECC 디코더에 의해 ECC 디코딩되는 시간 및 ECC 디코딩된 데이터가 ECC 인코딩되는 시간만큼 지연시킨다.
여기서, 단계 S820이 단계 S810 후에 수행되도록 도시되었지만, 단계 S820이 S810보다 먼저 수행될 수 있고, 두 단계가 동시에 수행될 수도 있는데, 읽어온 데이터는 ECC 디코딩된 시점부터 지연되기 때문에 단계 S820이 단계 S810보다 먼저 수행되는 것이 바람직하다.
ECC 인코딩된 데이터 및 지연된 저장 수단으로부터 읽어온 데이터를 기초로 BER을 모니터링한다(S830).
도 9는 도 7에 도시한 단계 S730의 다른 일 예를 나타낸 동작 흐름도이다.
여기서, 도 9는 저장 수단에 저장된 데이터가 체계적 코드로 인코딩되어 저장된 경우에 적용될 수 있는 것으로, 읽어온 데이터가 체계적 코드 디코딩을 수행할 수 있는 ECC 디코더에 의해 ECC 디코딩된 경우에 대한 BER 모니터링 과정을 도시한 것이다.
도 9를 참조하면, BER을 모니터링하는 단계는 저장 수단으로부터 읽어온 데 이터를 기 설정된 시간만큼 지연시킨다(S910).
즉, 저장 수단으로부터 읽어온 데이터가 ECC 디코더에 의해 ECC 디코딩되는 시간만큼 지연시킨다.
ECC 디코더에 의해 ECC 디코딩된 데이터 및 지연된 저장 수단으로부터 읽어온 데이터를 기초로 BER을 모니터링한다(S920).
도 10은 본 발명의 또 다른 일 실시예에 따른 읽기 레벨 제어 방법에 대한 동작 흐름도이다.
도 10을 참조하면, 읽기 레벨 제어 방법은 저장 수단으로부터 데이터를 읽고, 저장 수단으로부터 읽어온 데이터를 ECC 디코딩한다(S1010, S1020).
이때, 저장 수단으로부터 읽어온 데이터는 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더에 의해 ECC 디코딩될 수 있다.
즉, 저장 수단으로부터 읽어온 데이터는 연접 코드 디코더, 콘볼루셔널 코드 디코더, 비체계적 코드 디코더, 체계적 코드 디코더 및 블록 코드 디코더 중 어느 하나에 의해 ECC 디코딩될 있다.
저장 수단으로부터 읽어온 데이터가 ECC 디코딩되면 ECC 디코딩에 의해 출력된 신드롬을 기초로 저장 수단으로부터 읽어온 데이터의 오류 정도를 판단한다(S1030).
오류 정도가 판단되면, 판단된 오류 정도를 기초로 저장 수단의 읽기 레벨을 제어한다(S1040).
본 발명에 따른 읽기 레벨 제어 방법은 다양한 컴퓨터 수단을 통하여 수행 될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 상기 매체는 프로그램 명령, 데이터 구조 등을 지정하는 신호를 전송하는 반송파를 포함하는 광 또는 금속선, 도파관 등의 전송 매체일 수도 있다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되 며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
본 발명의 일 실시예에 따른 읽기 레벨 제어 장치 및 그 방법은, ECC 디코더에서 대응해야 하는 데이터의 오류 율을 줄일 수 있도록 저장 수단의 읽기 레벨을 제어할 수 있다.
또한, 본 발명은 ECC 디코더에 의해 디코딩된 데이터의 오류 정도를 파악하고 오류 정도를 통해 저장 수단의 읽기 레벨을 제어하여 저장 수단으로부터 읽어온 데이터의 오류를 줄일 수 있다.
또한, 본 발명은 ECC 디코딩 시 생성되는 부가정보를 활용하여 읽혀진 데이터의 오류 정도를 파악하고 오류 정도를 기초로 저장 수단으로부터 최적의 데이터를 읽어올 수 있다.
또한, 본 발명은 ECC 디코딩된 데이터의 오류 정도를 기초로 저장 수단의 읽기 레벨을 제어하여 유지(retention) 또는 내구(endurance)로 인해 발생할 수 있는 기능 저하를 개선할 수 있다.
Claims (34)
- 플래시 메모리로부터 읽어온 데이터를 ECC(error control code)디코딩하는 ECC 디코딩부;상기 ECC 디코딩된 데이터 및 상기 읽어온 데이터를 기초로 비트 에러율(BER)을 모니터링하는 모니터링부;상기 모니터링된 비트 에러율을 기초로 상기 읽어온 데이터의 오류 정도를 판단하는 오류 판단부; 및상기 오류 정도를 기초로 상기 플래시 메모리의 읽기 레벨을 제어하는 레벨 제어부를 포함하고,상기 오류 판단부는상기 ECC 디코딩부로부터 출력된 신드롬(syndrome)을 수신하고, 상기 비트 에러율 및 상기 신드롬을 기초로 상기 읽어온 데이터의 오류 정도를 판단하는 것을 특징으로 하는 읽기 레벨 제어 장치.
- 삭제
- 제1항에 있어서,상기 신드롬은,CRC(cyclic redundancy check) 검출 결과인 것을 특징으로 하는 읽기 레벨 제어 장치.
- 제1항에 있어서,상기 모니터링부는상기 ECC 디코딩된 데이터를 인코딩하는 ECC 인코딩부;상기 읽어온 데이터를 기 설정된 시간만큼 지연시키는 지연부; 및상기 인코딩된 데이터 및 지연된 상기 읽어온 데이터를 기초로 상기 비트 에러율을 모니터링하는 BER 모니터링부를 포함하는 것을 특징으로 하는 읽기 레벨 제어 장치.
- 제4항에 있어서,상기 ECC 디코딩부는비체계적 코드 디코딩을 수행하는 디코더를 포함하는 것을 특징으로 하는 읽기 레벨 제어 장치.
- 제5항에 있어서,상기 ECC 디코딩부는콘볼루셔널(convolutional) 코드 디코더 및 블록 코드 디코더가 순차적으로 연결된 연접(concatenated) 코드 디코더를 포함하는 것을 특징으로 하는 읽기 레벨 제어 장치.
- 제6항에 있어서,상기 ECC 인코딩부는상기 콘볼루셔널 코드 디코더로부터 출력된 데이터를 인코딩하는 것을 특징으로 하는 읽기 레벨 제어 장치.
- 제7항에 있어서,상기 오류 판단부는상기 모니터링된 비트 에러율 및 상기 블록 코드 디코더로부터 출력된 신드롬(syndrome)을 기초로 상기 오류 정도를 판단하는 것을 특징으로 하는 읽기 레벨 제어 장치.
- 제5항에 있어서,상기 ECC 디코딩부는콘볼루셔널 코드 디코더를 포함하는 것을 특징으로 하는 읽기 레벨 제어 장치.
- 제5항에 있어서,상기 ECC 디코딩부는비체계적(non-systematic) 코드 디코더를 포함하는 것을 특징으로 하는 읽기 레벨 제어 장치.
- 제1항에 있어서,상기 모니터링부는상기 읽어온 데이터를 기 설정된 시간만큼 지연시키는 지연부; 및상기 ECC 디코딩된 데이터 및 지연된 상기 읽어온 데이터를 기초로 상기 비트 에러율을 모니터링하는 BER 모니터링부를 포함하는 것을 특징으로 하는 읽기 레벨 제어 장치.
- 제11항에 있어서,상기 ECC 디코딩부는체계적 코드 디코딩을 수행하는 디코더를 포함하는 것을 특징으로 하는 읽기 레벨 제어 장치.
- 제12항에 있어서,상기 ECC 디코딩부는체계적(systematic) 코드 디코더를 포함하는 것을 특징으로 하는 읽기 레벨 제어 장치.
- 제12항에 있어서,상기 ECC 디코딩부는블록 코드 디코더를 포함하는 것을 특징으로 하는 읽기 레벨 제어 장치.
- 삭제
- 제1항에 있어서,상기 레벨 제어부는상기 오류 정도 및 이전 읽기 레벨을 기초로 상기 플래시 메모리의 읽기 레벨을 제어하는 것을 특징으로 하는 읽기 레벨 제어 장치.
- 플래시 메모리로부터 읽어온 데이터를 ECC(error control code) 디코딩하여 신드롬을 출력하는 ECC 디코딩부;상기 신드롬을 기초로 상기 읽어온 데이터의 오류 정도를 판단하는 오류 판단부; 및상기 오류 정도를 기초로 상기 플래시 메모리의 읽기 레벨을 제어하는 레벨 제어부를 포함하는 것을 특징으로 하는 읽기 레벨 제어 장치.
- 제17항에 있어서,상기 ECC 디코딩부는연접(concatenated) 코드 디코더, 콘볼루셔널 코드 디코더, 비체계적 코드 디코더, 체계적 코드 디코더 및 블록 코드 디코더 중 어느 하나를 포함하는 것을 특징으로 하는 읽기 레벨 제어 장치.
- 플래시 메모리로부터 읽어온 데이터를 ECC 디코딩하는 단계;상기 ECC 디코딩된 데이터 및 상기 읽어온 데이터를 기초로 비트 에러율(BER)을 모니터링하는 단계;상기 모니터링된 비트 에러율을 기초로 상기 읽어온 데이터의 오류 정도를 판단하는 단계; 및상기 오류 정도를 기초로 상기 플래시 메모리의 읽기 레벨을 제어하는 단계를 포함하고,상기 오류 정도를 판단하는 단계는상기 ECC 디코딩하는 단계에서 출력된 신드롬(syndrome) 및 상기 비트 에러율을 기초로 상기 읽어온 데이터의 오류 정도를 판단하는 것을 특징으로 하는 읽기 레벨 제어 방법.
- 삭제
- 제19항에 있어서,상기 신드롬은CRC(cyclic redundancy check) 검출 결과인 것을 특징으로 하는 읽기 레벨 제어 방법.
- 제19항에 있어서,상기 모니터링하는 단계는상기 ECC 디코딩된 데이터를 인코딩하는 단계;상기 읽어온 데이터를 기 설정된 시간만큼 지연시키는 단계; 및상기 인코딩된 데이터 및 지연된 상기 읽어온 데이터를 기초로 상기 비트 에러율을 모니터링하는 단계를 포함하는 것을 특징으로 하는 읽기 레벨 제어 방법
- 제22항에 있어서,상기 ECC 디코딩하는 단계는비체계적 코드 디코딩을 수행하는 디코더를 이용하여 상기 읽어온 데이터를 ECC 디코딩하는 것을 특징으로 하는 읽기 레벨 제어 방법.
- 제23항에 있어서,상기 ECC 디코딩하는 단계는콘볼루셔널 코드 디코더와 블록 코드 디코더를 이용하여 상기 읽어온 데이터를 ECC 디코딩하고,상기 인코딩하는 단계는상기 콘볼루셔널 코드 디코더로부터 출력된 데이터를 인코딩하는 것을 특징으로 하는 읽기 레벨 제어 방법.
- 제24항에 있어서,상기 오류 정도를 판단하는 단계는상기 모니터링된 비트 에러율 및 상기 블록 코드 디코더로부터 출력된 신드롬을 기초로 상기 오류 정도를 판단하는 것을 특징으로 하는 읽기 레벨 제어 방법.
- 제23항에 있어서,상기 ECC 디코딩하는 단계는콘볼루셔널 코드 디코더를 이용하여 상기 읽어온 데이터를 ECC 디코딩하는 것을 특징으로 하는 읽기 레벨 제어 방법.
- 제23항에 있어서,상기 ECC 디코딩하는 단계는비체계적 코드 디코더를 이용하여 상기 읽어온 데이터를 ECC 디코딩하는 것 을 특징으로 하는 읽기 레벨 제어 방법.
- 제19항에 있어서,상기 모니터링하는 단계는상기 읽어온 데이터를 기 설정된 시간만큼 지연시키는 단계; 및상기 ECC 디코딩된 데이터 및 지연된 상기 읽어온 데이터를 기초로 상기 비트 에러율을 모니터링하는 단계를 포함하는 것을 특징으로 하는 읽기 레벨 제어 방법.
- 제28항에 있어서,상기 ECC 디코딩하는 단계는체계적 코드 디코딩을 수행하는 디코더를 이용하여 상기 읽어온 데이터를 ECC 디코딩하는 것을 특징으로 하는 읽기 레벨 제어 방법.
- 제29항에 있어서,상기 ECC 디코딩하는 단계는체계적 코드 디코더를 이용하여 상기 읽어온 데이터를 ECC 디코딩하는 것을 특징으로 하는 읽기 레벨 제어 방법.
- 제29항에 있어서,상기 ECC 디코딩하는 단계는블록 코드 디코더를 이용하여 상기 읽어온 데이터를 ECC 디코딩하는 것을 특징으로 하는 읽기 레벨 제어 방법.
- 플래시 메모리로부터 읽어온 데이터를 ECC 디코딩하여 신드롬을 출력하는 단계;상기 신드롬을 기초로 상기 읽어온 데이터의 오류 정도를 판단하는 단계; 및상기 오류 정도를 기초로 상기 플래시 메모리의 읽기 레벨을 제어하는 단계를 포함하는 것을 특징으로 하는 읽기 레벨 제어 방법.
- 제32항에 있어서,상기 신드롬을 출력하는 단계는연접 코드 디코더, 콘볼루셔널 코드 디코더, 비체계적 코드 디코더, 체계적 코드 디코더 및 블록 코드 디코더 중 어느 하나를 이용하여 상기 읽어온 데이터를 ECC 디코딩하여 상기 신드롬을 출력하는 것을 특징으로 하는 읽기 레벨 제어 방법.
- 제19항 또는, 제21항 내지 제33항 중 어느 하나의 항의 방법을 실행시키기 위한 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070080180A KR101267798B1 (ko) | 2007-08-09 | 2007-08-09 | 읽기 레벨 제어 장치 및 그 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070080180A KR101267798B1 (ko) | 2007-08-09 | 2007-08-09 | 읽기 레벨 제어 장치 및 그 방법 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070030396A Division KR100907218B1 (ko) | 2007-03-28 | 2007-03-28 | 읽기 레벨 제어 장치 및 그 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080088332A KR20080088332A (ko) | 2008-10-02 |
KR101267798B1 true KR101267798B1 (ko) | 2013-06-04 |
Family
ID=40150625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070080180A KR101267798B1 (ko) | 2007-08-09 | 2007-08-09 | 읽기 레벨 제어 장치 및 그 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101267798B1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101492857B1 (ko) * | 2008-12-30 | 2015-02-12 | 삼성전자주식회사 | 메모리 장치 및 메모리 프로그래밍 방법 |
KR101586046B1 (ko) * | 2009-05-26 | 2016-01-18 | 삼성전자주식회사 | 저장 장치 및 그것의 읽기 방법 |
US8892980B2 (en) | 2010-06-15 | 2014-11-18 | Fusion-Io, Inc. | Apparatus, system, and method for providing error correction |
KR101727704B1 (ko) | 2010-10-04 | 2017-04-18 | 삼성전자주식회사 | 리드 성능을 향상시킬 수 있는 리드 파라미터 변경 방법과 상기 방법을 수행할 수 있는 장치들 |
KR20140012319A (ko) * | 2012-07-19 | 2014-02-03 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
KR20160102738A (ko) | 2015-02-23 | 2016-08-31 | 에스케이하이닉스 주식회사 | 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100236379B1 (ko) * | 1995-10-27 | 1999-12-15 | 니시무로 타이죠 | 광디스크 재생 장치 |
US6212659B1 (en) * | 1997-05-30 | 2001-04-03 | Qualcomm Inc. | Method and apparatus for providing error protection for over the air file transfer |
-
2007
- 2007-08-09 KR KR1020070080180A patent/KR101267798B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100236379B1 (ko) * | 1995-10-27 | 1999-12-15 | 니시무로 타이죠 | 광디스크 재생 장치 |
US6212659B1 (en) * | 1997-05-30 | 2001-04-03 | Qualcomm Inc. | Method and apparatus for providing error protection for over the air file transfer |
Also Published As
Publication number | Publication date |
---|---|
KR20080088332A (ko) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100907218B1 (ko) | 읽기 레벨 제어 장치 및 그 방법 | |
KR101436505B1 (ko) | 메모리 장치 | |
US8560918B1 (en) | Method and apparatus for dynamically selecting an error correction code to be applied to data in a communication system | |
US20070061687A1 (en) | Soft decoding method and apparatus, error correction method and apparatus, and soft output method and apparatus | |
US20060085726A1 (en) | Apparatus and method for decoding Reed-Solomon code | |
JP5297536B2 (ja) | 蓄積装置テストに関するldpcコードのエラー訂正能力調節 | |
US9069687B2 (en) | Memory read-channel with selective transmission of error correction data | |
KR101267798B1 (ko) | 읽기 레벨 제어 장치 및 그 방법 | |
US9455749B2 (en) | Combination error and erasure decoding for product codes | |
US20090063937A1 (en) | Architecture and control of reed-solomon error-correction decoding | |
KR100852193B1 (ko) | 오류 제어 코드 장치 및 그 방법 | |
US9559727B1 (en) | Stopping rules for turbo product codes | |
US20050120286A1 (en) | Method and apparatus for data reproducing using iterative decoding in a disk drive | |
CN113225091A (zh) | Ldpc解码方法及其装置 | |
US9553612B2 (en) | Decoding based on randomized hard decisions | |
US10404283B2 (en) | Method and associated decoding circuit for decoding an error correction code | |
US8832525B2 (en) | Memory controller with low density parity check code decoding capability and relevant memory controlling method | |
US20090276685A1 (en) | Data decoding apparatus, magnetic disk apparatus, and data decoding method | |
US8869010B1 (en) | Controlling decoder iterations based on measurements of physical variables | |
KR20160075001A (ko) | 플래시 메모리 시스템 동작 방법 | |
US8239726B2 (en) | Apparatuses and methods for encoding and decoding | |
CN113131947B (zh) | 译码方法、译码器和译码装置 | |
KR101630114B1 (ko) | 최소합 알고리즘을 이용한 ldpc 복호화 장치 및 방법 | |
KR101496052B1 (ko) | 블록 단위 연접 bch 부호 성능 개선 및 오류마루 경감을 위해 순환 자리 이동을 활용하는 복호 기법 및 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160429 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20180430 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 7 |