JP2010287656A - 固体撮像装置の製造方法 - Google Patents
固体撮像装置の製造方法 Download PDFInfo
- Publication number
- JP2010287656A JP2010287656A JP2009139091A JP2009139091A JP2010287656A JP 2010287656 A JP2010287656 A JP 2010287656A JP 2009139091 A JP2009139091 A JP 2009139091A JP 2009139091 A JP2009139091 A JP 2009139091A JP 2010287656 A JP2010287656 A JP 2010287656A
- Authority
- JP
- Japan
- Prior art keywords
- resist layer
- region
- transfer
- imaging device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 230000004888 barrier function Effects 0.000 claims abstract description 37
- 239000010409 thin film Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 27
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 abstract description 7
- 150000002500 ions Chemical class 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 52
- 108091006146 Channels Proteins 0.000 description 27
- 239000010408 film Substances 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】転送電極を所望の位置に精度よく形成することができ、かつ、転送バリア部を所望の深さおよび濃度に精度よく形成することができる固体撮像装置の製造方法を提供すること。
【解決手段】チャネル領域１３が形成されたＳｉ基板１２上に、光が完全に透過する開口パターン２４−１および、開口パターン２４−１を透過する光量よりも少ない光量の光が透過するドットパターン領域２４−２を有するグレーティングマスクを使用してＳｉ基板１２上のレジスト層２３を露光、現像することにより、開口２３−１および薄膜部２３−２を形成する。レジスト層２３をマスクとしてＳｉ基板１２にイオン注入することにより、転送バリア部１５を形成した後、レジスト層２３をマスクとしてＳｉ基板１２をエッチングすることにより、位置合わせ用マーク１６を形成する。
【選択図】図５Ｂ
【解決手段】チャネル領域１３が形成されたＳｉ基板１２上に、光が完全に透過する開口パターン２４−１および、開口パターン２４−１を透過する光量よりも少ない光量の光が透過するドットパターン領域２４−２を有するグレーティングマスクを使用してＳｉ基板１２上のレジスト層２３を露光、現像することにより、開口２３−１および薄膜部２３−２を形成する。レジスト層２３をマスクとしてＳｉ基板１２にイオン注入することにより、転送バリア部１５を形成した後、レジスト層２３をマスクとしてＳｉ基板１２をエッチングすることにより、位置合わせ用マーク１６を形成する。
【選択図】図５Ｂ
Description
本発明は、固体撮像装置の製造方法に関し、特に、高精度に転送バリア部と転送電極との重ね合わせを実現することができる固体撮像装置の製造方法に関する。
ビデオカメラ、デジタルカメラ等に広く利用される固体撮像装置は、半導体基板上に格子状に形成された複数のフォトダイオードによってそれぞれ受光した光を電子に変換し、これらの変換された電子を、フォトダイオードの垂直方向の列に沿ってそれぞれ形成された複数の垂直転送レジスタ、これらの複数の垂直転送レジスタの終端部に接続された水平転送レジスタによって順次転送し、電荷・電圧変換を行うことにより所望の画像が出力されるものである。
このような固体撮像装置における垂直転送レジスタ若しくは水平転送レジスタの構成は、以下の通りである。
例えばｐ型のシリコン基板の表面には、ｎ型のチャネル領域が形成されている。このチャネル領域の表面には、ボロン等のイオン注入によって、複数のｐ型の転送バリア部が、一列に互いに離間して設けられている。このようなチャネル領域及び転送バリア部が形成されたシリコン基板上には、絶縁膜を介して、複数の転送電極が一列に互いに離間して設けられている。それぞれの転送電極は、絶縁膜上の領域において、転送バリア部の一端から電荷の転送方向に向かって、転送バリア部上を通り、チャネル領域に至る領域に形成されている。
このような固体撮像装置による電荷の転送は、一列に配列形成された転送電極に対して、交互に電圧を印加し、シリコン基板内の電位を制御することによって行われている。
ところで、上述した固体撮像装置の製造方法においては、イオン注入により形成された転送バリア部を視覚的に認識することができないため、その後の工程である転送電極の形成において、転送バリア部上に転送電極を重ね合わせて形成することが困難である。そこで、従来は、シリコン基板上の装置領域外に、位置合わせの基準となる位置合わせ用マークをエッチングにより設けた後に、この位置合わせ用マークを基準にして、上述の工程を行うことにより、固体撮像装置を製造していた。
これに対して、シリコン基板上に、位置合わせ用マーク形成のための開口と、転送バリア部形成のための薄膜部とを有するレジスト層を形成し、このレジスト層を介してドライエッチングを行うことにより位置合わせ用マークを形成した後、このレジスト層を介してイオン注入を行うことにより、転送バリア部と、位置合わせ用マークとを単一のレジスト層を介して形成する方法が知られている（特許文献１参照）。
この方法によれば、単一のレジスト層を用いて位置合わせ用マークと転送バリア部とを形成するため、上述した位置合わせ用マークのみを形成するための工程を省略することができる。さらに、この位置合わせ用マークを基準にして直接的に転送電極形成用レジスト層の位置合わせを行うことができるため、転送電極を所望の位置に精度よく形成することができる。
しかし、この方法では、先に位置合わせ用マークを形成するためにドライエッチングを行うため、レジスト層の薄膜部もドライエッチングによって削られる。従って、この後のイオン注入工程においては、設計された膜厚より薄い膜厚の薄膜部を介してイオン注入することになるため、転送バリア部の深さおよび濃度を精度よく形成することが困難であるという問題がある。
本発明の課題は、転送電極を所望の位置に精度よく形成することができ、かつ、転送バリア部を所望の深さおよび濃度に精度よく形成することができる固体撮像装置の製造方法を提供することにある。
本発明による固体撮像装置の製造方法は、チャネル領域が形成された基板上に、レジスト層を形成する工程と、光が透過する第１の領域および、この領域を透過する光量よりも少ない光量の光が透過する第２の領域を有するマスクを使用して前記レジスト層を露光、現像することにより、前記レジスト層に、開口および薄膜部を形成する工程と、この開口および薄膜部が形成された前記レジスト層をマスクとして前記基板にイオン注入することにより、転送バリア部を形成する工程と、このイオン注入工程の後に、前記レジスト層をマスクとして前記基板をエッチングすることにより、位置合わせ用マークを形成する工程と、この位置合わせ用マークを基準にして、前記転送バリア部および前記チャネル領域の一部上に、転送電極を形成する工程と、を具備することを特徴とする方法である。
本発明によれば、転送電極を所望の位置に精度よく形成することができ、かつ、転送バリア部を所望の深さおよび濃度に精度よく形成することができる固体撮像装置の製造方法を提供することができる。
以下、本発明の実施形態に係る製造方法によって形成される固体撮像装置について、図面を参照して詳細に説明する。なお、本実施形態に係る固体撮像装置においては、一例として垂直転送レジスタについて説明する
図１Ａは、本実施形態に係る製造方法によって形成される固体撮像装置の垂直転送レジスタの要部を示す上面図である。また、図１Ｂは、図１Ａの破線Ｘ−Ｘ´に沿った断面図を示す。なお、図１Ａにおいては、説明の都合上、一部を省略して示している。
図１Ａは、本実施形態に係る製造方法によって形成される固体撮像装置の垂直転送レジスタの要部を示す上面図である。また、図１Ｂは、図１Ａの破線Ｘ−Ｘ´に沿った断面図を示す。なお、図１Ａにおいては、説明の都合上、一部を省略して示している。
図１Ｂに示すように、本実施形態に係る製造方法によって形成される固体撮像装置の垂直転送レジスタ１１において、ｐ型のＳｉ基板１２の表面には、ｎ型のチャネル領域１３が埋め込み形成されている。チャネル領域１３は、シリコン（Ｓｉ）基板１２上に格子状に配列形成された図示しないフォトダイオードの垂直方向の列に沿って、図１Ａに示すように帯状に形成されている。なお、このチャネル領域１３外は、チャネルストップ領域１４となる。
チャネル領域１３の表面には、図１Ｂに示すように、複数のｐ型の転送バリア部１５が、チャネル領域１３の長手方向に沿って互いに一定の間隔で離間して形成されている。これらの複数のｐ型の転送バリア部１５は、それぞれ一定の濃度および深さで形成されている。
このように、複数のｐ型の転送バリア部１５が形成されたことにより、Ｓｉ基板１２には、図２Ａに示すような電位が形成される。すなわち、転送バリア部１５を形成することによって、チャネル領域１３によって形成される電位２１−２よりも低電位２１−２の領域が形成される。
また、上述のチャネルストップ領域１４には、図１Ａに示すように、位置合わせ用マーク１６が、Ｓｉ基板１２の表面をエッチングすることにより凹状に形成されている。この位置合わせ用マーク１６は、チャネル領域１３の長手方向と、この方向に垂直な方向とに、それぞれ沿って形成されている。
このようにチャネル領域１３、転送バリア部１５および位置合わせ用マーク１６が形成されたＳｉ基板１２上には、図１Ｂに示すように、例えばＳｉＯ２からなる第１の酸化膜１７を介して、複数の転送電極１８が形成されている。それぞれの転送電極１８は、例えばポリシリコンからなる長方形の電極である。これらの転送電極１８は、チャネル領域１３の長手方向においては、図１Ｂに示すように、それぞれの転送バリア部１５の一端から、この転送バリア部１５上を通ってチャネル領域１３に至る領域に形成されている。そして、チャネル領域１３の長手方向に対して垂直な方向においては、チャネル領域１３上および転送バリア部１５上からチャネルストップ領域１４に至る領域に形成されている。
なお、図１Ａにおいては説明の都合上示されないが、転送電極１８上には、複数の配線層からなる多層配線層１９が形成されている。具体的には図１Ｂに示すように、転送電極１８上には、第２の酸化膜１９−１を介して第１の配線層１９−２が形成されており、この第１の配線層１９−２上には、第３の酸化膜１９−３を介して第２の配線層１９−４が形成されている。ここで、図示はされていないが、第１の配線層１９−２に形成された配線の少なくとも一部は、転送電極１８と電気的に接続されており、この配線により、転送電極１８に電圧を印加することができる。
また、上述した多層配線層１９上には、表面保護層であるパッシベーション膜２０が形成されている。
以上に説明した垂直転送レジスタ１１は、図２Ｂに示すように、一つおきの複数の転送電極１８ａに対して電圧を印加し、転送電極１８ａ下の電位２１を上昇させることにより、図２Ａに示す位置に蓄積された電荷２２を、図２Ｂに示す矢印の方向に転送させる。そして、次に一つおきの複数の転送電極１８ｂに対して電圧を印加することにより、同様に電荷２２を転送させる。これを繰り返すことにより、垂直転送レジスタ１１は、電荷２２を転送させる。
次に、本実施形態の固体撮像装置の製造方法について、図面を参照して説明する。なお、固体撮像装置の製造方法については、上述の垂直転送レジスタ１１の製造方法を説明する。
まず、本実施形態の固体撮像装置の製造方法において使用されるグレーティングマスクについて、図３を参照して説明する。
図３は、本実施形態に係る製造方法において使用されるグレーティングマスクを示す上面図である。図３に示すように、グレーティングマスク２４は、開口パターン２４−１と、ドットパターン領域２４−２とが形成されたレチクルマスク２４である。
グレーティングマスク２４が有する開口パターン２４−１は、ガラス基板上の遮光性のクロム膜が除去されることにより形成された領域である。従って、開口パターン２４−１は、グレーティングマスク２４に照射される光が完全に透過する領域である。
これに対してドットパターン領域２４−２は、クロム膜が楕円状に除去された微小領域２４−２ａの集合である。従って、ドットパターン領域２４−２は、グレーティングマスク２４に照射される光の一部だけを透過させる領域である。
なお、ドットパターン領域２４−２を透過する光量は、微小領域２４−２ａの配置および密度によって制御することが可能である。
次に、以上に説明したグレーティングマスク２４を使用して、Ｓｉ基板１２上のレジスト層２３に、位置合わせ用マーク１６を形成するための開口および、転送バリア部１５を形成するための薄膜部を形成する方法を、図４Ａ乃至図４Ｃを参照して説明する。
まず、図４Ａに示すように、Ｓｉ基板１２の表面に第１の酸化膜１７を形成した後、例えばリン（Ｐ）、砒素（Ａｓ）のいずれかを注入することによって帯状にチャネル領域１３を形成する。そして、チャネル領域１３が形成されたＳｉ基板１２上に、レジストを全面塗布することにより、レジスト層２３を形成する。
次に、図４Ｂに示すように、グレーティングマスク２４を使用して、レジスト層２３を露光する。このとき、開口パターン２４−１直下のレジスト層２３に対しては露光量が多く、ドットパターン領域２４−２直下のレジスト層２３に対しては、開口パターン２４−１直下の露光量に比べて露光量が少なくなるように露光量が制御されてレジスト層２３が露光される。
次に、図４Ｃに示すように、グレーティングマスク２４を使用して露光されたレジスト層２３を現像する。このとき、露光量が多い開口パターン２４−１直下は開口し、これより露光量が少ないドットパターン領域２４−２直下はレジストが残存する。
以上の工程により、一度の露光、現像によって、レジスト層２３に、位置合わせ用マーク１６を形成するための開口２３−１および、転送バリア部１５を形成するための薄膜部２３−２が形成される。
次に、このレジスト層２３をマスクとして使用した垂直転送レジスタの製造方法について、図５Ａ乃至図５Ｄを参照して説明する。
まず、図５Ａに示すように、Ｓｉ基板１２上に形成されたレジスト層２３をマスクとして用いて、Ｓｉ基板１２に例えばボロン（Ｂ）をイオン注入する。そして、熱処理であるアニール工程を経ることにより、所望の深さおよび不純物濃度の転送バリア部１５が形成される。転送バリア部１５は、イオン注入エネルギー、薄膜部２３−２の膜厚および第１の酸化膜１７の膜厚を考慮して、これらを適宜調節することにより、所望の深さおよび不純物濃度で形成される。
なお、転送バリア部１５の形成の際には、レジスト層２３の開口２３−１を介して、位置合わせ用マーク１６が形成される箇所にも、不純物領域１５ａが形成される。
次に、図５Ｂに示すように、上述のイオン注入工程において使用されたレジスト層２３をマスクとして使用して、Ｓｉ基板１２をドライエッチングする。この場合、開口２３−１にはレジスト層２３が形成されていないため、Ｓｉ基板１２の表面がエッチングにより除去されて凹部が形成される。これにより、Ｓｉ基板１２の表面に位置合わせ用マーク１６が形成される。
次に、図５Ｃに示すように、アッシングにより、Ｓｉ基板１２上からレジスト層２３を除去する。
次に、図５Ｄに示すように、位置合わせ用マーク１６を位置合わせの基準にすることによって、転送バリア部１５とチャネル領域１３の一部との上に転送電極１８を形成する。具体的には、レジスト層２３が剥離されたＳｉ基板１２上に、位置合わせ用マーク１６を基準にして、所望の位置に転送電極形成用の開口が形成された電極形成用のレジスト層を形成し、このレジスト層を介して、例えばＣＶＤ法によってポリシリコン膜を形成した後、電極形成用のレジスト層を除去することにより、転送電極１８が形成される。
以上に示すように転送電極１８を形成した後は、この転送電極１８が形成されたＳｉ基板１２上に、例えばこの転送電極１８を基準にして、多層配線層１９、パッシベーション膜２０を順次形成することによって、図１Ａ、図１Ｂに示す固体撮像装置の垂直転送レジスタ１１が形成される。
以上に示したように、本発明の実施形態に係る固体撮像装置の製造方法によれば、位置合わせ用マーク１６を基準にすることによって、転送電極１８を所望の位置に精度よく形成することができる。
また、本発明の実施形態に係る固体撮像装置の製造方法においては、転送バリア部１５を形成するためのイオン注入を行った後に、位置合わせ用マーク１６を形成するためのエッチングを行うため、イオン注入工程において、レジスト層２３の薄膜部２３−２は所望の膜厚よりも薄くなることはない。従って、転送バリア部１５を所望の深さおよび濃度に精度よく形成することができる。
以上に、本発明の実施形態に係る固体撮像装置の製造方法について説明した。しかし、本発明の実施形態に係る固体撮像装置の製造方法は、上述した固体撮像装置の垂直転送レジスタ１１の製造方法に限定されるものではない。
例えば、水平転送レジスタの形成方法においても、本実施形態の製造方法を適用することができる。
また、位置合わせ用マーク１６形状は、上述した形状に限定されるものではなく、例えばクロス形状やＬ字状等であってもよい。さらに、位置合わせ用マーク１６の位置および数も、上述した位置および数に限定されるものではなく、必要な箇所に必要な数だけ形成する場合であっても、本発明を適用することができる。
また、上述のグレーティングマスク２４が有するドットパターン領域２４−２は、クロム膜が楕円状に除去された微小領域２４−２ａの集合であった。このドットパターン領域２４−２を構成する微小領域２４−２ａの配置、密度、形状は、図３に示す配置、密度、形状に限定されるものではない。さらに、ドットパターン領域２４−２は、これに限らず、グレーティングマスク２４に照射される光の一部だけを透過させる領域であればよい。
また、上述の固体撮像装置は、単層電極構造であったが、多層電極構造の固体撮像装置の製造方法においても、本発明を適用することができる。さらに、少なくとも、基板にイオン注入により不純物領域を形成する工程と、この工程により形成された不純物領域上に他の構成を重ね合わせて形成する工程と、を具備する半導体装置の製造方法に対しては、本発明を適用することができる。
１１・・・垂直転送レジスタ
１２・・・Ｓｉ基板
１３・・・チャネル領域
１４・・・チャネルストップ領域
１５・・・転送バリア部
１５ａ・・・不純物領域
１６・・・位置合わせ用マーク
１７・・・第１の酸化膜
１８・・・転送電極
１９・・・多層配線層
１９−１・・・第２の酸化膜
１９−２・・・第１の配線層
１９−３・・・第３の配線層
１９−４・・・第２の配線層
２０・・・パッシベーション膜
２１・・・転送電極下の電位
２１−１・・・転送バリア部によって形成される電位
２１−２・・・チャネル領域によって形成される電位
２２・・・電荷
２３・・・レジスト層
２３−１・・・位置合わせ用マークを形成するための開口
２３−２・・・転送バリア部を形成するための薄膜部
２４・・・グレーティングマスク
２４−１・・・開口パターン
２４−２・・・ドットパターン領域
２４−２ａ・・・楕円形状の微小領域
１２・・・Ｓｉ基板
１３・・・チャネル領域
１４・・・チャネルストップ領域
１５・・・転送バリア部
１５ａ・・・不純物領域
１６・・・位置合わせ用マーク
１７・・・第１の酸化膜
１８・・・転送電極
１９・・・多層配線層
１９−１・・・第２の酸化膜
１９−２・・・第１の配線層
１９−３・・・第３の配線層
１９−４・・・第２の配線層
２０・・・パッシベーション膜
２１・・・転送電極下の電位
２１−１・・・転送バリア部によって形成される電位
２１−２・・・チャネル領域によって形成される電位
２２・・・電荷
２３・・・レジスト層
２３−１・・・位置合わせ用マークを形成するための開口
２３−２・・・転送バリア部を形成するための薄膜部
２４・・・グレーティングマスク
２４−１・・・開口パターン
２４−２・・・ドットパターン領域
２４−２ａ・・・楕円形状の微小領域
Claims (3)
- チャネル領域が形成された基板上に、レジスト層を形成する工程と、
光が透過する第１の領域および、この領域を透過する光量よりも少ない光量の光が透過する第２の領域を有するマスクを使用して前記レジスト層を露光、現像することにより、前記レジスト層に、開口および薄膜部を形成する工程と、
この開口および薄膜部が形成された前記レジスト層をマスクとして前記基板にイオン注入することにより、転送バリア部を形成する工程と、
このイオン注入工程の後に、前記レジスト層をマスクとして前記基板をエッチングすることにより、位置合わせ用マークを形成する工程と、
この位置合わせ用マークを基準にして、前記転送バリア部および前記チャネル領域の一部上に、転送電極を形成する工程と、
を具備することを特徴とする固体撮像装置の製造方法。 - 前記第２の領域は、微小な開口パターンの集合からなる領域であることを特徴とする請求項１に記載の固体撮像装置の製造方法。
- 前記レジスト層の露光は、前記マスクに形成された前記第１の領域直下の前記レジスト層に対しては露光量が多く、前記マスクに形成された前記第２の領域直下の前記レジスト層に対しては、前記第１の領域開口直下の露光量に比べて露光量が少なくなるように前記レジスト層を露光することを特徴とする請求項１に記載の固体撮像装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009139091A JP2010287656A (ja) | 2009-06-10 | 2009-06-10 | 固体撮像装置の製造方法 |
| US12/796,065 US8323860B2 (en) | 2009-06-10 | 2010-06-08 | Solid-state imaging device producing method and exposure mask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009139091A JP2010287656A (ja) | 2009-06-10 | 2009-06-10 | 固体撮像装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010287656A true JP2010287656A (ja) | 2010-12-24 |
Family
ID=43306719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009139091A Pending JP2010287656A (ja) | 2009-06-10 | 2009-06-10 | 固体撮像装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8323860B2 (ja) |
| JP (1) | JP2010287656A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013150882A1 (ja) | 2012-04-06 | 2013-10-10 | シチズン電子株式会社 | Ｌｅｄ発光装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011197553A (ja) * | 2010-03-23 | 2011-10-06 | Toshiba Corp | 露光用マスク、不純物層を有する半導体装置の製造方法および固体撮像装置 |
| KR20150116916A (ko) * | 2010-06-04 | 2015-10-16 | 어드밴텍 글로벌, 리미티드 | 코딩된 어퍼처를 이용한 섀도우 마스크 정렬 |
| US9122172B2 (en) | 2010-06-04 | 2015-09-01 | Advantech Global, Ltd | Reflection shadow mask alignment using coded apertures |
| US9580792B2 (en) | 2010-06-04 | 2017-02-28 | Advantech Global, Ltd | Shadow mask alignment using variable pitch coded apertures |
| US8937019B2 (en) * | 2012-04-03 | 2015-01-20 | Varian Semiconductor Equipment Associates, Inc. | Techniques for generating three dimensional structures |
| US10175894B1 (en) | 2014-12-30 | 2019-01-08 | EMC IP Holding Company LLC | Method for populating a cache index on a deduplicated storage system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57121226A (en) * | 1981-01-21 | 1982-07-28 | Hitachi Ltd | Photo mask |
| JP2004014622A (ja) * | 2002-06-04 | 2004-01-15 | Nec Lcd Technologies Ltd | 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 |
| JP2007194497A (ja) * | 2006-01-20 | 2007-08-02 | Fujifilm Corp | 半導体装置の製造方法およびこれを用いた固体撮像素子の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04108662A (ja) | 1990-08-28 | 1992-04-09 | Mitsubishi Cable Ind Ltd | 酸化物超電導層の製造方法 |
| TW546698B (en) * | 2000-11-02 | 2003-08-11 | Macronix Int Co Ltd | Alignment method of photolithography process |
| JP4108662B2 (ja) | 2004-10-04 | 2008-06-25 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜半導体装置の製造方法、レジストパターン形成方法及びこれらの方法に使用するフォトマスク |
| JP2008181970A (ja) * | 2007-01-23 | 2008-08-07 | Sharp Corp | アライメントマーク形成方法、アライメント方法、半導体装置の製造方法および固体撮像装置の製造方法 |
| JP5178209B2 (ja) * | 2008-01-16 | 2013-04-10 | 岩手東芝エレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2009
- 2009-06-10 JP JP2009139091A patent/JP2010287656A/ja active Pending
-
2010
- 2010-06-08 US US12/796,065 patent/US8323860B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57121226A (en) * | 1981-01-21 | 1982-07-28 | Hitachi Ltd | Photo mask |
| JP2004014622A (ja) * | 2002-06-04 | 2004-01-15 | Nec Lcd Technologies Ltd | 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 |
| JP2007194497A (ja) * | 2006-01-20 | 2007-08-02 | Fujifilm Corp | 半導体装置の製造方法およびこれを用いた固体撮像素子の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013150882A1 (ja) | 2012-04-06 | 2013-10-10 | シチズン電子株式会社 | Ｌｅｄ発光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8323860B2 (en) | 2012-12-04 |
| US20100316941A1 (en) | 2010-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010287656A (ja) | 固体撮像装置の製造方法 | |
| US7989355B2 (en) | Method of pitch halving | |
| JP2008181970A (ja) | アライメントマーク形成方法、アライメント方法、半導体装置の製造方法および固体撮像装置の製造方法 | |
| US8476153B2 (en) | Method of manufacturing a semiconductor device | |
| JP2007053356A5 (ja) | ||
| US9024457B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2011029461A5 (ja) | ||
| JP2007300084A (ja) | プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法 | |
| US8679884B2 (en) | Methods for manufacturing semiconductor apparatus and CMOS image sensor | |
| US20150301454A1 (en) | Semiconductor device manufacturing method and resist pattern forming method | |
| KR101098062B1 (ko) | 반도체 소자의 형성방법 | |
| JP2013182943A (ja) | 固体撮像装置の製造方法 | |
| JP4510414B2 (ja) | 光電変換装置 | |
| JP2006134915A (ja) | 半導体基板、固体撮像装置および固体撮像装置の製造方法 | |
| KR101708606B1 (ko) | 반도체 활성 영역 및 분리 구역을 형성하는 이중 패턴화 방법 | |
| JP2007305746A (ja) | 半導体素子の製造方法及び半導体素子 | |
| JP4836914B2 (ja) | 高電圧シーモス素子及びその製造方法 | |
| US7682955B1 (en) | Method for forming deep well of power device | |
| JP2006073611A (ja) | 固体撮像装置の製造方法 | |
| KR20100042423A (ko) | 반도체 소자의 패턴 형성 방법 | |
| JP4826067B2 (ja) | 固体撮像装置の製造方法および半導体装置の製造方法 | |
| JP2017151349A (ja) | 半導体装置の製造方法 | |
| CN106910712B (zh) | 阵列基板的制作方法 | |
| JP2009147211A (ja) | 半導体装置の製造方法、半導体装置、及び、固体撮像装置 | |
| JP2004356572A (ja) | 固体撮像素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110801 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130806 |