JP2009147211A - 半導体装置の製造方法、半導体装置、及び、固体撮像装置 - Google Patents
半導体装置の製造方法、半導体装置、及び、固体撮像装置 Download PDFInfo
- Publication number
- JP2009147211A JP2009147211A JP2007324731A JP2007324731A JP2009147211A JP 2009147211 A JP2009147211 A JP 2009147211A JP 2007324731 A JP2007324731 A JP 2007324731A JP 2007324731 A JP2007324731 A JP 2007324731A JP 2009147211 A JP2009147211 A JP 2009147211A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- semiconductor substrate
- impurity
- region
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】微細な不純物拡散領域を形成することが可能な半導体装置の製造方法、半導体装置、及び、固体撮像装置を提供する。
【解決手段】半導体基板1にイオン注入によって不純物拡散領域8を形成する半導体装置の製造方法であって、半導体基板1の上に、不純物拡散領域8の位置に基づいて所定の幅で開口するホール部4aを有する下地層4を形成する工程と、下地層4の上に、ホール部4aの内部に空隙6aを有する拡散抑制膜6を形成する工程と、拡散抑制膜6の上から半導体基板1に不純物をイオン注入し、空隙6aの下方位置に不純物拡散領域8を形成する工程とを有する。
【選択図】図1
【解決手段】半導体基板1にイオン注入によって不純物拡散領域8を形成する半導体装置の製造方法であって、半導体基板1の上に、不純物拡散領域8の位置に基づいて所定の幅で開口するホール部4aを有する下地層4を形成する工程と、下地層4の上に、ホール部4aの内部に空隙6aを有する拡散抑制膜6を形成する工程と、拡散抑制膜6の上から半導体基板1に不純物をイオン注入し、空隙6aの下方位置に不純物拡散領域8を形成する工程とを有する。
【選択図】図1
Description
本発明は、半導体装置の製造方法に関し、具体的には、半導体装置の表面にイオン注入によって微小なドーピング領域を形成する半導体装置の製造方法、半導体装置、及び、固体撮像装置に関する。
イメージセンサに用いられる固体撮像素子などを構成する半導体装置には、不純物イオンをイオン注入することで、転送領域や浮遊拡散領域として機能する不純物拡散領域が形成されている。不純物拡散領域を形成する場合には、フォトリソグラフィー工程によって、イオンを注入する領域を除く他の領域をパターン形成されたレジスト材料層で覆い、露呈した領域にイオンを注入する。
下記特許文献1は、イオン注入によって不純物領域を形成する工程を有する半導体装置の製造方法に関し、半導体基板上にフォトレジストを用いて不純物領域設定用領域をパターニング、エッチングしてゲート電極と配線領域を形成している。
ところで、現在、固体撮像素子などの高精細化及び高性能化が進んでおり、半導体基板に形成する不純物拡散領域の微細化が図られている。しかし、現在のフォトリソグラフィー手段では、パターニングの解像限界は露光設備の性能によるものの、通常、レジスト材料層の厚さが0.5μm程度の場合では、イオンを注入して形成する不純物拡散領域のために露呈した開口の径は0.2μm程度が限界であり、それより小さい寸法の微細領域へ選択的にイオン注入を行う手段がないというのが実情である。
また、固体撮像素子の出力部に形成される浮遊拡散領域の場合には、半導体基板上に、出力側の配線層に接続されるためのコンタクト領域にフォトリソグラフィー工程によって形成されたコンタクトホールから不純物イオンを注入してコンタクト領域に浮遊拡散領域を形成する。しかし、浮遊拡散領域を微細化する場合に該浮遊拡散領域をパターニングしたレジスト材料層を形成して、イオン注入を行うとレジスト材料層からのノックオン現象によってコンタクト領域が汚染されやすくなることが懸念されている。
また、固体撮像素子の出力部に形成される浮遊拡散領域の場合には、半導体基板上に、出力側の配線層に接続されるためのコンタクト領域にフォトリソグラフィー工程によって形成されたコンタクトホールから不純物イオンを注入してコンタクト領域に浮遊拡散領域を形成する。しかし、浮遊拡散領域を微細化する場合に該浮遊拡散領域をパターニングしたレジスト材料層を形成して、イオン注入を行うとレジスト材料層からのノックオン現象によってコンタクト領域が汚染されやすくなることが懸念されている。
本発明は、上記事情に鑑みてなされたもので、その目的は、微細な不純物拡散領域を形成することが可能な半導体装置の製造方法、半導体装置、及び、固体撮像装置を提供することにある。
本発明の上記目的は、下記構成によって達成される。
(1)半導体基板にイオン注入によって不純物拡散領域を形成する半導体装置の製造方法であって、
前記半導体基板の上に、前記不純物拡散領域の位置に基づいて所定の幅で開口するホール部を有する下地層を形成する工程と、
前記下地層の上に、前記ホール部の内部に空隙を有する拡散抑制膜を形成する工程と、
前記拡散抑制膜の上から前記半導体基板に不純物をイオン注入し、前記空隙の下方位置に前記不純物拡散領域を形成する工程とを有することを特徴とする半導体装置の製造方法。
(2)前記拡散抑制膜が導電性材料で構成され、前記不純物拡散領域が高濃度の不純物を拡散させてなる浮遊拡散領域であり、前記ホール部が前記浮遊拡散領域に前記拡散抑制膜を電気的に接触させるコンタクトホールとすることを特徴とする上記(1)に記載の半導体装置の製造方法。
(3)前記拡散抑制膜が、前記半導体基板上にCVD又はPVDによって形成されることを特徴とする上記(1)又は(2)に記載の半導体装置の製造方法。
(4)上記(1)から(3)のいずれか1つに記載の半導体装置の製造方法で製造した半導体装置。
(5)上記(1)から(3)のいずれか1つに記載の半導体装置の製造方法で製造した固体撮像装置。
(1)半導体基板にイオン注入によって不純物拡散領域を形成する半導体装置の製造方法であって、
前記半導体基板の上に、前記不純物拡散領域の位置に基づいて所定の幅で開口するホール部を有する下地層を形成する工程と、
前記下地層の上に、前記ホール部の内部に空隙を有する拡散抑制膜を形成する工程と、
前記拡散抑制膜の上から前記半導体基板に不純物をイオン注入し、前記空隙の下方位置に前記不純物拡散領域を形成する工程とを有することを特徴とする半導体装置の製造方法。
(2)前記拡散抑制膜が導電性材料で構成され、前記不純物拡散領域が高濃度の不純物を拡散させてなる浮遊拡散領域であり、前記ホール部が前記浮遊拡散領域に前記拡散抑制膜を電気的に接触させるコンタクトホールとすることを特徴とする上記(1)に記載の半導体装置の製造方法。
(3)前記拡散抑制膜が、前記半導体基板上にCVD又はPVDによって形成されることを特徴とする上記(1)又は(2)に記載の半導体装置の製造方法。
(4)上記(1)から(3)のいずれか1つに記載の半導体装置の製造方法で製造した半導体装置。
(5)上記(1)から(3)のいずれか1つに記載の半導体装置の製造方法で製造した固体撮像装置。
本発明にかかる製造方法によれば、半導体基板の不純物拡散領域の位置に基づいて形成されたホール部に拡散抑制膜によって空隙が形成されている。イオン注入のときに不純物イオンは、ホール部以外の領域では、拡散抑制膜の厚さ方向に注入されて留まるが、ホール部の空隙においては不純物イオンの飛程が妨げられることがないため、不純物イオンの飛程距離が実質的に延びて半導体基板の表面に不純物イオンがドーピングされる。ホール部を区画する下地層の側面には拡散抑制膜が被覆されており、この側面においては注入された不純物イオンが留まるようになるため、ホール部の空隙の下方位置の半導体基板の表面に不純物拡散領域が形成され、この不純物拡散領域の面積はホール部の開口面積よりも小さくなる。このため、目的とする不純物拡散領域の大きさに合わせてホール部の開口の大きさを設定することで、フォトレジスト層を用いなくても微細な不純物拡散領域を形成することができる。
本発明によれば、微細な不純物拡散領域を形成することが可能な半導体装置の製造方法、半導体装置、及び、固体撮像装置を提供できる。
以下、本発明の実施形態を図面に基づいて詳しく説明する。
本発明にかかる半導体装置は、固体撮像素子やCMOS型撮像素子、その他、半導体基板にイオン注入によって不純物拡散領域やそれと同等の機能を有する領域を形成する半導体装置に適用することができる。
本発明にかかる半導体装置は、固体撮像素子やCMOS型撮像素子、その他、半導体基板にイオン注入によって不純物拡散領域やそれと同等の機能を有する領域を形成する半導体装置に適用することができる。
半導体基板は、例えば、シリコン基板などを用いることができる。また、半導体基板は不純物をイオン注入することによって不純物拡散領域を形成することができるものであれば特に限定されない。
図1は、半導体基板に不純物拡散領域を形成する工程を説明する図である。
不純物拡散領域8を形成する半導体基板1を用意し、半導体基板1におけるイオン注入を行う面に、下地層4をパターン形成する。ここで、下地層4は酸化シリコンやBPSG(boro-phospho-silicate glass)などの絶縁膜を用いてもよく、または、電極層や遮光膜などを兼ねた導電性材料からなる層で形成してもよい。
不純物拡散領域8を形成する半導体基板1を用意し、半導体基板1におけるイオン注入を行う面に、下地層4をパターン形成する。ここで、下地層4は酸化シリコンやBPSG(boro-phospho-silicate glass)などの絶縁膜を用いてもよく、または、電極層や遮光膜などを兼ねた導電性材料からなる層で形成してもよい。
下地層4には、不純物拡散領域8の位置に基づいて所定の幅Dで開口するホール部4aが設けられている。ホール部4aの幅Dは適宜決定することができ、不純物拡散領域8より僅かに大きな開口面積となるように形成されている。下地層4の厚さTは、例えば0.5μm以下とすることができる。
下地層4を形成した後、該下地層4のホール部4aを含む領域に拡散抑制膜6をCVD(Chemical Vapor Deposition)などの成膜手法によって形成する。拡散抑制膜6を形成する手法はCVDに限定されず、後述するように、ホール部4aに空隙6aを形成できれば他の手法を用いてもよい。
拡散抑制膜6としては、ポリシリコンなどの半導体素子を構成する膜を用いることができる。ここで、拡散抑制膜6は、下地層4のホール部4aの内部に空隙6aを有している。空隙6aは、ボイドとも称され、拡散抑制膜6を形成した際に、ホール部4aの幅Dがある程度小さい場合にホール部4aに拡散抑制膜6が完全に埋め込まれないことに起因して形成される。空隙6aの上部は、拡散抑制膜6の一部がオーバーハング状に張り出して空隙6aを密閉するように覆っており、このとき空隙6aが完全に密閉されていてもよく、または、一部開口していてもよい。
拡散抑制膜6を形成した後、該拡散抑制膜6を介して半導体基板1の表面に不純物のイオン注入を行う。図1中の矢印は、イオン注入時におけるドーパントのエネルギーとその方向を示している。注入されるイオンのエネルギーは、拡散抑制膜6の表面において一定であり、通常であれば、拡散抑制膜6の側壁内で留まるようにエネルギーが設定される。なお、注入するイオンは、半導体基板1まで到達しない範囲であれば下地層4中に注入されるエネルギーで打ち込まれていてもよい。本実施形態では、ホール部4aの拡散抑制膜6の膜厚が、空隙6aによってホール部4aの側壁以外の領域に比べて薄くなっており、注入されたイオンの飛程距離がホール部4aの側壁以外の領域に比べて延びる。すると、下地層4上に積層された拡散抑制膜6に注入された不純物イオンは、該拡散抑制膜6中に留まるが、下地層4のホール部4aの空隙6aにおいては、不純物イオンの飛程が妨げられることが少ないため、不純物イオンの飛程距離が実質的に延びて半導体基板1の表面に不純物イオンがドーピングされる。言い換えると、イオンは、空隙6aの下の拡散抑制膜の厚さ分を突き抜けるエネルギーで注入される。ホール部4aを区画する下地層4の側面には拡散抑制膜6が被覆されており、この側面においては注入された不純物イオンが留まるようになるため、ホール部4aの空隙の下方位置の半導体基板1の表面に不純物拡散領域8が形成され、この不純物拡散領域8の面積はホール部4aの開口面積よりも小さくなる。
また、下地層4のホール部4aに基づいて不純物拡散領域8を形成するため、フォトレジストを用いる必要がなく、フォトレジストをパターン形成する露光・現像工程を省くことができ、また、イオン注入する際にレジスト材からのノックオン現象による汚染の発生を防止することができる。
本発明にかかる製造方法を用いれば、半導体基板に微小な不純物拡散領域を形成することができ、例えば、固体撮像素子の出力アンプ部の浮遊拡散領域を形成する工程に適用することができる。
図2は、浮遊拡散領域を形成する手順を模式的に示す断面図である。
先ず、半導体基板11に、図示しないフォトダイオードなどの光電変換部、電荷転送チャネル、チャネルストップ領域、電荷読み出し領域素子分離絶縁膜を形成し、その後、図2(a)に示すようにゲート絶縁膜12を形成する。なお、ゲート絶縁膜12は、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜とを積層した、所謂、ONO膜構造とすることができ、または、窒化シリコン膜と酸化シリコン膜とを積層した2層構造としてもよい。
先ず、半導体基板11に、図示しないフォトダイオードなどの光電変換部、電荷転送チャネル、チャネルストップ領域、電荷読み出し領域素子分離絶縁膜を形成し、その後、図2(a)に示すようにゲート絶縁膜12を形成する。なお、ゲート絶縁膜12は、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜とを積層した、所謂、ONO膜構造とすることができ、または、窒化シリコン膜と酸化シリコン膜とを積層した2層構造としてもよい。
ゲート絶縁膜意12上にポリシリコンからなる電極材料層14を形成する。その後、図2(b)に示すように、浮遊拡散領域を形成する領域のゲート絶縁膜12及び電極材料層14をパターンエッチングし、除去する。こうすることで、ゲート絶縁膜12及び電極材料層14に半導体基板11の表面が露呈するホール部14aが形成される。
ホール部14aを開口させた後で、図2(c)に示すように、ホール部14aが形成された領域を含め、電極材料層14の表面に該電極材料層14と同じ材料又は他の導電性材料からなる配線層16をCVD(Chemical Vapor Deposition)又はPVD(Physical Vapor Deposition)によって形成する。配線層16は、出力ゲート側のゲート電極と半導体基板1に形成する浮遊拡散層FDとを電気的に接続する。このとき、配線層16はホール部14aの内部に形成された空隙16aを有している。本実施形態では、目標とする浮遊拡散領域FDの大きさに応じてホール部14aの開口寸法を設定する。
図2(d)に示すように、配線層16を形成した後、該配線層16を介して半導体基板11の表面にイオン注入を行う。本実施形態の構成では、半導体基板11の表面に予め形成されたN型の不純物領域に、高濃度のN+型不純物拡散領域を形成する。図2(d)では、イオン注入時におけるイオンの方向を矢印で示している。注入されるイオンのエネルギーは、配線層16の表面において一定であり、注入されるイオンは配線層16の膜中で留まるようにエネルギーが設定される。ホール部14aの配線層16の膜厚が、空隙16aによってホール部14aの側壁以外の領域に比べて薄くなっており、注入されたイオンの飛程距離がホール部14aの側壁以外の領域に比べて延びる。すると、配線層16に注入された不純物イオンは該配線層16中に留まり、電極材料層14のホール部14aの空隙16aにおいては不純物イオンの飛程が妨げられることがないため、不純物イオンの飛程距離が実質的に延びて半導体基板11の表面に不純物イオンがドーピングされる。ホール部14aを区画する電極材料層14の側面には配線層16が被覆されており、この側面においては注入された不純物イオンが留まるようになるため、ホール部14aの空隙の下方位置における半導体基板11の表面に浮遊拡散領域FDが形成され、この浮遊拡散領域FDの面積はホール部14aの開口面積よりも小さくなる。
また、配線層16は、浮遊拡散領域FDの拡散する領域を規制するとともに、半導体基板11にホール部14aを介して露呈したコンタクト領域とコンタクトをとる構成である。
上記の半導体装置の製造方法を用いて製造された半導体装置及び固体撮像装置は、半導体基板に形成する不純物拡散領域の微細化を実現することができる。固体撮像装置では、出力部に形成される浮遊拡散領域を形成する場合に、レジスト材料層を形成する必要がなく、イオン注入時にレジスト材料層のノックオン現象に起因するコンタクト領域の汚染が発生することを防止することができる。
本実施形態では、下地層として電極材料層14を用いたが、特にこれに限定されず、他の導電性の層や絶縁層などを用いてもよい。
1,11 半導体基板
4 下地層
4a,14a ホール部
6 拡散抑制膜
6a,16a 空隙
8 不純物拡散領域
16 配線層
FD 浮遊拡散層
4 下地層
4a,14a ホール部
6 拡散抑制膜
6a,16a 空隙
8 不純物拡散領域
16 配線層
FD 浮遊拡散層
Claims (5)
- 半導体基板にイオン注入によって不純物拡散領域を形成する半導体装置の製造方法であって、
前記半導体基板の上に、前記不純物拡散領域の位置に基づいて所定の幅で開口するホール部を有する下地層を形成する工程と、
前記下地層の上に、前記ホール部の内部に空隙を有する拡散抑制膜を形成する工程と、
前記拡散抑制膜の上から前記半導体基板に不純物をイオン注入し、前記空隙の下方位置に前記不純物拡散領域を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記拡散抑制膜が導電性材料で構成され、前記不純物拡散領域が高濃度の不純物を拡散させてなる浮遊拡散領域であり、前記ホール部が前記浮遊拡散領域に前記拡散抑制膜を電気的に接触させるコンタクトホールとすることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記拡散抑制膜が、前記半導体基板上にCVD又はPVDによって形成されることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 上記請求項1から3のいずれか1つに記載の半導体装置の製造方法で製造した半導体装置。
- 上記請求項1から3のいずれか1つに記載の半導体装置の製造方法で製造した固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007324731A JP2009147211A (ja) | 2007-12-17 | 2007-12-17 | 半導体装置の製造方法、半導体装置、及び、固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007324731A JP2009147211A (ja) | 2007-12-17 | 2007-12-17 | 半導体装置の製造方法、半導体装置、及び、固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009147211A true JP2009147211A (ja) | 2009-07-02 |
Family
ID=40917461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007324731A Pending JP2009147211A (ja) | 2007-12-17 | 2007-12-17 | 半導体装置の製造方法、半導体装置、及び、固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009147211A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9508768B2 (en) | 2013-04-08 | 2016-11-29 | Canon Kabushiki Kaisha | Solid-state image sensor with element isolation regions comprising gaps having reduced variations |
-
2007
- 2007-12-17 JP JP2007324731A patent/JP2009147211A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9508768B2 (en) | 2013-04-08 | 2016-11-29 | Canon Kabushiki Kaisha | Solid-state image sensor with element isolation regions comprising gaps having reduced variations |
US11664402B2 (en) | 2013-04-08 | 2023-05-30 | Canon Kabushiki Kaisha | Semiconductor device having a trench and camera with semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7531374B2 (en) | CMOS image sensor process and structure | |
JP5318955B2 (ja) | 空隙を有する浅型トレンチ分離構造と、これを使用するcmos画像センサと、cmos画像センサの製造方法 | |
US8878263B2 (en) | Semiconductor device, method for manufacturing same, and solid-state image sensing device | |
KR101617950B1 (ko) | 포토다이오드 게이트 유전체 보호 층 | |
US20090212335A1 (en) | Complementary metal-oxide-semiconductor (cmos) image sensor and fabricating method thereof | |
TWI613816B (zh) | 半導體裝置及其製造方法 | |
JP2005072236A (ja) | 半導体装置および半導体装置の製造方法 | |
US8551873B2 (en) | Method for manufacturing semiconductor device | |
JP5161475B2 (ja) | プラズマ損傷からフォトダイオードを保護するcmosイメージセンサの製造方法 | |
JP2004080030A (ja) | Cmosイメージセンサ及びその製造方法 | |
JP2008135474A (ja) | 半導体装置 | |
US8679884B2 (en) | Methods for manufacturing semiconductor apparatus and CMOS image sensor | |
US20070077678A1 (en) | Method of fabricating image sensors | |
JP2009147211A (ja) | 半導体装置の製造方法、半導体装置、及び、固体撮像装置 | |
US8883524B2 (en) | Methods and apparatus for CMOS sensors | |
US7732885B2 (en) | Semiconductor structures with dual isolation structures, methods for forming same and systems including same | |
JP2006216604A (ja) | 半導体装置及びその製造方法 | |
JP4494173B2 (ja) | 固体撮像装置の製造方法 | |
JP4826067B2 (ja) | 固体撮像装置の製造方法および半導体装置の製造方法 | |
JP2016207791A (ja) | 撮像装置の製造方法 | |
KR100748317B1 (ko) | 이미지센서의 제조 방법 | |
CN112038292A (zh) | 半导体器件的制造方法 | |
JP3881134B2 (ja) | Mosセンサーおよびその製造方法 | |
JPH04291965A (ja) | 固体撮像装置及びその製造方法 | |
KR101271309B1 (ko) | 반도체 소자의 제조방법 |