JP2010283381A - Method of manufacturing heterostructure - Google Patents
Method of manufacturing heterostructure Download PDFInfo
- Publication number
- JP2010283381A JP2010283381A JP2010189109A JP2010189109A JP2010283381A JP 2010283381 A JP2010283381 A JP 2010283381A JP 2010189109 A JP2010189109 A JP 2010189109A JP 2010189109 A JP2010189109 A JP 2010189109A JP 2010283381 A JP2010283381 A JP 2010283381A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- substance
- heterostructure
- columnar structure
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明はヘテロ構造の製造方法に関するものである。詳しくは、微細孔内にヘテロ構造を形成する際のヘテロ構造の製造方法に関する。 The present invention relates to a method for manufacturing a heterostructure. Specifically, the present invention relates to a method for manufacturing a heterostructure when forming a heterostructure in a micropore.
従来、深さ方向の長さが孔径よりも桁違いで長いナノホールアレイとして陽極酸化によるアルミナのナノホールアレイが知られている(非特許文献1)。
この方法は、アルミの基板を酸化することにより自己組織化的にナノホールができる特徴がある。
Conventionally, an alumina nanohole array by anodization is known as a nanohole array whose length in the depth direction is an order of magnitude longer than the hole diameter (Non-patent Document 1).
This method is characterized in that nanoholes can be formed in a self-organized manner by oxidizing an aluminum substrate.
しかしながら、上記方法では作製されるナノホールアレイはアルミナに限定され、また、孔径も10nm以下は困難である。
SiやGaAs等の化合物半導体でAu等の金属との共晶による融点の低下により微小金属の下に選択的に結晶成長が起こるVLS(Vapor-Liquid-Solid:気相-液相-固相)成長法が知られている(非特許文献2)。
However, the nanohole array produced by the above method is limited to alumina, and the pore diameter is difficult to be 10 nm or less.
VLS (Vapor-Liquid-Solid) where selective crystal growth occurs under a small metal due to a decrease in melting point due to eutectic with a metal such as Au in a compound semiconductor such as Si or GaAs A growth method is known (Non-Patent Document 2).
VLS成長法は、[111]B方向に柱状構造が成長し、成長条件によって柱の径が長さ方向で変わらないナノワイヤを形成することができる。
しかしながら、低温成長であるため結晶は双晶となる可能性がある。双晶の界面に生ずるバンド歪は、キャリアの伝導性の低下や再結合点の発生につながり、素子特性の低下や素子寿命の劣化という問題を引き起こす。
The VLS growth method can form nanowires in which a columnar structure grows in the [111] B direction and the diameter of the column does not change in the length direction depending on the growth conditions.
However, because of the low temperature growth, the crystal may be twinned. The band strain generated at the twin interface leads to a decrease in carrier conductivity and the occurrence of recombination points, causing problems such as degradation of device characteristics and degradation of device lifetime.
本発明は上記課題に鑑みなされたもので、微細孔内にヘテロ構造を形成することができるヘテロ構造の製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a method for manufacturing a heterostructure capable of forming a heterostructure in a micropore.
上記課題を解決する本発明の請求項1に係るヘテロ構造の製造方法は、
基板上にナノサイズの金属微粒子を形成し、
次いで、該金属微粒子上に第一の物質をVLS成長法により選択的に成長させることにより柱状構造を形成し、
引き続き、前記柱状構造の高さよりも下まで前記基板上に第二の物質を充填した後、前記第一の物質である柱状構造を除去して、微細孔を形成し、
更に、前記微細孔内に、前記第一の物質を成長させた温度より高い温度で、ヘテロ構造の結晶を成長させることを特徴とする。
The method for manufacturing a heterostructure according to
Form nano-sized metal particles on the substrate,
Next, a columnar structure is formed by selectively growing a first substance on the metal fine particles by a VLS growth method,
Subsequently, after filling the substrate with a second substance below the height of the columnar structure, the columnar structure as the first substance is removed to form micropores,
Furthermore, a heterostructure crystal is grown in the micropore at a temperature higher than the temperature at which the first substance is grown.
上記課題を解決する本発明の請求項2に係るヘテロ構造の製造方法は、
請求項1において、
前記第一の物質のVLS成長方向が特定の結晶方位に向かって起こることを利用し、その成長方向から傾いた面方位を有する傾斜基板を前記基板として用いることにより、前記微細孔を前記基板に垂直な方向に対し斜めの向きの縦長の孔としたことを特徴とする。
The method for producing a heterostructure according to claim 2 of the present invention for solving the above-described problem is as follows.
In
Utilizing the fact that the VLS growth direction of the first material is directed toward a specific crystal orientation, and using a tilted substrate having a plane orientation tilted from the growth direction as the substrate, the fine holes are formed in the substrate. It is characterized by being a vertically long hole that is inclined with respect to the vertical direction.
上記課題を解決する本発明の請求項3に係るヘテロ構造の製造方法は、
請求項1,2に記載のヘテロ構造の製造方法において、
前記柱状構造を除去する際に、選択エッチングを使用することを特徴とする。
The method for producing a heterostructure according to claim 3 of the present invention for solving the above-mentioned problem is as follows.
The method for producing a heterostructure according to
When removing the columnar structure, selective etching is used.
本発明によれば、微細孔内にヘテロ構造を作製し、量子閉じ込め構造を作製することができる。その結果、特に、半導体では微細孔内に良質な結晶を成長できるため、高特性の光或いは電子デバイスの提供が可能となる。 According to the present invention, it is possible to produce a quantum confinement structure by producing a heterostructure in a micropore. As a result, since a high-quality crystal can be grown in a fine hole, particularly in a semiconductor, it is possible to provide a high-performance optical or electronic device.
先ず、基板上にナノサイズの金属微粒子をアレイ状に形成し、次いで、この金属微粒子に第一の物質を構成する元素を含む原料を供給することで、VLS(気相・液相・固相)成長により第一の物質の柱状構造が形成される。
柱状構造は金属微粒子と同様にナノサイズであり、幅が100nm以下で、高さは数ミクロンから数ミリまでが可能である。
First, nano-sized metal fine particles are formed in an array on a substrate, and then a raw material containing an element constituting the first substance is supplied to the metal fine particles, so that a VLS (gas phase / liquid phase / solid phase) is supplied. ) A columnar structure of the first substance is formed by growth.
The columnar structure is nano-sized like metal fine particles, has a width of 100 nm or less, and can have a height of several microns to several millimeters.
引き続き、第二の物質で柱状構造の高さよりも下まで基板を埋め込み成長をした後、第一の物質と第二の物質の反応性の違いを利用した選択エッチングにより第一の物質である柱状構造を除去して微細孔をアレイ状に有する構造体を形成する。
特に、基板として第一の物質の成長方向から傾いた面方位を有する傾斜基板を用いれば、VLS成長法における成長方向が特定の結晶方位に向かって起こることを利用でき、基板に垂直な方向に対し斜めの向きの縦長の孔が形成される。
Subsequently, after the substrate is buried and grown below the height of the columnar structure with the second material, the columnar shape which is the first material is obtained by selective etching utilizing the difference in reactivity between the first material and the second material. The structure is removed to form a structure having micropores in an array.
In particular, if a tilted substrate having a plane orientation tilted from the growth direction of the first substance is used as the substrate, the fact that the growth direction in the VLS growth method occurs toward a specific crystal orientation can be used, and the direction perpendicular to the substrate can be utilized. On the other hand, a vertically long hole having an oblique direction is formed.
そして、微細孔に更に第三の物質を成長して量子構造を形成する。 Then, a third substance is further grown in the micropores to form a quantum structure.
なお、本発明においては、多孔構造体とは、ナノオーダー(ナノスケール)径の微細孔を有する構造体に限らず、当該微細孔を所定の物質で満たしたものもいう。 In the present invention, the porous structure is not limited to a structure having micropores with a nano-order (nanoscale) diameter, but also refers to a structure in which the micropores are filled with a predetermined substance.
本発明の第1実施形態例における多孔構造体を図1、図2に示す。
図1は多孔構造体の製造過程を示す斜視図、図2は多孔構造体の断面図である。
本実施形態例における多孔構造体は、図4に示すフローチャートに従い、以下のように製造される。
The porous structure in the first embodiment of the present invention is shown in FIGS.
FIG. 1 is a perspective view showing a manufacturing process of a porous structure, and FIG. 2 is a cross-sectional view of the porous structure.
The porous structure in this embodiment is manufactured as follows according to the flowchart shown in FIG.
先ず、図1(a)に示すように、GaAs(311)B基板1上にレジスト塗布後EBにより直径20nmのホールを形成し、Auを蒸着して200nm間隔で8nm径、高さ5nmのAu微粒子2をアレイ状を形成した(ステップS1)。
First, as shown in FIG. 1A, after applying a resist on a GaAs (311)
次いで、MOVPE(有機金属気相成長)により、基板温度430℃でTMGa(トリメチルガリウム)とTMAl(トリメチルアルミニウム)とAsH3又はTBAs(ターシャリブチルアルシン)とを用いて、Au微粒子2上にAlGaAsナノワイヤを選択的に結晶成長させ、図1(b)に示すように、規則正しく配列された5nm程度の径の柱状構造3を形成した(ステップS2)。 Next, by MOVPE (metal organic vapor phase epitaxy) at a substrate temperature of 430 ° C. using TMGa (trimethylgallium), TMAl (trimethylaluminum) and AsH 3 or TBAs (tertiarybutylarsine), AlGaAs is deposited on the Au fine particles 2. The nanowires were selectively crystal-grown to form a columnar structure 3 with a diameter of about 5 nm regularly arranged as shown in FIG. 1B (step S2).
本実施例で使用するGaAs(311)B基板1は、AlGaAsナノワイヤの成長方向から傾いた面方位を有する傾斜基板である。
そのため、柱状構造3は基板1に垂直な方向に対して29.5°傾いた方向の[111]B方向に成長した。
柱状構造3の高さが300nmとなるようにナノワイヤの成長時間と原料の流量を調整した。
The GaAs (311)
Therefore, the columnar structure 3 grew in the [111] B direction, which was inclined by 29.5 ° with respect to the direction perpendicular to the
The growth time of the nanowire and the flow rate of the raw material were adjusted so that the height of the columnar structure 3 was 300 nm.
引き続き、図1(c)に示すように、700℃でTMIn(トリメチルインジウム)とPH3又はTBP(ターシャリブチルホスフィン)を用いて、厚さ150nmとなるように基板上1にInP層4で埋め込み成長を行った(ステップS3)。
Subsequently, as shown in FIG. 1C, the
次に、図1(d)に示すように、硫酸・過酸化水素・水よりなる溶液を用いて、AlGaAsナノワイヤよりなる柱状構造3を選択的に除去し、ナノサイズの微細孔(いわゆるナノホール)4aをアレイ状に有する構造体(多孔構造体)5を作製した(ステップS4)。同様にGaAs(111)B基板1においても多孔構造体が作製された。その断面を図2(a)に示す。
Next, as shown in FIG. 1 (d), a columnar structure 3 made of AlGaAs nanowires is selectively removed using a solution made of sulfuric acid, hydrogen peroxide, and water, and nano-sized micropores (so-called nanoholes). A structure (porous structure) 5 having 4a in an array was produced (step S4). Similarly, a porous structure was produced also on the GaAs (111)
ちなみに、図2(b)に示すように、選択エッチングの時間を長くすることによりGaAs基板1もエッチングすることが可能であり、多孔構造体5の微細孔4aの下に空気層Aを形成してもよい。
また、図2(c)に示すように、多孔構造体5の表面及びその微細孔4a内に、更にMOVPEによりInP層6を成長し、微細孔4aの孔径を更に小さくしてもよい。
微細孔4a内にInP層6を成長したように、微細孔を囲む壁を多層化することにより、ナノワイヤ径よりも小さい径(例えば、1nmより小さい径)を有する微細孔を形成することが可能となる。
Incidentally, as shown in FIG. 2B, it is possible to etch the
Further, as shown in FIG. 2C, an
As the
そして、本実施例では、図2(d)に示すように、微細孔4a内にヘテロ構造を作製し、量子閉じ込め構造を作製している。
即ち、微細孔4a内に30nmのInP7と、TMGa,TMIn,AsH3を用いてIn組成0.5のGaInAs(8nm)量子ドット8、更に50nmのInP9を順に成長させた。
この成長は650℃と高温でMOVPE成長されるため高品質な結晶が形成される。
フォトルミネッセンス測定をしたところ、1.5μmに強い発光が観測された。
In this embodiment, as shown in FIG. 2D, a heterostructure is produced in the
That is, 30 nm InP7, TMGa, TMIn, AsH 3 were used to sequentially grow GaInAs (8 nm)
Since this growth is MOVPE grown at a high temperature of 650 ° C., high quality crystals are formed.
When photoluminescence was measured, strong light emission was observed at 1.5 μm.
本発明の参考例を説明する。
Si(111)基板をナノ電極リソグラフィで格子状に酸化を行い、その後MOVPE装置内で20nmGaAsを成長した。
酸化された格子状の部分にはGaAsは成長しないため、格子のサイズを調整することで50nm角のGaAs島を200nm間隔で配列することができた。
A reference example of the present invention will be described.
The Si (111) substrate was oxidized into a lattice shape by nanoelectrode lithography, and then 20 nm GaAs was grown in a MOVPE apparatus.
Since GaAs does not grow on the oxidized lattice-like portion, 50 nm square GaAs islands could be arranged at intervals of 200 nm by adjusting the size of the lattice.
その後Auの蒸着を行い、アニールすることでGaAs島に直径20nm、高さ5nmの金の微粒子を形成した。
その後400℃でGaAsナノワイヤをTMGa,AsH3を用いて成長した。
ナノワイヤよりなる柱状構造は基板に垂直に500nmの長さで配列して成長された。
Au was then deposited and annealed to form gold fine particles having a diameter of 20 nm and a height of 5 nm on the GaAs island.
Thereafter, GaAs nanowires were grown at 400 ° C. using TMGa, AsH 3 .
A columnar structure made of nanowires was grown in a length of 500 nm perpendicular to the substrate.
その後スパッタリングによりSiO2を膜厚200nmとなるように蒸着した。
図1(c)と同様にナノワイヤよりなる柱状構造が突き出た構造となるため、硫酸・過酸化水素・水でエッチングすることで、図1(d)と同様なSiO2膜の多孔構造体が形成された。
この後、Si基板をHF−HNO3−CH3COOHの溶液で除去することにより、薄膜多孔構造体(ナノホール膜)が作製された。
Thereafter, SiO 2 was deposited by sputtering so as to have a film thickness of 200 nm.
Since a columnar structure made of nanowires protrudes as in FIG. 1C, a porous structure of SiO 2 film similar to FIG. 1D is obtained by etching with sulfuric acid, hydrogen peroxide, and water. Been formed.
Thereafter, the Si substrate was removed with a solution of HF—HNO 3 —CH 3 COOH, thereby producing a thin film porous structure (nanohole film).
この薄膜多孔構造体7は、図3(a)に矢印で示すように、液体、気体を通す時のフィルタとなり、微小固体でこの孔径よりも大きいものは通過できない。また、光、電子線等についても同様である。
また、図3(b)に矢印で示すように、光を薄膜多孔構造体7内に伝播させ、回折効果により波長選択フィルタ等の動作が期待されるフォトニック結晶導波路に適用することも可能である。
The thin-film
Further, as indicated by arrows in FIG. 3B, it is also possible to apply light to a photonic crystal waveguide in which light is propagated into the thin film
なお、VLS成長法に用いられる基板材料として実施例1ではGaAs、参考例1ではSi基板上のGaAsを、当該基板材料と共晶を作る材料として実施例1,参考例1では共にAuを、ナノワイヤの材料としては実施例1ではAlGaAs、参考例1ではGaAsをそれぞれ使用していたが、本発明は、これらに限られるものではない。 As a substrate material used in the VLS growth method, GaAs is used in Example 1, GaAs on the Si substrate is used in Reference Example 1, Au is used as a material for forming a eutectic with the substrate material in both Example 1 and Reference Example 1, and As the nanowire material, AlGaAs was used in Example 1 and GaAs was used in Reference Example 1, but the present invention is not limited to these.
例えば、基板材料としては、GaP、InP、GaN、サファイア、InSb、GaSb、InAs、SiC等の半導体基板を用いることができる。
また、当該基板材料と共晶を作る材料としては、Cu、Ag、Pt、Ni、Sb、Fe等の金属を用いることができる。
更に、ナノワイヤの材料としては、Si、Ge、Cの単体からGaP、GaN、GaSb、InP、InAs、InSb、AlAs、AlN、ZnO、ZnSeの二元化合物、AlGaAs、GaInAs、GaInP等の三元化合物、GaInAsP、AlGaInAs等の四元化合物などの半導体を使用することができる。
For example, as a substrate material, a semiconductor substrate such as GaP, InP, GaN, sapphire, InSb, GaSb, InAs, and SiC can be used.
In addition, as a material for forming a eutectic with the substrate material, metals such as Cu, Ag, Pt, Ni, Sb, and Fe can be used.
Further, as the material of the nanowire, a binary compound of Si, Ge, and C, a binary compound of GaP, GaN, GaSb, InP, InAs, InSb, AlAs, AlN, ZnO, and ZnSe, and a ternary compound such as AlGaAs, GaInAs, and GaInP A semiconductor such as a quaternary compound such as GaInAsP or AlGaInAs can be used.
このように説明したように、本発明における多孔構造体及びその製造方法は、例えば、数nm径の孔を有する構造体及びその製造に関するものであり、特に、VLS成長法によりナノワイヤを形成し、当該ナノワイヤの周囲を所定の物質で充填し、当該ナノワイヤをエッチングにより除去することにより、数nm径の孔を有する構造体を製造することに特徴がある。 As described above, the porous structure and the manufacturing method thereof according to the present invention relate to, for example, a structure having a pore having a diameter of several nanometers and the manufacturing thereof, and in particular, a nanowire is formed by a VLS growth method. The structure is characterized in that a structure having a hole with a diameter of several nanometers is manufactured by filling the periphery of the nanowire with a predetermined substance and removing the nanowire by etching.
ナノオーダー径の多孔構造体を製造する従来方法として、アルミニウム板の陽極酸化し、多孔質アルミナを製造する方法があったが、多孔を有する物質がアルミナに限定されるという問題があった。
本発明における製造方法は、VLS成長法によりナノワイヤを形成した後、それを除去する方法であるため、多孔構造体の材料として、様々な材料を適用できるという効果がある。
As a conventional method for producing a nano-order-diameter porous structure, there is a method in which an aluminum plate is anodized to produce porous alumina, but there is a problem that a porous material is limited to alumina.
Since the manufacturing method in the present invention is a method of removing a nanowire after it is formed by the VLS growth method, there is an effect that various materials can be applied as the material of the porous structure.
本発明は、3次元閉じ込め量子ナノ構造等の応用が考えられる。 The present invention can be applied to three-dimensional confined quantum nanostructures.
1 GaAs(311)B基板
2 Au微粒子
3 柱状構造
4 InP層
4a 微細孔
5 多孔構造体
6 InP層
7 InP
8 In組成0.5のGaInAs(8nm)量子ドット
9 InP
10 薄膜多孔構造体
A 空気層
DESCRIPTION OF
8 GaInAs (8 nm) quantum dots with an In composition of 0.5 9 InP
10 Thin-film porous structure A Air layer
Claims (3)
次いで、該金属微粒子上に第一の物質をVLS成長法により選択的に成長させることにより柱状構造を形成し、
引き続き、前記柱状構造の高さよりも下まで前記基板上に第二の物質を充填した後、前記第一の物質である柱状構造を除去して、微細孔を形成し、
更に、前記微細孔内に、前記第一の物質を成長させた温度より高い温度で、ヘテロ構造の結晶を成長させることを特徴とするヘテロ構造の製造方法。 Form nano-sized metal particles on the substrate,
Next, a columnar structure is formed by selectively growing a first substance on the metal fine particles by a VLS growth method,
Subsequently, after filling the substrate with a second substance below the height of the columnar structure, the columnar structure as the first substance is removed to form micropores,
Furthermore, a heterostructure crystal is grown in the micropores at a temperature higher than the temperature at which the first substance is grown.
前記第一の物質のVLS成長方向が特定の結晶方位に向かって起こることを利用し、その成長方向から傾いた面方位を有する傾斜基板を前記基板として用いることにより、前記微細孔を前記基板に垂直な方向に対し斜めの向きの縦長の孔としたことを特徴とするヘテロ構造の製造方法。 In claim 1,
Utilizing the fact that the VLS growth direction of the first material is directed toward a specific crystal orientation, and using a tilted substrate having a plane orientation tilted from the growth direction as the substrate, the fine holes are formed in the substrate. A method for manufacturing a heterostructure, characterized in that the holes are elongated in a direction oblique to a vertical direction.
前記柱状構造を除去する際に、選択エッチングを使用することを特徴とするヘテロ構造の製造方法。 In the manufacturing method of the heterostructure of Claim 1 or Claim 2,
A method of manufacturing a heterostructure, wherein selective etching is used when removing the columnar structure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010189109A JP2010283381A (en) | 2010-08-26 | 2010-08-26 | Method of manufacturing heterostructure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010189109A JP2010283381A (en) | 2010-08-26 | 2010-08-26 | Method of manufacturing heterostructure |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004180686A Division JP4813775B2 (en) | 2004-06-18 | 2004-06-18 | Porous structure and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010283381A true JP2010283381A (en) | 2010-12-16 |
Family
ID=43539783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010189109A Pending JP2010283381A (en) | 2010-08-26 | 2010-08-26 | Method of manufacturing heterostructure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010283381A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013129548A (en) * | 2011-12-20 | 2013-07-04 | Nippon Telegr & Teleph Corp <Ntt> | Method for manufacturing nanowire |
US8927373B2 (en) | 2013-03-13 | 2015-01-06 | Samsung Electronics Co, Ltd. | Methods of fabricating non-planar transistors including current enhancing structures |
US9257552B2 (en) | 2013-09-05 | 2016-02-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05175118A (en) * | 1991-12-24 | 1993-07-13 | Nippon Telegr & Teleph Corp <Ntt> | Method for creating compound semiconductor having quantum fine line or quantum box structure |
JPH05306200A (en) * | 1992-04-30 | 1993-11-19 | Matsushita Electric Ind Co Ltd | Production of fine structure |
JPH07169938A (en) * | 1993-12-16 | 1995-07-04 | Denki Kagaku Kogyo Kk | Quantum fine wire device and its manufacture |
JPH07183485A (en) * | 1993-12-22 | 1995-07-21 | Denki Kagaku Kogyo Kk | Quantum fine line device and manufacture |
JP2003218346A (en) * | 2001-12-20 | 2003-07-31 | Hewlett Packard Co <Hp> | Method for forming one or a plurality of nano pores for aligning molecules for molecular electronics |
-
2010
- 2010-08-26 JP JP2010189109A patent/JP2010283381A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05175118A (en) * | 1991-12-24 | 1993-07-13 | Nippon Telegr & Teleph Corp <Ntt> | Method for creating compound semiconductor having quantum fine line or quantum box structure |
JPH05306200A (en) * | 1992-04-30 | 1993-11-19 | Matsushita Electric Ind Co Ltd | Production of fine structure |
JPH07169938A (en) * | 1993-12-16 | 1995-07-04 | Denki Kagaku Kogyo Kk | Quantum fine wire device and its manufacture |
JPH07183485A (en) * | 1993-12-22 | 1995-07-21 | Denki Kagaku Kogyo Kk | Quantum fine line device and manufacture |
JP2003218346A (en) * | 2001-12-20 | 2003-07-31 | Hewlett Packard Co <Hp> | Method for forming one or a plurality of nano pores for aligning molecules for molecular electronics |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013129548A (en) * | 2011-12-20 | 2013-07-04 | Nippon Telegr & Teleph Corp <Ntt> | Method for manufacturing nanowire |
US8927373B2 (en) | 2013-03-13 | 2015-01-06 | Samsung Electronics Co, Ltd. | Methods of fabricating non-planar transistors including current enhancing structures |
US9257552B2 (en) | 2013-09-05 | 2016-02-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1994552B1 (en) | Two-phase growth of group iii-v nanowires | |
TWI395260B (en) | Production of semiconductor devices | |
KR101562064B1 (en) | Production of single-crytal semiconductor material using a nanostructure template | |
JP5010908B2 (en) | Method for selective masking of III-N layer, method for manufacturing freestanding III-N layer or device, and product obtained by the method | |
TWI477666B (en) | Method of making epitaxial structure with micro-structure | |
KR101209151B1 (en) | Method for fabricating quantum dot and semiconductor structure containing quantum dot | |
JP2007050500A (en) | Semiconductor nanostructure and method for fabricating the same | |
JP2018529610A (en) | Method for growing nanowires or nanopyramids on a graphite substrate | |
TWI459589B (en) | Method for making epitaxial structure | |
JP2006248893A (en) | Nano-wires and method of manufacturing the same | |
JP4864837B2 (en) | Fabrication method of nanolaser structure | |
TW201344946A (en) | Epitaxial structure | |
TWI458672B (en) | Epitaxial structure with micro-structure | |
JP2021531231A (en) | Reinforcing thin film device | |
JPWO2009031276A1 (en) | Group III nitride structure and method for producing group III nitride semiconductor fine columnar crystal | |
JP4813775B2 (en) | Porous structure and manufacturing method thereof | |
JP2010283381A (en) | Method of manufacturing heterostructure | |
JP5032823B2 (en) | Nanostructure and method for producing nanostructure | |
JP4814562B2 (en) | Nanostructure fabrication method | |
JP5096824B2 (en) | Nanostructure and method for producing nanostructure | |
Ironside et al. | Review of lateral epitaxial overgrowth of buried dielectric structures for electronics and photonics | |
JP2012222274A (en) | Manufacturing method of nanopillar | |
JP4923003B2 (en) | Nanowire fabrication method, nanowire element, and nanowire structure | |
JP4563026B2 (en) | Manufacturing method of three-dimensional confined quantum nanostructure | |
JP2000124441A (en) | Preparation of semiconductor quantum dot |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20130108 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20130226 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20130307 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130625 |