JP2010278966A - 同期回路、同期方法、および受信システム - Google Patents
同期回路、同期方法、および受信システム Download PDFInfo
- Publication number
- JP2010278966A JP2010278966A JP2009132060A JP2009132060A JP2010278966A JP 2010278966 A JP2010278966 A JP 2010278966A JP 2009132060 A JP2009132060 A JP 2009132060A JP 2009132060 A JP2009132060 A JP 2009132060A JP 2010278966 A JP2010278966 A JP 2010278966A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- phase
- phase control
- pll circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 20
- 238000001514 detection method Methods 0.000 claims abstract description 116
- 230000001360 synchronised effect Effects 0.000 claims abstract description 24
- 238000012545 processing Methods 0.000 claims description 88
- 230000005540 biological transmission Effects 0.000 claims description 54
- 230000010355 oscillation Effects 0.000 claims description 18
- 238000001914 filtration Methods 0.000 claims description 12
- 230000010354 integration Effects 0.000 claims description 4
- 230000009977 dual effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 238000004891 communication Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006837 decompression Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Circuits Of Receivers In General (AREA)
- Superheterodyne Receivers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】周波数・位相同期回路においては、主PLL回路31−1によって同期検波を継続しながら、副PLL回路31−2によって、ループゲインを順次変化させて制御誤差値の計測が行われる。2系統のPLL回路である主PLL回路31−1と副PLL回路31−2は、同じ特性を有する部材を用い、同じ回路構成を有するようにして作成された回路である。また、主PLL回路31−1に設定しているループゲインよりも小さい制御誤差値を求めることができるループゲインが見つかる度に、主PLL回路31−1のループゲインを副PLL回路31−2のループゲインで置き換えていくことが行われる。本発明は、デジタルテレビジョン放送を受信するテレビジョン受像機、録画機器に適用することができる。
【選択図】図3
Description
図3は、本発明の一実施形態に係る周波数・位相同期回路の構成例を示す図である。
図4のフローチャートを参照して、図3の周波数・位相同期回路において行われるループゲイン制御処理について説明する。
図5は、本発明の他の実施形態に係る周波数・位相同期回路の構成例を示す図である。
Claims (9)
- 入力された受信信号に基づいて、前記受信信号の位相の制御量を表す第1の位相制御信号を出力する第1のPLL回路と、
前記第1のPLL回路に入力される前記受信信号と同じ信号が入力され、前記受信信号の位相の制御量を表す第2の位相制御信号を出力する第2のPLL回路と、
前記第1の位相制御信号に基づいて前記受信信号の位相を制御し、位相制御後の信号を出力する第1の出力回路と、
前記第2の位相制御信号に基づいて前記受信信号の位相を制御し、位相制御後の信号を出力する第2の出力回路と、
前記第1の出力回路から出力された位相制御後の信号に基づいて、前記第1のPLL回路における位相制御誤差を検出する第1の検出回路と、
前記第2の出力回路から出力された位相制御後の信号に基づいて、前記第2のPLL回路における位相制御誤差を検出する第2の検出回路と、
前記第1の検出回路により検出された前記第1のPLL回路における位相制御誤差の方が、前記第2の検出回路により検出された前記第2のPLL回路における位相制御誤差より大きい場合、前記第1のPLL回路に含まれる第1のループフィルタのループゲインとして、前記第2のPLL回路に含まれる第2のループフィルタのループゲインと同じ値を設定する制御回路と
を備える同期回路。 - 前記第1のPLL回路は、
位相制御後の信号に残留する位相誤差を検出する第1の検出回路と、
前記第1の検出回路により検出された位相誤差に対してフィルタ処理を施す前記第1のループフィルタと、
前記第1のループフィルタによるフィルタ処理の結果に応じて前記第1の位相制御信号を出力する第1の発振回路と、
前記第1の発振回路から出力された前記第1の位相制御信号に基づいて前記受信信号の位相を制御し、位相制御後の信号を、位相誤差の検出対象の信号として前記第1の検出回路に出力する前記第1の出力回路と
を備え、
前記第2のPLL回路は、
位相制御後の信号に残留する位相誤差を検出する第2の検出回路と、
前記第2の検出回路により検出された位相誤差に対してフィルタ処理を施す前記第2のループフィルタと、
前記第2のループフィルタによるフィルタ処理の結果に応じて前記第2の位相制御信号を出力する第2の発振回路と、
前記第2の発振回路から出力された前記第2の位相制御信号に基づいて前記受信信号の位相を制御し、位相制御後の信号を、位相誤差の検出対象の信号として前記第2の検出回路に出力する前記第2の出力回路と
を備える
請求項1に記載の同期回路。 - 前記第1のループフィルタは、
前記第1の検出回路により検出された位相誤差に第1のループゲインを乗算する第1の乗算回路と、
前記第1の乗算回路による乗算後の位相誤差に第2のループゲインを乗算する第2の乗算回路と、
前記第1の乗算回路による乗算後の位相誤差と、前記第2の乗算回路による乗算後の位相誤差の積分結果とを加算し、前記第1の発振回路に出力する第1の加算回路と
を備え、
前記第2のループフィルタは、
前記第2の検出回路により検出された位相誤差に第3のループゲインを乗算する第3の乗算回路と、
前記第3の乗算回路による乗算後の位相誤差に第4のループゲインを乗算する第4の乗算回路と、
前記第3の乗算回路による乗算後の位相誤差と、前記第4の乗算回路による乗算後の位相誤差の積分結果とを加算し、前記第2の発振回路に出力する第2の加算回路と
を備える
請求項2に記載の同期回路。 - 前記制御回路は、前記第1のループゲインと前記第3のループゲインの値としてそれぞれ異なる値を設定する
請求項3に記載の同期回路。 - 入力された受信信号に基づいて、前記受信信号の位相の制御量を表す第1の位相制御信号を第1のPLL回路から出力し、
前記第1のPLL回路に入力される前記受信信号と同じ信号が入力され、前記受信信号の位相の制御量を表す第2の位相制御信号を第2のPLL回路から出力し、
前記第1の位相制御信号に基づいて前記受信信号の位相を制御し、位相制御後の信号を第1の出力回路から出力し、
前記第2の位相制御信号に基づいて前記受信信号の位相を制御し、位相制御後の信号を第2の出力回路から出力し、
前記第1の出力回路から出力された位相制御後の信号に基づいて、前記第1のPLL回路における位相制御誤差を第1の検出回路において検出し、
前記第2の出力回路から出力された位相制御後の信号に基づいて、前記第2のPLL回路における位相制御誤差を第2の検出回路において検出し、
前記第1の検出回路により検出された前記第1のPLL回路における位相制御誤差の方が、前記第2の検出回路により検出された前記第2のPLL回路における位相制御誤差より大きい場合、前記第1のPLL回路に含まれる第1のループフィルタのループゲインとして、前記第2のPLL回路に含まれる第2のループフィルタのループゲインと同じ値を設定する
ステップを含む同期方法。 - 伝送路を介して送信されてきた信号を取得する取得手段と、
前記取得手段により取得された信号に対して同期検波処理を含む処理を行う伝送路復号処理手段と
を備え、
前記伝送路復号処理手段は、
入力された受信信号に基づいて、前記受信信号の位相の制御量を表す第1の位相制御信号を出力する第1のPLL回路と、
前記第1のPLL回路に入力される前記受信信号と同じ信号が入力され、前記受信信号の位相の制御量を表す第2の位相制御信号を出力する第2のPLL回路と、
前記第1の位相制御信号に基づいて前記受信信号の位相を制御し、位相制御後の信号を出力する第1の出力回路と、
前記第2の位相制御信号に基づいて前記受信信号の位相を制御し、位相制御後の信号を出力する第2の出力回路と、
前記第1の出力回路から出力された位相制御後の信号に基づいて、前記第1のPLL回路における位相制御誤差を検出する第1の検出回路と、
前記第2の出力回路から出力された位相制御後の信号に基づいて、前記第2のPLL回路における位相制御誤差を検出する第2の検出回路と、
前記第1の検出回路により検出された前記第1のPLL回路における位相制御誤差の方が、前記第2の検出回路により検出された前記第2のPLL回路における位相制御誤差より大きい場合、前記第1のPLL回路に含まれる第1のループフィルタのループゲインとして、前記第2のPLL回路に含まれる第2のループフィルタのループゲインと同じ値を設定する制御回路と を備える受信システム。 - 伝送路を介して取得した信号に対して同期検波処理を含む処理を行う伝送路復号処理手段と、
前記伝送路復号処理手段による処理後の信号に対して、送信対象のデータを復号する処理を施す情報源復号処理手段と
を備え、
前記伝送路復号処理手段は、
入力された受信信号に基づいて、前記受信信号の位相の制御量を表す第1の位相制御信号を出力する第1のPLL回路と、
前記第1のPLL回路に入力される前記受信信号と同じ信号が入力され、前記受信信号の位相の制御量を表す第2の位相制御信号を出力する第2のPLL回路と、
前記第1の位相制御信号に基づいて前記受信信号の位相を制御し、位相制御後の信号を出力する第1の出力回路と、
前記第2の位相制御信号に基づいて前記受信信号の位相を制御し、位相制御後の信号を出力する第2の出力回路と、
前記第1の出力回路から出力された位相制御後の信号に基づいて、前記第1のPLL回路における位相制御誤差を検出する第1の検出回路と、
前記第2の出力回路から出力された位相制御後の信号に基づいて、前記第2のPLL回路における位相制御誤差を検出する第2の検出回路と、
前記第1の検出回路により検出された前記第1のPLL回路における位相制御誤差の方が、前記第2の検出回路により検出された前記第2のPLL回路における位相制御誤差より大きい場合、前記第1のPLL回路に含まれる第1のループフィルタのループゲインとして、前記第2のPLL回路に含まれる第2のループフィルタのループゲインと同じ値を設定する制御回路と を備える受信システム。 - 伝送路を介して取得した信号に対して同期検波処理を含む処理を行う伝送路復号処理手段と、
前記伝送路復号処理手段による処理後の信号に基づいて、画像または音声を出力する出力手段と
を備え、
前記伝送路復号処理手段は、
入力された受信信号に基づいて、前記受信信号の位相の制御量を表す第1の位相制御信号を出力する第1のPLL回路と、
前記第1のPLL回路に入力される前記受信信号と同じ信号が入力され、前記受信信号の位相の制御量を表す第2の位相制御信号を出力する第2のPLL回路と、
前記第1の位相制御信号に基づいて前記受信信号の位相を制御し、位相制御後の信号を出力する第1の出力回路と、
前記第2の位相制御信号に基づいて前記受信信号の位相を制御し、位相制御後の信号を出力する第2の出力回路と、
前記第1の出力回路から出力された位相制御後の信号に基づいて、前記第1のPLL回路における位相制御誤差を検出する第1の検出回路と、
前記第2の出力回路から出力された位相制御後の信号に基づいて、前記第2のPLL回路における位相制御誤差を検出する第2の検出回路と、
前記第1の検出回路により検出された前記第1のPLL回路における位相制御誤差の方が、前記第2の検出回路により検出された前記第2のPLL回路における位相制御誤差より大きい場合、前記第1のPLL回路に含まれる第1のループフィルタのループゲインとして、前記第2のPLL回路に含まれる第2のループフィルタのループゲインと同じ値を設定する制御回路と を備える受信システム。 - 伝送路を介して取得した信号に対して同期検波処理を含む処理を行う伝送路復号処理手段と、
前記伝送路復号処理手段による処理後の信号を記録する記録手段と
を備え、
前記伝送路復号処理手段は、
入力された受信信号に基づいて、前記受信信号の位相の制御量を表す第1の位相制御信号を出力する第1のPLL回路と、
前記第1のPLL回路に入力される前記受信信号と同じ信号が入力され、前記受信信号の位相の制御量を表す第2の位相制御信号を出力する第2のPLL回路と、
前記第1の位相制御信号に基づいて前記受信信号の位相を制御し、位相制御後の信号を出力する第1の出力回路と、
前記第2の位相制御信号に基づいて前記受信信号の位相を制御し、位相制御後の信号を出力する第2の出力回路と、
前記第1の出力回路から出力された位相制御後の信号に基づいて、前記第1のPLL回路における位相制御誤差を検出する第1の検出回路と、
前記第2の出力回路から出力された位相制御後の信号に基づいて、前記第2のPLL回路における位相制御誤差を検出する第2の検出回路と、
前記第1の検出回路により検出された前記第1のPLL回路における位相制御誤差の方が、前記第2の検出回路により検出された前記第2のPLL回路における位相制御誤差より大きい場合、前記第1のPLL回路に含まれる第1のループフィルタのループゲインとして、前記第2のPLL回路に含まれる第2のループフィルタのループゲインと同じ値を設定する制御回路と を備える受信システム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009132060A JP5359568B2 (ja) | 2009-06-01 | 2009-06-01 | 同期回路、同期方法、および受信システム |
US12/662,669 US8406366B2 (en) | 2009-06-01 | 2010-04-28 | Synchronization circuit, synchronization method, and reception system |
EP10004804.0A EP2264903B1 (en) | 2009-06-01 | 2010-05-06 | Synchronization circuit, synchronization method, and reception system |
CN2010101893833A CN101902220B (zh) | 2009-06-01 | 2010-05-25 | 同步电路、同步方法和接收*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009132060A JP5359568B2 (ja) | 2009-06-01 | 2009-06-01 | 同期回路、同期方法、および受信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010278966A true JP2010278966A (ja) | 2010-12-09 |
JP5359568B2 JP5359568B2 (ja) | 2013-12-04 |
Family
ID=42670489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009132060A Expired - Fee Related JP5359568B2 (ja) | 2009-06-01 | 2009-06-01 | 同期回路、同期方法、および受信システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US8406366B2 (ja) |
EP (1) | EP2264903B1 (ja) |
JP (1) | JP5359568B2 (ja) |
CN (1) | CN101902220B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012075028A (ja) * | 2010-09-29 | 2012-04-12 | Sony Corp | 同期回路、同期方法、および受信システム |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102394641B (zh) * | 2011-11-04 | 2014-08-06 | 龙芯中科技术有限公司 | 在处理器中控制不同锁相环输出时钟的控制***和方法 |
CN104639252B (zh) * | 2013-11-13 | 2017-08-25 | 海思光电子有限公司 | 光调制器偏置点锁定方法及*** |
WO2016098272A1 (ja) * | 2014-12-19 | 2016-06-23 | 日本電気株式会社 | 基地局装置及びその制御方法 |
JP2017017368A (ja) * | 2015-06-26 | 2017-01-19 | ヤマハ株式会社 | 音信号処理装置 |
US10263624B2 (en) * | 2017-06-27 | 2019-04-16 | Intel IP Corporation | Phase synchronization between two phase locked loops |
US11677405B2 (en) | 2019-12-20 | 2023-06-13 | Telefonaktiebolaget Lm Ericsson (Publ) | Multiple PLL system with common and difference mode loop filters |
BR112023026166A2 (pt) * | 2021-06-18 | 2024-03-05 | Ericsson Telefon Ab L M | Circuito de geração do sinal de oscilador local multifrequências, transceptor multiportadoras, sistema de circuito integrado de transceptor multiportadoras, método para gerar um conjunto de sinais periódicos em diferentes frequências, e, equipamento de usuário e estação base operativos em uma rede de comunicação sem fio |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0645917A (ja) * | 1992-07-22 | 1994-02-18 | Fujitsu Ltd | 位相同期ループ回路 |
JPH1022988A (ja) * | 1996-06-28 | 1998-01-23 | Mitsubishi Electric Corp | 受信制御装置 |
JP2000049604A (ja) * | 1998-07-31 | 2000-02-18 | Sony Corp | 位相同期ループ装置 |
JP2001292059A (ja) * | 2000-04-04 | 2001-10-19 | Denso Corp | 位相同期発振装置 |
JP2007266923A (ja) * | 2006-03-28 | 2007-10-11 | Fujitsu Ltd | クロック供給装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0640419B2 (ja) * | 1985-05-28 | 1994-05-25 | ソニー株式会社 | 同期信号の検出回路 |
NL8602819A (nl) * | 1986-11-07 | 1988-06-01 | Philips Nv | Direktmengende synchroonontvanger. |
JP2944607B2 (ja) * | 1998-02-12 | 1999-09-06 | 日本電気アイシーマイコンシステム株式会社 | ディジタルpll回路とクロックの生成方法 |
US6931243B2 (en) * | 2001-12-21 | 2005-08-16 | Texas Instruments Incorporated | Fully integrated low noise multi-loop synthesizer with fine frequency resolution for HDD read channel and RF wireless local oscillator applications |
JP4463153B2 (ja) * | 2005-05-25 | 2010-05-12 | 日本電気通信システム株式会社 | 回路 |
JP4264584B2 (ja) * | 2007-04-20 | 2009-05-20 | ソニー株式会社 | 搬送波同期回路および搬送波同期方法 |
JP2009026426A (ja) | 2007-07-23 | 2009-02-05 | Sony Corp | Pll回路、記録装置及びクロック信号生成方法 |
JP5621476B2 (ja) * | 2010-09-29 | 2014-11-12 | ソニー株式会社 | 同期回路、同期方法、および受信システム |
-
2009
- 2009-06-01 JP JP2009132060A patent/JP5359568B2/ja not_active Expired - Fee Related
-
2010
- 2010-04-28 US US12/662,669 patent/US8406366B2/en not_active Expired - Fee Related
- 2010-05-06 EP EP10004804.0A patent/EP2264903B1/en not_active Not-in-force
- 2010-05-25 CN CN2010101893833A patent/CN101902220B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0645917A (ja) * | 1992-07-22 | 1994-02-18 | Fujitsu Ltd | 位相同期ループ回路 |
JPH1022988A (ja) * | 1996-06-28 | 1998-01-23 | Mitsubishi Electric Corp | 受信制御装置 |
JP2000049604A (ja) * | 1998-07-31 | 2000-02-18 | Sony Corp | 位相同期ループ装置 |
JP2001292059A (ja) * | 2000-04-04 | 2001-10-19 | Denso Corp | 位相同期発振装置 |
JP2007266923A (ja) * | 2006-03-28 | 2007-10-11 | Fujitsu Ltd | クロック供給装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012075028A (ja) * | 2010-09-29 | 2012-04-12 | Sony Corp | 同期回路、同期方法、および受信システム |
Also Published As
Publication number | Publication date |
---|---|
US20100303186A1 (en) | 2010-12-02 |
JP5359568B2 (ja) | 2013-12-04 |
US8406366B2 (en) | 2013-03-26 |
EP2264903B1 (en) | 2015-04-15 |
CN101902220B (zh) | 2013-01-02 |
CN101902220A (zh) | 2010-12-01 |
EP2264903A1 (en) | 2010-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5359568B2 (ja) | 同期回路、同期方法、および受信システム | |
JP5621476B2 (ja) | 同期回路、同期方法、および受信システム | |
JP5622034B2 (ja) | 受信装置、受信方法、プログラム、および受信システム | |
JP2008271182A (ja) | 搬送波同期回路および搬送波同期方法 | |
JP4697208B2 (ja) | 位相雑音除去装置及び方法、並びにプログラム | |
US6678010B2 (en) | Method and apparatus for generating auto gain control signal having information storing feature | |
JP2004242324A (ja) | デジタルtv受信システムの復調回路及び復調方法 | |
JP2010278911A (ja) | 信号処理装置、信号処理方法、および受信システム | |
EP1028535B1 (en) | Broadcasting receiver | |
US10433004B2 (en) | Reception apparatus, receiving method, and program | |
JP2010050780A (ja) | 無線通信端末および無線通信制御方法 | |
KR101324577B1 (ko) | 지연된 신호에 avc를 적용하는 신호 처리장치 및 방법 | |
JP4180593B2 (ja) | Vsb方式の受信機のための搬送波再生装置及びその再生方法 | |
JP2009302821A (ja) | 受信装置および受信方法、並びにプログラム | |
JP4855129B2 (ja) | デジタル放送受信装置およびデジタル放送システム | |
JP4553006B2 (ja) | 受信装置、受信方法、およびプログラム | |
JP4708400B2 (ja) | ダイバシティ受信装置、ダイバシティ受信方法およびデジタルテレビジョン受信装置 | |
JP2008011302A (ja) | デジタル放送受信機 | |
WO2018021036A1 (ja) | 受信装置、受信方法、およびプログラム | |
JP5686248B2 (ja) | 受信装置、受信方法、およびプログラム | |
JP2008178020A (ja) | 受信装置、処理方法、及びプログラム | |
KR20110030866A (ko) | 디스플레이장치 및 그의 노이즈 검출 방법 | |
JP2011114783A (ja) | テレビジョン受像機 | |
JP2004304756A (ja) | 直交検波回路及びオフセットビートキャンセラ | |
JP2013236325A (ja) | 通信装置および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |