CN101902220B - 同步电路、同步方法和接收*** - Google Patents

Abstract

公开了同步电路、同步方法和接收***。该同步电路包括：第一锁相环电路、第二锁相环电路、第一输出电路、第二输出电路、第一检测电路、第二检测电路和控制电路。

Description

同步电路、同步方法和接收***

技术领域

本发明涉及同步电路、同步方法和接收***。更具体地说，本发明涉及使适当环路增益能够与特定接收器的个体差异和时间抖动特性协调地建立起来的同步电路、同步方法和接收***。

背景技术

近年来，已经见证了用于移动电话通信、卫星或地面数字广播和无线LAN(局域网)通信的无线数字传输技术的突飞猛进。对于无线数字传输***，与载波建立稳定的同步并在同步建立之后与相位和频率起伏保持同步以便达到高传输质量，是极其重要的。

建立和保持同步需要一种同步电路，其高度精确地检测一方面由接收器的本机振荡器生成的本机振荡信号与另一方面由此接收的信号之间的相位和频率差，并以减小这些差值的方式校正接收信号的相位和频率。PLL(锁相环)电路往往用作在相位和频率方面与接收信号建立同步的典型同步电路。

图1是示出包括使用数字PLL的频率/相位同步电路的普通接收器的局部结构的示意图。如图1所示，接收器包括射频(RF)电路2和解调电路3。将接收了无线电波的天线1获取的接收信号输入RF电路2的乘法器2-1中。

乘法器2-1将从本机振荡器2-2馈送的本机振荡信号乘以来自天线1的接收信号。将相乘所得的信号从乘法器2-1转发到低通滤波器(LPF)2-3。

本机振荡器2-2生成本机振荡信号，并将它发送给乘法器2-1。LPF 2-3接纳来自乘法器2-1的相乘信号，并对输入信号进行滤波处理，以便只让低频成分通过。将已滤波信号输出到A/D(模拟/数字)连接器2-4。

假设f_c代表已经历了像PSK(相移键控)调制那样的调制的接收信号的频率，θ_c代表接收信号的相位，f₀代表本机振荡器2-2生成的本机振荡信号的频率，而θ₀代表本机振荡信号的相位。LPF 2-3输出的信号包括对应于f_c-f₀的频率差Δf和对应于θ_c-θ₀的相位差θ。

A/D转换器2-4进行从LPF 2-3输出的信号的模拟到数字转换。A/D转换提供了馈送给解调电路3的数字接收信号r_i。参考字符“i”表示接收信号代表的符号的顺序位置。接收信号r_i包括表达成2πΔft+θ的相位误差。

图2是示出包括在图1的解调电路3中和使用数字PLL的普通频率/相位同步电路的典型结构的示意图。如图2所示，频率/相位同步电路由PLL电路11和乘法器12组成。PLL电路11由乘法器21、相位误差检测器22、环路滤波器23和数控振荡器(NCO)24构成。

将已经经历了PSK调制的接收信号r_i输入PLL电路11的乘法器21以及乘法器12中。PLL电路11的乘法器21将接收信号r_i乘以数控振荡器24供应的相位控制量e^{-j(2πΔft+θ)}。将相乘所得的信号输出到相位误差检测器22。

相位误差检测器22检测可能保留在从乘法器21输出的信号中的任何相位误差。将所检测到的相位误差输出到环路滤波器23。

例如，如果接收信号r_i是已知符号的信号，相位误差检测器22检测已知符号的符号与来自乘法器21的输出信号所代表的符号之间的相位差作为相位误差。如果接收信号ri不是已知符号的信号，那么相位误差检测器22检测来自乘法器21的输出信号所代表的实际符号与乘法器21进行的硬判决所得的符号之间的相位差作为相位误差。

环路滤波器23是比例积分环路滤波器。这样，环路滤波器23滤波从相位误差检测器22输出的相位误差检测值，并将滤波结果输出到数控振荡器24。

更具体地说，环路滤波器23的乘法器23-1按照以前建立的环路增益G1，将从相位误差检测器22馈送的相位误差检测值乘以因子G1。将乘积结果输出到环路滤波器23中的乘法器23-2和加法器23-4。

乘法器23-2按照以前建立的环路增益G2，将从乘法器23-1馈送的G1倍相位误差检测值乘以因子G2。将乘积结果输出到积分器23-3。乘法器23-1和23-2的每一个都是将环路增益G1或G2的权重指定给输入信号的加权乘法器。

积分器23-3积分乘法器23-2的输出，并将积分结果输出到加法器23-4。加法器23-4将乘法器23-1的输出与积分器23-3的输出相加。将所得和值作为滤波结果输出到数控振荡器24。

根据来自环路滤波器23的滤波结果，数控振荡器24生成相位控制量e^{-j(2πΔft+θ)}，并将它输出到乘法器21和12。乘法器12将接收信号r_i乘以从数控振荡器24输出的相位控制量e^{-j(2πΔft+θ)}。输出相乘所得的信号作为同步检测信号d_i。

环路滤波器23的环路增益G1和G2决定作为环路滤波器23的特性的频带。已知环路滤波器23的频带和PLL电路的性能具有如下关系：

环路滤波器23的频带越宽，PLL电路11跟踪相位误差起伏的能力就越高，并且包括在同步检测信号中的抖动量就越大。相反，环路滤波器23的频带越窄，PLL电路11跟踪相位误差起伏的能力就越低，但包括在同步检测信号中的抖动量也越小。

在已公开日本专利第2009-26426号中讨论了一些现有技术。

发明内容

由于像本机振荡器(例如，图1中的本机振荡器2-2)的温度相关性那样的接收器的个体差异特性，还由于像RF电路(例如，图1中的RF电路2)内的非有意振荡那样的时间抖动，接收无线数字传输的实际接收器往往在接收信号的相位和频率方面产生噪声。实现保持最佳同步的能力需要与每个接收器的个体差异和时间抖动特性协调地设置适当环路增益。

普通频率/相位同步电路的PLL电路的环路增益被设置成固定值。这使普通频率/相位同步电路难以提供保持最佳同步的能力。

本发明就是在考虑了上面的情况之后作出的，并且提供了使适当环路增益能够与给定接收器的个体差异和时间抖动特性协调地设置的同步电路、同步方法和接收***。

在实现本发明时，按照本发明的一个实施例，提供同步电路，其包括：第一PLL电路，配置成根据正在输入的接收信号，输出代表接收信号的相位控制量的第一相位控制信号；第二PLL电路，配置成假若输入接收信号与输入到所述第一PLL电路的接收信号相同，输出代表接收信号的相位控制量的第二相位控制信号；第一输出电路，配置成根据第一相位控制信号控制接收信号的相位，以便输出相位受控信号；和第二输出电路，配置成根据第二相位控制信号控制接收信号的相位，以便输出相位受控信号。所述同步电路进一步包括：第一检测电路，配置成根据从所述第一输出电路输出的相位受控信号检测所述第一PLL电路的相位控制误差；第二检测电路，配置成根据从所述第二输出电路输出的相位受控信号检测所述第二PLL电路的相位控制误差；和控制电路，配置成如果所述第一检测电路检测到的所述第一PLL电路的相位控制误差大于所述第二检测电路检测到的所述第二PLL电路的相位控制误差，那么所述控制电路将包括在所述第一PLL电路中的第一环路滤波器的环路增益设置成与包括在所述第二PLL电路中的第二环路滤波器的环路增益相同。

优选地，所述第一PLL电路可以包括：第一检测电路，配置成检测保留在相位受控信号中的相位误差；第一环路滤波器，配置成对所述第一检测电路检测到的相位误差进行滤波处理；第一振荡电路，配置成依照所述第一环路滤波器进行的滤波处理的结果输出第一相位控制信号；和第一输出电路，配置成根据从所述第一振荡电路输出的第一相位控制信号控制接收信号的相位，以便将相位受控信号输出到所述第一检测电路，作为目标是检测相位误差的信号。所述第二PLL电路可以包括：第二检测电路，配置成检测保留在相位受控信号中的相位误差；第二环路滤波器，配置成对所述第二检测电路检测到的相位误差进行滤波处理；第二振荡电路，配置成依照所述第二环路滤波器进行的滤波处理的结果输出第二相位控制信号；和第二输出电路，配置成根据从所述第二振荡电路输出的第二相位控制信号控制接收信号的相位，以便将相位受控信号输出到所述第二检测电路，作为目标是检测相位误差的信号。

优选地，所述第一环路滤波器可以包括：第一乘法电路，配置成将所述第一检测电路检测到的相位误差乘以第一环路增益；第二乘法电路，配置成将由所述第一乘法电路相乘的相位误差乘以第二环路增益；和第一加法电路，配置成在将误差之和输出到所述第一振荡电路之前，将由所述第一乘法电路相乘的相位误差与积分由所述第二乘法电路相乘的相位误差的结果相加。所述第二环路滤波器可以包括：第三乘法电路，配置成将所述第二检测电路检测到的相位误差乘以第三环路增益；第四乘法电路，配置成将所述第三乘法电路相乘的相位误差乘以第四环路增益；和第二加法电路，配置成在将误差之和输出到所述第二振荡电路之前，将所述第三乘法电路相乘的相位误差与积分所述第四乘法电路相乘的相位误差的结果相加。

优选地，所述控制电路可以将第一和第三环路增益分别设置成相互不同的值。

按照本发明的另一个实施例，提供同步方法，其包括：根据正在输入的接收信号，使第一PLL电路输出代表接收信号的相位控制量的第一相位控制信号；假若输入接收信号与输入到所述第一PLL电路的接收信号相同，使第二PLL电路输出代表接收信号的相位控制量的第二相位控制信号；并使第一输出电路根据第一相位控制信号控制接收信号的相位，以便输出相位受控信号。所述同步方法进一步包括步骤：使第二输出电路根据第二相位控制信号控制接收信号的相位，以便输出相位受控信号；使第一检测电路根据从所述第一输出电路输出的相位受控信号检测所述第一PLL电路的相位控制误差；使第二检测电路根据从所述第二输出电路输出的相位受控信号检测所述第二PLL电路的相位控制误差；和如果所述第一检测电路检测到的所述第一PLL电路的相位控制误差大于所述第二检测电路检测到的所述第二PLL电路的相位控制误差，那么将包括在所述第一PLL电路中的第一环路滤波器的环路增益设置成与包括在所述第二PLL电路中的第二环路滤波器的环路增益相同。

按照本发明的进一步实施例，提供接收***，其包括：获取块，配置成获取在传输信道上发送的信号；传输信道解码处理块，配置成对所述获取块获取的信号进行包括同步检测处理在内的处理。在所述接收***中，所述传输信道解码处理块包括：第一PLL电路，配置成根据正在输入的接收信号，输出代表接收信号的相位控制量的第一相位控制信号；第二PLL电路，配置成假若输入接收信号与输入到所述第一PLL电路的接收信号相同，输出代表接收信号的相位控制量的第二相位控制信号；和第一输出电路，配置成根据第一相位控制信号控制接收信号的相位，以便输出相位受控信号。所述传输信道解码处理块进一步包括：第二输出电路，配置成根据第二相位控制信号控制接收信号的相位，以便输出相位受控信号；第一检测电路，配置成根据从所述第一输出电路输出的相位受控信号检测所述第一PLL电路的相位控制误差；第二检测电路，配置成根据从所述第二输出电路输出的相位受控信号检测所述第二PLL电路的相位控制误差；和控制电路，配置成如果所述第一检测电路检测到的所述第一PLL电路的相位控制误差大于所述第二检测电路检测到的所述第二PLL电路的相位控制误差，那么所述控制电路将包括在所述第一PLL电路中的第一环路滤波器的环路增益设置成与包括在所述第二PLL电路中的第二环路滤波器的环路增益相同。

按照本发明的更进一步实施例，提供接收***，其包括：传输信道解码处理块，配置成对在传输信道上获取的信号进行包括同步检测处理在内的处理；和信息源解码处理块，配置成从经过所述传输信道解码处理块处理的信号中解码作为发送目标的数据。在所述接收***中，所述传输信道解码处理块包括：第一PLL电路，配置成根据正在输入的接收信号，输出代表接收信号的相位控制量的第一相位控制信号；第二PLL电路，配置成假若输入接收信号与输入到所述第一PLL电路的接收信号相同，输出代表接收信号的相位控制量的第二相位控制信号；和第一输出电路，配置成根据第一相位控制信号控制接收信号的相位，以便输出相位受控信号。所述传输信道解码处理块进一步包括：第二输出电路，配置成根据第二相位控制信号控制接收信号的相位，以便输出相位受控信号；第一检测电路，配置成根据从所述第一输出电路输出的相位受控信号检测所述第一PLL电路的相位控制误差；第二检测电路，配置成根据从所述第二输出电路输出的相位受控信号检测所述第二PLL电路的相位控制误差；和控制电路，配置成如果所述第一检测电路检测到的所述第一PLL电路的相位控制误差大于所述第二检测电路检测到的所述第二PLL电路的相位控制误差，那么所述控制电路将包括在所述第一PLL电路中的第一环路滤波器的环路增益设置成与包括在所述第二PLL电路中的第二环路滤波器的环路增益相同。

按照本发明的又进一步实施例，提供接收***，其包括：传输信道解码处理块，配置成对在传输信道上获取的信号进行包括同步检测处理在内的处理；和输出块，配置成输出基于经过所述传输信道解码处理块处理的信号的图像或声音。在所述接收***中，所述传输信道解码处理块包括：第一PLL电路，配置成根据正在输入的接收信号，输出代表接收信号的相位控制量的第一相位控制信号；第二PLL电路，配置成假若输入接收信号与输入到所述第一PLL电路的接收信号相同，输出代表接收信号的相位控制量的第二相位控制信号；和第一输出电路，配置成根据第一相位控制信号控制接收信号的相位，以便输出相位受控信号。所述传输信道解码处理块进一步包括：第二输出电路，配置成根据第二相位控制信号控制接收信号的相位，以便输出相位受控信号；第一检测电路，配置成根据从所述第一输出电路输出的相位受控信号检测所述第一PLL电路的相位控制误差；第二检测电路，配置成根据从所述第二输出电路输出的相位受控信号检测所述第二PLL电路的相位控制误差；和控制电路，配置成如果所述第一检测电路检测到的所述第一PLL电路的相位控制误差大于所述第二检测电路检测到的所述第二PLL电路的相位控制误差，那么所述控制电路将包括在所述第一PLL电路中的第一环路滤波器的环路增益设置成与包括在所述第二PLL电路中的第二环路滤波器的环路增益相同。

按照本发明的再进一步实施例，提供接收***，其包括：传输信道解码处理块，配置成对在传输信道上获取的信号进行包括同步检测处理在内的处理；和记录块，配置成记录经过所述传输信道解码处理块处理的信号。在所述接收***中，所述传输信道解码处理块包括：第一PLL电路，配置成根据正在输入的接收信号，输出代表接收信号的相位控制量的第一相位控制信号；第二PLL电路，配置成假若输入接收信号与输入到所述第一PLL电路的接收信号相同，输出代表接收信号的相位控制量的第二相位控制信号；和第一输出电路，配置成根据第一相位控制信号控制接收信号的相位，以便输出相位受控信号。所述传输信道解码处理块进一步包括：第二输出电路，配置成根据第二相位控制信号控制接收信号的相位，以便输出相位受控信号；第一检测电路，配置成根据从所述第一输出电路输出的相位受控信号检测所述第一PLL电路的相位控制误差；第二检测电路，配置成根据从所述第二输出电路输出的相位受控信号检测所述第二PLL电路的相位控制误差；和控制电路，配置成如果所述第一检测电路检测到的所述第一PLL电路的相位控制误差大于所述第二检测电路检测到的所述第二PLL电路的相位控制误差，那么所述控制电路将包括在所述第一PLL电路中的第一环路滤波器的环路增益设置成与包括在所述第二PLL电路中的第二环路滤波器的环路增益相同。

按照像上面概括的那样具体化的本发明的实施例，第一PLL电路根据正在输入的接收信号，输出代表接收信号的相位控制量的第一相位控制信号。假若输入接收信号与输入到所述第一PLL电路的接收信号相同，第二PLL电路输出代表接收信号的相位控制量的第二相位控制信号。第一输出电路根据第一相位控制信号控制接收信号的相位，以便输出相位受控信号。第二输出电路根据第二相位控制信号控制接收信号的相位，以便输出相位受控信号。第一检测电路根据从所述第一输出电路输出的相位受控信号检测所述第一PLL电路的相位控制误差。第二检测电路根据从所述第二输出电路输出的相位受控信号检测所述第二PLL电路的相位控制误差。如果所述第一检测电路检测到的所述第一PLL电路的相位控制误差大于所述第二检测电路检测到的所述第二PLL电路的相位控制误差，那么所述控制电路将包括在所述第一PLL电路中的第一环路滤波器的环路增益设置成与包括在所述第二PLL电路中的第二环路滤波器的环路增益相同。

因此，当本发明被适当具体化时，允许适当环路增益与正在使用的接收器的个体差异和时间抖动特性协调地建立起来。

附图说明

通过阅读如下描述和附图，可以更清楚地了解本发明的进一步优点，在附图中：

图1是示出普通接收器的局部结构的示意图；

图2是示出普通频率/相位同步电路的典型结构的示意图；

图3是示出作为本发明的一个实施例的频率/相位同步电路的典型结构的示意图；

图4是说明环路增益控制处理的流程图；

图5是示出作为本发明的另一个实施例的频率/相位同步电路的典型结构的示意图；

图6是示出作为本发明的进一步实施例的频率/相位同步电路的典型结构的示意图；

图7是示出接收***的第一结构例子的方块图；

图8是示出接收***的第二结构例子的方块图；

图9是示出接收***的第三结构例子的方块图；和

图10是示出计算机的典型结构的方块图。

具体实施方式

[频率/相位同步电路的典型结构]

图3是示出作为本发明的一个实施例的频率/相位同步电路的典型结构的示意图。显示在图3中的频率/相位同步电路安装在具有与显示在图1中的结构相同的结构的接收器的解调电路中。

显示在图3中的频率/相位同步电路的结构在三个主要方面与图2中的普通频率/相位同步电路的结构不同：提供了具有相同结构的主PLL电路和次PLL电路构成双PLL电路；两个PLL电路的每一个中的环路滤波器的环路增益被设置成可变的；并且另外提供了控制环路增益设置的布置。

组成双PLL电路的主PLL电路31-1和次PLL电路31-2使用具有相同特性的相同部件，并以相同方式构成。为两个PLL电路的每一个的环路滤波器设置相同环路增益。如果相同信号输入主PLL电路31-1和次PLL电路31-2中，那么从两个电路输出的信号相互一致。

正如后面所讨论的那样，主PLL电路31-1是实际进行同步检测的电路，而次PLL电路31-2进行“试探”处理，该“试探”处理用于确定定义主PLL电路31-1的环路滤波器的特性的环路增益。

作为第i信号(即，第i符号(symbol))的接收信号r_i被输入到主PLL电路31-1的乘法器41-1、次PLL电路31-2的乘法器41-2和乘法器32中。如上所述，接收信号ri包括定义成2πΔft+θ的相位误差。

主PLL电路31-1的乘法器41-1将接收信号r_i乘以从数控振荡器44-1馈送的相位控制量e^{-j(2πΔft+θ)}，并将相乘所得的信号发送到相位误差检测器42-1。从乘法器41-1输出的信号变得与作为相位控制信号从乘法器32输出的同步检测信号d_main，i相同。

相位误差检测器42-1检测可能保留在从乘法器41-1输出的信号中的任何相位误差，并输出主相位误差检测值e_main，i。相位误差检测器42-1以与图2中的相位误差检测器22相同的方式检测相位误差。正如后面所讨论的那样，这些也应用于次PLL电路31-2的相位误差检测器42-2。

将从相位误差检测器42-1输出的主相位误差检测值e_main，i供应给环路滤波器43-1的乘法器51-1和PLL控制误差比较块33的主PLL控制误差检测器61。环路滤波器43-1是对从相位误差检测器42-1输出的主相位误差检测值e_main，i进行滤波处理的比例积分环路滤波器，并将滤波结果输出到数控振荡器44-1。

更具体地说，环路滤波器43-1的乘法器51-1按照环路增益控制块34设置的环路增益G1_main，将主相位误差检测值e_main，i乘以因子G1_main。将乘积结果输出到乘法器52-1和加法器54-1。

乘法器52-1将乘法器51-1乘以了G1_main倍并从中供应的主相位误差检测值e_main，i进一步乘以因子G2。将乘积结果输出到积分器53-1。积分器53-1积分乘法器52-1的输出，并将积分结果输出到加法器54-1。

加法器54-1将乘法器51-1的输出与积分器53-1的输出相加。将相加所得的和值输出到数控振荡器44-1作为滤波结果。

根据来自环路滤波器43-1的滤波结果，数控振荡器44-1生成相位控制量e^{-j(2πΔft+θ)}。将如此生成的相位控制量输出到乘法器41-1和32。

乘法器32将接收信号r_i乘以从主PLL电路31-1的数控振荡器44-1供应的相位控制量e^{-j(2πΔft+θ)}。输出相乘所得的信号作为同步检测信号d_main，i。

在次PLL电路31-2中，对与输入到主PLL电路31-1的接收信号r_i相同的接收信号r_i进行与上面讨论的那些相同的处理。也就是说，次PLL电路31-2的乘法器41-2将接收信号ri乘以从数控振荡器44-2供应的相位控制量e^{-j(2πΔft+θ)}。将相乘所得的信号输出到相位误差检测器42-2。

相位误差检测器42-2检测可能保留在从乘法器41-2输出的信号中的任何相位误差，并输出次相位误差检测值e_sub，i。将从相位误差检测器42-2输出的次相位误差检测值e_sub，i馈送到环路滤波器43-2的乘法器51-2和PLL控制误差比较块33的次PLL控制误差检测器62。

环路滤波器43-2的乘法器51-2按照环路增益控制块34设置的环路增益G1_sub，将次相位误差检测值e_sub，i乘以因子G1_sub。将乘积结果输出到乘法器52-2和加法器54-2。

例示性地，作为环路增益G1_sub设置给乘法器51-2的值不同于设置给主PLL电路31-1的乘法器51-1的环路增益G1_main。

乘法器52-2将乘法器51-2乘以了G1_sub倍并从其供应的次相位误差检测值e_sub，i进一步乘以因子G2。将乘积结果输出到积分器53-2。在主PLL电路31-1的乘法器52-1上和在次PLL电路31-2的乘法器52-2上使用相同环路增益进行加权。环路增益G2是预定固定值。

积分器53-2积分乘法器52-2的输出，并将积分结果输出到加法器54-2。加法器54-2将乘法器51-2的输出与积分器53-2的输出相加。将相加所得的和值输出到数控振荡器44-2作为滤波结果。

根据来自环路滤波器43-2的滤波结果，数控振荡器44-2生成相位控制量e^{-j(2πΔft+θ)}。将如此生成的相位控制量输出到乘法器41-2。

每当输入接收信号r_i时，PLL控制误差比较块33的主PLL控制误差检测器61就接收由主PLL电路31-1的相位误差检测器42-1检测到并供应的主相位误差检测值e_main，i。主PLL控制误差检测器61根据从预定个符号的接收信号r_i中获得的主相位误差检测值e_main，i，计算主相位误差检测值e_main，i的方差。将计算出的方差作为控制误差值v_main输出到比较器63。

控制误差值v_main是根据代表保留在主PLL电路31-1相位控制的信号中的相位误差的主相位误差检测值e_main，i计算的。这样，控制误差值v_main表示主PLL电路31-1进行的相位控制的误差。

每当输入接收信号r_i时，次PLL控制误差检测器62就接收次PLL电路31-2的相位误差检测器42-2检测到并供应的次相位误差检测值e_sub，i。次PLL控制误差检测器62根据从预定个符号的接收信号r_i中获得的次相位误差检测值e_sub，i，计算次相位误差检测值e_sub，i的方差。将计算出的方差作为控制误差值v_sub输出到比较器63。

控制误差值v_sub是根据代表保留在次PLL电路31-2相位控制的信号中的相位误差的次相位误差检测值e_sub，i计算的。这样，控制误差值v_sub表示次PLL电路31-2进行的相位控制的误差。

比较器63将从主PLL控制误差检测器61供应的控制误差值v_main与从次PLL控制误差检测器62馈送的控制误差值v_sub相比较，以便确定哪个较大。比较器63响应来自定时器64的比较结果输出通知，将比较的结果输出到环路增益控制块34。

如上所述，主PLL电路31-1的环路滤波器43-1和次PLL电路31-2的环路滤波器43-2分别使用不同环路增益G1_main和G1_sub。由此得出，主、次PLL控制误差检测器61和62分别计算出的控制误差值v_main和v_sub发展成反映环路增益G1_main和G1_sub之间的差异的不一致。

定时器64响应从环路增益控制块34供应的初始化标志开始计时。一旦经过了预定时间段，定时器34就将比较完成通知输出到环路增益控制块34。事先在定时器64上设置计算控制误差值所需的时间，并由定时器64进行计时。与将比较完成通知输出到环路增益控制块34同时地，定时器64将比较结果输出通知输出到比较器63。

环路增益控制块34内含内部环路增益控制定序器。当使用定序器时，环路增益控制块34在监控主、次PLL电路31-1和31-2的工作状态的同时，对主、次PLL电路31-1和31-2的环路滤波器设置最佳环路增益。

例示性地，如果发现由主PLL控制误差检测器61计算出的控制误差值v_main大于由次PLL控制误差检测器62计算出的控制误差值v_sub，则环路增益控制块34就对主PLL电路31-1的环路滤波器43-1设置与环路增益G1_sub相同的值来取代后者的当前设置的环路增益G1_main。

在控制误差值v_main大于控制误差值v_sub的情况下，意味着利用设置给次PLL电路31-2的环路滤波器43-2的环路增益G1_sub可以误差较小地更好保持同步。在这种情况下，主PLL电路31-1的环路滤波器43-1的环路增益G1_main被环路增益G1_sub所取代。

如果发现由由次PLL控制误差检测器62计算出的控制误差值v_sub大于由由主PLL控制误差检测器61计算出的控制误差值v_main，那么环路增益控制块34使主PLL电路31-1的环路滤波器43-1的环路增益G1_main原封不动，而是改变环路增益G1_sub。

在控制误差值v_sub大于控制误差值v_main的情况下，意味着如果继续使用环路增益G1_main而不是环路增益G1_sub，则可以误差较小地更好保持同步。在这种情况下，主PLL电路31-1的环路滤波器43-1的环路增益G1_main不被环路增益G1_sub所取代。

[频率/相位同步电路的操作]

下面参考图4的流程图所述的是由图3中的频率/相位同步电路进行的环路增益控制处理。在步骤S1中，环路增益控制块34通过将值G1_init设置成主PLL电路31-1的环路增益G1_main并将值G1_min设置成次PLL电路31-2的环路增益G1_sub，来初始化环路增益。值G1_init是预定初始值，而值G1_min是设置G1_sub的允许范围内的最小值。

主PLL电路31-1依照建立的环路增益G1_main对接收信号r_i进行同步检测。与主PLL电路31-1进行的同步检测并行地，次PLL电路31-2根据与主PLL电路31-1使用的环路增益G1_main不同的环路增益G1_sub着手进行它的处理。将由主PLL电路31-1检测到的主相位误差检测值e_main，i和由次PLL电路31-2检测到的次相位误差检测值e_sub，i馈送到PLL控制误差比较块33。

在环路增益初始化之后到达步骤S2。在步骤S2中，环路增益控制块34将初始化标志输出到PLL控制误差比较块33。一旦接收到初始化标志，PLL控制误差比较块33就复位最近控制误差值的比较结果以及在内部定时器上计时。

PLL控制误差比较块33的主PLL控制误差检测器61根据由主PLL电路31-1检测到的主相位误差检测值e_main，i计算控制误差值v_main。次PLL控制误差检测器61根据由次PLL电路31-2检测到的次相位误差检测值e_sub，i计算控制误差值v_sub。

在复位之后，定时器64开始计时。一旦经过了计算控制误差值v_main和v_sub所需的时间段，定时器64就将比较完成通知输出到环路增益控制块34。同时，定时器64将比较结果输出命令输出到比较器63。响应如此馈送的比较结果输出命令，比较器63将指示哪个较大的比较控制误差值v_main和v_sub的结果输出到环路增益控制块34。

在步骤S3中，环路增益控制块34确定定时器64是否供应了比较完成通知。如果在步骤S3中未发现从定时器64馈送了比较完成通知，那么到达步骤S4。在步骤S4，环路增益控制块34确定是否要终止该一系列步骤(即，定序器)。

如果在步骤S4中未确定要终止定序器，那么到达步骤S5。在步骤S5中，环路增益控制块34以预定间隔进行轮询，以检测来自定时器64的完成通知。

如果在步骤S3中确定供应了比较完成通知，那么到达步骤S6。在步骤S6中，环路增益控制块34根据比较器63供应的比较结果，确定控制误差值v_main是否大于控制误差值v_sub。

如果在步骤S6中发现控制误差值v_main大于控制误差值v_sub，那么到达步骤S7。在步骤S7中，环路增益控制块34用当前为次PLL电路31-2设置的环路增益G1_sub取代主PLL电路31-1的环路增益G1_main。由于使用环路增益G1_sub带来比使用环路增益G1_main小的误差，所以对主PLL电路31-1设置环路增益G1_sub来取代后者的当前建立的环路增益G1_main。

如果在步骤S6中发现控制误差值v_main小于等于控制误差值v_sub(即，v_main>v_sub不成立)，那么跳过步骤S7。在步骤S8中，环路增益控制块34设置G1_sub+α，以便更新次PLL电路31-2的环路增益G1_sub。α值是与量化环路增益G1(G1_main，G1_sub)所得的最小步长相对应的增益量。

在步骤S9中，环路增益控制块34确定更新的环路增益G1_sub是否大于在设置的允许范围内的最大值G1_max。

如果在步骤S9中发现环路增益G1_sub大于最大值G1_max，则到达步骤S10。在步骤S10中，环路增益控制块34再次将设置的允许范围内的最小值G1_min设置成环路增益G1_sub。

如果在步骤S9中未发现环路增益G1_sub大于最大值G1_max，那么跳过步骤S10。如果在步骤S9中未发现环路增益G1_sub大于最大值G1_max，或在步骤S10中设置了最小值G1_min之后，则再次到达步骤S2。之后，重复后续步骤。

如果在步骤S4中依照例示性地来自主控制块的命令确定要终止定序器，则结束环路增益控制处理。

在图3的频率/相位同步电路中，如上所述，主PLL电路31-1连续地进行同步检测，而次PLL电路31-2通过依次改变环路增益来测量控制误差值。每当次PLL电路31-2检测到允许获得比设置给主PLL电路31-1的环路增益小的相位误差的环路增益时，用次PLL电路31-2的环路增益取代主PLL电路31-1的环路增益。

上面的布置使得在同步检测中可以自动地优化主PLL电路31-1实际要使用的环路增益。其结果是，本发明的同步电路使与正在使用的接收器的个体差异和时间抖动特性无关的传输质量变差最小的频率/相位同步成为可能。

[变种]

图5是示出作为本发明的另一个实施例的频率/相位同步电路的典型结构的示意图。如图5所示，取代用在直接乘以所检测相位误差中的环路增益G1，可以使在使用环路增益G1相乘之后用在相位误差的相乘中的环路增益G2是可变的。

具体地说，图5中的环路增益控制块34根据控制误差值V_main和v_sub控制主PLL电路31-1的环路增益G2_main和次PLL电路31-2的环路增益G2_sub。将环路增益G2_main设置给主PLL电路31-1的乘法器52-1，而将环路增益G2_sub设置给次PLL电路31-2的乘法器52-2。

如果发现控制误差值V_main大于控制误差值v_sub，则环路增益控制块34对主PLL电路31-1的环路滤波器43-1设置与环路增益G2_sub相同的值来取代后者的当前设置的环路增益G2_main。

可替代地，如图6所示，可以使环路增益G1和G2两者都是可变的，以便使主、次PLL电路31-1和31-2的环路滤波器的特性不同。图6中的环路增益控制块34根据控制误差值V_main和v_sub，分别控制主PLL电路31-1的环路增益G1_main和G2_main和次PLL电路31-2的环路增益G1_sub和G2_sub.

在前面的描述中，相位误差检测值的方差被显示成用作误差控制值。可替代地，像它们的平均值那样根据相位误差检测值计算出的某其它适当值也可以用作相位误差值。

图7是示出应用了本发明的频率/相位同步电路的接收***的第一结构例子的方块图。图7的接收***由获取块101、传输信道解码处理块102和信息源解码处理块103组成。

获取块101在像地面数字广播、卫星数字广播、CATV(闭路电视)网络、或互联网那样的传输信道上获取信号。将如此获取的信号从获取块101馈送到传输信道解码处理块102。

传输信道解码处理块102对获取块101在传输信道上获取的信号进行包括同步检测和误差校正的传输信道解码处理，并将经过处理的信号转发给信息源解码处理块103。传输信道解码处理块102包含如上面所讨论和如图3等所示那样构造的频率/相位同步电路，并且这个电路进行上述同步检测。

信息源解码处理块103对在上游已经经历了传输信道解码处理的信号进行包括将压缩信息扩展回到从中获取目标是发送的数据的原始信息的处理的信息源解码处理。

也就是说，为了压缩信息，获取块101在传输信道上获取的信号以前可能已经经受了压缩编码，从而使视频和音频数据量减少。如果正在这样，信息源解码处理块103就对已经经过传输信道解码处理的信号进行像将压缩信息扩展回到原始信息的处理那样的信息源解码处理。

如果获取块101在传输信道上获取的信号未经历压缩编码，那么信息源解码处理块103不进行将压缩信息扩展回到原始信息的处理。例示性地，典型的扩展处理可以是MPEG解码。除了扩展处理之外，信息源解码处理还可以包括解扰处理。

图7的接收***可以例示性地应用于接收数字电视广播的电视调谐器。获取块101、传输信道解码处理块102和信息源解码处理块103每一个都可以实现成独立设备(即，实现成像IC(集成电路)那样的硬件设备，或实现成软件模块)。

获取块101、传输信道解码处理块102和信息源解码处理块103这三个块可以形成单个独立设备。可替代地，获取块101和传输信道解码处理块102可以构造成单个独立设备。作为另一种替代，传输信道解码处理块102和信息源解码处理块103可以组成单个独立设备。

图8是示出应用了本发明的频率/相位同步电路的接收***的第二结构例子的方块图。在图8中，其功能等效对应物包括在图7中的部件用相同标号表示，并省略其造成累赘的描述。

图8中的接收***的结构与显示在图7中的结构的共同之处在于，该***包含获取块101、传输信道解码处理块102和信息源解码处理块103。图8中的接收***在结构上与图7中的接收***的不同之处在于，该***新装备了输出块111。

输出块111例示性地由显示图像的显示设备和/或输出声音的扬声器组成。这样，输出块111输出从信息源解码处理块103输出的信号所代表的图像和声音。输出块111是显示图像和/或输出声音的设备。

图8的接收***可以应用于接收数字电视广播的电视机或接收无线电广播的无线电接收器。如果获取块101获取的信号以前未经历压缩编码，那么将从传输信道解码处理块102输出的信号直接馈送到输出块111。

图9是示出应用了本发明的频率/相位同步电路的接收***的第三结构例子的方块图。在图9中，其功能等效对应物包括在图7中的部件用相同标号表示，并省略其造成累赘的描述。

图9中的接收***的结构与显示在图7中的结构的共同之处在于，该***包含获取块101和传输信道解码处理块102。图9中的接收***在结构上与图7中的接收***的不同之处在于，该***未装备信息源解码处理块103，但新装备了记录块121。

记录块121将从传输信道解码处理块102输出的信号(例如，该信号可以是MPEG传输流的TS分组)记录(即，存储)在像光盘、硬盘(磁盘)或闪速存储器那样的记录(存储)介质中。

图9的上述接收***可以例示性地应用于记录电视广播的记录设备。作为一种替代，该接收***可以进一步包括信息源解码处理块103，以便可以通过记录块121记录经过信息源解码处理块103的信息源解码处理的信号，即，通过解码获得的图像和声音。

上述的一系列步骤或处理可以由硬件来执行或可以由软件来执行。在通过软件执行这些步骤或处理的情况下，构成软件的程序可以事先包含在要使用的计算机的专用硬件中，或从适当程序记录介质安装到通用个人计算机等的仪器中。

图10是示出利用程序执行上述一系列步骤或处理的计算机的典型结构的方块图。在图10中，CPU(中央处理单元)151、ROM(只读存储器)152和RAM(随机存取存储器)153通过总线154互连。

输入/输出接口155也与总线154连接。输入/输出接口155与通常由键盘和鼠标组成的输入块156连接，并与例示性地由显示器和扬声器组成的输出块157连接。输入/输出接口155进一步与通常由硬盘或非易失性存储器形成的存储块158、例示性地由网络接口构成的通信块159和驱动可移动介质161的驱动器160连接。

在具有上面概述的结构的计算机中，CPU 151例示性地通过输入/输出接口155和总线154将相关程序从存储块158装载到RAM 153中加以执行，来执行上述一系列步骤或处理。

要被CPU 151执行的程序在被分配，即，记录在可移动介质161上或通过像局域网、互联网、或数字广播那样的有线或无线通信介质发送之后安装到存储块158中。

此外，供计算机执行的程序可以按本说明书描绘的顺序(即，根据时序)、并行地、或像当调用它们时那样以其它适当定时方式处理。

本领域的普通技术人员应该明白，视设计要求和其它因素而定，可以作出各种各样的修改、组合、部分组合和变更，它们都在所附权利要求书或其等效物的范围之内。

本申请包含与公开在2009年6月1日向日本专利局提交的日本优先权专利申请JP 2009-132060中的主题有关的主题，特此通过引用并入其整个内容。

Claims (9)

1.一种同步电路，包含：

第一锁相环电路，配置成根据正在输入的接收信号，输出代表所述接收信号的相位控制量的第一相位控制信号；

第二锁相环电路，配置成假若输入接收信号与输入到所述第一锁相环电路的接收信号相同，输出代表所述接收信号的相位控制量的第二相位控制信号；

其中，所述第一锁相环电路包括：

第一输出电路，配置成根据所述第一相位控制信号控制所述接收信号的相位，以便输出相位受控信号；

第一检测电路，配置成根据从所述第一输出电路输出的相位受控信号检测所述第一锁相环电路的相位控制误差；

其中，所述第二锁相环电路包括：

第二输出电路，配置成根据所述第二相位控制信号控制所述接收信号的相位，以便输出相位受控信号；

第二检测电路，配置成根据从所述第二输出电路输出的相位受控信号检测所述第二锁相环电路的相位控制误差；和

其中，所述同步电路还包括控制电路，配置成如果所述第一检测电路检测到的所述第一锁相环电路的相位控制误差大于所述第二检测电路检测到的所述第二锁相环电路的相位控制误差，那么所述控制电路将包括在所述第一锁相环电路中的第一环路滤波器的环路增益设置成与包括在所述第二锁相环电路中的第二环路滤波器的环路增益相同。

2.按照权利要求1所述的同步电路，其中，

所述第一检测电路配置成检测保留在相位受控信号中的相位误差；

所述第一锁相环电路还包括：

第一环路滤波器，配置成对所述第一检测电路检测到的相位误差进行滤波处理；

第一振荡电路，配置成依照所述第一环路滤波器进行的所述滤波处理的结果输出所述第一相位控制信号；和

其中，所述第一输出电路配置成根据从所述第一振荡电路输出的所述第一相位控制信号控制所述接收信号的相位，以便将相位受控信号输出到所述第一检测电路，作为目标是检测相位误差的信号；和

所述第二检测电路配置成检测保留在相位受控信号中的相位误差；

所述第二锁相环电路还包括：

第二环路滤波器，配置成对所述第二检测电路检测到的相位误差进行滤波处理；

第二振荡电路，配置成依照所述第二环路滤波器进行的所述滤波处理的结果输出所述第二相位控制信号；和

所述第二输出电路配置成根据从所述第二振荡电路输出的所述第二相位控制信号控制所述接收信号的相位，以便将相位受控信号输出到所述第二检测电路，作为目标是检测相位误差的信号。

3.按照权利要求2所述的同步电路，其中，所述第一环路滤波器包括：

第一乘法电路，配置成将所述第一检测电路检测到的相位误差乘以第一环路增益；

第二乘法电路，配置成将由所述第一乘法电路相乘的结果乘以第二环路增益；和

第一加法电路，配置成在将误差之和输出到所述第一振荡电路之前，将由所述第一乘法电路相乘的结果与积分由所述第二乘法电路相乘的结果之后的积分结果相加；和

所述第二环路滤波器包括：

第三乘法电路，配置成将所述第二检测电路检测到的相位误差乘以第三环路增益；

第四乘法电路，配置成将所述第三乘法电路相乘的结果乘以第四环路增益；和

第二加法电路，配置成在将误差之和输出到所述第二振荡电路之前，将所述第三乘法电路相乘的结果与积分所述第四乘法电路相乘的结果之后的积分结果相加。

4.按照权利要求3所述的同步电路，其中，所述控制电路将所述第一和所述第三环路增益分别设置成相互不同的值。

5.一种同步方法，包含如下步骤：

根据正在输入的接收信号，使第一锁相环电路输出代表所述接收信号的相位控制量的第一相位控制信号；

假若输入接收信号与输入到所述第一锁相环电路的接收信号相同，使第二锁相环电路输出代表所述接收信号的相位控制量的第二相位控制信号；

使第一输出电路根据所述第一相位控制信号控制所述接收信号的相位，以便输出相位受控信号；

使第二输出电路根据所述第二相位控制信号控制所述接收信号的相位，以便输出相位受控信号；

使第一检测电路根据从所述第一输出电路输出的相位受控信号检测所述第一锁相环电路的相位控制误差；

使第二检测电路根据从所述第二输出电路输出的相位受控信号检测所述第二锁相环电路的相位控制误差；和

如果所述第一检测电路检测到的所述第一锁相环电路的相位控制误差大于所述第二检测电路检测到的所述第二锁相环电路的相位控制误差，那么将包括在所述第一锁相环电路中的第一环路滤波器的环路增益设置成与包括在所述第二锁相环电路中的第二环路滤波器的环路增益相同。

6.一种接收***，包含：

获取部件，用于获取在传输信道上发送的信号；

传输信道解码处理部件，用于对所述获取部件获取的信号进行包括同步检测处理在内的处理；

其中，所述传输信道解码处理部件包括：

第一锁相环电路，配置成根据正在输入的接收信号，输出代表所述接收信号的相位控制量的第一相位控制信号；

第二锁相环电路，配置成假若输入接收信号与输入到所述第一锁相环电路的接收信号相同，输出代表所述接收信号的相位控制量的第二相位控制信号；

其中，所述第一锁相环电路包括：

第一输出电路，配置成根据所述第一相位控制信号控制所述接收信号的相位，以便输出相位受控信号；

第一检测电路，配置成根据从所述第一输出电路输出的相位受控信号检测所述第一锁相环电路的相位控制误差；

所述第二锁相环电路包括：

第二输出电路，配置成根据所述第二相位控制信号控制所述接收信号的相位，以便输出相位受控信号；

第二检测电路，配置成根据从所述第二输出电路输出的相位受控信号检测所述第二锁相环电路的相位控制误差；和

其中，所述传输信道解码处理部件还包括控制电路，配置成如果所述第一检测电路检测到的所述第一锁相环电路的相位控制误差大于所述第二检测电路检测到的所述第二锁相环电路的相位控制误差，那么所述控制电路将包括在所述第一锁相环电路中的第一环路滤波器的环路增益设置成与包括在所述第二锁相环电路中的第二环路滤波器的环路增益相同。

7.一种接收***，包含：

传输信道解码处理部件，用于对在传输信道上获取的信号进行包括同步检测处理在内的处理；和

信息源解码处理部件，用于从经过所述传输信道解码处理部件处理的信号中解码作为发送目标的数据；

其中，所述传输信道解码处理部件包括：

第一锁相环电路，配置成根据正在输入的接收信号，输出代表所述接收信号的相位控制量的第一相位控制信号；

第二锁相环电路，配置成假若输入接收信号与输入到所述第一锁相环电路的接收信号相同，输出代表所述接收信号的相位控制量的第二相位控制信号；

其中，所述第一锁相环电路包括：

第一输出电路，配置成根据所述第一相位控制信号控制所述接收信号的相位，以便输出相位受控信号；

第一检测电路，配置成根据从所述第一输出电路输出的相位受控信号检测所述第一锁相环电路的相位控制误差；

其中，所述第二锁相环电路包括：

第二输出电路，配置成根据所述第二相位控制信号控制所述接收信号的相位，以便输出相位受控信号；

第二检测电路，配置成根据从所述第二输出电路输出的相位受控信号检测所述第二锁相环电路的相位控制误差；和

其中，所述传输信道解码处理部件还包括控制电路，配置成如果所述第一检测电路检测到的所述第一锁相环电路的相位控制误差大于所述第二检测电路检测到的所述第二锁相环电路的相位控制误差，那么所述控制电路将包括在所述第一锁相环电路中的第一环路滤波器的环路增益设置成与包括在所述第二锁相环电路中的第二环路滤波器的环路增益相同。

8.一种接收***，包含：

传输信道解码处理部件，用于对在传输信道上获取的信号进行包括同步检测处理在内的处理；和

输出部件，用于输出基于经过所述传输信道解码处理部件处理的信号的图像或声音；

其中，所述传输信道解码处理部件包括：

第一锁相环电路，配置成根据正在输入的接收信号，输出代表所述接收信号的相位控制量的第一相位控制信号；

第二锁相环电路，配置成假若输入接收信号与输入到所述第一锁相环电路的接收信号相同，输出代表所述接收信号的相位控制量的第二相位控制信号；

其中，所述第一锁相环电路包括：

第一输出电路，配置成根据所述第一相位控制信号控制所述接收信号的相位，以便输出相位受控信号；

第一检测电路，配置成根据从所述第一输出电路输出的相位受控信号检测所述第一锁相环电路的相位控制误差；

其中，所述第二锁相环电路包括：

第二输出电路，配置成根据所述第二相位控制信号控制所述接收信号的相位，以便输出相位受控信号；

第二检测电路，配置成根据从所述第二输出电路输出的相位受控信号检测所述第二锁相环电路的相位控制误差；和

其中，所述传输信道解码处理部件还包括控制电路，配置成如果所述第一检测电路检测到的所述第一锁相环电路的相位控制误差大于所述第二检测电路检测到的所述第二锁相环电路的相位控制误差，那么所述控制电路将包括在所述第一锁相环电路中的第一环路滤波器的环路增益设置成与包括在所述第二锁相环电路中的第二环路滤波器的环路增益相同。

9.一种接收***，包含：

传输信道解码处理部件，用于对在传输信道上获取的信号进行包括同步检测处理在内的处理；和

记录部件，用于记录经过所述传输信道解码处理部件处理的信号；

其中，所述传输信道解码处理部件包括：

第一锁相环电路，配置成根据正在输入的接收信号，输出代表所述接收信号的相位控制量的第一相位控制信号；

第二锁相环电路，配置成假若输入接收信号与输入到所述第一锁相环电路的接收信号相同，输出代表所述接收信号的相位控制量的第二相位控制信号；

其中，所述第一锁相环电路包括：

第一输出电路，配置成根据所述第一相位控制信号控制所述接收信号的相位，以便输出相位受控信号；

第一检测电路，配置成根据从所述第一输出电路输出的相位受控信号检测所述第一锁相环电路的相位控制误差；

其中，所述第二锁相环电路包括：

第二输出电路，配置成根据所述第二相位控制信号控制所述接收信号的相位，以便输出相位受控信号；

第二检测电路，配置成根据从所述第二输出电路输出的相位受控信号检测所述第二锁相环电路的相位控制误差；和

其中，所述传输信道解码处理部件还包括控制电路，配置成如果所述第一检测电路检测到的所述第一锁相环电路的相位控制误差大于所述第二检测电路检测到的所述第二锁相环电路的相位控制误差，那么所述控制电路将包括在所述第一锁相环电路中的第一环路滤波器的环路增益设置成与包括在所述第二锁相环电路中的第二环路滤波器的环路增益相同。

Images