JP4264584B2 - 搬送波同期回路および搬送波同期方法 - Google Patents

Description

本発明は、搬送波同期回路および搬送波同期方法に関し、特に、局部発振器の周波数ドリフトが大きい場合、及び、周波数同期部の周波数検出精度があまり高くない場合においても、伝送品質を劣化させることなく、高速かつ安定的に搬送波との同期を確立する搬送波同期回路および搬送波同期方法に関する。

近年、携帯電話機のための通信や衛星波または地上波のデジタル放送、無線LAN(Local Area Network)通信といった無線デジタル伝送技術の発展がめざましい。無線デジタル信号伝送システムにおいては、高い伝送品質を実現するため、搬送波に対する安定した同期確立、及び、同期捕捉が極めて重要となる。

同期確立のためには、受信機の局部発振周波数（局部発振器の周波数）と搬送波周波数の周波数差、すなわち局部発振器の周波数誤差Δf、及び、伝送路及び送受信機のRF (Radio Frequency)回路等によって生じた位相偏移θを精度良く検出し、それらをそれぞれ相殺するように受信信号の周波数及び位相を制御することが必要となる。

搬送波同期手法の代表例としてPLL（Phase-Locked Loop）が用いられることが多いが、PLLで同期できる周波数誤差のレンジ（キャプチャレンジ）はあまり大きくないため、キャプチャレンジより周波数誤差が大きくなる場合には、よりキャプチャレンジの大きい他の搬送波同期手法を適用することが必要となる。

但し、一般的にキャプチャレンジを広くとると、周波数誤差の検出精度が粗くなるというトレードオフの関係が成り立つため、キャプチャレンジの大きい同期手法により、まず一定範囲の周波数誤差まで周波数を粗く引き込んだ後（すなわち、周波数同期をとった後）、PLLのような精度の高い同期手法により位相成分も含めた最終的な搬送波同期（位相同期）を図るという手法がよく用いられる（例えば、特許文献１，２参照）。

図１は、従来の搬送波同期回路の一例を示すブロック図である。

搬送波同期回路１は、周波数同期部２、ローパスフィルタ（LPF）３、および位相同期部４により構成されている。この搬送波同期回路１では、入力された受信信号が周波数同期部２において所定の範囲の周波数まで引き込まれた後、ローパスフィルタ３において、高周波成分を除去することにより、変調帯域外における熱雑音及び隣接チャネル等の干渉が抑圧され、位相同期部４において、PLL等による高精度な位相引き込みが行われることにより、搬送波同期が確立される。

周波数同期部２と位相同期部４について、より詳細に説明する。

周波数同期部２は、周波数誤差検出器（FD）１１、数値制御発振器（NCO）１２、および乗算器１３により構成される。

周波数誤差検出器１１には、ローパスフィルタ３からフィルタ処理後の信号が入力される。周波数誤差検出器１１は、フィルタ処理後の信号から周波数誤差Δｆを検出し、数値制御発振器１２に出力する。ここで、周波数誤差検出器１１における周波数誤差Δｆの検出手法としては、例えば、非特許文献１に記載の手法等を採用することができる。数値制御発振器１２は、周波数誤差検出器１１からの周波数誤差Δｆを周期とする位相回転子e ^j2πΔft （の信号）を生成し、乗算器１３に出力する。

乗算器１３は、周波数同期部２に入力される受信信号に対して、数値制御発振器１２から出力される位相回転子e ^j2πΔftの複素共役（の信号）を乗算する。

従って、周波数同期部２では、周波数同期処理後の受信信号をフィルタ処理して得られる信号の周波数誤差Δｆが検出され、その周波数誤差Δｆを周期とする位相回転子e ^j2πΔftが生成される。そして、生成された位相回転子e ^j2πΔftの複素共役を受信信号と乗算することにより、周波数誤差Δｆに起因する受信信号の位相回転が相殺される。

位相同期部４は、位相誤差検出器（PD）２１、ループフィルタ２２、数値制御発振器（NCO）２３、および乗算器２４により構成される。

位相誤差検出器２１は、乗算器２４が出力する信号の位相誤差を検出し、ループフィルタ２２に出力する。ここで、周波数同期部２における周波数同期処理後に残留する周波数誤差をΔf'、伝送路及び送受信機のRF回路等で生じた位相偏移をθとすると、位相誤差検出器２１で検出される位相誤差は（2πΔf't＋θ）と表すことができる。

ループフィルタ２２は、IIR（Infinite Impulse Response）型のループフィルタであり、位相誤差検出器２１が出力する位相誤差（2πΔf't＋θ）を平均化して、数値制御発振器２３に出力する。

より具体的には、ループフィルタ２２は、乗算器３１および３２、積分器３３、遅延素子３４、並びに加算器３５により構成され、最初に、位相誤差検出器２１から出力された位相誤差（2πΔf't＋θ）（の信号）が、乗算器３１または３２でそれぞれｇ１倍またはｇ２倍される。即ち、乗算器３１または３２のそれぞれは、入力信号に対して係数ｇ１またはｇ２の重みをそれぞれ付加する重み付け乗算器である。

積分器３３は、乗算器３２の出力である、ｇ２倍された位相誤差（2πΔf't＋θ）と、遅延素子３４の出力である、１シンボル周期前の積分器３３の出力とを加算し、遅延素子３４および加算器３５に出力する。遅延素子３４は、積分器３３からの出力を１シンボル周期だけ遅延（保持）し、積分器３３に出力する。加算器３５は、乗算器３１の出力と、積分器３３の出力を加算して、数値制御発振器２３に出力する。

数値制御発振器２３は、ループフィルタ２２が出力する位相誤差（2πΔf't＋θ）に相当する位相量の位相回転子e ^{j(2πΔf ' t+θ)}を生成し、乗算器２４に出力する。乗算器２４は、ローパスフィルタ３が出力するフィルタ処理後の受信信号に対して、数値制御発振器２３から出力される位相回転子e ^{j(2πΔf ' t+θ)}の複素共役（の信号）を乗算する。

従って、位相同期部４では、周波数同期処理後の受信信号をフィルタ処理して得られる信号の位相誤差（2πΔf't＋θ）が検出され、平均化される。そして、平均化後の位相誤差（2πΔf't＋θ）の複素共役（の信号）を、ローパスフィルタ３から出力される受信信号と乗算することにより、受信信号に含まれる位相誤差（2πΔf ' t＋θ）が相殺される。

以上のような、周波数同期部と位相同期部とを独立に備えた搬送波同期回路を用いることにより、比較的大きな周波数誤差が存在する場合であっても、確実かつ高精度に、搬送波同期を確立することが可能である。

特開平１０−１２６４５５号公報 特開２００２−１１１７６８号公報 U.Mengali and A.N.D'Andrea, Synchronization Techniques for Digital Receivers, Plenum Pub Corp出版, 1997/11, "Chapter3"

しかしながら、受信機（あるいはRF回路部分）が屋外に設置されるなどして、局部発振器が広い範囲の温度変化にさらされる場合、発振器の温度依存特性により、局部発振器が出力する信号の発振周波数も広い範囲をドリフトすることになる。この場合、温度変化の速度はあまり速くないため、PLLの同期補足能力により周波数ドリフトへの追従は十分可能であるものの、位相同期部の周波数補償はLPFによる帯域制限後であるがゆえに、周波数ドリフトによる帯域制限後の信号ロスは避けられない。従って、ドリフト範囲が変調帯域に比べて無視できない帯域に達すると、上記信号ロスによる伝送品質の劣化が顕著になるという問題があった。

また、前段の周波数同期部の周波数検出精度が変調帯域に比べてあまり高くない場合、後段の位相同期部でどれだけ高精度に残留周波数誤差を引き込めたとしても、やはり、中段の帯域制限による信号ロスを補償できないために、BER（Bit Error Rate）特性の劣化が避けられないという問題があった。

本発明は、このような状況に鑑みてなされたものであり、局部発振器の周波数ドリフトが大きい場合、及び、周波数同期部の周波数検出精度があまり高くない場合においても、伝送品質を劣化させることなく、高速かつ安定的に搬送波との同期を確立することができるようにするものである。

本発明の一側面の搬送波同期回路は、周波数同期手段と位相同期手段を少なくとも備える搬送波同期回路において、前記位相同期手段は、前記周波数同期手段による周波数同期処理後の残留周波数誤差を検出して、前記周波数同期手段に供給する残留周波数誤差検出手段を備え、前記周波数同期手段は、第１のタイミング以降において、前記残留周波数誤差検出手段から供給される前記残留周波数誤差に対する周波数引き込みを行う。

前記位相同期手段には、前記残留周波数誤差検出手段で検出された前記残留周波数誤差に基づいて、位相引き込みの収束状態を判定する収束状態判定手段をさらに設け、前記周波数同期手段には、前記収束状態判定手段の判定結果を取得し、前記残留周波数誤差に対する周波数引き込みを行うか否かを制御する周波数引き込み制御手段と、前記残留周波数誤差検出手段から供給される前記残留周波数誤差に対して所定の重みを付加する重み付け手段とを設け、前記周波数引き込み制御手段には、前記残留周波数誤差が収束したことを表す前記判定結果が取得された前記第１のタイミング以降において、前記重み付け手段により重み付けされた前記残留周波数誤差に対する周波数引き込みを行わせることができる。

前記周波数引き込み制御手段には、前記残留周波数誤差検出手段が検出した前記残留周波数誤差も取得し、前記残留周波数誤差が収束したことを表す前記判定結果が取得され、かつ、前記残留周波数誤差検出手段が検出した前記残留周波数誤差が第１の閾値以上になったときから前記第１の閾値以下の第２の閾値以下になるまで、前記重み付け手段により重み付けされた前記残留周波数誤差に対する周波数引き込みを行わせることができる。

前記周波数同期手段には、前記第１のタイミングより前の第２のタイミングにおいて、前記残留周波数誤差検出手段から供給される前記残留周波数誤差に対する周波数引き込みをさらに行わせ、前記周波数引き込み制御手段には、前記第２のタイミングにおいて前記残留周波数誤差に対する周波数引き込みを行う場合、前記重み付け手段により重み付けされていない前記残留周波数誤差に対する周波数引き込みを行わせ、前記位相同期手段には、前記第２のタイミングに開始された周波数引き込みが完了するまでの間、位相誤差の初期化を行わせることができる。

本発明の一側面の搬送波同期方法は、周波数同期手段と位相同期手段を少なくとも備える搬送波同期回路の搬送波同期方法において、前記位相同期手段において、前記周波数同期手段による周波数同期後の残留周波数誤差を検出して前記周波数同期手段に供給し、前記周波数同期手段において、所定のタイミング以降において、前記位相同期手段から供給される前記残留周波数誤差に対する周波数引き込みを行うステップを含む。

本発明の一側面においては、位相同期手段において、周波数同期手段による周波数同期後の残留周波数誤差が検出され、周波数同期手段において、所定のタイミング以降において、位相同期手段から供給される残留周波数誤差に対する周波数引き込みが行われる。

本発明の一側面によれば、局部発振器の周波数ドリフトが大きい場合、及び、周波数同期部の周波数検出精度があまり高くない場合においても、伝送品質を劣化させることなく、高速かつ安定的に搬送波との同期を確立することができる。

以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書又は図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書又は図面に記載されていることを確認するためのものである。従って、明細書又は図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。

本発明の一側面の搬送波同期回路は、周波数同期手段（例えば、図２の周波数同期部５１）と位相同期手段（例えば、図２の位相同期部５２）を少なくとも備える搬送波同期回路（例えば、図２の搬送波同期回路４１）において、前記位相同期手段は、前記周波数同期手段による周波数同期処理後の残留周波数誤差を検出して、前記周波数同期手段に供給する残留周波数誤差検出手段（例えば、図２のループフィルタ８１）を備え、前記周波数同期手段は、第１のタイミング以降において、前記残留周波数誤差検出手段から供給される前記残留周波数誤差に対する周波数引き込みを行う。

前記位相同期手段には、前記残留周波数誤差検出手段で検出された前記残留周波数誤差に基づいて、位相引き込みの収束状態を判定する収束状態判定手段（例えば、図２の収束判定回路８２）をさらに設け、前記周波数同期手段には、前記収束状態判定手段の判定結果を取得し、前記残留周波数誤差に対する周波数引き込みを行うか否かを制御する周波数引き込み制御手段（例えば、図２の帰還制御回路６２）と、前記残留周波数誤差検出手段から供給される前記残留周波数誤差に対して所定の重みを付加する重み付け手段（例えば、図２の重み付け積分回路６１）とを設け、前記周波数引き込み制御手段には、前記残留周波数誤差が収束したことを表す前記判定結果が取得された前記第１のタイミング以降において、前記重み付け手段により重み付けされた前記残留周波数誤差に対する周波数引き込みを行わせることができる。

以下、図を参照して、本発明の実施の形態について説明する。

図２は、本発明を適用した搬送波同期回路の第１の実施の形態の構成例を示している。

なお、図２において、図１を参照して説明した搬送波同期回路１と対応する部分については同一の符号を付してあり、その説明は適宜省略する。

図２の搬送波同期回路４１は、周波数同期部５１、ローパスフィルタ（LPF）３、および位相同期部５２により構成されている。

周波数同期部５１は、周波数誤差検出器（FD）１１、数値制御発振器（NCO）１２、乗算器１３、重み付け積分回路６１、帰還制御回路６２、セレクタ回路６３、および加算器６４により構成されている。従って、周波数同期部５１は、図１の周波数同期部２と比較して、重み付け積分回路６１、帰還制御回路６２、セレクタ回路６３、および加算器６４が新たに設けられている点が相違する。なお、重み付け積分回路６１は、乗算器７１、積分器７２、および遅延素子７３を有する。

一方、位相同期部５２は、位相誤差検出器（PD）２１、数値制御発振器（NCO）２３、乗算器２４、ループフィルタ８１、および収束判定回路８２により構成されている。従って、位相同期部５２は、図１の位相同期部４と比較して、ループフィルタ２２の代わりにループフィルタ８１が設けられている点、および収束判定回路８２が新たに設けられている点が相違する。

周波数同期部５１の重み付け積分回路６１には、位相同期部５２のループフィルタ８１から、周波数同期部５１における周波数引き込み後の残留周波数誤差Δf'が供給され、乗算器７１に入力される。

乗算器７１は、ループフィルタ８１からの残留周波数誤差Δf'に対して、重み付け係数ｍを乗算し、積分器７２に出力する。積分器７２は、乗算器７１の出力と、遅延素子７３の出力である、１シンボル周期前の積分器７２からの出力とを加算し、その加算結果としての残留周波数誤差Δf'の重み付け積分値Δfeをセレクタ回路６３および遅延素子７３に出力する。遅延素子７３は、積分器７２からの出力である重み付け積分値Δfeを１シンボル周期だけ遅延（保持）し、積分器７２に出力する。

帰還制御回路６２は、位相同期部５２の収束判定回路８２から供給される収束ステートに従って、“０”または“１”を制御フラグとしてセレクタ回路６３に出力する。後述するように、収束判定回路８２からは、残留周波数誤差Δf'の収束状態に応じて“０”，“１”，“２”、または“３”のいずれかが、収束ステートとして供給される。帰還制御回路６２は、収束判定回路８２から供給される収束ステートが“３”である場合に、制御フラグ“１”をセレクタ回路６３に出力し、それ以外の収束ステートが収束判定回路８２から供給されている場合には、制御フラグ“０”をセレクタ回路６３に出力する。

セレクタ回路６３は、帰還制御回路６２から供給される制御フラグに応じて、“０”または重み付け積分値Δfeのいずれかを加算器６４に出力する。より具体的には、セレクタ回路６３は、帰還制御回路６２から供給される制御フラグが“０”である場合には、“０”を加算器６４に出力し、帰還制御回路６２から供給される制御フラグが“１”である場合には、積分器７２からの重み付け積分値Δfeを加算器６４に出力する。

後述するように帰還制御回路６２がセレクタ回路６３に制御フラグ“１”を出力すると、周波数同期部５１では、位相同期部５２における残留周波数誤差Δf'の周波数引き込みを行うが、位相同期部５２から供給される残留周波数誤差Δf'を一度に引き込もうとすると、位相同期部５２のPLLが十分追従できず、伝送品質の劣化をもたらすため、重み付け積分回路６１により、残留周波数誤差Δf'の引き込み速度を重み係数ｍにより律速させた（遅くさせた）重み付け積分値Δfeが加算器６４に出力される。

加算器６４は、セレクタ回路６３の出力と、周波数誤差検出器１１の出力とを加算して、数値制御発振器１２に出力する。従って、セレクタ回路６３から“０”が出力されている場合には、重み付け積分回路６１は無効化されるので、そのときの周波数同期部５１の構成は図１の周波数同期部２と同様となる。一方、セレクタ回路６３から重み付け積分値Δfeが出力されている場合には、加算器６４は、周波数誤差（Δｆ＋Δfe）を数値制御発振器１２に出力する。

位相同期部５２のループフィルタ８１は、図１のループフィルタ２２と同様の構成とされるが、積分器３３の出力結果である残留周波数誤差Δf'を、周波数同期部５１の乗算器７１と収束判定回路８２に出力する点だけが異なる。

収束判定回路８２は、残留周波数誤差Δf'の変動量を所定のT時間間隔で監視し、以下の基準に従って収束ステート“０”，“１”，“２”、または“３”のいずれかを生成し、帰還制御回路６２に出力する。
a1 ＜ Δf'(t＋T)−Δf'(t) の場合 収束ステート＝“０”
a2 ＜ Δf'(t＋T)−Δf'(t) ≦ a1 の場合 収束ステート＝“１”
a3 ＜ Δf'(t＋T)−Δf'(t) ≦ a2 の場合 収束ステート＝“２”
Δf'(t＋T)−Δf'(t) ≦ a3 の場合 収束ステート＝“３”
ここで、a1，a2,a3は、a3＜a2＜a1を満たす固定値である。

即ち、収束判定回路８２は、所定の時刻ｔの残留周波数誤差Δf'(t)と、時刻ｔからT時間経過後の時刻（t＋T）の残留周波数誤差Δf'(t＋T)との差Δf'(t＋T)−Δf'(t)が、所定値a1より大きい場合には収束ステート“０”を、所定値a2より大きく所定値a1以下である場合には収束ステート“１”を、所定値a3より大きく所定値a2以下である場合には収束ステート“２”を、所定値a3以下である場合には収束ステート“３”を、帰還制御回路６２に出力する。

位相同期部５２における位相引き込みの収束に伴い残留周波数誤差Δf'も収束してくるので、収束ステートは、時間の経過とともに、“０”，“１”，“２”，“３”と遷移する。

なお、収束判定回路８２は、残留周波数誤差Δf'を監視せず、単純に位相引き込み開始後の経過時間に応じて、収束ステートを“０”，“１”，“２”，“３”として出力させるようにしてもよい。

次に、図２の搬送波同期回路４１の動作について説明する。

周波数同期部５１への受信信号の入力が開始され、周波数同期部５１による周波数同期処理が開始された初期段階では、位相同期部５２における位相引き込みが収束せず、収束判定回路８２から帰還制御回路６２に供給される収束ステートは、“３”以外の値となっているため、帰還制御回路６２は、制御フラグ“０”をセレクタ回路６３に供給し、重み付け積分回路６１を無効化する。

従って、周波数同期部５１は、実質的に、図１の周波数同期部２と同様の構成となり、乗算器１３が、入力されてくる受信信号に対して、数値制御発振器１２から出力される位相回転子e ^j2πΔftの複素共役の信号を乗算し、ローパスフィルタ３に出力する。なお、最初（のシンボル周期）に入力された受信信号については、乗算器１３は、入力された受信信号をそのままローパスフィルタ３に出力する。ローパスフィルタ３は、乗算器１３から供給される信号に、所定の周波数帯域（高周波成分）を除去するフィルタ処理を施し、処理後の信号を、周波数同期部５１の周波数誤差検出器１１と、位相同期部５２の乗算器２４に出力する。

周波数誤差検出器１１は、フィルタ処理後の信号の周波数誤差Δｆを検出し、加算器６４に出力する。加算器６４は、周波数誤差Δｆと“０”を加算して数値制御発振器１２に出力する。即ち、加算器６４は、周波数誤差Δｆをそのまま数値制御発振器１２に出力する。数値制御発振器１２は、周波数誤差Δｆを周期とする位相回転子e ^j2πΔft （の信号）を生成し、乗算器１３に出力する。以上の乗算器１３、ローパスフィルタ３、周波数誤差検出器１１、および数値制御発振器１２による処理（ループ）が、帰還制御回路６２からセレクタ回路６３に制御フラグ“１”が供給するまで繰り返される。

一方、位相同期部５２においては、乗算器２４は、ローパスフィルタ３からのフィルタ処理後の信号に、数値制御発振器２３から出力される位相回転子e ^{j(2πΔf ' t+θ)}の複素共役の信号を乗算し、その乗算結果を、同期信号として後段のブロックに出力するとともに、位相誤差検出器２１に出力する。なお、最初（のシンボル周期）に入力された信号については、乗算器２４は、入力された信号をそのまま出力する。

位相誤差検出器２１は、乗算器２４が出力する信号の位相誤差（2πΔf't＋θ）を検出してループフィルタ８１に出力し、ループフィルタ８１は、その位相誤差（2πΔf't＋θ）を平均化して、数値制御発振器２３に出力する。また、ループフィルタ８１は、残留周波数誤差Δf'を収束判定回路８２と周波数同期部５１の乗算器７１に出力する。

数値制御発振器２３は、位相誤差（2πΔf't＋θ）に相当する位相量の位相回転子e ^{j(2πΔf ' t+θ)}を生成し、乗算器２４に出力する。

位相同期部５２では、以上の乗算器２４、位相誤差検出器２１、ループフィルタ８１、数値制御発振器２３による処理（ループ）が繰り返し実行される。これにより、収束判定回路８２から周波数同期部５１の帰還制御回路６２に、残留周波数誤差Δf'に応じた収束ステートが順次供給されることになる。位相同期処理を開始した初期段階では、帰還制御回路６２に供給される収束ステートは“０”であるが、時間の経過とともに、収束ステートは“１”，“２”と遷移し、ついには、収束ステート“３”が収束判定回路８２から帰還制御回路６２に供給される。

収束判定回路８２から帰還制御回路６２に収束ステート“３”が供給されると、周波数同期部５１の帰還制御回路６２はセレクト回路６３に制御フラグ“１”を供給し、これにより、セレクト回路６３は、重み付け積分回路６１からの出力である重み付け積分値Δfeを加算器６４に出力する。

そして、上述した乗算器１３、ローパスフィルタ３、周波数誤差検出器１１、および数値制御発振器１２のループにおいて、加算器６４が、周波数誤差検出器１１からの周波数誤差Δｆとセレクタ回路６３からの重み付け積分値（周波数誤差）Δfeを加算して得られる周波数誤差（Δｆ＋Δfe）を数値制御発振器１２に出力する。

次に、数値制御発振器１２は、周波数誤差（Δｆ＋Δfe）を周期とする位相回転子e ^{j2π(Δf+Δfe )t}（の信号）を生成して乗算器１３に出力し、乗算器１３は、周波数同期部２に入力される受信信号に対して、数値制御発振器１２から出力される位相回転子e ^{j2π(Δf+Δfe )t}の複素共役（の信号）を乗算する。

従って、図２の搬送波同期回路４１では、収束ステートが“３”となったとき、周波数同期部５１において周波数誤差（Δｆ＋Δfe）に対する周波数引き込みが行われるので、位相同期部５２における残留周波数誤差はΔfeだけ小さくなる。

残留周波数誤差Δf'を周波数同期部５１に帰還させた帰還ループによる周波数引き込みを開始してからｎ時間経過後の残留周波数誤差Δf'_nは、次式（１）で表すことができる。
Δf'_n＝（１−ｍ）ⁿΔf'_s・・・・・・・・・・（１）
ここで、残留周波数誤差Δf'_sは、帰還ループによる残留周波数誤差Δf'の周波数引き込みを開始する直前の位相同期部５２の残留周波数誤差であり、時間ｎ（ｎ＝０，１，２，・・・）は、シンボル周期を単位とする時間を表す。また、係数ｍは、乗算器７１における重み係数である。

式（１）によれば、残留周波数誤差Δf'_nは、時間ｎの経過とともに指数関数的に０に収束する。

また、式（１）からもわかるように、乗算器７１の重み係数ｍを変更することにより、位相同期部５２からの残留周波数誤差Δf'の引き込み速度を任意に設定することができる。

図３は、乗算器７１の重み係数ｍを、０．００１，０．００２、または、０．００４に設定した場合の残留周波数誤差Δf'_nを示している。

図３の横軸は、シンボル周期を単位とする時間ｎを表し、縦軸は、残留周波数誤差Δf'_nを表す。なお、図３では、Δf'_sを基準（１）として残留周波数誤差Δf'_nを示している。

図３によれば、重み付け係数ｍを小さくするほど、残留周波数誤差Δf'の引き込み速度を遅くすることができることがわかる。

以上のように、図２の搬送波同期回路４１によれば、位相同期部５２における残留周波数誤差Δf'を周波数同期部５１に帰還させることにより、ローパスフィルタ３の前段、すなわち周波数同期部５１において残留周波数誤差Δf'の周波数引き込みを実施することができるため、局部発振器の周波数ドリフトが大きい場合、および、周波数同期部５１の周波数検出誤差が比較的大きい場合（周波数同期部５１の周波数検出精度がさほど高くない場合）においても、ローパスフィルタ３における信号ロスを解消することができ、伝送品質を改善することが可能となる。

更に、搬送波同期回路４１によれば、残留周波数誤差Δf'を一度に引き込むのではなく、重み付け係数ｍを用いて引き込み速度を律速させることにより、PLLの同期捕捉を妨げることなく残留周波数誤差Δf'を引き込むことができるため、引き込み過程においても安定した伝送品質を確保することが可能となる。

図４は、本発明を適用した搬送波同期回路の第２の実施の形態の構成例を示している。

図４において、図２に示した搬送波同期回路４１と対応する部分については同一の符号を付してあり、その説明は適宜省略する。

図４の搬送波同期回路４１は、図２に示した搬送波同期回路４１と比較して、帰還制御回路６２に代えて帰還制御回路１０１が設けられている点、および、位相同期部５２のループフィルタ８１が、残留周波数誤差Δf'を乗算器７１と収束判定回路８２だけでなく帰還制御回路１０１にも供給する点が相違する。

帰還制御回路１０１は、残留周波数誤差Δf'の引き込みを開始するための閾値である開始閾値Th１と、残留周波数誤差Δf'の引き込みを終了するための閾値である終了閾値Th２（Th２≦Th１）を内部に記憶し、上述した収束ステートによる条件に加えて、残留周波数誤差Δf'の値にも応じて、制御フラグを決定し、セレクタ回路６３に出力する。

より具体的には、帰還制御回路１０１は、収束判定回路８２からの収束ステートが“３”であって、残留周波数誤差Δf'が開始閾値Th１以上となったとき、制御フラグ“１”をセレクタ回路６３に出力（変更）し、残留周波数誤差Δf'が終了閾値Th２以下となったとき、制御フラグ“０”をセレクタ回路６３に出力する（制御フラグ“０”に戻す）。

従って、図４の搬送波同期回路４１では、収束判定回路８２からの収束ステートが“３”であって、残留周波数誤差Δf'が開始閾値Th１以上となったとき、残留周波数誤差Δf'の周波数引き込み処理が開始され、残留周波数誤差Δf'が閾値Th２以下に収まったときに、残留周波数誤差Δf'の周波数引き込み処理が終了される。

ここで、開始閾値Th１は、残留周波数誤差Δf'の存在により伝送品質が劣化し始めるような値に設定され、終了閾値Th２は、帰還制御にヒステリシスを持たせるため、Th2≦Th1となるよう設定される。

周波数同期部５１の重み付け係数ｍによる重み付け積分回路６１により、残留周波数誤差Δf'の引き込みを律速させることができるものの、PLLの同期捕捉の維持を優先するあまり、重み付け係数ｍの下限値を小さくすること（すなわち量子化精度をより細かくすること）は、重み付け積分回路６１の回路規模の増大につながること、および、伝送品質を改善するまでの収束時間を更に伸長させることになるため、回路規模や収束時間に対する要求によっては、残留周波数誤差Δf'の引き込みによる過渡的な伝送品質の劣化をある程度、許容する必要が生じる。

図４の搬送波同期回路４１によれば、開始閾値Th１及び終了閾値Th２を用いて残留周波数誤差Δf'の引き込みを、残留周波数誤差Δf'により伝送品質の劣化が顕著となる場合のみに制限することにより、伝送品質劣化の懸念のない通常の動作環境では、冗長な引き込み処理を停止させることができ、より安定した伝送品質を実現することが可能となる。

図５は、本発明を適用した搬送波同期回路の第３の実施の形態の構成例を示している。

図５において、図２に示した搬送波同期回路４１と対応する部分については同一の符号を付してあり、その説明は適宜省略する。

図５の搬送波同期回路４１においては、周波数同期部５１の帰還制御回路１２１とセレクタ回路１２２、および、位相同期部５２のループフィルタ１３１が、図２の搬送波同期回路４１と相違する。

帰還制御回路１２１は、収束判定回路８２から供給される収束ステートが“０”または“１”のときは、セレクタ回路１２２に制御フラグ“０”を出力し、収束判定回路８２から供給される収束ステートが“３”のときは、セレクタ回路１２２に制御フラグ“２”を出力する。

また、帰還制御回路１２１は、収束判定回路８２から供給される収束ステートが、搬送波同期回路４１が受信信号の搬送波同期処理を開始してから最初（以下、適宜、１通信の最初、と称する）に“２”となったときの１乃至数シンボル周期の間だけ、セレクタ回路１２２に制御フラグ“１”を、ループフィルタ１３１に初期化フラグ“１”を出力し、収束ステート“２”が収束判定回路８２から供給されるそれ以外の期間では、セレクタ回路１２２に制御フラグ“０”を、ループフィルタ１３１に初期化フラグ“０”を出力する。従って、帰還制御回路１２１が次に制御フラグおよび初期化フラグを“１”にするのは、１度通信が終了（切断）し、次の受信で収束ステートが“２”となったときである。

ここで、初期化フラグ“１”は、位相誤差の初期化を実行する命令を表し、初期化フラグ“０”は、位相誤差の初期化を実行しない命令を表す。また、収束判定回路８２から帰還制御回路１２１に供給される収束ステートが１通信の最初に“２”となったとき、ループフィルタ１３１から周波数同期回路５１に出力された残留周波数誤差Δf'をΔf''と表す。

セレクタ回路１２２は、帰還制御回路１２１から供給される制御フラグが“０”である場合には、“０”を加算器６４に出力する。また、帰還制御回路１２１から供給される制御フラグが“１”である場合には、位相同期部５２のループフィルタ１３１から供給される残留周波数誤差Δf'を加算器６４に出力する。ここで、帰還制御回路１２１が制御フラグ“１”をセレクタ回路１２２に出力するのは、上述したように、１通信の最初の収束ステート“２”が収束判定回路８２から供給されたときであり、収束判定回路８２から１通信の最初の収束ステート“２”が供給されたときの残留周波数誤差Δf'は即ちΔf''である。従って、帰還制御回路１２１から供給される制御フラグが“１”である場合には、位相同期部５２のループフィルタ１３１から供給される残留周波数誤差Δf''をそのまま加算器６４に出力する。

さらに、セレクタ回路１２２は、帰還制御回路１２１から供給される制御フラグが“２”である場合には、重み付け積分回路６１の出力、即ち、重み付け積分値Δfeを加算器６４に出力する。

ループフィルタ１３１は、第１の実施の形態におけるループフィルタ８１と同様に、位相誤差（2πΔf't＋θ）を平均化して、数値制御発振器２３に出力するとともに、残留周波数誤差Δf'を収束判定回路８２と周波数同期部５１に出力する。但し、ループフィルタ１３１は、帰還制御回路１２１から初期化フラグ“１”が供給されている場合、数値制御発振器２３に出力する位相誤差（2πΔf't＋θ）を初期化（リセット）する。ループフィルタ１３１が初期化（リセット）されている間、数値制御発振器２３に供給される位相誤差はゼロとなる。

従って、帰還制御回路１２１がセレクタ回路１２２に制御フラグ“０”を供給し、セレクタ回路１２２が“０”を加算器６４に出力している場合には、図２に示した第１の実施の形態において、帰還制御回路６２が制御フラグ“０”をセレクタ回路６３に供給している場合と同様の構成となり、帰還制御回路１２１がセレクタ回路１２２に制御フラグ“２”を供給し、セレクタ回路１２２が重み付け積分値Δfeを加算器６４に出力している場合には、図２に示した第１の実施の形態において、帰還制御回路６２が制御フラグ“１”をセレクタ回路６３に供給している場合と同様の構成となる。

次に、図５の搬送波同期回路４１の動作について説明する。

周波数同期部５１および位相同期部５２による周波数引き込みおよび位相引き込みが開始され、収束判定回路８２から帰還制御回路１２１に供給される収束ステートが“０”，・・・，“１”，・・・となり、その間、帰還制御回路１２１から、セレクタ回路１２２には制御フラグ“０”が、ループフィルタ１３１には初期化フラグ“０”が供給されている。

所定時間経過後、収束判定回路８２から帰還制御回路１２１に１通信の最初の収束ステート“２”が供給されると、帰還制御回路１２１は、制御フラグ“１”をセレクタ回路１２２に出力するとともに、初期化フラグ”１”をループフィルタ１３１に出力する。

制御フラグ“１”が供給されたセレクタ回路１２２は、ループフィルタ１３１から供給される残留周波数誤差Δf''を加算器６４に出力する。帰還制御回路１２１から初期化フラグ“１”が供給されたループフィルタ１３１は、数値制御発振器２３に出力する位相誤差（2πΔf''t＋θ）を初期化（リセット）する。

従って、厳密には、帰還制御回路１２１が制御フラグ“１”と初期化フラグ”１”を出力するタイミングは同時ではない。即ち、帰還制御回路１２１からセレクタ回路１２２に制御フラグ“１”が供給され、そのときの残留周波数誤差Δf''がループフィルタ１３１からセレクタ回路１２２に取り込まれた後に、初期化フラグ“１”が帰還制御回路１２１からループフィルタ１３１に出力される。

セレクタ回路１２２およびループフィルタ１３１に制御フラグ“１”および初期化フラグ”１”がそれぞれ供給されてから１乃至数シンボル周期後、帰還制御回路１２１は、制御フラグと初期化フラグを“０”に戻す。制御フラグと初期化フラグを“０”に戻すまでの１乃至数シンボル周期の期間とは、周波数同期部５１が、残留周波数誤差Δf''の引き込みを完了するまでの時間である。

従って、制御フラグと初期化フラグが“０”に戻され、周波数同期引き込み処理および位相同期引き込み処理が再び開始されたとき、ループフィルタ１３１から供給される残留周波数Δf'₂は、第１の実施の形態における同時刻の残留周波数Δf'よりΔf''だけ少ないもの（Δf'₂＝Δf'−Δf''）となる。

そして、それ以降、図５の搬送波同期回路４１は、残留周波数Δf'の初期値をΔf'₂として、第１の実施の形態における搬送波同期回路４１と同様の処理を行う。

即ち、収束判定回路８２から供給される収束ステートが“０”，・・，“１”，・・，“２”を経て“３”となったときに、帰還制御回路１２１からセレクタ回路１２２に制御フラグ“２”が供給され、位相同期部５２における残留周波数Δf'の重み付け積分値Δfeが加算器６４に供給され、（Δf＋Δfe）に対する周波数引き込みが行われる。

第３の実施の形態における搬送波同期回路４１の効果について説明する。

上述した第１の実施の形態では、周波数同期部５１の周波数検出精度があまり高くなく、残留周波数誤差Δf'がある一定量より大きくなるような場合、重み付け積分回路６１を用いてPLLの位相同期を維持したまま残留周波数誤差の引き込みを行おうとすると、その引き込みが収束して伝送品質が改善しきるまでに膨大な時間がかかってしまうことが懸念される。重み付け積分回路６１の重み付け係数ｍを大きめに設定して、収束時間を早めようとした場合には、位相同期部５２から周波数同期部５１への帰還ループが不安定となり、処理がかえって発散してしまう可能性がある。

第３の実施形態における搬送波同期回路４１では、初期の位相引き込みが十分収束しきる前に、それまでに蓄積した残留周波数誤差Δf''に対する周波数引き込みを瞬間的に実施し、残留周波数誤差をΔf'₂にまで一気に減らしてしまう。また、残留周波数誤差Δf''に対する周波数引き込みを行っている間、ループフィルタ１３１に初期化フラグ“１”を供給し続けることにより、位相同期部５２を初期状態にリセットした状態で動作を停止させる。そして、残留周波数誤差Δf''の周波数引き込みが完了した時点で、初期化を解除すると、あたかも、初めから残留周波数誤差がΔf'₂であったかのように位相同期部５２の位相引き込みが再開される。

例えば、Δf''が第１の実施の形態におけるΔf'の収束値の８乃至９割となるように収束ステートのトリガー（収束ステート“２”）を設定すると、Δf''に対する周波数引き込みにより、第１の実施の形態における残留周波数誤差Δf'の１乃至２割（＝Δf'₂）まで残留周波数誤差を一気に低減させた状態から、位相同期部５２の位相引き込みを再開させることができる。

従って、位相引き込みの過程内で残留周波数誤差を大幅に低減させることができるため、周波数同期部５１における周波数検出精度があまり高くない場合においても、高速かつ安定的に、搬送波との同期を確立することが可能となる。

なお、上述した第３の実施形態では、制御フラグが“２”である場合に、第１の実施の形態の制御フラグが“１”のときの処理を実行する構成としたが、その代わりに、第２の実施の形態の制御フラグが“１”のときの処理を実行する構成とすることも可能である。

以上のように、第１乃至第３の実施の形態における搬送波同期回路４１によれば、位相同期部５２が検出した残留周波数誤差Δf'を周波数同期部５１に帰還させて、再度、残留周波数誤差Δf'に対する周波数引き込みを実施することにより、局部発振器の周波数ドリフトが大きい場合、及び、周波数同期部５１の周波数検出精度があまり高くない場合においても、伝送品質を劣化させることなく、高速かつ安定的に、搬送波との同期を確立、維持することが可能となる。

上述した搬送波同期回路４１は、例えば、携帯電話機のための通信、衛星波または地上波のデジタル放送、無線LAN(Local Area Network)通信といった無線デジタル通信における送信機または受信機の一部として利用される。

本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

従来の搬送波同期回路の一例を示すブロック図である。 本発明を適用した搬送波同期回路の第１の実施の形態の構成例を示すブロック図である。 様々な重み係数ｍを与えたときの残留周波数誤差Δf'_nを示す図である。 本発明を適用した搬送波同期回路の第２の実施の形態の構成例を示すブロック図である。 本発明を適用した搬送波同期回路の第３の実施の形態の構成例を示すブロック図である。

符号の説明

４１ 搬送波同期回路， ５１ 周波数同期部， ５２ 位相同期部， ６１ 重み付け積分回路， ６２ 帰還制御回路， ６３ セレクタ回路， ６４ 加算器， ８１ ループフィルタ， ８２ 収束判定回路， １０１ 帰還制御回路， １２１ 帰還制御回路， １２２ セレクタ回路， １３１ ループフィルタ

Claims (7)

1. 周波数同期手段と位相同期手段を少なくとも備える搬送波同期回路において、
   前記位相同期手段は、
   前記周波数同期手段による周波数同期処理後の残留周波数誤差を検出して、前記周波数同期手段に供給する残留周波数誤差検出手段を備え、
   前記周波数同期手段は、
   第１のタイミング以降において、前記残留周波数誤差検出手段から供給される前記残留周波数誤差に対する周波数引き込みを行う
   搬送波同期回路。
2. 前記位相同期手段は、
   前記残留周波数誤差検出手段で検出された前記残留周波数誤差に基づいて、位相引き込みの収束状態を判定する収束状態判定手段をさらに備え、
   前記周波数同期手段は、
   前記収束状態判定手段の判定結果を取得し、前記残留周波数誤差に対する周波数引き込みを行うか否かを制御する周波数引き込み制御手段と、
   前記残留周波数誤差検出手段から供給される前記残留周波数誤差に対して所定の重みを付加する重み付け手段とを備え、
   前記周波数引き込み制御手段は、前記残留周波数誤差が収束したことを表す前記判定結果が取得された前記第１のタイミング以降において、前記重み付け手段により重み付けされた前記残留周波数誤差に対する周波数引き込みを行わせる
   請求項１に記載の搬送波同期回路。
3. 前記周波数引き込み制御手段は、前記残留周波数誤差検出手段が検出した前記残留周波数誤差も取得し、前記残留周波数誤差が収束したことを表す前記判定結果が取得され、かつ、前記残留周波数誤差検出手段が検出した前記残留周波数誤差が第１の閾値以上になったときから前記第１の閾値以下の第２の閾値以下になるまで、前記重み付け手段により重み付けされた前記残留周波数誤差に対する周波数引き込みを行わせる
   請求項２に記載の搬送波同期回路。
4. 前記周波数同期手段は、前記第１のタイミングより前の第２のタイミングにおいて、前記残留周波数誤差検出手段から供給される前記残留周波数誤差に対する周波数引き込みをさらに行い、
   前記周波数引き込み制御手段は、前記第２のタイミングにおいて前記残留周波数誤差に対する周波数引き込みを行う場合、前記重み付け手段により重み付けされていない前記残留周波数誤差に対する周波数引き込みを行わせ、
   前記位相同期手段は、前記第２のタイミングに開始された周波数引き込みが完了するまでの間、位相誤差の初期化を行う
   請求項２に記載の搬送波同期回路。
5. 前記第１のタイミングは、前記残留周波数誤差検出手段から供給される前記残留周波数誤差の変動が所定の値以下となったタイミングである
   請求項１に記載の搬送波同期回路。
6. 前記第１のタイミングは、前記位相同期手段が位相引き込みを開始してから所定時間が経過したタイミングである
   請求項１に記載の搬送波同期回路。
7. 周波数同期部と位相同期部を少なくとも備える搬送波同期回路の搬送波同期方法において、
   前記位相同期部において、前記周波数同期部による周波数同期後の残留周波数誤差を検出して前記周波数同期部に供給し、
   前記周波数同期部において、所定のタイミング以降において、前記位相同期部から供給される前記残留周波数誤差に対する周波数引き込みを行う
   ステップを含む搬送波同期方法。

Images