JP2010267736A - 固体撮像素子 - Google Patents

固体撮像素子 Download PDF

Info

Publication number
JP2010267736A
JP2010267736A JP2009116873A JP2009116873A JP2010267736A JP 2010267736 A JP2010267736 A JP 2010267736A JP 2009116873 A JP2009116873 A JP 2009116873A JP 2009116873 A JP2009116873 A JP 2009116873A JP 2010267736 A JP2010267736 A JP 2010267736A
Authority
JP
Japan
Prior art keywords
wiring
pad
semiconductor substrate
light
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009116873A
Other languages
English (en)
Inventor
Kyoko Fujii
恭子 藤井
Takahiro Nakano
高宏 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009116873A priority Critical patent/JP2010267736A/ja
Priority to PCT/JP2010/003214 priority patent/WO2010131462A1/ja
Publication of JP2010267736A publication Critical patent/JP2010267736A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】パッケージの端子数を増やさず、遮光膜の電位を固定する。
【解決手段】複数の画素が配列された画素部２０が形成された半導体基板１と、半導体基板１において、光入射面の反対側の面に形成され、画素部２０の駆動用信号線を含む配線３が形成された配線層１３と、半導体基板１の光入射面に形成され、複数の画素のうち黒信号を決めるための暗画素を遮光する遮光膜５とを備える。配線層１３に形成された、配線３の一部であるパッド６と、暗画素としてのフォトダイオード２Ａを遮光する遮光膜５とが配線１０により電気的に接続される。
【選択図】図１

Description

本発明は、固体撮像素子に関し、特に、半導体基板の配線層が形成される側とは反対側から受光する、裏面照射型の固体撮像素子に関する。
図６は、従来の裏面照射型の固体撮像素子５００の断面図である。
図６に示されるように、半導体基板１０１には、画素部１２０が形成される。画素部１２０には、暗画素としてのフォトダイオード１０２Ａと、画素としての複数のフォトダイオード１０２とが配列される。暗画素は、光学的に黒信号を決めるための画素である。フォトダイオード１０２Ａ，１０２は、半導体基板１０１内に形成される。また、半導体基板１０１には、周辺回路を構成する図示しない素子が形成される。
図６の固体撮像素子５００は、撮像するための光（以下、撮像光という）を、当該固体撮像素子５００の上部から受光する。半導体基板１０１において、撮像光が入射される面（以下、光入射面という）には、反射防止膜１０４と、遮光膜１０５とが形成される。
遮光膜１０５は、暗画素としてのフォトダイオード１０２Ａに入射される光を遮光するために、フォトダイオード１０２Ａを覆うように形成される。また、遮光膜１０５は、画素としてのフォトダイオード１０２に光が入射されるように形成される。
半導体基板１０１において、光入射面と反対側の面には、配線層１１３が形成される。配線層１１３には、複数の配線１０３が形成される。なお、配線層１１３には、外部と接続されるためのパッド１０６が露出する。
このように、裏面照射型の固体撮像素子５００では、配線層１１３による開口率の低下がないという利点がある。
ここで、前述したように、遮光膜１０５により、暗画素としてのフォトダイオード１０２Ａが遮光される。遮光膜１０５は、帯電することにより寄生容量が変化する。そこで、当該寄生容量が、フォトダイオード１０２Ａ，１０２における光電子の蓄積、光電子の読み出しおよびノイズ等に影響を与えることを防止するために、遮光膜１０５の電位は、一定電位に固定されることが好ましい。
以下、図７（ａ）、図７（ｂ）を参照しながら、特許文献１に示されている裏面照射型の固体撮像素子の遮光膜へ外部から電圧を印加する方法について説明する。
図７（ａ）は、従来の裏面照射型の固体撮像素子６００の断面図である。図７（ａ）の固体撮像素子６００は、当該固体撮像素子６００の上部から撮像光を受光する。
図７（ａ）に示される固体撮像素子６００は、図６の固体撮像素子５００と比較して、撮像光を受光する側の一部が開口されている点が異なる。それ以外は、固体撮像素子５００と同様なので詳細な説明は繰り返さない。
固体撮像素子６００において、配線層１１３に形成される配線１０３を露出させるために、半導体基板１０１の光入射面側には、開口部１４１が形成される。配線１０３のうち、開口部１４１により外部に露出した部分は、パッド１０６である。
また、遮光膜１０５の一部を外部に露出させるために、半導体基板１０１の光入射面側には、開口部１４２が形成される。開口部１４２が形成されることにより、遮光膜１０５に対し、外部から電圧を印加できるようになっている。遮光膜１０５のうち、開口部１４２により外部に露出した部分は、パッド１０９である。
図７（ｂ）は、裏面照射型の固体撮像素子６００をパッケージに搭載した図を示す。なお、図７（ｂ）は、図７（ａ）の固体撮像素子６００を簡略化して、半導体基板１０１のみを示す。
半導体基板１０１の配線層が形成されている側には、支持基板１０７が貼り付けられる。半導体基板１０１は、パッケージ１１０に搭載される。
半導体基板１０１の配線層が形成されている側とは反対側の光入射面側には、開口部１４１，１４２が形成される。開口部１４１，１４２が形成されることにより、パッド１０６，１０９が外部に露出される。
そして、半導体基板１０１に形成されたパッド１０６と、パッケージ１１０の端子１１１とがワイヤ１１３により電気的に接続される。また、パッド１０９と、パッケージ１１０の端子１１２とがワイヤ１１３により電気的に接続される。
このように、遮光膜１０５の一部であるパッド１０９と、パッケージ１１０の端子１１２とが電気的に接続される。これにより、半導体基板１０１の外部から、遮光膜１０５の電位を一定電位に固定することができる。また、配線１０３の一部であるパッド１０６へ必要な駆動電圧を供給することができる。
特開２００６−０１９６５３号公報
しかしながら、図７（ｂ）のようにパッケージの端子と遮光膜とを直接ワイヤで接続することにより、遮光膜の電位を固定する方法では、パッケージの端子数が増え、パッケージサイズが大きくなるという課題が発生する。
本発明は、上述の問題点を解決するためになされたものであって、その目的は、パッケージの端子数を増やさず、遮光膜の電位を固定することを可能とする固体撮像素子を提供することである。
上述の課題を解決するために、この発明のある局面に従う固体撮像素子は、複数の画素が配列された画素部が形成された半導体基板と、半導体基板において、撮像するための光が入射される面である光入射面の反対側の面に形成され、画素部の駆動用信号線を含む配線が形成された配線層と、半導体基板の光入射面に形成され、複数の画素のうち黒信号を決めるための暗画素を遮光する遮光膜とを備える。半導体基板には、少なくとも製造過程において、配線層に形成された、固定電位を引き出すための配線の一部であるパッドを露出させるために光入射面側から半導体基板を貫通する開口部が形成されており、パッドと遮光膜とが配線により電気的に接続される。
すなわち、配線層に形成された、配線の一部であるパッドと、複数の画素のうち黒信号を決めるための暗画素を遮光する遮光膜とが配線により電気的に接続される。
そのため、遮光膜の電位を一定電位に固定することができる。したがって、遮光膜の帯電による寄生容量の変化を抑制でき、当該寄生容量が、画素における、光電子の蓄積、光電子の読み出しおよびノイズ等に影響を与えることを防止することができる。
また、半導体基板において配線の一部であるパッドと遮光膜とを電気的に接続させるため、固体撮像素子を、パッケージに接続させる場合において、パッドおよび遮光膜を、それぞれ、パッケージの異なる２つの端子に接続させる必要はない。つまり、パッケージの端子数の増加を抑えることができる。
つまり、パッケージの端子数を増やさず、遮光膜の電位を固定することができる。
また、パッドと遮光膜とを接続する配線は、主にＣｕで構成されており、パッドの上部には、さらに金属が積層され、金属の最表面はアルミまたはアルミを含む合金であってもよい。
すなわち、固定電位を引き出すための配線の一部であるパッドと遮光膜とを接続する配線をＣｕで構成するため、パッドの開口部のような垂直な面にも配線を形成することができる。
また、パッドに積層された金属の最表面をアルミまたはアルミを含む合金にすることにより、プローブ検査やワイヤーボンドが容易になる。
また、半導体基板に形成された、パッドに対応する開口部は、当該開口部の幅が、光入射面側からパッドに近づくに従い狭くなるように形成されており、パッドと遮光膜とを電気的に接続する配線はアルミまたはアルミ合金であってもよい。
開口部の幅を光入射面側からパッドに近づくに従い狭くすることで、スパッタ技術を用いても、配線としてのアルミまたはアルミ合金を容易に当該開口部に堆積することができる。また、配線に、銅めっきを使う必要がなくなるので、安価に信頼性の良い配線を得ることができる。また、配線がアルミまたはアルミ合金であるため、配線のプローブ検査やワイヤーボンドが容易になる。
また、半導体基板に対し、配線層が形成された側には支持基板が貼り付けられ、支持基板において、光入射面の反対側には、バンプが形成され、配線層に形成された配線の一部であるパッドと、バンプとが支持基板を貫通する貫通電極により電気的に接続されてもよい。
配線の一部であるパッドと、遮光膜とは配線により電気的に接続される。そのため、配線の一部であるパッドと、バンプとが電気的に接続されることにより、バンプと、遮光膜とは貫通電極により電気的に接続される。
したがって、バンプの電位を固定することにより、貫通電極を通じて、遮光膜の電位を固定することができる。
また、パッドに対応する開口部を取り囲むように、半導体基板における光入射面から該光入射面の反対側の面まで貫通するように溝が形成され、溝には、絶縁膜が埋め込まれていてもよい。
これにより、パッドに対応する開口部を取り囲むように、絶縁膜が埋め込まれた溝が形成されることにより、パッドに対応する開口部分の配線と半導体基板とを電気的に分離することが可能になる。そのため、半導体基板と、パッドと遮光膜とを電気的に接続する配線とを分離するための絶縁膜が不要となり、成膜、加工の工程が削減できる。
本発明により、パッケージの端子数を増やさず、遮光膜の電位を固定することができる。
本実施形態に係る固体撮像素子の断面図である。 本実施形態の変形例１に係る固体撮像素子の断面図である。 本実施形態の変形例２に係る固体撮像素子の断面図である。 本実施形態の変形例３に係るパッケージの断面図である。 本実施形態の変形例４に係る固体撮像素子の断面図である。 従来の裏面照射型の固体撮像素子の断面図である。 従来の裏面照射型の固体撮像素子を示す図である。
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。
＜第１の実施の形態＞
以下、本発明の第１の実施形態に係る固体撮像素子について、図面を参照しながら説明する。
図１は、本実施形態に係る固体撮像素子１００の断面図である。固体撮像素子１００は、裏面照射型のＭＯＳ（Metal Oxide Semiconductor）センサーである。
図１を参照して、固体撮像素子１００は、半導体基板１を含む。半導体基板１は、ＳＯＩ（Silicon on Insulator）基板である。固体撮像素子１００は、詳細は後述するが、半導体基板１内に受光領域であるフォトダイオード２を形成し、配線３を形成したのちに、半導体基板１のＳｉ活性層４〜６μｍ以外を除去して得られる。固体撮像素子１００は、配線３が形成された側とは反対側から受光することを特徴とする。
半導体基板１には、画素部２０が形成される。画素部２０には、暗画素としてのフォトダイオード２Ａと、画素としての複数のフォトダイオード２とが配列される。すなわち、画素部２０には、複数の画素が配列される。
暗画素は、光学的に黒信号を決めるための画素である。暗画素は、画素部２０に配列される複数の画素の一部の画素である。フォトダイオード２Ａ，２は、半導体基板１内に形成される。
図１の固体撮像素子１００は、撮像するための光（以下、撮像光という）を、当該固体撮像素子１００の上部から受光する。半導体基板１において、撮像光が入射される面（以下、光入射面という）には、反射防止膜４と、遮光膜５とが形成される。
反射防止膜４は、プラズマＣＶＤ技術を用いて、半導体基板１の光入射面上に堆積されるＳｉＮである。反射防止膜４の厚みは２００ｎｍである。
遮光膜５は、暗画素としてのフォトダイオード２Ａに入射される光を遮光するために、フォトダイオード２Ａを覆うように形成される。すなわち、遮光膜５は、暗画素としてのフォトダイオード２Ａを遮光する。また、遮光膜５は、画素２１に含まれるフォトダイオード２に光が入射されるように形成される。
遮光膜５は、画素としてのフォトダイオード２の境界を覆うように、反射防止膜４上にパターニングされるアルミである。遮光膜５の厚みは２００ｎｍである。遮光膜５であるアルミのパターンの幅は、０．２μｍ以下と非常に微細である。そのため、遮光膜５としてのアルミは薄膜である必要がある。
半導体基板１において、光入射面と反対側の面には、配線層１３が形成される。配線層１３には、複数の配線３が形成される。複数の配線３の各々は、銅（Ｃｕ）で形成される。
複数の配線３の一部は、駆動用信号線を含む。駆動用信号線は、画素部２０に含まれる、暗画素としてのフォトダイオード２Ａと、画素としての複数のフォトダイオード２とを駆動させるための信号線である。すなわち、駆動用信号線は、画素部２０を駆動させるための信号線である。また、配線層１３の一部には、層間絶縁膜７が形成される。
固体撮像素子１００において、配線層１３に形成される、画素部２０の駆動用信号線を含む配線３を露出させるために、半導体基板１および層間絶縁膜７の光入射面側には、ドライエッチ技術により、開口部が形成される。当該開口部が形成された時点において、配線３のうち、当該開口部により外部に露出した部分は、パッド６である。当該開口部は、配線層１３に形成された、固定電位を引き出すための配線３の一部であるパッド６を露出させるために、光入射面側から半導体基板１を貫通するように形成される。
パッド６を露出させる開口部が設けられた後、プラズマＣＶＤ技術を用いて、反射防止膜４、層間絶縁膜７、パッド６および遮光膜５の各々の上部が露出している部分に、保護膜８が堆積される。保護膜８はＳｉＮである。
保護膜８が堆積された後、画素部２０の駆動用信号線を含む配線３を露出させるために、ドライエッチ技術により、開口部４１が形成される。開口部４１が形成された時点において、配線３のうち、当該開口部４１により外部に露出した部分は、パッド６である。当該開口部４１は、配線層１３に形成された、固定電位を引き出すための配線３の一部であるパッド６を露出させるために、光入射面側から半導体基板１を貫通するように形成される。パッド６は、少なくとも固体撮像素子１００の製造過程において外部に露出される。
また、保護膜８が堆積された後、遮光膜５の一部を外部に露出させるために、半導体基板１の光入射面側には、ドライエッチ技術により、開口部４２が形成される。開口部４２が形成された時点において、遮光膜５のうち、開口部４２により外部に露出した部分は、パッド９である。
開口部４１および開口部４２が形成された後、一般的な工法により、配線１０が形成される。配線１０は、シード層および銅（Ｃｕ）めっきで構成される。なお、配線１０は、主に銅（Ｃｕ）で構成される。
配線１０は、配線３の一部であるパッド６と、遮光膜５の一部であるパッド９とを電気的に接続させるように形成される。すなわち、パッド６と、パッド９とは、配線１０により電気的に接続される。
配線１０が形成された後、パッド６以外の部分が有機パッシベーション膜３１で覆われるように、有機パッシベーション膜３１が形成される。
以上により、図１に示す固体撮像素子１００が形成される。
従来の裏面照射型の固体撮像素子（例えば、固体撮像素子６００）では、固体撮像素子１００のように配線１０が形成されていないため、画素部２０の駆動用信号線を含む配線３の一部であるパッド６および遮光膜５の一部であるパッド９を、それぞれパッケージの２つの端子に接続する必要があった。そのため、パッケージの端子数が増え、パッケージサイズが大きくなるという問題があった。
しかしながら、本実施形態における固体撮像素子１００では、半導体基板１における光入射面側で、遮光膜５と配線層に形成される配線３の一部であるパッド６とを電気的に接続する。これにより、遮光膜の電位を一定電位に固定することができる。
また、半導体基板１において配線３の一部であるパッド６と遮光膜５の一部であるパッド９とを電気的に接続させるため、固体撮像素子１００を、パッケージに接続させる場合において、パッド６およびパッド９を、それぞれ、パッケージの異なる２つの端子に接続させる必要はない。そのため、パッケージの端子数の増加を抑えることができる。すなわち、パッケージから取り出す端子数の増加を抑えることができる。
つまり、パッケージの端子数を増やさず、遮光膜の電位を固定することができる。
＜第１の実施の形態の変形例１＞
図２は、本実施形態の変形例１に係る固体撮像素子１００Ａの断面図である。
図２を参照して、固体撮像素子１００Ａは、図１の固体撮像素子１００と比較して、配線１０のうち、パッド６の上部に対応する部分に、金属１１が堆積（積層）されている点が異なる。それ以外の構成は、固体撮像素子１００と同様なので詳細な説明は繰り返さない。
金属１１は、アルミと銅（Ｃｕ）との合金である。金属１１の最表面は、アルミまたはアルミを含む合金（以下、アルミ合金ともいう）である。
以下に、金属１１を形成するための工程を説明する。
まず、第１の実施の形態と同様に、配線１０が形成される。その後、スパッタ技術により、配線１０のうち、パッド６の上部に対応する部分に、金属１１が堆積される。金属１１は、フォトリソグラフィーとウェットエッチ技術によってパターニングされている。
本実施形態の変形例１においては、金属１１の最表面が、アルミまたはアルミを含む合金であることにより、プローブ検査やワイヤーボンドが容易に実施できる。
＜第１の実施の形態の変形例２＞
図３は、本実施形態の変形例２に係る固体撮像素子１００Ｂの断面図である。
図３を参照して、固体撮像素子１００Ｂは、図１の固体撮像素子１００と比較して、開口部４１の代わりに開口部４１Ｂが形成される点と、開口部４２の代わりに開口部４２Ｂが形成される点とが異なる。それ以外の構成は、固体撮像素子１００と同様なので詳細な説明は繰り返さない。
開口部４１Ｂは、配線３の一部であるパッド６に対応する開口部である。
開口部４１Ｂは、当該開口部の幅が、光が入射する側（光入射面側）からパッド６に近づくに従い狭くなるように形成される。
以下に、開口部４１Ｂを形成するための工程を説明する。
まず、半導体基板１に開口部が設けられていない状態において、半導体基板１のうち、パッド６の上部に対応する部分を、ＴＭＡＨを用いたウェットエッチ技術により、開口部の幅が、光入射面側からパッド６に近づくに従い狭くなるように開口させる。これにより、開口部４１Ｂの側壁は図３のように傾斜する。
その後、第１の実施の形態と同様な工程により、反射防止膜４、層間絶縁膜７、パッド６および遮光膜５の各々の上部が露出している部分に、保護膜８が堆積される。
保護膜８が堆積された後、パッド６の上部に形成される層間絶縁膜７および保護膜８を、希ＨＦを用いて開口させる。
また、保護膜８が堆積された後、遮光膜５の一部であるパッド９の上部に形成される保護膜８を、希ＨＦを用いて、開口させる。これにより、開口部４２Ｂが形成される。開口部４２Ｂは、遮光膜５の一部であるパッド９に対応する開口部である。
開口部４１Ｂおよび開口部４２Ｂが形成された後、スパッタ技術により、配線１０Ｂが形成される。配線１０Ｂはアルミまたはアルミ合金である。
配線１０Ｂは、配線３の一部であるパッド６と、遮光膜５の一部であるパッド９とを電気的に接続させるように形成される。すなわち、パッド６と、パッド９とは、配線１０Ｂにより電気的に接続される。
信頼性に強いアルミ合金はスパッタ技術を用いて成膜する必要がある。スパッタ技術では、垂直な面への堆積速度が低く制御が難しい。そのため、ウェットエッチ技術を用いてパッド６に対応する開口部４１Ｂの側壁を傾斜させることで、スパッタ技術でも配線が可能になる。
また、アルミ合金１層で、パッド６とパッド９とを接続する配線と、プローブ検査やワイヤーボンドが可能な電極を形成することが可能になる。
以上により、配線１０Ｂに、銅めっきを使う必要がなくなるので、安価に信頼性の良い配線を得ることができる。また、配線がアルミまたはアルミ合金であるため、配線のプローブ検査やワイヤーボンドが容易になる。
＜第１の実施の形態の変形例３＞
図４は、本実施形態の変形例３に係るパッケージ２１０の断面図である。パッケージ２１０は、チップサイズのパッケージである。
図４のパッケージ２１０は、一例として、図３の固体撮像素子１００Ｂを含む。なお、パッケージ１１０は、固体撮像素子１００Ｂの代わりに、固体撮像素子１００または固体撮像素子１００Ａを含んでもよい。
配線３の一部であるパッド６と、遮光膜５の一部であるパッド９とを電気的に接続させる配線１０Ｂが形成された後、パッシベーション膜３１のうち、画素部２０の上部に対応する部分には、オンチップフィルター１２およびマイクロレンズ２３が形成される。
また、パッシベーション膜３１には、接着剤１４を介してガラス１５が貼り付けられる。接着剤１４は、熱過疎性のエポキシ系の接着剤である。
また、受光側とは反対側の配線層１３が形成された側には支持基板１６が貼り付けられる。すなわち、半導体基板１に対し、配線層１３が形成された側には支持基板１６が貼り付けられる。支持基板１６はＳｉ基板である。支持基板１６の厚さは１５０μｍである。
支持基板１６には、当該支持基板１６を貫通する電極である貫通電極１８が形成される。貫通電極１８は銅（Ｃｕ）めっきで形成される。支持基板１６において、半導体基板１の光入射面と反対側には、バンプ１７が形成される。バンプ１７はハンダにより構成される。貫通電極１８は、支持基板１６の下部まで引き出される。
図４において、貫通電極１８に接する配線３は、パッド６と電気的に接続される。貫通電極１８は、パッド６と電気的に接続される配線３と、バンプ１７とを電気的に接続する。すなわち、貫通電極１８は、パッド６とバンプ１７とを電気的に接続する。
なお、パッド６は、遮光膜５の一部であるパッド９と電気的に接続される。そのため、パッド６とバンプ１７とが電気的に接続されることにより、バンプ１７と、遮光膜５の一部であるパッド９と電気的に接続される。
したがって、バンプ１７の電位を固定することにより、貫通電極１８を通じて、遮光膜５の電位を固定することができる。
また、支持基板１６の下部まで引き出された貫通電極１８にバンプ１７を形成することで、パッケージ１１０をチップサイズにすることが可能になる。すなわち、パッケージ１１０のサイズを小さくすることができる。
＜第１の実施の形態の変形例４＞
図５は、本実施形態の変形例４に係る固体撮像素子１００Ｃの断面図である。
図５を参照して、固体撮像素子１００Ｃは、図１の固体撮像素子１００と比較して、保護膜８および層間絶縁膜７が形成されてない点と、溝１９が形成されている点とが異なる。それ以外の構成は、固体撮像素子１００と同様なので詳細な説明は繰り返さない。
以下に、溝１９について説明する。溝１９は、配線層１３のパッド６に対応する開口部４１を取り囲むように、半導体基板１における光入射面から当該光入射面の反対側の面まで貫通するように形成される。溝１９には、絶縁膜が埋め込まれている。
溝１９は、例えば、以下のようにして形成される。まず、フォトダイオード２，２Ａが形成される前に、半導体基板１において、配線層１３が形成される側からドライエッチ技術によって開口部が形成される。その後、減圧ＣＶＤ技術により、当該開口部に、絶縁膜を堆積することにより溝１９が形成される。
以上のように、配線層１３のパッド６に対応する開口部４１を取り囲むように、絶縁膜が埋め込まれた溝１９が形成されことにより、パッド６に対応する開口部４１の配線１０と半導体基板１とを電気的に分離することが可能になる。
そのため、配線層１３のパッド６に対応する開口部４１の内側（半導体基板１側）に堆積されていた分離のための絶縁膜が不要となり、成膜、加工の工程が削減できる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、裏面照射型の固体撮像素子に関するものであり、遮光膜の電位を固定しながら、パッケージの端子数を増やさず、パッケージサイズを小型化するのに有用である。
１，１０１ 半導体基板
２，２Ａ，１０２，１０２Ａ フォトダイオード
３，１０３ 配線
４，１０４ 反射防止膜
５，１０５ 遮光膜
６，９，１０６，１０９ パッド
７ 層間絶縁膜
８ 保護膜
１０ 配線
１１ 金属
１２ オンチップフィルター
１３，１１３ 配線層
１４ 接着剤
１５ ガラス
１６，１０７ 支持基板
１７ バンプ
１８ 貫通電極
１９ 溝
２０ 画素部
２３ マイクロレンズ
１００，１００Ａ，１００Ｂ，１００Ｃ 固体撮像素子
１１０，２１０ パッケージ
１１１，１１２ 端子
１１３ ワイヤ

Claims (5)

  1. 複数の画素が配列された画素部が形成された半導体基板と、
    前記半導体基板において、撮像するための光が入射される面である光入射面の反対側の面に形成され、前記画素部の駆動用信号線を含む配線が形成された配線層と、
    前記半導体基板の前記光入射面に形成され、前記複数の画素のうち黒信号を決めるための暗画素を遮光する遮光膜とを備え、
    前記半導体基板には、少なくとも製造過程において、前記配線層に形成された、固定電位を引き出すための配線の一部であるパッドを露出させるために前記光入射面側から前記半導体基板を貫通する開口部が形成されており、
    前記パッドと前記遮光膜とが配線により電気的に接続される、
    固体撮像素子。
  2. 前記パッドと前記遮光膜とを接続する前記配線は、主にＣｕで構成されており、
    前記パッドの上部には、さらに金属が積層され、
    前記金属の最表面はアルミまたはアルミを含む合金である、
    請求項１に記載の固体撮像素子。
  3. 前記半導体基板に形成された、前記パッドに対応する開口部は、当該開口部の幅が、前記光入射面側から前記パッドに近づくに従い狭くなるように形成されており、
    前記パッドと前記遮光膜とを電気的に接続する前記配線はアルミまたはアルミ合金である、
    請求項１に記載の固体撮像素子。
  4. 前記半導体基板に対し、前記配線層が形成された側には支持基板が貼り付けられ、
    前記支持基板において、前記光入射面の反対側には、バンプが形成され、
    前記配線層に形成された配線の一部である前記パッドと、前記バンプとが前記支持基板を貫通する貫通電極により電気的に接続される、
    請求項１に記載の固体撮像素子。
  5. 前記パッドに対応する開口部を取り囲むように、前記半導体基板における前記光入射面から該光入射面の反対側の面まで貫通するように溝が形成され、
    前記溝には、絶縁膜が埋め込まれている、
    請求項１に記載の固体撮像素子。
JP2009116873A 2009-05-13 2009-05-13 固体撮像素子 Pending JP2010267736A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009116873A JP2010267736A (ja) 2009-05-13 2009-05-13 固体撮像素子
PCT/JP2010/003214 WO2010131462A1 (ja) 2009-05-13 2010-05-12 固体撮像素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009116873A JP2010267736A (ja) 2009-05-13 2009-05-13 固体撮像素子

Publications (1)

Publication Number Publication Date
JP2010267736A true JP2010267736A (ja) 2010-11-25

Family

ID=43084847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009116873A Pending JP2010267736A (ja) 2009-05-13 2009-05-13 固体撮像素子

Country Status (2)

Country Link
JP (1) JP2010267736A (ja)
WO (1) WO2010131462A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003863A (ja) * 2009-06-22 2011-01-06 Toshiba Corp 半導体装置およびカメラモジュール
JP2012231027A (ja) * 2011-04-26 2012-11-22 Toshiba Corp 固体撮像装置及びその製造方法
JP2012235126A (ja) * 2011-05-02 2012-11-29 Taiwan Semiconductor Manufacturing Co Ltd 応力耐性が改善された裏面照射型イメージセンサ
JP2013201188A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 固体撮像装置
CN103681704A (zh) * 2012-09-05 2014-03-26 台湾积体电路制造股份有限公司 Bsi芯片中的多金属膜堆叠件
CN103681708A (zh) * 2012-09-05 2014-03-26 台湾积体电路制造股份有限公司 Bsi芯片中的多金属膜叠层
JP2015065477A (ja) * 2011-05-20 2015-04-09 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 半導体装置の製造方法
US10672823B2 (en) 2017-11-14 2020-06-02 Samsung Electronics Co., Ltd. Image sensors
WO2021199680A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH085566Y2 (ja) * 1989-07-12 1996-02-14 オリンパス光学工業株式会社 固体撮像装置
JP4432502B2 (ja) * 2004-01-20 2010-03-17 ソニー株式会社 半導体装置
JP4534634B2 (ja) * 2004-07-05 2010-09-01 ソニー株式会社 固体撮像装置
JP4483442B2 (ja) * 2004-07-13 2010-06-16 ソニー株式会社 固体撮像素子と固体撮像装置、固体撮像素子の製造方法
JP4940667B2 (ja) * 2005-06-02 2012-05-30 ソニー株式会社 固体撮像素子及びその製造方法
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003863A (ja) * 2009-06-22 2011-01-06 Toshiba Corp 半導体装置およびカメラモジュール
JP2012231027A (ja) * 2011-04-26 2012-11-22 Toshiba Corp 固体撮像装置及びその製造方法
JP2012235126A (ja) * 2011-05-02 2012-11-29 Taiwan Semiconductor Manufacturing Co Ltd 応力耐性が改善された裏面照射型イメージセンサ
JP2015156512A (ja) * 2011-05-02 2015-08-27 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 応力耐性が改善された裏面照射型イメージセンサ
JP2015065477A (ja) * 2011-05-20 2015-04-09 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 半導体装置の製造方法
JP2013201188A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 固体撮像装置
US9006807B2 (en) 2012-03-23 2015-04-14 Kabushiki Kaisha Toshiba Solid-state image sensing device and camera
CN103681704A (zh) * 2012-09-05 2014-03-26 台湾积体电路制造股份有限公司 Bsi芯片中的多金属膜堆叠件
CN103681708A (zh) * 2012-09-05 2014-03-26 台湾积体电路制造股份有限公司 Bsi芯片中的多金属膜叠层
US10672823B2 (en) 2017-11-14 2020-06-02 Samsung Electronics Co., Ltd. Image sensors
US10971537B2 (en) 2017-11-14 2021-04-06 Samsung Electronics Co., Ltd. Image sensors
WO2021199680A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器

Also Published As

Publication number Publication date
WO2010131462A1 (ja) 2010-11-18

Similar Documents

Publication Publication Date Title
WO2010131462A1 (ja) 固体撮像素子
US9373660B2 (en) Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board
JP5618348B2 (ja) 半導体イメージセンサ装置及びその製造方法
KR101032182B1 (ko) 반도체 패키지 및 카메라 모듈
KR101945048B1 (ko) 반도체 장치, 및, 반도체 장치의 제조 방법
US7265402B2 (en) Solid-state image sensor including a microlens
JP5150566B2 (ja) 半導体装置およびカメラモジュール
US9455293B2 (en) X-Y address type solid state image pickup device and method of producing the same
US9263488B2 (en) Semiconductor device, manufacturing method of semiconductor device, semiconductor wafer, and electronic equipment
US20100237452A1 (en) Semiconductor device and backside illumination solid-state imaging device
JP2012169530A (ja) 固体撮像装置、および、その製造方法、電子機器
JP6599924B2 (ja) 背面照明固体イメージセンサ
CN108630714A (zh) 图像传感器及其形成方法、工作方法
EP3358622A1 (en) Image-capturing element and image-capturing device
JP2012138412A (ja) 半導体装置及びその製造方法、固体撮像装置及びその製造方法、並びに電子情報機器
JP2013089871A (ja) 固体撮像素子ウエハ、固体撮像素子の製造方法、および固体撮像素子
CN112310128A (zh) 图像传感器、用于图像传感器的半导体结构及其制造方法
WO2015125443A1 (ja) 受光デバイスおよびその製造方法
KR101116834B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
KR100897761B1 (ko) 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼레벨 패키지 및 그 제조방법
KR20110050091A (ko) 이미지 센서 및 그 제조 방법
JP2019140386A (ja) 撮像装置
JPH02262369A (ja) 固体撮像装置及びその製造方法