JP2010267361A - 相変化メモリ装置 - Google Patents
相変化メモリ装置 Download PDFInfo
- Publication number
- JP2010267361A JP2010267361A JP2009175738A JP2009175738A JP2010267361A JP 2010267361 A JP2010267361 A JP 2010267361A JP 2009175738 A JP2009175738 A JP 2009175738A JP 2009175738 A JP2009175738 A JP 2009175738A JP 2010267361 A JP2010267361 A JP 2010267361A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- data
- phase change
- level
- change memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Storage Device Security (AREA)
Abstract
【課題】本発明は、PVT変動にかかわらず、充分なデータセンシングウインドウを確保できる相変化メモリ装置を提供する。
【解決手段】本発明は、メモリセルを備え、ライト検証動作を行う相変化メモリ装置であって、前記メモリセルに第1のレベル又は第2のレベルのデータを書き込み、前記第1のレベルのデータが書き込まれた場合、第1の電圧により検証リード動作を行い、前記第2のレベルのデータが書き込まれた場合、第2の電圧により検証リード動作を行うように構成される。
【選択図】図2
【解決手段】本発明は、メモリセルを備え、ライト検証動作を行う相変化メモリ装置であって、前記メモリセルに第1のレベル又は第2のレベルのデータを書き込み、前記第1のレベルのデータが書き込まれた場合、第1の電圧により検証リード動作を行い、前記第2のレベルのデータが書き込まれた場合、第2の電圧により検証リード動作を行うように構成される。
【選択図】図2
Description
本発明は、メモリ装置に関し、特に、相変化メモリ装置に関する。
一般に、相変化メモリ装置は、メモリセルにデータが正しく格納されたか否かを検証するライト検証動作(Write Verify Function)を行う。ライト検証動作は、次のように行われる。まず、メモリセルに論理ハイ又は論理ローのデータを書き込み、検証リード動作によりメモリセルに格納されたデータを読み出す。このとき、書き込まれたデータと読み出されたデータとが不一致する場合、さらにメモリセルに同じ論理レベルを有するが、より高かったり低い電圧レベルを有するデータを書き込み、メモリセルに格納されたデータを読み出す検証リード動作が繰返して行われる。書き込まれたデータと読み出されたデータとが一致するようになれば、ライト検証動作は終了される。
ライト検証動作は、メモリセルに正確なデータを格納するために行われる。これは、ノーマルリード動作時、正確なデータを出力させるためである。メモリセルに格納されたデータは、メモリセルを貫通する電流及び基準電圧を差動増幅するセンスアンプの増幅動作により出力され得る。
図1は、従来技術による相変化メモリ装置のメモリセルに格納されるデータ分布を示す図である。図1によれば、基準電圧(Vref0)を基準として、上側には論理ハイのデータが分布し、下側には論理ローのデータが分布することが分かる。論理ハイのデータ及び論理ローのデータを区別する領域は、センシングウインドウ(Sensing Window)である。メモリセルに格納されたデータは、センシングウインドウをセンシングマージンとして、論理ハイであるか論理ローであるかが区別される。
従来は、ライト検証動作時、メモリセルを貫通する電流の量、すなわちセンスアンプの入力信号(SAI)のレベルを適切に調節することで、センシングウインドウを確保した。しかしながら、センスアンプの入力信号(SAI)は、工程、電圧及び温度、いわゆるPVT(Process/Voltage/Temperature)変動により変化するため、センシングウインドウも減少するという問題点がある。センシングウインドウの減少は、相変化メモリ装置の誤動作を招くことになる。
本発明の目的は、充分なセンシングウインドウを確保できる相変化メモリ装置を提供することにある。
本発明の実施例による相変化メモリ装置は、メモリセルを備え、ライト検証動作を行う相変化メモリ装置であって、前記メモリセルに第1のレベル又は第2のレベルのデータを書き込み、前記第1のレベルのデータが書き込まれた場合、第1の電圧により検証リード動作を行い、前記第2のレベルのデータが書き込まれた場合、第2の電圧により検証リード動作を行うように構成される。
また、本発明の実施例による相変化メモリ装置は、メモリセル、前記メモリセルを貫通する電流及び比較電圧を差動増幅して出力するセンスアンプ及び、ノーマルリード動作時、基準電圧を前記比較電圧として提供し、検証リード動作時、データにより第1の電圧又は第2の電圧を選択的に前記比較電圧として提供するように構成される電圧選択部を含む。
本発明は、PVT変動もかかわらず、充分なデータセンシングウインドウを確保できる。
よって、安定的且つ正確なデータの入出力が可能であるため、相変化メモリ装置の動作信頼性を向上できる。
よって、安定的且つ正確なデータの入出力が可能であるため、相変化メモリ装置の動作信頼性を向上できる。
以下、添付図面に基づき、本発明の好適な実施例を詳細に説明する。
図2は、本発明の実施例による相変化メモリ装置の構成を概略的に示す図である。図2によれば、本発明の実施例による相変化メモリ装置1は、メモリセル(Memory Cell)、コラムスイッチ10、バイアストランジスタ20、クランプ用トランジスタ30、センスアンプ100及び電圧選択部200を含む。
メモリセル(Memory Cell)は、データを格納し、ワードラインと連結して動作する。コラムスイッチ10は、コラムアドレスによってコラム選択を行うためにイネーブルされるコラム選択信号(yi)に応じてターンオンされる。
バイアストランジスタ20は、メモリセル(Memory Cell)のデータをセンシングするために、バイアシング信号(SAIL)に応じて電源電圧(VSA)を共通ノード(A)に印加する。
クランプ用ランジスタ30は、クランプ信号(clamp)に応じて、メモリセルのデータを読み出すのに適切な電圧範囲内にクランプする役割を果す。具体的には、メモリセルを構成する相変化物質のしきい電圧以下の所定電圧レベルにクランプする役割を果す。電圧レベルがしきい電圧以上のレベルになれば、メモリセルを構成する相変化物質が変化し得るためである。
メモリセルのデータをセンシングするために、コラム選択信号(yi)、バイアシング信号(SAIL)及びクランプ信号(clamp)がイネーブルされると、メモリセルに電源電圧(VSA)が印加され、メモリセルの抵抗値によってメモリセルを貫通する電流が共通ノード(A)でセンスアンプ入力信号(SAI)として出力される。コラムスイッチ10、バイアストランジスタ20及びクランプ用トランジスタ30は、従来技術と同様に構成される。
センスアンプ100は、センスアンプ入力信号(SAI)及び比較電圧(Vref)のレベルを差動増幅して、出力信号(SAO)を生成する。具体的には、センスアンプ100は、センスアンプ入力信号(SAI)の信号電圧と、比較電圧(Vref)との差分を一定係数(差動利得)で増幅する。
電圧選択部200は、センスアンプ100に比較電圧(Vref)を提供する。電圧選択部200は、データ(Data)、検証リード信号(VRD)及びノーマルリード信号(RD)に応じて、第1の電圧(Vref1)、基準電圧(Vref0)及び第2の電圧(Vref2)の何れか一つを比較電圧(Vref)として提供できる。
一般に、相変化メモリ装置は、ライト検証動作により、メモリセルに正しいデータが格納されたか否かを確認する。すなわち、ライト検証時、第1のレベル又は第2のレベルのデータをメモリセルに書き込み、検証リード動作によりメモリセルのデータを読出し、書き込まされたデータと読み出されたデータとが一致するか否かを確認するものである。このとき、書き込まれたデータと読み出されたデータとが一致する場合、ライト検証動作は完了し、書き込まれたデータと読み出されたデータとが不一致する場合には、同じ論理レベルを有するが、より高かったり低い電圧レベルを有するデータを書き込み、これを検証リードする動作が繰返して行われる。検証リード信号(VRD)は、検証リード動作を行うために外部から入力され得る信号である。
電圧選択部200は、検証リード時、第1の電圧及び第2の電圧(Vref1、Vref2)の一つを比較電圧(Vref)として提供し、ノーマルリード時、基準電圧(Vref0)を比較電圧(Vref)として提供する。具体的には、電圧選択部200は、検証リード信号(VRD)がイネーブルされると、第1の電圧及び第2の電圧(Vref1、Vref2)の一つを比較電圧(Vref)として提供し、検証リード信号(VRD)がディセーブルされ、ノーマルリード信号(RD)がイネーブルされると、基準電圧(Vref0)を比較電圧(Vref)として提供する。また、電圧選択部200は、検証リード信号(VRD)がイネーブルされたとき、データ(Data)が第1のレベルであれば、第1の電圧(Vref1)を比較電圧(Vref)として提供し、データ(Data)が第2のレベルであれば、第2の電圧(Vref2)を比較電圧(Vref)として提供する。
本発明の実施例において、第1のレベルは論理ハイを意味し、第2のレベルは論理ローを意味する。また、本発明の実施例において、第1の電圧(Vref1)は、基準電圧(Vref0)より高いレベルの電圧であるのが好ましく、第2の電圧(Vref2)は、基準電圧(Vref0)より低いレベルの電圧であるのが好ましい。基準電圧(Vref0)は、電源電圧(VSA)のハーフレベルに該当する電圧である。
したがって、センスアンプ100は、検証リード動作、ノーマルリード動作及びデータにより、第1の電圧(Vref1)、基準電圧(Vref0)及び第2の電圧(Vref2)の一つを比較電圧(Vref)として印加され、センスアンプ入力信号(SAI)と比較し、差動増幅する動作を行うことになる。
図3は、図2の電圧選択部の実施例の構成を概略的に示す図である。
図3によれば、電圧選択部200は、検証リード制御部210、ノーマルリード制御部220及び出力部230を含む。検証リード制御部210は、検証リード信号(VRD)及びデータ(Data)に応じて、第1の制御信号(ctrl1)を生成する。検証リード制御部210は、検証リード信号(VRD)がイネーブルされたとき、データ(Data)が第1のレベルであれば、第1の制御信号(ctrl1)をローにディセーブルさせ、データ(Data)が第2のレベルであれば、第1の制御信号(ctrl1)をハイにイネーブルさせる。図3によれば、検証リード制御部210は、第1のナンドゲート(ND1)を含む。第1のナンドゲート(ND1)は、検証リード信号(VRD)及びデータ(Data)を受信して、第1の制御信号(ctrl1)を生成する。
図3によれば、電圧選択部200は、検証リード制御部210、ノーマルリード制御部220及び出力部230を含む。検証リード制御部210は、検証リード信号(VRD)及びデータ(Data)に応じて、第1の制御信号(ctrl1)を生成する。検証リード制御部210は、検証リード信号(VRD)がイネーブルされたとき、データ(Data)が第1のレベルであれば、第1の制御信号(ctrl1)をローにディセーブルさせ、データ(Data)が第2のレベルであれば、第1の制御信号(ctrl1)をハイにイネーブルさせる。図3によれば、検証リード制御部210は、第1のナンドゲート(ND1)を含む。第1のナンドゲート(ND1)は、検証リード信号(VRD)及びデータ(Data)を受信して、第1の制御信号(ctrl1)を生成する。
ノーマルリード制御部220は、検証リード信号(VRD)及びノーマルリード信号(RD)に応じて、第2の制御信号(crtl2)を生成する。ノーマルリード制御部220は、検証リード信号(VRD)がディセーブルされ、ノーマルリード信号(RD)がイネーブルされたとき、第2の制御信号(ctrl2)をローにイネーブルさせる。ノーマルリード制御部220は、ノーマルリード信号(RD)がディセーブルされたとき、第2の制御信号(ctrl2)をハイにディセーブルさせる。図3によれば、ノーマルリード制御部220は、第1のインバータ(IV1)及び第2のナンドゲート(ND2)を含む。第1のインバータ(IV1)は、検証リード信号(VRD)を反転させる。第2のナンドゲート(ND2)は、第1のインバータ(IV1)の出力及びノーマルリード信号(RD)を受信して、第2の制御信号(ctrl2)を生成する。
出力部230は、第1及び第2の制御信号(ctrl1、ctrl2)に応じて、第1の電圧(Vref1)、基準電圧(Vref0)及び第2の電圧(Vref2)の一つを比較電圧(Vref)として提供する。出力部230は、第1の制御信号(ctrl1)がハイにイネーブルされ、第2の制御信号(ctrl2)がハイにディセーブルされると、第2の電圧(Vref2)を比較電圧(Vref)として提供する。出力部230は、第1の制御信号(ctrl1)がローにディセーブルされ、第2の制御信号(ctrl2)がハイにディセーブルされると、第1の電圧(Vref1)を比較電圧(Vref)として提供する。出力部230は、第1の制御信号(ctrl1)がローにディセーブルされ、第2の制御信号(ctrl2)がローにイネーブルされると、基準電圧(Vref0)を比較電圧(Vref)として提供する。
図3によれば、出力部230は、第2及び第3のインバータ(IV2、IV3)と、第1〜第3のパスゲート(PG1〜PG3)とからなる。第2のインバータ(IV2)は第1の制御信号(ctrl1)を反転させ、第3のインバータ(IV3)は第2の制御信号(ctrl2)を反転させる。第1のパスゲート(PG1)は、第1の制御信号(ctrl1)及び第2のインバータ(IV2)の出力に応じてターンオンの可否が決定され、第2の電圧(Vref2)を出力ノード(B)に伝送する。第2のパスゲート(PG2)は、第2の制御信号(ctrl2)及び第3のインバータ(IV3)の出力に応じてターンオンの可否が決定され、基準電圧(Vref0)を出力ノード(B)に伝送する。第3のパスゲート(PG3)は、第1の制御信号(ctrl1)及び第2のインバータ(IV2)の出力に応じて、第1の電圧(Vref1)を出力ノード(B)に伝送する。
したがって、電圧選択部200は、検証リード動作時、データ(Data)の論理レベルにより、第1及び第2の電圧(Vref1、Vref2)を比較電圧(Vref)として提供し、ノーマルリード動作時、基準電圧(Vref0)を比較電圧(Vref)として提供できる。
図2及び図3を参照して、本発明の実施例による相変化メモリ装置1の動作を、詳細に説明する。
まず、メモリセル(Memory Cell)に、第1のレベルの1番目のデータ(Data)を書き込む。以後、検証リード信号(VRD)がイネーブルされると、電圧選択部200は、第1の電圧(Vref1)を比較電圧(Vref)として提供する。センスアンプ100は、メモリセル(Memory Cell)を貫通する電流であるセンスアンプ入力信号(SAI)と、第1の電圧(Vref1)レベルの比較電圧(Vref)とを差動増幅して出力する。センスアンプ100の出力(SAO)が第1のレベルでない場合、さらに第1のレベルと同じ論理レベルを有し、1番目のデータ(Data)より高い電圧レベルを有する2番目のデータ(Data)をメモリセル(Memory Cell)に書き込む。以後、検証リード信号(VRD)がイネーブルされると、電圧選択部200は、第1の電圧(Vref1)を比較電圧(Vref)として提供し、センスアンプ100は、センスアンプ入力信号(SAI)と、第1の電圧(Vref1)レベルの比較電圧(Vref)とを差動増幅して出力する。センスアンプ100の出力(SAO)が第1のレベルである場合、ライト検証動作は終了され、第1のレベルでない場合、前記段階がさらに繰返される。
或いは、メモリセル(Memory Cell)に、第2のレベルの1番目のデータ(Data)を書き込む。以後、検証リード信号(VRD)がイネーブルされると、電圧選択部200は、第2の電圧(Vref2)を比較電圧(Vref)として提供する。センスアンプ100は、センスアンプ入力信号(SAI)と、第2の電圧(Vref2)レベルの比較電圧(Vref)とを差動増幅して出力する。センスアンプの出力(SAO)が第2のレベルでない場合、さらに第2のレベルと同じ論理レベルを有し、1番目のデータ(Data)より低い電圧レベルを有する2番目のデータ(Data)をメモリセル(Memory Cell)に書き込む。以後、検証リード信号(VRD)がイネーブルされると、電圧選択部200は、第2の電圧(Vref2)を比較電圧(Vref)として提供し、センスアンプ100は、センスアンプ入力信号(SAI)と、第2の電圧(Vref2)レベルの比較電圧(Vref)とを差動増幅して出力する。センスアンプ100の出力(SAO)が第2のレベルである場合、ライト検証動作は終了され、第2のレベルでない場合、前記段階がさらに繰返される。
以後、ノーマルリード信号(RD)がイネーブルされると、電圧選択部200は、基準電圧(Vref0)を比較電圧(Vref)として出力する。よって、センスアンプ100は、センスアンプ入力信号(SAI)と、基準電圧(Vref0)レベルの比較電圧(Vref)とを差動増幅して出力する。ライト検証動作により、第1のレベルのデータ(Data)は、基準電圧(Vref0)より高い第1の電圧(Vref1)以上のレベルでメモリセル(Memory Cell)に格納され、第2のレベルのデータ(Data)は、基準電圧(Vref0)より低い第2の電圧(Vref2)以下のレベルでメモリセル(Memory Cell)に格納されるため、本発明の実施例による相変化メモリ装置1は、ノーマルリード動作時、安定的且つ正確なデータを出力できる。
図4は、本発明の実施例による相変化メモリ装置のメモリセルに格納されるデータの分布を示すグラフである。図4によれば、第1のレベルのデータは、第1の電圧(Vref1)を基準として上側に分布し、第2のレベルのデータは、第2の電圧(Vref2)を基準として下側に分布することが分かる。よって、本発明の実施例による相変化メモリ装置は、データスキュー(Data Skew)、スイッチングスキュー(Switching Skew)及びPVT変動が発生しても、充分なセンシングウインドウを確保できる。
本発明の実施例では、データがメモリセルに“1”又は“0”として格納されるシングルレベルセル(Single Level cell;SLC)について代表的に説明したが、本発明の技術的史上は、マルチレベルセル(Multi Level Cell;MLC)にも適用できる。マルチレベルセル(MLC)は、メモリセルに格納されるデータが2ビット以上からなる場合を意味する。例えば、マルチレベルセル(MLC)を採用する相変化メモリ装置は、電圧レベル差を用いて、メモリセルに“0,0”、“0,1”、“1,0”、“1,1”のデータを格納できる。その例は図5に示されている。マルチレベルセル(MLC)を採用する相変化メモリ装置の場合、メモリセル毎に3つのセンスアンプを必要とし、本発明の技術的史上が適用されるように、複数個の電圧(Vref_00、Vref_01、Vref_10、Vrefn1、Vrefn2、Vrefn3)を用いて、ライト検証動作が行われる場合、2ビットのデータ間のセンシングウインドウが十分に確保され、安定的且つ正確なデータが出力できる。
なお、本発明の詳細な説明では具体的な実施例について説明したが、本発明の要旨から逸脱しない範囲内で多様に変形・実施が可能である。よって、本発明の範囲は、前述の実施例に限定されるものではなく、特許請求の範囲の記載及びこれと均等なものに基づいて定められるべきである。
10…コラムスイッチ
20…バイアストランジスタ
30…クランプ用トランジスタ
100…センスアンプ
200…電圧選択部
210…検証リード制御部
220…ノーマルリード制御部
230…出力部
20…バイアストランジスタ
30…クランプ用トランジスタ
100…センスアンプ
200…電圧選択部
210…検証リード制御部
220…ノーマルリード制御部
230…出力部
Claims (10)
- メモリセルを備え、ライト検証動作を行う相変化メモリ装置であって、
前記メモリセルに第1のレベル又は第2のレベルのデータを書き込み、前記第1のレベルのデータが書き込まれた場合、第1の電圧により検証リード動作を行い、前記第2のレベルのデータが書き込まれた場合、第2の電圧により検証リード動作を行うように構成されることを特徴とする相変化メモリ装置。 - 前記第1の電圧は、基準電圧より高いレベルの電圧であり、前記第2の電圧は、前記基準電圧より低いレベルの電圧であることを特徴とする請求項1に記載の相変化メモリ装置。
- 前記相変化メモリ装置は、前記基準電圧によりノーマルリード動作を行うように構成されることを特徴とする請求項2に記載の相変化メモリ装置。
- メモリセル;
前記メモリセルを貫通する電流及び比較電圧を差動増幅して出力するセンスアンプ;及び、
ノーマルリード動作時、基準電圧を前記比較電圧として提供し、検証リード動作時、データにより第1の電圧又は第2の電圧を選択的に前記比較電圧として提供するように構成される電圧選択部を含むことを特徴とする相変化メモリ装置。 - 前記第1の電圧は、前記基準電圧より高いレベルの電圧であり、前記第2の電圧は、前記基準電圧より低いレベルの電圧であることを特徴とする請求項4に記載の相変化メモリ装置。
- 前記電圧選択部は、
検証リード信号及びデータに応じて、第1の制御信号を生成するように構成された検証リード制御部;
前記検証リード信号及びノーマルリード信号に応じて、第2の制御信号を生成するように構成されたノーマルリード制御部;及び、
前記第1及び第2の制御信号に応じて、第1の電圧、第2の電圧及び前記基準電圧の一つを前記比較電圧として出力するように構成された出力部を含むことを特徴とする請求項5に記載の相変化メモリ装置。 - 前記検証リード制御部は、前記検証リード信号がイネーブルされたとき、前記データが第1のレベルであれば、前記第1の制御信号をディセーブルさせ、前記データが第2のレベルであれば、前記第1の制御信号をイネーブルさせることを特徴とする請求項6に記載の相変化メモリ装置。
- 前記出力部は、前記第1の制御信号がイネーブルされると、第2の電圧を前記比較電圧として提供し、前記第1の制御信号がディセーブルされると、前記第1の電圧を前記比較電圧として提供するように構成されることを特徴とする請求項7に記載の相変化メモリ装置。
- 前記ノーマルリード制御部は、前記検証リード信号がイネーブルされると、第2の制御信号をディセーブルさせ、前記検証リード信号がディセーブルされ、前記ノーマルリード信号がイネーブルされると、前記第2の制御信号をイネーブルさせることを特徴とする請求項6に記載の相変化メモリ装置。
- 前記出力部は、前記第2の制御信号がイネーブルされたとき、前記基準電圧を前記比較電圧として提供することを特徴とする請求項9に記載の相変化メモリ装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090042605A KR101047050B1 (ko) | 2009-05-15 | 2009-05-15 | 상변화 메모리 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010267361A true JP2010267361A (ja) | 2010-11-25 |
Family
ID=43068390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009175738A Pending JP2010267361A (ja) | 2009-05-15 | 2009-07-28 | 相変化メモリ装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7983077B2 (ja) |
JP (1) | JP2010267361A (ja) |
KR (1) | KR101047050B1 (ja) |
CN (1) | CN101887747A (ja) |
TW (1) | TWI489463B (ja) |
Families Citing this family (77)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9449692B2 (en) * | 2011-08-03 | 2016-09-20 | Micron Technology, Inc. | Functional data programming and reading in a memory |
US20130219105A1 (en) * | 2012-02-16 | 2013-08-22 | Micron Technology, Inc. | Method, device and system for caching for non-volatile memory device |
US8780612B2 (en) * | 2012-08-22 | 2014-07-15 | SK Hynix Inc. | Resistive memory device and programming method thereof |
CN103646668B (zh) * | 2013-12-26 | 2016-05-18 | 中国科学院上海微***与信息技术研究所 | 一次性可编程存储器及其编程方法与读取方法 |
US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
US10482960B2 (en) * | 2016-02-17 | 2019-11-19 | Intel Corporation | Dual demarcation voltage sensing before writes |
US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
US11119910B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments |
US11151042B2 (en) | 2016-09-27 | 2021-10-19 | Integrated Silicon Solution, (Cayman) Inc. | Error cache segmentation for power reduction |
US11119936B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Error cache system with coarse and fine segments for power optimization |
US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
US10991410B2 (en) | 2016-09-27 | 2021-04-27 | Spin Memory, Inc. | Bi-polar write scheme |
US10628316B2 (en) | 2016-09-27 | 2020-04-21 | Spin Memory, Inc. | Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register |
US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
US10679685B2 (en) | 2017-12-27 | 2020-06-09 | Spin Memory, Inc. | Shared bit line array architecture for magnetoresistive memory |
US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
US10360962B1 (en) | 2017-12-28 | 2019-07-23 | Spin Memory, Inc. | Memory array with individually trimmable sense amplifiers |
US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
US10395711B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
US10516094B2 (en) | 2017-12-28 | 2019-12-24 | Spin Memory, Inc. | Process for creating dense pillars using multiple exposures for MRAM fabrication |
US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
US10388861B1 (en) | 2018-03-08 | 2019-08-20 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
US11107974B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
US20190296220A1 (en) | 2018-03-23 | 2019-09-26 | Spin Transfer Technologies, Inc. | Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer |
US10784437B2 (en) | 2018-03-23 | 2020-09-22 | Spin Memory, Inc. | Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US11107978B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10650875B2 (en) | 2018-08-21 | 2020-05-12 | Spin Memory, Inc. | System for a wide temperature range nonvolatile memory |
US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11134878A (ja) * | 1997-10-28 | 1999-05-21 | Toshiba Microelectronics Corp | 不揮発性半導体メモリ |
JP2002230984A (ja) * | 2001-02-05 | 2002-08-16 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
JP2004234739A (ja) * | 2003-01-29 | 2004-08-19 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP2007133930A (ja) * | 2005-11-08 | 2007-05-31 | Sony Corp | 記憶装置のベリファイ方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7453716B2 (en) * | 2004-10-26 | 2008-11-18 | Samsung Electronics Co., Ltd | Semiconductor memory device with stacked control transistors |
US8179711B2 (en) * | 2004-10-26 | 2012-05-15 | Samsung Electronics Co., Ltd. | Semiconductor memory device with stacked memory cell and method of manufacturing the stacked memory cell |
JP4669518B2 (ja) * | 2005-09-21 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2007157317A (ja) | 2005-11-30 | 2007-06-21 | Samsung Electronics Co Ltd | 相変化メモリ装置及びそれの読み出し方法 |
US7349264B2 (en) * | 2005-12-28 | 2008-03-25 | Sandisk Corporation | Alternate sensing techniques for non-volatile memories |
KR100764738B1 (ko) * | 2006-04-06 | 2007-10-09 | 삼성전자주식회사 | 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템 |
KR100819106B1 (ko) | 2006-09-27 | 2008-04-02 | 삼성전자주식회사 | 상변화 메모리 장치에서의 라이트 동작방법 |
KR100790449B1 (ko) | 2006-10-31 | 2008-01-02 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그의 제조방법 |
CN101364424A (zh) * | 2007-08-10 | 2009-02-11 | 财团法人工业技术研究院 | 相变存储器的感测电路及方法 |
KR100882125B1 (ko) | 2007-09-06 | 2009-02-05 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치 및 그 동작방법 |
JP2009099206A (ja) * | 2007-10-17 | 2009-05-07 | Toshiba Corp | 抵抗変化メモリ装置 |
-
2009
- 2009-05-15 KR KR1020090042605A patent/KR101047050B1/ko active IP Right Grant
- 2009-06-30 US US12/494,587 patent/US7983077B2/en active Active
- 2009-07-21 TW TW098124577A patent/TWI489463B/zh not_active IP Right Cessation
- 2009-07-28 JP JP2009175738A patent/JP2010267361A/ja active Pending
- 2009-08-28 CN CN2009101715513A patent/CN101887747A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11134878A (ja) * | 1997-10-28 | 1999-05-21 | Toshiba Microelectronics Corp | 不揮発性半導体メモリ |
JP2002230984A (ja) * | 2001-02-05 | 2002-08-16 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
JP2004234739A (ja) * | 2003-01-29 | 2004-08-19 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP2007133930A (ja) * | 2005-11-08 | 2007-05-31 | Sony Corp | 記憶装置のベリファイ方法 |
Also Published As
Publication number | Publication date |
---|---|
US7983077B2 (en) | 2011-07-19 |
US20100290275A1 (en) | 2010-11-18 |
TWI489463B (zh) | 2015-06-21 |
CN101887747A (zh) | 2010-11-17 |
KR101047050B1 (ko) | 2011-07-06 |
KR20100123395A (ko) | 2010-11-24 |
TW201040967A (en) | 2010-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101047050B1 (ko) | 상변화 메모리 장치 | |
US8159869B2 (en) | Circuit and method for generating reference voltage, phase change random access memory apparatus and read method using the same | |
US8400824B2 (en) | Non-volatile memory device and method for controlling the same | |
TWI579842B (zh) | 非揮發性記憶體元件、自非揮發性記憶體元件讀取資料的方法以及自旋力矩轉移磁性隨機存取記憶體元件 | |
JP4772363B2 (ja) | 不揮発性半導体記憶装置 | |
US8885427B2 (en) | Precharge circuit and non-volatile memory device | |
JP4504397B2 (ja) | 半導体記憶装置 | |
US9570173B2 (en) | Semiconductor storage device and memory system | |
WO2012176452A1 (ja) | 半導体記憶装置 | |
US9019746B2 (en) | Resistive memory device and method for driving the same | |
JP2014044791A (ja) | 不揮発性メモリのための適応的エラー訂正 | |
US20160093352A1 (en) | Reference voltage generation for sensing resistive memory | |
KR100845776B1 (ko) | 반도체 메모리 장치의 센스앰프 제어회로 및 방법 | |
JP2018028957A (ja) | 半導体記憶装置 | |
US7796441B2 (en) | Method of reading configuration data in flash memory device | |
JP2007042193A (ja) | 不揮発性半導体記憶装置 | |
JP2005285223A (ja) | 不揮発性半導体記憶装置及びそのデータ書き換え方法 | |
WO2010082243A1 (ja) | 不揮発性半導体メモリ及びメモリシステム | |
US20180068721A1 (en) | Memory with Margin Current Addition and Related Methods | |
US9697904B2 (en) | Integrated circuit for mirroring and amplifying a sensing current and operation method thereof | |
JP2009295221A (ja) | 半導体記憶装置 | |
KR100998943B1 (ko) | 반도체 메모리장치 및 이의 센싱마진 측정방법 | |
CN115552524A (zh) | 具有内置灵活双冗余的存储器设备 | |
US8259505B2 (en) | Nonvolatile memory device with reduced current consumption | |
KR100591600B1 (ko) | 센스 앰프 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130418 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131003 |