JP2010262696A - Nand型フラッシュメモリ - Google Patents
Nand型フラッシュメモリ Download PDFInfo
- Publication number
- JP2010262696A JP2010262696A JP2009111287A JP2009111287A JP2010262696A JP 2010262696 A JP2010262696 A JP 2010262696A JP 2009111287 A JP2009111287 A JP 2009111287A JP 2009111287 A JP2009111287 A JP 2009111287A JP 2010262696 A JP2010262696 A JP 2010262696A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- well region
- discharge
- word line
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
Landscapes
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】ウェル放電時の誤消去の防止とウェルの放電速度の向上を図る。
【解決手段】本発明の例に係るNAND型フラッシュメモリは、ウェル領域25内に形成され、直列接続される複数のメモリセルMCと、ウェル領域25に接続される放電回路26と、複数のメモリセルMCに接続されるワード線WL1〜WLnと、ウェル領域25の電位及びワード線WL1〜WLnの電位を制御する制御回路とを備える。制御回路は、消去動作時に、ウェル領域25を第1電位に設定し、ワード線WL1〜WLnを第1電位よりも低い第2電位に設定し、放電回路26は、温度に依存しない一定の放電速度を有する定電流源から構成され、消去動作後にウェル領域25の放電を行う。
【選択図】図2
【解決手段】本発明の例に係るNAND型フラッシュメモリは、ウェル領域25内に形成され、直列接続される複数のメモリセルMCと、ウェル領域25に接続される放電回路26と、複数のメモリセルMCに接続されるワード線WL1〜WLnと、ウェル領域25の電位及びワード線WL1〜WLnの電位を制御する制御回路とを備える。制御回路は、消去動作時に、ウェル領域25を第1電位に設定し、ワード線WL1〜WLnを第1電位よりも低い第2電位に設定し、放電回路26は、温度に依存しない一定の放電速度を有する定電流源から構成され、消去動作後にウェル領域25の放電を行う。
【選択図】図2
Description
本発明は、NAND型フラッシュメモリの消去動作に関する。
NAND型フラッシュメモリのメモリセルアレイは、複数のNANDブロックから構成される。また、複数のNANDブロック内のワード線は、NANDブロック毎に設けられる転送トランジスタユニットを介して、全てのNANDブロックに共通のコントロールゲート線に接続される。
そして、データを消去する際、コントロールゲート線から消去対象となる選択NANDブロック内のワード線に0V又はマイナス電位を印加し、ウェルに20V程度の消去電位を印加することで、選択NANDブロック内のメモリセルのフローティングゲートからウェルに電子を引き抜く動作を行う。
この時、消去対象とならない非選択NANDブロックに対応する転送トランジスタユニット内の転送トランジスタは、オフにしておく。即ち、消去時、非選択NANDブロック内のワード線は、フローティングである。
このため、ウェルに20V程度の消去電位が印加されると、非選択NANDブロック内のワード線は、容量カップリングにより20V近傍まで上昇し、非選択NANDブロック内のメモリセルに対するデータの消去が防止される。
この消去動作を終えた後、ウェルに充電された電荷を放電する動作を行う(例えば、特許文献1及び2を参照)。
ここで、ウェルの電荷を放電する期間は、短いほうが好ましいが、これを単純に短くすることはできない。
なぜなら、選択NANDブロック内のワード線は、0Vに固定されているが、ウェルの放電速度が速すぎると、ウェルの放電を開始するときに、容量カップリングにより、選択NANDブロック内のワード線がマイナス電位にドロップしてしまう危険性があるからである。
このような事態が発生すると、コントロールゲート線もマイナス電位となる。これに起因して、非選択NANDブロックに対応する転送トランジスタユニット内の転送トランジスタがオフからオンになり、非選択NANDブロック内のワード線の電位が20V近傍から0Vにドロップする。
本発明は、ウェルの放電時に非選択NANDブロックの誤消去を防止すると同時に、ウェルの放電速度を向上する技術について提案する。
本発明の例に係るNAND型フラッシュメモリは、半導体基板と、前記半導体基板内に形成されるウェル領域と、前記ウェル領域内に形成され、直列接続される複数のメモリセルと、前記ウェル領域に接続される放電回路と、前記複数のメモリセルに接続されるワード線と、前記ウェル領域の電位及び前記ワード線の電位を制御する制御回路とを備え、前記制御回路は、消去動作時に、前記ウェル領域を第1電位に設定し、前記ワード線を前記第1電位よりも低い第2電位に設定し、前記放電回路は、温度に依存しない一定の放電速度を有する定電流源から構成され、前記消去動作後に前記ウェル領域の放電を行う。
本発明の例に係るNAND型フラッシュメモリは、半導体基板と、前記半導体基板内に形成されるウェル領域と、前記ウェル領域内に形成され、直列接続される複数のメモリセルと、前記ウェル領域に接続される放電回路と、前記複数のメモリセルに接続されるワード線と、前記ウェル領域の電位及び前記ワード線の電位を制御する制御回路とを備え、前記制御回路は、消去動作時に、前記ウェル領域を第1電位に設定し、前記ワード線を前記第1電位よりも低い第2電位に設定し、前記放電回路により前記ウェル領域の放電を開始する時又はその直前に、前記ワード線を前記第2電位よりも高い第3電位にする。
本発明によれば、ウェルの放電時に非選択NANDブロックの誤消去を防止でき、同時に、ウェルの放電速度を向上できる。
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
1. 基本構成
本発明の例に係るNAND型フラッシュメモリでは、第一に、消去動作後にウェルを放電する放電回路を、温度に依存せずに、一定の放電速度で、ウェルを放電することができる定電流源により構成する。ウェルの放電速度は、選択NANDブロック内のワード線の電位ドロップが発生しない程度に設定される。
本発明の例に係るNAND型フラッシュメモリでは、第一に、消去動作後にウェルを放電する放電回路を、温度に依存せずに、一定の放電速度で、ウェルを放電することができる定電流源により構成する。ウェルの放電速度は、選択NANDブロック内のワード線の電位ドロップが発生しない程度に設定される。
第二に、ウェルの放電を開始する時又はその直前に、消去動作時に選択NANDブロック内のワード線に印加していた電位よりも高い電位を、選択NANDブロック内のワード線に印加する。
これにより、ウェルの放電時に、非選択NANDブロックに対応する転送トランジスタユニット内の転送トランジスタをオフのままにしておくことができるため、非選択NANDブロックの誤消去の防止とウェルの放電速度の向上とを同時に実現できる。
2. 実施形態
(1) NAND型フラッシュメモリ
図1は、NAND型フラッシュメモリの全体図を示している。
(1) NAND型フラッシュメモリ
図1は、NAND型フラッシュメモリの全体図を示している。
メモリセルアレイ11は、複数のNANDブロックBK1,BK2,・・・BLjを有する。複数のNANDブロックBK1,BK2,・・・BLjの各々は、NANDセルユニットを有する。
データラッチ回路12は、読み出し/書き込み時にデータを一時的にラッチする機能を有し、例えば、フリップフロップ回路から構成される。I/O(input/output)バッファ13は、データのインターフェイス回路として、アドレスバッファ14は、アドレス信号のインターフェイス回路として機能する。
アドレス信号には、ブロックアドレス信号、ロウアドレス信号及びカラムアドレス信号が含まれる。
ロウデコーダ15は、ブロックアドレス信号に基づいて、複数のNANDブロックBK1,BK2,・・・BLjのうちの1つを選択する。ワード線ドライバ17は、選択NANDブロック内の複数のワード線を駆動する。
カラムデコーダ16は、カラムアドレス信号に基づいて、複数のビット線のうちの1つを選択する。
基板電位制御回路18は、半導体基板の電位を制御する。
具体的には、p型半導体基板内に、n型ウェル領域とp型ウェル領域からなるダブルウェル領域が形成され、メモリセルがp型ウェル領域内に形成される場合、p型ウェル領域の電位を動作モードに応じて制御する。
例えば、基板電位制御回路18は、読み出し/書き込み動作時には、p型ウェル領域を0Vに設定し、消去動作時には、p型ウェル領域を15V以上40V以下の電位(例えば、20V程度)に設定する。
電位発生回路19は、ワード線に印加する電位を発生する。
本発明では、電位発生回路19は、消去動作時に、例えば、0V又はマイナス電位を発生し、消去動作後のウェルの放電時に、例えば、消去動作時に発生する電位よりも高い電位(例えば、プラス電位)を発生する。
セレクタ24は、動作モードや、選択されたワード線の位置などの情報に基づいて、選択NANDブロック内の複数のワード線に供給する電位の値を選択する。
制御回路20は、基板電位制御回路18及び電位発生回路19の動作を制御する。
図2は、メモリセルアレイ及びワード線ドライバの回路例を示している。
メモリセルアレイ11は、カラム方向に配置される複数のNANDブロックBK1,BK2,・・・を有する。
複数のNANDブロックBK1,BK2,・・・は、ウェル領域(例えば、p型ウェル領域)25内に配置される。ウェル領域25には、ウェルコンタクト27を介して、消去動作後にウェルを放電するための放電回路26が接続される。
複数のNANDブロックBK1,BK2,・・・の各々は、ロウ方向に配置される複数のNANDセルユニットを有する。NANDセルユニットは、直列接続される複数のメモリセルMCからなるNANDストリングと、その両端に1つずつ接続される2つのセレクトゲートトランジスタSTとを有する。
NANDセルユニットは、例えば、図3に示すようなレイアウトを有する。NANDセルユニットのカラム方向の断面構造は、例えば、図4に示すような構造となる。
NANDセルユニットの一端は、ビット線BL1,BL2,・・・BLmに接続され、他端は、ソース線SLに接続される。
メモリセルアレイ11上には、複数のワード線WL1,・・・WLn,・・・と複数のセレクトゲート線SGS1,SGD1,・・・が配置される。
例えば、NANDブロックBK1内には、n(nは複数)本のワード線WL1,・・・WLnと2本のセレクトゲート線SGS1,SGD1が配置される。ワード線WL1,・・・WLn及びセレクトゲート線SGS1,SGD1は、ロウ方向に延び、それぞれ、ワード線ドライバ17(DRV1)内の転送トランジスタユニット21(BK1)を介して、信号線(コントロールゲート線)CG1,・・・CGn及び信号線SGSV1,SGDV1に接続される。
信号線CG1,・・・CGn,SGSV1,SGDV1は、それぞれロウ方向に交差するカラム方向に延び、セレクタ24に接続される。
転送トランジスタユニット21(BK1)は、電源電位Vccよりも高い電位を転送できるように、高耐圧仕様のMISFETから構成される。
ワード線ドライバ17(DRV1)内のブースタ22は、ロウデコーダ15から出力されるデコード信号を受ける。ブースタ22は、NANDブロックBK1が選択されているとき、転送トランジスタユニット21(BK1)をオンにし、NANDブロックBK1が選択されていないとき、転送トランジスタユニット21(BK1)をオフにする。
(2) ウェル領域の放電速度について
上述のように、NAND型フラッシュメモリでは、複数のNANDブロック内のワード線が、NANDブロック毎に設けられる転送トランジスタユニットを介して、全てのNANDブロックに共通のコントロールゲート線に接続される。
上述のように、NAND型フラッシュメモリでは、複数のNANDブロック内のワード線が、NANDブロック毎に設けられる転送トランジスタユニットを介して、全てのNANDブロックに共通のコントロールゲート線に接続される。
このため、消去動作後にウェル領域の放電を開始するとき、容量カップリングにより、選択NANDブロック内のワード線が0Vからマイナス電位にドロップすると、非選択NANDブロックに対して誤消去が発生する可能性がある。
具体的には、消去動作時、例えば、図5の波形図に示すように、消去対象となる選択NANDブロックに対応する選択転送トランジスタユニットのゲートを“H(high level)”にし、選択NANDブロック内のワード線に0Vを印加する。また、ウェル領域には、20V程度の消去電位VERAを印加する。
この時、消去対象とならない非選択NANDブロックに対応する非選択転送トランジスタユニットのゲートには、“L(low level)”として、例えば、0Vが印加されるため、この時、非選択NANDブロック内のワード線は、フローティングである。
従って、ウェル領域に消去電位VERAが印加されると、非選択NANDブロック内のワード線は、容量カップリングにより消去電位VERAの近傍まで上昇する。
この後、放電回路を用いて、ウェル領域の放電を行う。この時、選択NANDブロック内のワード線は、0Vに固定されているが、ウェル領域の放電速度が速すぎると、ウェル領域の放電を開始するときに、容量カップリングにより、選択NANDブロック内のワード線がマイナス電位にドロップしてしまう(図5の点線)。
このため、コントロールゲート線もマイナス電位になる(図5の点線)。
ここで、非選択NANDブロックに対応する非選択転送トランジスタユニット内の転送トランジスタにおいては、ワード線がフローティング(〜VERA)、コントロールゲート線がマイナス電位、ゲートが0Vというバイアス状態になる。
即ち、この状態は、コントロールゲート線が0Vのときに、バックゲートバイアスとしてマイナス電位が与えられた状態と等価になる。
従って、転送トランジスタの閾値電圧をVth、コントロールゲート線の電位を−α2とすると、α2>Vthのとき、転送トランジスタがオンになり、非選択NANDブロックにおいて誤消去が発生し易くなる。
そこで、データを消去した後のウェル領域の放電時においては、ウェル領域の放電速度は、このような誤消去モードが発生しない程度に設定される。
具体的には、ウェル領域の電荷を放電する放電回路(デプレッションタイプFET)の駆動力は、温度に依存する。即ち、FETの閾値電圧は、低温で低くなり、電流が多くなる状態になる一方、高温で高くなり、電流が少なくなる状態になる。
このため、ウェル領域の放電速度は、FETが最も電流を流す(最も放電速度が速い)低温状態において、選択NANDブロック内のワード線の電位ドロップ量(−α1)により、上述の誤消去が発生しない程度の放電速度にチューニングされる(図5の波形A)。
しかし、この場合、高温状態においては、ウェル領域の放電速度が遅くなるため、結果として、消去期間が長くなる。
(3) 第1実施例
第1実施例では、ウェル領域を放電する放電回路を、温度に依存せずに、一定の放電速度で、ウェル領域を放電することができる定電流源により構成することを提案する。
第1実施例では、ウェル領域を放電する放電回路を、温度に依存せずに、一定の放電速度で、ウェル領域を放電することができる定電流源により構成することを提案する。
このような定電流源は、例えば、バンドギャップリファレンス回路などを用いることにより容易に形成することができる。
ウェル領域の放電速度は、誤消去が発生しない程度の放電速度、例えば、選択NANDブロック内のワード線の電位ドロップを図5の−α1又はそれよりも小さく抑えることができる程度にチューニングされる。
まず、図6に示すように、消去動作時、消去対象となる選択NANDブロックBK−selに対応する選択転送トランジスタユニット21−selのゲートを“H”にし、選択NANDブロックBK−sel内のワード線WLに0Vを印加する。また、ウェル領域25には、ウェルコンタクト27を介して、20V程度の消去電位VERAを印加する。
この時、消去対象とならない非選択NANDブロックBK−unselに対応する非選択転送トランジスタユニット21−unselのゲートには、“L”として、例えば、0Vが印加されるため、この時、非選択NANDブロックBK−unsel内のワード線WLは、フローティングである。
従って、ウェル領域25に消去電位VERAが印加されると、非選択NANDブロックBK−unsel内のワード線WLは、容量カップリングにより消去電位VERAの近傍まで上昇する。
この後、図7に示すように、放電回路26を用いて、ウェル領域25の放電を行う。この時、選択NANDブロックBK−sel内のワード線WLは、ウェル領域25の放電を開始するときに、容量カップリングによりマイナス電位(0−α1)Vにドロップする。
このため、コントロールゲート線CGも、マイナス電位(0−α1)Vになる。
ここで、非選択NANDブロックBK−unselに対応する非選択転送トランジスタユニット21−unsel内の転送トランジスタにおいては、ワード線WLがフローティング(〜VERA)、コントロールゲート線CGがマイナス電位(0−α1)V、ゲートが0Vというバイアス状態になる。
しかし、転送トランジスタの閾値電圧をVthとすると、α1<Vthであるため、転送トランジスタがオンになることはなく、非選択NANDブロックBK−unselにおいて誤消去が発生することもない。
尚、図8に、本発明のバイアス関係と比較例のバイアス関係とを示す。同図において、α2は、図5のα2に相当し、α2>α1である。
以上のように、第1実施例によれば、ウェル領域の放電時に、非選択NANDブロックに対応する転送トランジスタユニット内の転送トランジスタをオフのままにしておくことができるため、非選択NANDブロックの誤消去の防止とウェルの放電速度の向上とを同時に実現できる。
(4) 第2実施例
第2実施例では、ウェル領域の放電を開始する時又はその直前に、消去動作時に選択NANDブロック内のワード線に印加していた電位よりも高い電位を、選択NANDブロック内のワード線に印加することを提案する。
第2実施例では、ウェル領域の放電を開始する時又はその直前に、消去動作時に選択NANDブロック内のワード線に印加していた電位よりも高い電位を、選択NANDブロック内のワード線に印加することを提案する。
この電位は、ウェル領域の放電による選択NANDブロック内のワード線の電位ドロップにより、非選択NANDブロックに対応する非選択転送トランジスタユニットがオンにならない程度の値にする。
この電位は、ウェル領域の放電による選択NANDブロック内のワード線の電位ドロップ量αよりも大きい値、例えば、電源電位Vddであることが望ましい。
図9は、第2実施例の波形図を示している。
図10は、ウェル領域の放電開始時のバイアス状態、図11は、ウェル領域の放電中のバイアス状態を示している。
まず、図9に示すように、消去動作時、消去対象となる選択NANDブロックに対応する選択転送トランジスタユニットのゲートを“H”にし、選択NANDブロック内のワード線に0Vを印加する。また、ウェル領域には、20V程度の消去電位VERAを印加する。
この時、消去対象とならない非選択NANDブロックに対応する非選択転送トランジスタユニットのゲートには、“L”として、例えば、0Vが印加されるため、この時、非選択NANDブロック内のワード線は、フローティングである。
従って、ウェル領域に消去電位VERAが印加されると、非選択NANDブロック内のワード線は、容量カップリングにより消去電位VERAの近傍まで上昇する。
次に、図9及び図10に示すように、ウェル領域25の放電を開始する時又はその直前に、消去動作時に選択NANDブロックBK−sel内のワード線WLに印加していた電位(例えば、0V)よりも高い電位(例えば、Vdd)を、コントロールゲート線CGを介して、選択NANDブロックBK−sel内のワード線WLに印加する。
この後、図9及び図11に示すように、放電回路26を用いて、ウェル領域25の放電を行う。この時、選択NANDブロックBK−sel内のワード線WLは、ウェル領域25の放電を開始するときに、容量カップリングによりVdd−αVにドロップする。
このため、コントロールゲート線CGも、Vdd−αVになる。
ここで、非選択NANDブロックBK−unselに対応する非選択転送トランジスタユニット21−unsel内の転送トランジスタにおいては、ワード線WLがフローティング(〜VERA)、コントロールゲート線CGがVdd−αV、ゲートが0Vというバイアス状態になる。
しかし、転送トランジスタの閾値電圧をVthとすると、α−Vdd<Vthであるため、転送トランジスタがオンになることはなく、非選択NANDブロックBK−unselにおいて誤消去が発生することもない。
尚、図12に、本発明のバイアス関係と比較例のバイアス関係とを示す。同図において、αは、ウェル領域を放電するときの選択NANDブロック内のワード線の電位ドロップ量である。
以上のように、第2実施例によれば、ウェル領域の放電時に、非選択NANDブロックに対応する転送トランジスタユニット内の転送トランジスタをオフのままにしておくことができるため、非選択NANDブロックの誤消去の防止とウェルの放電速度の向上とを同時に実現できる。
(5) 放電回路の例
図13は、放電回路の例を示している。
図13は、放電回路の例を示している。
放電回路26は、定電流源Iを有する。定電流源Iは、例えば、バンドギャップリファレンス回路から構成され、温度に依存しない定電流Irefを発生する。定電流Irefは、定電流源Iから、Nチャネル型FET NAを介して、電源端子(例えば、接地端子)Vssに向かって流れる。
また、ウェルコンタクト27と電源端子(例えば、接地端子)Vssとの間には、ストレス緩和のための高耐圧仕様のデプレッションタイプFETと、Nチャネル型FET N1,N2,…Nn,TE1,TE2,…TEnとが接続される。
ウェル領域の放電時には、イネーブル信号Enが“H”になり、Nチャネル型FET TE1,TE2,…TEnがオンになる。
また、Nチャネル型FET NAとNチャネル型FET N1,N2,…Nnとは、カレントミラー回路を構成するため、n×Irefにより、ウェル領域を放電することができる。
(6) メモリセルについて
メモリセルは、フローティングゲート電極及びコントロールゲート電極を有するスタックゲート構造に限られない。本発明は、以下のセル構造を有するメモリセルに対しても適用可能である。
メモリセルは、フローティングゲート電極及びコントロールゲート電極を有するスタックゲート構造に限られない。本発明は、以下のセル構造を有するメモリセルに対しても適用可能である。
図14は、MONOS型又はSONOS型のメモリセルを示している。
MONOS型又はSONOS型とは、電荷蓄積層が絶縁膜から構成される不揮発性半導体メモリセルをいうものとする。
MONOS型又はSONOS型とは、電荷蓄積層が絶縁膜から構成される不揮発性半導体メモリセルをいうものとする。
半導体基板(アクティブエリア)31内には、ソース/ドレイン拡散層32が配置される。ソース/ドレイン拡散層32間のチャネル領域上には、ゲート絶縁膜(トンネル絶縁膜)33、電荷蓄積層34、ブロック絶縁膜35及びコントロールゲート電極(ワード線WL)36が配置される。
ブロック絶縁膜35は、例えば、ONO(oxide/nitride/oxide)膜、高誘電率(high-k)材料などから構成される。
(7) その他
メモリセルがP型ウェル領域内のNチャネル型FETから構成される場合、消去動作時、ウェル領域に消去電位VERAを与えると、ウェル領域とその中の拡散層からなるダイオードが順方向にバイアスされるため、ソース線(セルソース)及びビット線も、消去電位VERAになる。
メモリセルがP型ウェル領域内のNチャネル型FETから構成される場合、消去動作時、ウェル領域に消去電位VERAを与えると、ウェル領域とその中の拡散層からなるダイオードが順方向にバイアスされるため、ソース線(セルソース)及びビット線も、消去電位VERAになる。
ここで、本発明では、ウェル領域の放電とは別に、ソース線及びビット線の放電を独立に制御することも可能である。この場合、ソース線及びビット線の放電速度は、ウェル領域の放電速度を考慮して決定される。
3. 適用例
本発明のNAND型フラッシュメモリは、2値(2-level)タイプ及び多値(multi-level)タイプのいずれにも適用可能である。また、本発明は、BiCS(bit cost scalability)−NANDなどの3次元NAND型フラッシュメモリに適用することもできる。
本発明のNAND型フラッシュメモリは、2値(2-level)タイプ及び多値(multi-level)タイプのいずれにも適用可能である。また、本発明は、BiCS(bit cost scalability)−NANDなどの3次元NAND型フラッシュメモリに適用することもできる。
本発明のNAND型フラッシュメモリが適用されるシステムの例を説明する。
図15は、メモリシステムの一例を示している。
このシステムは、例えば、メモリカード、USBメモリなどである。
このシステムは、例えば、メモリカード、USBメモリなどである。
パッケージ41内には、回路基板(circuit board)42、複数の半導体チップ43,44,45が配置される。回路基板42と半導体チップ43,44,45とは、ボンディングワイヤ46により電気的に接続される。半導体チップ43,44,45のうちの1つが、本発明に係わるNAND型フラッシュメモリである。
ところで、最近では、複数の半導体チップ43,44,45を、ボンディングワイヤ46ではなく、半導体基板を貫通するいわゆるスルーシリコンビアにより電気的に接続する技術も開発されつつある。本発明は、このようなスルーシリコンビアが適用されたシステムにも適用可能である。
図16は、チップレイアウトを示している。
半導体チップ50上には、メモリセルアレイ51A,51Bが配置される。メモリセルアレイ51A,51Bは、それぞれ、第2方向に配置されるNANDブロックBK0,BK1,・・・BKn−1を有する。NANDブロックBK0,BK1,・・・BKn−1の各々は、第1方向に配置される複数のセルユニットCUを有する。
半導体チップ50上には、メモリセルアレイ51A,51Bが配置される。メモリセルアレイ51A,51Bは、それぞれ、第2方向に配置されるNANDブロックBK0,BK1,・・・BKn−1を有する。NANDブロックBK0,BK1,・・・BKn−1の各々は、第1方向に配置される複数のセルユニットCUを有する。
セルユニットCUは、図17に示すように、第2方向に直列接続される複数のメモリセルMCと、その両端に1つずつ接続される2つのセレクトゲートトランジスタSTとから構成されるNANDストリングである。
メモリセルアレイ51A,51B上には、それぞれ、第2方向に延びるビット線BLが配置される。メモリセルアレイ51A,51Bの第2方向の両端には、ページバッファ(PB)53が配置される。ページバッファ53は、読み出し/書き込み時に、読み出しデータ/書き込みデータを一時的に記憶する機能を有する。また、ページバッファ53は、読み出し時、又は、書き込み/消去動作のベリファイ時に、センスアンプ(S/A)として機能する。
メモリセルアレイ51A,51Bの第1方向の一端(半導体チップ50の縁側の端部とは反対側の端部)には、ロウデコーダ(RDC)54が配置される。また、メモリセルアレイ51A,51Bの第2方向の一端側には、半導体チップ50の縁に沿ってパッドエリア52が配置される。ページバッファ53とパッドエリア52との間には、周辺回路55が配置される。
4. むすび
本発明によれば、ウェルの放電時に選択NANDブロック内のワード線の電位ドロップを抑えて非選択NANDブロックの誤消去を防止でき、同時に、ウェルの放電速度を向上できる。
本発明によれば、ウェルの放電時に選択NANDブロック内のワード線の電位ドロップを抑えて非選択NANDブロックの誤消去を防止でき、同時に、ウェルの放電速度を向上できる。
本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
本発明は、NAND型フラッシュメモリの高速動作及び信頼性の向上に貢献できる技術として産業上のメリットは多大である。
11,51A,51B: メモリセルアレイ、 12: データラッチ回路、 13: I/Oバッファ、 14: アドレスバッファ、 15: ロウデコーダ、 16: カラムデコーダ、 17: ワード線ドライバ、 18: 基板電位制御回路、 19: 電位発生回路、 20: 制御回路、 21: 転送トランジスタユニット、 22: ブースタ、 24: セレクタ、 25: ウェル領域、 26: 放電回路、 27: ウェルコンタクト、 31: 半導体基板、 32: ソース/ドレイン拡散層、 33: ゲート絶縁膜(トンネル絶縁膜)、 34: 電荷蓄積層、 35: ブロック絶縁膜、 36: コントロールゲート電極、 41: パッケージ、 42: 回路基板、 43,44,45: 半導体チップ、 52: パッドエリア、 53: ページバッファ、 54: ロウデコーダ、 55: 周辺回路。
Claims (5)
- 半導体基板と、前記半導体基板内に形成されるウェル領域と、前記ウェル領域内に形成され、直列接続される複数のメモリセルと、前記ウェル領域に接続される放電回路と、前記複数のメモリセルに接続されるワード線と、前記ウェル領域の電位及び前記ワード線の電位を制御する制御回路とを具備し、
前記制御回路は、消去動作時に、前記ウェル領域を第1電位に設定し、前記ワード線を前記第1電位よりも低い第2電位に設定し、前記放電回路は、温度に依存しない一定の放電速度を有する定電流源から構成され、前記消去動作後に前記ウェル領域の放電を行うこと特徴とするNAND型フラッシュメモリ。 - 前記制御回路は、前記放電回路により前記ウェル領域の放電を開始する時又はその直前に、前記ワード線を前記第2電位よりも高い第3電位にすること特徴とする請求項1に記載のNAND型フラッシュメモリ。
- 半導体基板と、前記半導体基板内に形成されるウェル領域と、前記ウェル領域内に形成され、直列接続される複数のメモリセルと、前記ウェル領域に接続される放電回路と、前記複数のメモリセルに接続されるワード線と、前記ウェル領域の電位及び前記ワード線の電位を制御する制御回路とを具備し、
前記制御回路は、消去動作時に、前記ウェル領域を第1電位に設定し、前記ワード線を前記第1電位よりも低い第2電位に設定し、前記放電回路により前記ウェル領域の放電を開始する時又はその直前に、前記ワード線を前記第2電位よりも高い第3電位にすること特徴とするNAND型フラッシュメモリ。 - 前記第1電位は、プラス電位であり、前記第2電位は、0V又はマイナス電位であることを特徴とする請求項1乃至3のいずれか1項に記載のNAND型フラッシュメモリ。
- 前記ウェル領域の放電は、前記複数のメモリセルの一端に接続されるソース線の放電及び前記複数のメモリセルの他端に接続されるビット線の放電とは別に制御されることを特徴とする請求項1乃至4のいずれか1項に記載のNAND型フラッシュメモリ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009111287A JP2010262696A (ja) | 2009-04-30 | 2009-04-30 | Nand型フラッシュメモリ |
US12/727,426 US8274837B2 (en) | 2009-04-30 | 2010-03-19 | NAND flash memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009111287A JP2010262696A (ja) | 2009-04-30 | 2009-04-30 | Nand型フラッシュメモリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010262696A true JP2010262696A (ja) | 2010-11-18 |
Family
ID=43030238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009111287A Pending JP2010262696A (ja) | 2009-04-30 | 2009-04-30 | Nand型フラッシュメモリ |
Country Status (2)
Country | Link |
---|---|
US (1) | US8274837B2 (ja) |
JP (1) | JP2010262696A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011146103A (ja) * | 2010-01-15 | 2011-07-28 | Toshiba Corp | 半導体記憶装置 |
JP2013254537A (ja) * | 2012-06-06 | 2013-12-19 | Toshiba Corp | 半導体記憶装置及びコントローラ |
US8724391B2 (en) | 2011-10-03 | 2014-05-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US9042175B2 (en) | 2012-01-31 | 2015-05-26 | Samsung Electronics Co., Ltd. | Non-volatile memory device and read method thereof |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013200910A (ja) | 2012-03-23 | 2013-10-03 | Toshiba Corp | 半導体記憶装置及び半導体記憶装置の電圧出力方法 |
TWI478173B (zh) * | 2012-11-28 | 2015-03-21 | Winbond Electronics Corp | 列解碼電路 |
US9466373B2 (en) * | 2013-12-27 | 2016-10-11 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor storage device |
KR20160008875A (ko) * | 2014-07-15 | 2016-01-25 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
KR102293136B1 (ko) | 2014-10-22 | 2021-08-26 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법 |
KR102606497B1 (ko) * | 2016-06-27 | 2023-11-29 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 소거 방법 |
JP2020102282A (ja) | 2018-12-20 | 2020-07-02 | キオクシア株式会社 | 半導体記憶装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001035177A (ja) * | 1999-07-22 | 2001-02-09 | Toshiba Corp | 電圧発生回路 |
JP2001351390A (ja) * | 2000-06-09 | 2001-12-21 | Nec Corp | フラッシュメモリの消去動作制御方法およびフラッシュメモリの消去動作制御装置 |
JP2005310301A (ja) * | 2004-04-23 | 2005-11-04 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2006196078A (ja) * | 2005-01-13 | 2006-07-27 | Toshiba Corp | 不揮発性半導体記憶装置及びそのデータ読み出し方法 |
JP2006351193A (ja) * | 2006-08-09 | 2006-12-28 | Toshiba Corp | 半導体集積回路 |
JP2007179647A (ja) * | 2005-12-27 | 2007-07-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2008004204A (ja) * | 2006-06-23 | 2008-01-10 | Samsung Electronics Co Ltd | 負電位放電回路 |
JP2008541325A (ja) * | 2005-05-02 | 2008-11-20 | フリースケール セミコンダクター インコーポレイテッド | 放電速度制御を備える不揮発性メモリを有する集積回路及び放電速度制御方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3191861B2 (ja) | 1997-01-30 | 2001-07-23 | 日本電気株式会社 | 不揮発性半導体メモリ装置及びその消去方法 |
JP4156986B2 (ja) * | 2003-06-30 | 2008-09-24 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2008004236A (ja) | 2006-06-26 | 2008-01-10 | Samsung Electronics Co Ltd | 不揮発性半導体記憶装置の消去放電制御方法 |
US7768835B2 (en) * | 2006-08-09 | 2010-08-03 | Micron Technology, Inc. | Non-volatile memory erase verify |
KR100849182B1 (ko) * | 2007-01-22 | 2008-07-30 | 삼성전자주식회사 | 반도체 카드 패키지 및 그 제조방법 |
JP2009003979A (ja) | 2007-06-19 | 2009-01-08 | Toshiba Corp | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法 |
JP2010073246A (ja) * | 2008-09-17 | 2010-04-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
2009
- 2009-04-30 JP JP2009111287A patent/JP2010262696A/ja active Pending
-
2010
- 2010-03-19 US US12/727,426 patent/US8274837B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001035177A (ja) * | 1999-07-22 | 2001-02-09 | Toshiba Corp | 電圧発生回路 |
JP2001351390A (ja) * | 2000-06-09 | 2001-12-21 | Nec Corp | フラッシュメモリの消去動作制御方法およびフラッシュメモリの消去動作制御装置 |
JP2005310301A (ja) * | 2004-04-23 | 2005-11-04 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2006196078A (ja) * | 2005-01-13 | 2006-07-27 | Toshiba Corp | 不揮発性半導体記憶装置及びそのデータ読み出し方法 |
JP2008541325A (ja) * | 2005-05-02 | 2008-11-20 | フリースケール セミコンダクター インコーポレイテッド | 放電速度制御を備える不揮発性メモリを有する集積回路及び放電速度制御方法 |
JP2007179647A (ja) * | 2005-12-27 | 2007-07-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2008004204A (ja) * | 2006-06-23 | 2008-01-10 | Samsung Electronics Co Ltd | 負電位放電回路 |
JP2006351193A (ja) * | 2006-08-09 | 2006-12-28 | Toshiba Corp | 半導体集積回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011146103A (ja) * | 2010-01-15 | 2011-07-28 | Toshiba Corp | 半導体記憶装置 |
US8724391B2 (en) | 2011-10-03 | 2014-05-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US9042175B2 (en) | 2012-01-31 | 2015-05-26 | Samsung Electronics Co., Ltd. | Non-volatile memory device and read method thereof |
JP2013254537A (ja) * | 2012-06-06 | 2013-12-19 | Toshiba Corp | 半導体記憶装置及びコントローラ |
Also Published As
Publication number | Publication date |
---|---|
US8274837B2 (en) | 2012-09-25 |
US20100277977A1 (en) | 2010-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010262696A (ja) | Nand型フラッシュメモリ | |
US11742032B2 (en) | Semiconductor memory device | |
US7623384B2 (en) | Nonvolatile semiconductor memory | |
US8520440B2 (en) | Semiconductor memory device and method of operating the same | |
JP3913952B2 (ja) | 半導体記憶装置 | |
JP4683995B2 (ja) | 不揮発性半導体記憶装置 | |
US8045385B2 (en) | Methods of operating nonvolatile memory devices to inhibit parasitic charge accumulation therein | |
JP2005038457A (ja) | 不揮発性半導体記憶装置 | |
JP4939971B2 (ja) | 不揮発性半導体メモリ | |
KR100699370B1 (ko) | 부유 게이트 및 제어 게이트를 각각 구비하는 복수의mos 트랜지스터를 갖는 반도체 기억 장치, 및 그 반도체기억 장치를 포함하는 메모리 카드 | |
JP5883494B1 (ja) | 不揮発性半導体記憶装置 | |
JP5305856B2 (ja) | 不揮発性半導体メモリ | |
JP2010157288A (ja) | Nand型不揮発性半導体メモリ | |
JP2009205728A (ja) | Nand型不揮発性半導体メモリ | |
JP3883391B2 (ja) | 不揮発性半導体メモリのウェル電圧設定回路およびそれを備えた半導体メモリ装置 | |
US20110075489A1 (en) | Non-volatile semiconductor memory device | |
US20090052242A1 (en) | Nand type nonvolatile semiconductor memory | |
JP3350308B2 (ja) | 不揮発性半導体記憶装置 | |
US8248854B2 (en) | Semiconductor memory device | |
JP2009212292A (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
JP4856488B2 (ja) | 半導体装置 | |
JP5101401B2 (ja) | 半導体記憶装置 | |
WO1992005559A1 (en) | Semiconductor storing device | |
JP2007066355A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130219 |