JP2010248021A - 窒化物半導体基板 - Google Patents

窒化物半導体基板 Download PDF

Info

Publication number
JP2010248021A
JP2010248021A JP2009097254A JP2009097254A JP2010248021A JP 2010248021 A JP2010248021 A JP 2010248021A JP 2009097254 A JP2009097254 A JP 2009097254A JP 2009097254 A JP2009097254 A JP 2009097254A JP 2010248021 A JP2010248021 A JP 2010248021A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor substrate
back surface
average roughness
flat surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009097254A
Other languages
English (en)
Other versions
JP5071427B2 (ja
Inventor
Satoshi Nakayama
智 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2009097254A priority Critical patent/JP5071427B2/ja
Priority to US12/713,272 priority patent/US9194055B2/en
Publication of JP2010248021A publication Critical patent/JP2010248021A/ja
Application granted granted Critical
Publication of JP5071427B2 publication Critical patent/JP5071427B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06Joining of crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02013Grinding, lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)

Abstract

【課題】エピタキシャル成長時の面内温度分布を均一にして、混晶比やキャリア濃度において均一なエピタキシャル結晶膜を成長させることができる窒化物半導体基板を提供する。
【解決手段】表面側に凹又は凸の反りをもつ窒化物半導体基板1であって、裏面3側を平面5に置いたとき、前記平面5と接触していない部分であって前記平面5から前記裏面3までの高さが所定値以上の部分における前記裏面3の平均粗さを、前記平面5と接触している部分を含む前記平面5から前記裏面3までの高さが前記所定値未満の部分における前記裏面3の平均粗さより大きくする。このように、窒化物半導体基板1が平面5と接触していない部分の表面粗さを大きくすれば、その部分の窒化物半導体基板1はより多くの輻射熱を受けて温度が高くなるので、基板面内温度の均一性を向上させることが可能となる。
【選択図】図1

Description

本発明は窒化物半導体基板に係り、特に、青色発光素子等の半導体成長用基板として用いるのに好適なものに関する。
半導体成長用基板として既に世の中に広く普及しているシリコン(Si)基板や砒化ガリウム(GaAs)基板は、主に引上げ法によって作製される。これらの基板は融液からバルク結晶を成長させた大型のインゴットを切り出して作製され、転位、欠陥が少なく安定的に生産されている。
他方、窒化物半導体基板は、SiやGaAsのようにバルク結晶を成長させることができないため、窒化物半導体を成長させるための基板を用いて、その上に窒化物半導体を成長させることにより作製していた。窒化物半導体を成長させるための基板としては、これまでSiC基板も利用されることもあるが、主として単結晶サファイア基板が利用されてきた。
しかしながら、サファイア基板は窒化物半導体であるGaNなどとは大きく格子定数が異なるため、サファイア基板上に直接GaNを成長させたのではGaNの単結晶膜を得ることができない。このため、サファイア基板上に、まず比較的低温でAlNやGaNのバッファ層を成長させ、つぎに、この低温成長バッファ層で格子の歪みを緩和させてからその上にGaNを成長させる方法が考案されている。
この低温成長窒化物層をバッファ層として用いることで、GaNの単結晶エピタキシャル成長は可能になったが、この方法でも、やはり基板と結晶の格子定数の大きなずれの悪影響から、成長後のGaNは無数の欠陥を有している。この欠陥は、GaN系レーザ発光ダイオード(LD)や高輝度発光ダイオード(LED)を製作する上で性能と信頼性に大きな障害となることが予想される。
上記のような理由から、基板と結晶との格子のずれが生じないGaN自立基板の出現が切望されている。このような要請を満足するGaN自立基板を実現する方法として、例えば、HVPE(ハイドライド気相成長法:Hydride Vapor Phase Epitaxy)法、超高温高圧法、フラックス法等の種々の方法が試みられている。中でも、HVPE法によるGaN自立基板の開発は最も進んでおり、市場への流通も始まっている。HVPE法で製作された窒化物半導体基板は、青紫色レーザ発光ダイオード(LD)や青色発光ダイオード(LED)の高出力化、高効率化の材料として注目されている。
GaN自立基板として最も実用化が進んでいるのが、下地基板上に転位密度を低減したGaN層を厚くエピタキシャル成長させ、このGaN厚膜層を下地基板から剥離してGaN自立基板として用いる方法である。具体的には、サファイア基板にGaN層を形成した下地基板に、剥離のための中間層としてTi膜を形成する。その後、水素ガスとアンモニアガスとの混合雰囲気で加熱することにより、上記GaN層に空隙(ボイド)を形成するとともに、上記Ti膜を、微細孔を有するTiN膜に変化させる。このTiN膜上にGaN厚膜層を成長し、GaN厚膜層をサファイア基板から剥離して、比較的反りが少なく且つ低欠陥のGaN自立基板を作製する(例えば、特許文献1参照)。
特開2003−178984号公報
しかしながら、上記特許文献1に記載の厚膜成長では、インゴットではなく窒化物半導体基板毎に下地基板を用意して成長を行うので、下地基板のスペックや厚膜成長時の炉内、もしくは装置差によって加工後の基板の反り形状にバラツキが生じていた。その結果、そのような窒化物半導体基板を用いたエピタキシャル成長では面内温度分布が不均一になり、混晶材料の混晶比やキャリア濃度分布が不均一になるという問題があった。
本発明は、上記課題を解決し、エピタキシャル成長時の面内温度分布が均一になり、混晶比やキャリア濃度が均一なエピタキシャル結晶膜を成長することが可能な窒化物半導体基板を提供することにある。
本発明の一態様によれば、表面側に凹又は凸の反りをもつ窒化物半導体基板であって、裏面側を平面に置いたとき、前記平面と接触していない部分であって前記平面から前記裏面までの高さが所定値以上の部分における前記裏面の平均粗さを、前記平面と接触している部分を含む前記平面から前記裏面までの高さが前記所定値未満の部分における前記裏面の平均粗さより大きくした窒化物半導体基板が提供される。
この場合、前記所定値が5μmであることが好ましい。また、前記平面から前記裏面までの高さが5μm以上の部分における前記裏面の平均粗さを、前記平面から前記裏面までの高さが5μm未満の部分における前記裏面の平均粗さの少なくとも2倍以上4倍以下とすることが好ましい。さらに、前記平面と接触している部分を含む前記平面から前記裏面までの高さが前記所定値未満の部分における前記裏面の平均粗さが、前記所定値以上の部分に向かって徐々に大きくなっていることが好ましい。
本発明によれば、エピタキシャル成長時の面内温度分布が均一となり、混晶比やキャリア濃度が均一なエピタキシャル結晶膜を成長させることができる。
本発明の一実施の形態を示す表面側に凹の反りをもつ窒化物半導体基板の概略断面図である。 本発明の一実施の形態を示す表面側に凸の反りをもつ窒化物半導体基板の概略断面図である。 本発明の一実施の形態を示す平均粗さに対するキャリア濃度面内バラツキの評価結果を示す図である。 本発明の一実施の形態を示す窒化物半導体基板の正面図である。
窒化物半導体基板、例えばGaN基板において、窒化物半導体基板の表面(Ga面)に形成するエピタキシャル成長層の均一性を阻害している要因として、成長時の面内温度分布が均一でないことが挙げられる。通常、エピタキシャル成長では窒化物半導体基板はサセプタに収められる。このサセプタからの伝導熱と輻射熱を裏面(N面)に受けて窒化物半導体基板は成長している。窒化物半導体基板がサセプタと接触している部分は伝導熱によるため、そうでない部分と比べて温度が高くなる。窒化物半導体基板がサセプタと接触していない部分においては、輻射熱によるので比較的温度が低くなる。その結果、成長時の面内温度分布が均一でなくなる。
ところで、窒化物半導体基板は、その表面粗さが大きい程より多くの輻射熱を受ける。このため、窒化物半導体基板がサセプタと接触していない部分の表面粗さを大きくすれば、その部分の窒化物半導体基板は、輻射熱の影響により、温度を高くすることが可能である。そこで、サセプタと接触していない部分で裏面の平均粗さを大きくすると基板面内温度の均一性を向上させることが可能となる。本発明のこのような知見に基づいたなされたものである。
本発明の一実施の形態は、表面側に凹又は凸の反りをもつ窒化物半導体基板であって、裏面側を平面に置いたとき、前記平面と接触していない部分において、前記平面から前記裏面までの高さが所定値以上の部分における前記裏面の平均粗さを、前記平面と接触している部分を含む前記平面から前記裏面までの高さが前記所定値未満の部分における前記裏面の平均粗さより大きくした窒化物半導体基板である。
窒化物半導体基板1は、図4に示すように、表面が表面2をなし裏面が裏面をなす円形をしており、その外周にオリエンテーションフラットが形成されている。このような窒化物半導体基板1には反りがある。窒化物半導体基板の反りとは、窒化物半導体基板を平面に吸着しない状態、例えば、表面が平らで水平に保持されたベース板上に単に載置した自然の状態における基板表面の状態をいう。
表面側に凹の反りをもつ窒化物半導体基板としては、例えば、図1に示すように、一つの極小点をもつ一様な反りがある窒化物半導体基板1を挙げることができる。この窒化物半導体基板1が平面5と接触している部分には、裏面3側の極小点が含まれる。極小点は、通常、窒化物半導体基板1の中心部となる。平面5と接触していない部分における平面5から裏面3までの高さをHとする。また、窒化物半導体基板1の外周端部分3bにおける平面5から裏面3までの高さH0が反り量となる。
窒化物半導体基板1の裏面3の全面は粗面処理が施されている。平面5から裏面3までの高さHが所定値H1以上の部分における裏面3の算術平均粗さをRa1とする。平面5と接触している部分を含む平面5から裏面3までの高さHが所定値H1未満の部分における裏面3の算術平均粗さをRa0とする。裏面3は、所定値H1を境界部分として、
Ra1>Ra0 (1)
の関係式を満たすように粗面処理されている。
また、表面側に凸の反りをもつ窒化物半導体基板としては、例えば、図2に示すように、一つの極大点をもつ一様反りがある窒化物半導体基板1を挙げることができる。この窒化物半導体基板1が平面と接触している部分は、裏面3側の外周端部分となる。平面5と接触していない部分には、裏面3側の極大点が含まれる。極大点は、通常、窒化物半導体基板1の中心部となる。平面5と接触していない部分における平面5から裏面3までの高さをHとする。また、窒化物半導体基板1の外周端部分3bにおける平面5から裏面3までの高さH0が反り量となる。
平面5から裏面3までの高さHが所定値H1以上の部分における裏面3の算術平均粗さをRa1とする。平面5と接触している部分を含む平面5から裏面3までの高さHが前記所定値H1未満の部分における裏面3の算術平均粗さをRa0とする。裏面3は、所定値H1を境界部分として、
Ra1>Ra0 (2)
の関係式を満たすように粗面処理されている。なお、算術平均粗さを単に平均粗さとも言う。
上述したような実施の形態の窒化物半導体基板1の表面にエピタキシャル層を成長させるために、窒化物半導体基板1をサセプタ6に収める。このサセプタ6に収められた窒化物半導体基板1は、サセプタ6から裏面3までの高さHが所定値H1以上の部分における裏面3の平均粗さRa1が、平面となるサセプタ6の底面と接触する部分を含むサセプタ6から裏面3までの高さが所定値H1未満の部分における裏面3の平均粗さRa0より大きくなっている。窒化物半導体基板1の表面粗さRaが大きいほどサセプタ6からの輻射熱の影響をより多く受けるので、サセプタ6から裏面3までの高さHが所定値H1以上の部分の温度は所定値H1未満の部分の温度よりも高くなる。
したがって、窒化物半導体基板1のサセプタ6と接触している裏面部分と比較して、温度が低くなっているサセプタ6と接触していない裏面部分の温度を高めることができるので、エピタキシャル成長時の基板面内温度分布が均一となる。その結果、混晶材料の混晶比やキャリア濃度が均一なエピタキシャル結晶膜を成長させることができる。
また、窒化物半導体基板の裏面の平均粗さを変化させることによって、混晶材料の混晶比やキャリア濃度分布を均一にすることができるので、特許文献1に記載の厚膜成長を行って得られた窒化物半導体基板に反り形状のバラツキが生じていても、エピタキシャル成長後の素子の品質均一化並びに歩留向上を図ることができる。その結果、GaN系レーザ発光ダイオード(LD)や高輝度発光ダイオード(LED)を製作する上で、性能と信頼性をより向上させることができる。
上述した実施の形態において、窒化物半導体基板は、所定値が5μmであることが好ましい。所定値を5μmとしたのは、5μm以上になるとサセプタから裏面に与える輻射熱の影響が支配的になるからである。
また、接触していない部分のうち平面から裏面までの高さが5μm以上の部分における裏面の平均粗さを、接触している部分を含み平面から裏面までの高さが5μm未満の部分における裏面の平均粗さの少なくとも2倍以上4倍以下とすることが好ましい。
ここで平均粗さの差を2倍以上としたのは、その値未満であると面内均一性に顕著な差が見られないためである。また4倍以下と規定したのは、その値を超えると平均粗さの差が大きくなることで逆にエピタキシャル成長時の面内温度分布差が生じ、キャリア濃度のバラツキに悪影響が出るからである。
また、上述した実施の形態では、平面と接触しない裏面部分において、平面から裏面までの高さが所定値以上の部分における裏面の平均粗さを、平面から裏面までの高さが所定値未満の部分における裏面の平均粗さより大きくするようにしたが、この裏面の平均粗さは所定値の部分を境界部分として段階的に大きくなるようしても、所定値の部分に向かって徐々に大きくなるようにしても、あるいは所定値の部分を通過して徐々に大きくなるようにしてもよい。さらには、裏面の平均粗さは、平面と接触しない裏面部分のみならず、平面と接触する部分を含み、基板中心部から平面と接触しない裏面部分にかけて徐々に大きくなるようにしてもよい。ここで徐々に大きくなるようにするとは、連続的に大きくする場合も、段階的に大きくする場合も含まれる。
平面から裏面までの高さが高くなるにつれて前記裏面の平均粗さを徐々に大きくすると、平面と接触していない部分における平均粗さの急峻な変化を抑えることができるので、平均粗さを急峻に変化させた場合にその境界部分においてみられるキャリア濃度のばらつきを抑えることができる。
<実施例1>
HVPE法及び特許文献1に記載した方法によって得られた窒化物半導体基板を複数枚用意した。この基板は、表面側に凹の反りをもち、反り量7μm、厚さ0.4mm、直径はφ2インチである。この窒化物半導体基板の裏面を、ボロンカーバイト(B4C)からなる粒径10μm程度の砥粒を用いてラップ処理した。ラップ処理後、裏面の中心部の粗さを測定したところ算術平均粗さRaは0.3μmであった。なお、裏面中心部の粗さは、裏面が接触している部分の粗さ、及び接触している部分のみならず接触していない平面から裏面までの高さが5μm未満の部分の粗さの平均粗さである。
ここで、反り形状による平面からの高さが5μm以上の裏面外周部分を、粒径を変えた砥粒を用いて追加工した。追加工は、各窒化物半導体基板の裏面外周部分の表面粗さが0.1μmピッチで荒くなるようした。各窒化物半導体基板の裏面外周部分において算術平均粗さRaは0.3〜1.4μmとなった。
この窒化物半導体基をそのまま用いてMOVPE装置により、その表面にSiドープのn型GaNのエピタキシャル成長を行い、基板面内のキャリア濃度の均一性を評価した。その結果を表1及び図3に示す。
Figure 2010248021
キャリア濃度の面内均一性を評価したところ、高さが5μm以上の裏面外周部分での算術平均粗さRaが0.5〜1.3の範囲では、キャリア濃度のバラツキは±20%未満であった。平均粗さRaが0.6〜1.2の範囲に入ると、キャリア濃度のバラツキは±13%以下と良好な結果であった。平均粗さRaが0.7〜1.1の範囲に入ると、キャリア濃度のバラツキは±10%以下とさらに良好な結果が得られた。
しかし、平均粗さRaが0.5未満、1.3を超えると、キャリア濃度のバラツキは±20%を超えて悪い結果が得られた。これより、キャリア濃度のバラツキを±13%以下とするためには、高さが5μm以上の裏面外周部分での平均粗Raさは、裏面中心部の平均粗さRa0.3μmの2倍以上(0.6以上)であって、0.3μmの4倍以下(1.2以下)であることが好ましいことが分かった。
<実施例2>
実施例1と同様に窒化物半導体基板を、その裏面の平均粗さRaが0.3μmとなるようにラップ処理した。窒化物半導体基板に、平均粗さを外周部分に向かって底部の平均粗
さから徐々に粗くなるように追加工を行い、裏面底部からの高さが5μm以上の外周部分が平均粗さRa0.6μmとなるようにした。キャリア濃度を測定した結果、バラツキは±10%以内となり、良好な結果が得られた。
実施例1のように裏面底部の平均粗さが高さ5μm部分において急峻に変化する場合、平均粗さが0.6であるとキャリア濃度のバラツキは±10%を超えていたが、実施例2のように、裏面底部の平均粗さを徐々に荒くなるようにすることにより、平均粗さの急峻な変化を抑えるようにすると、平均粗さ0.6でも±10%以内とすることができることが分かった。これは、裏面底部と外周加工部分の平均粗さの急峻な変化を抑えることでその境界部分において見られたキャリア濃度のバラツキを抑えることが可能となったためである。
<比較例1>
実施例1と同様に、直径φ2インチ、表面側に凹の反りをもち、その反り量が5μm程度の窒化物半導体基板を用意し、同様のラップ処理を行い裏面の面内粗さを0.1μmとして基板面内均一に仕上げた。
そのままこの基板を用いてMOVPE装置により、実施例1と同じ条件でエピタキシャル成長を行ったところ、面内のキャリア濃度は中心部が高く、外周に向かうに従って徐々に低くなり、キャリア濃度の面内バラツキは±20%という悪い結果が得られた。
1 窒化物半導体基板
2 表面
3 裏面
4 粗面処理
5 平面
6 サセプタ
H0 反り量
Ra 平均粗さ

Claims (4)

  1. 表面側に凹又は凸の反りをもつ窒化物半導体基板であって、
    裏面側を平面に置いたとき、前記平面と接触していない部分であって前記平面から前記裏面までの高さが所定値以上の部分における前記裏面の平均粗さを、前記平面と接触している部分を含む前記平面から前記裏面までの高さが前記所定値未満の部分における前記裏面の平均粗さより大きくした窒化物半導体基板。
  2. 前記所定値が5μmである請求項1に記載の窒化物半導体基板。
  3. 前記平面から前記裏面までの高さが5μm以上の部分における前記裏面の平均粗さを、前記平面から前記裏面までの高さが5μm未満の部分における前記裏面の平均粗さの少なくとも2倍以上4倍以下とする請求項1に記載の窒化物半導体基板。
  4. 前記平面と接触している部分を含む前記平面から前記裏面までの高さが前記所定値未満の部分における前記裏面の平均粗さが、前記所定値以上の部分に向かって徐々に大きくなっている請求項1に記載の窒化物半導体基板。
JP2009097254A 2009-04-13 2009-04-13 窒化物半導体基板 Expired - Fee Related JP5071427B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009097254A JP5071427B2 (ja) 2009-04-13 2009-04-13 窒化物半導体基板
US12/713,272 US9194055B2 (en) 2009-04-13 2010-02-26 Nitride semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009097254A JP5071427B2 (ja) 2009-04-13 2009-04-13 窒化物半導体基板

Publications (2)

Publication Number Publication Date
JP2010248021A true JP2010248021A (ja) 2010-11-04
JP5071427B2 JP5071427B2 (ja) 2012-11-14

Family

ID=42933715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009097254A Expired - Fee Related JP5071427B2 (ja) 2009-04-13 2009-04-13 窒化物半導体基板

Country Status (2)

Country Link
US (1) US9194055B2 (ja)
JP (1) JP5071427B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011121803A (ja) * 2009-12-09 2011-06-23 Mitsubishi Chemicals Corp Iii族窒化物結晶半導体基板の製造方法、及びiii族窒化物結晶半導体基板
WO2015190351A1 (ja) * 2014-06-13 2015-12-17 住友電気工業株式会社 半導体積層体、半導体積層体の製造方法および半導体装置の製造方法
JP2016031938A (ja) * 2014-07-25 2016-03-07 住友電気工業株式会社 半導体素子およびこれを用いた半導体デバイス
US10283595B2 (en) 2015-04-10 2019-05-07 Panasonic Corporation Silicon carbide semiconductor substrate used to form semiconductor epitaxial layer thereon
JP2021082781A (ja) * 2019-11-22 2021-05-27 株式会社サイオクス Iii族窒化物積層基板および半導体発光素子

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014057748A1 (ja) * 2012-10-12 2014-04-17 住友電気工業株式会社 Iii族窒化物複合基板およびその製造方法、ならびにiii族窒化物半導体デバイスの製造方法
CN105514244A (zh) * 2015-12-15 2016-04-20 天津三安光电有限公司 一种发光二极管结构
WO2019001730A1 (en) 2017-06-30 2019-01-03 Volvo Truck Corporation VEHICLE SYSTEM AND METHOD FOR AUDIT VEHICLE SYSTEM
JP6983306B2 (ja) * 2018-03-12 2021-12-17 東京エレクトロン株式会社 基板の反り修正方法、コンピュータ記憶媒体及び基板反り修正装置
US11495709B2 (en) 2019-05-23 2022-11-08 PlayNitride Display Co., Ltd. Patterned epitaxial substrate and semiconductor structure
CN111987199A (zh) * 2019-05-23 2020-11-24 錼创显示科技股份有限公司 图案化磊晶基板及半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136167A (ja) * 2003-10-30 2005-05-26 Sumitomo Electric Ind Ltd 窒化物半導体基板の製造方法と窒化物半導体基板
JP2005263609A (ja) * 2003-12-26 2005-09-29 Hitachi Cable Ltd Iii−v族窒化物系半導体基板及びその製造ロット、並びにiii−v族窒化物系半導体デバイス及びその製造方法
JP2007217216A (ja) * 2006-02-15 2007-08-30 Sumitomo Electric Ind Ltd GaN結晶基板およびその製造方法、ならびに半導体デバイスの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3631724B2 (ja) 2001-03-27 2005-03-23 日本電気株式会社 Iii族窒化物半導体基板およびその製造方法
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136167A (ja) * 2003-10-30 2005-05-26 Sumitomo Electric Ind Ltd 窒化物半導体基板の製造方法と窒化物半導体基板
JP2005263609A (ja) * 2003-12-26 2005-09-29 Hitachi Cable Ltd Iii−v族窒化物系半導体基板及びその製造ロット、並びにiii−v族窒化物系半導体デバイス及びその製造方法
JP2007217216A (ja) * 2006-02-15 2007-08-30 Sumitomo Electric Ind Ltd GaN結晶基板およびその製造方法、ならびに半導体デバイスの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011121803A (ja) * 2009-12-09 2011-06-23 Mitsubishi Chemicals Corp Iii族窒化物結晶半導体基板の製造方法、及びiii族窒化物結晶半導体基板
WO2015190351A1 (ja) * 2014-06-13 2015-12-17 住友電気工業株式会社 半導体積層体、半導体積層体の製造方法および半導体装置の製造方法
JPWO2015190351A1 (ja) * 2014-06-13 2017-04-20 住友電気工業株式会社 半導体積層体、半導体積層体の製造方法および半導体装置の製造方法
US9825134B2 (en) 2014-06-13 2017-11-21 Sumitomo Electric Industries, Ltd. Layered semiconductor having base layer including GaN substrate
JP2016031938A (ja) * 2014-07-25 2016-03-07 住友電気工業株式会社 半導体素子およびこれを用いた半導体デバイス
US10283595B2 (en) 2015-04-10 2019-05-07 Panasonic Corporation Silicon carbide semiconductor substrate used to form semiconductor epitaxial layer thereon
JP2021082781A (ja) * 2019-11-22 2021-05-27 株式会社サイオクス Iii族窒化物積層基板および半導体発光素子
JP7491683B2 (ja) 2019-11-22 2024-05-28 住友化学株式会社 Iii族窒化物積層基板および半導体発光素子

Also Published As

Publication number Publication date
US20100258911A1 (en) 2010-10-14
JP5071427B2 (ja) 2012-11-14
US9194055B2 (en) 2015-11-24

Similar Documents

Publication Publication Date Title
JP5071427B2 (ja) 窒化物半導体基板
JP6578570B2 (ja) Iii族窒化物半導体結晶基板の製造方法
CA2884169C (en) Aluminum nitride substrate and group-iii nitride laminate
JP4691911B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法
JP2006290676A (ja) Iii−v族窒化物半導体基板およびその製造方法
JP2010165817A (ja) エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
JP2009132613A (ja) Iii−v族窒化物系半導体基板及びその製造方法、iii−v族窒化物系半導体デバイス、iii−v族窒化物系半導体基板のロット
US20080118733A1 (en) Nitride semiconductor ingot, nitride semiconductor substrate fabricated from the same and method for making nitride semiconductor ingot
JP2018093112A (ja) 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス
JP2008044818A (ja) Iii−v族窒化物系半導体基板及びiii−v族窒化物系発光素子
JP6704386B2 (ja) 窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ
JP2008156189A (ja) 窒化物半導体自立基板の製造方法及び窒化物半導体自立基板
JP2006225232A (ja) 炭化珪素単結晶の製造方法、炭化珪素単結晶インゴット、炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、および薄膜エピタキシャルウェハ
JP2018093113A (ja) 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス
JP6298057B2 (ja) ベース基板の前処理方法、および該前処理を行ったベース基板を用いた積層体の製造方法
JP6526811B2 (ja) Iii族窒化物結晶を加工する方法
JP5120285B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法
JP4340866B2 (ja) 窒化物半導体基板及びその製造方法
TWI753134B (zh) Iii族氮化物半導體基板
JP2005340747A (ja) Iii−v族窒化物系半導体基板及びその製造方法、iii−v族窒化物系半導体デバイス、iii−v族窒化物系半導体基板のロット
JP2013051388A (ja) 窒化物系化合物半導体結晶及びその製造方法並びにiii族窒化物半導体デバイス用基板
JP4998407B2 (ja) Iii−v族窒化物系半導体基板の製造方法
JP2015151291A (ja) 窒化物半導体自立基板及びその製造方法並びに半導体デバイス
JP2001253794A (ja) 半導体バルク単結晶の製造方法
JP2012232884A (ja) 窒化物半導体基板及びその製造方法並びにそれを用いた素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120806

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees