JP2010237819A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010237819A JP2010237819A JP2009082991A JP2009082991A JP2010237819A JP 2010237819 A JP2010237819 A JP 2010237819A JP 2009082991 A JP2009082991 A JP 2009082991A JP 2009082991 A JP2009082991 A JP 2009082991A JP 2010237819 A JP2010237819 A JP 2010237819A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- circuit
- signal
- command
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0061—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】半導体装置は、リセット動作を開始する際に外部から入力される信号を受けて活性化し、第1のトリガー信号RST_TRIG1を出力するリセットシーケンス回路25と、パワーオンリセット信号PWON_RSTb、及び前記リセットシーケンス回路25から出力された前記第1のトリガー信号RST_TRIG1に応答して、リセット対象となる回路毎に、リセット信号RSTを出力するリセット制御回路27と、外部から入力可能とされ、且つ前記リセット対象となる回路の選択情報、を保持可能なラッチ回路26とを具備し、前記リセット制御回路27は、前記ラッチ回路25に保持される前記選択情報に応じて、前記回路毎に前記第1のトリガー信号RST_TRIG1を選択的に制御する。
【選択図】図3
Description
この発明の第1の実施形態に係る半導体装置について、NAND型フラッシュメモリを例に挙げて説明する。
まず、図1を用いて、本実施形態に係るNAND型フラッシュメモリの全体構成について説明する。図1は、本実施形態に係るNAND型フラッシュメモリのブロック図である。
次に、上記メモリセルアレイ10の構成につき、図2を用いて説明する。
次に、制御回路17の構成の詳細について、図3を用いて説明する。図3は、制御回路17のブロック図であり、特にリセット動作に必要な部分について示している。図示するように制御回路17は、リセットシーケンス回路25、パラメータラッチ26、及びリセット制御回路27を備えている。
リセットシーケンス回路25は、リセット動作を行うために必要なシーケンスを実行するシーケンサである。リセットシーケンサ回路25は、パワーオンリセット回路16から供給されるパワーオンリセット信号PWON_RSTb、またはコマンドバッファ20から供給されるリセット起動信号を受信することによってアクティブとなり、動作を開始する。そしてクロックCLKに同期してシーケンスを実行し、またリセット信号の基となるトリガー信号RST_TRIG1を生成する。更にリセットシーケンス回路25は、リセットシーケンスを終了すると、終了信号SEQ_STOPをコマンドバッファ20へ出力する。
パラメータラッチ26は、リセット対象となりうる回路毎に、それがリセット対象であるか否かの情報を保持する。図4は、パラメータラッチ26のブロック図である。ここでは、リセット対象となりうる回路として、コマンドバッファ20、カラムアドレスバッファ、ロウアドレスバッファ、リセット用以外のパラメータラッチ、センスアンプラッチ、データ入出力系ラッチ、各モード用シーケンサ、及びその他のラッチの8個を例に挙げる。
図3に戻って説明を続ける。リセット制御回路27は、パワーオンリセット信号PWON_RSTb、パラメータラッチ26から与えられるパラメータ信号PF_RST、及びリセットシーケンス回路25から与えられるトリガー信号RST_TRIG1に基づいて、リセット対象となりうる回路毎に、リセット信号RST0〜RST7を生成する。リセット信号RST0〜RST7が与えられる(アサートされる)ことで、上記したコマンドバッファ20、カラムアドレスバッファ、ロウアドレスバッファ、リセット用以外のパラメータラッチ、センスアンプラッチ、データ入出力系ラッチ、各モード用シーケンサ、及びその他のラッチがリセットされる。
次に、上記構成の制御回路27によるリセット信号RSTの発生について、以下、簡単に説明する。
次に、上記構成のNAND型フラッシュメモリ1の動作について、特にリセット動作に着目して説明する。
次に、NAND型フラッシュメモリ1の動作時におけるコマンドシーケンスについて、データの読み出し時を例に挙げて、以下説明する。図8は、データの読み出し時におけるコマンドシーケンスを示すタイムチャートである。図中ではCASE1として、読み出しシーケンスと、その途中で外部からリセットコマンドが与えられる場合を示している。またCASE2として、NAND型フラッシュメモリ1に用意されている様々なオプションを設定するためのパラメータセットと、コマンド入力による動作モードのセット、及びこれらの状態をリセットする際のシーケンスを示している。図中において、“CR”はリセットコマンド、“CP”はパラメータセットコマンド、“A”はアドレス、“D”はデータ、“C1”は読み出し時のアドレス入力コマンド、“C2”は読み出し開始コマンド、“CM”は特定モード用コマンドを示す。リセットコマンド“CR”は、NAND型フラッシュメモリ1では例えば“FFH”なるコマンドとして用意されている(“H”は、その前の数字が16進数であることを示す)。また、斜線を付した領域は、読み出し用やリセット用など、いずれかのシーケンサが動作する期間を示しており、この期間、NAND型フラッシュメモリ1はビジー(busy)状態となる。
まずCASE1について説明する。図示するように、まずリセットコマンド“CR”が入力され、リセットシーケンス回路25が活性化される。これにより、NAND型フラッシュメモリ1のリセット動作が行われる。
次に、図8のCASE2について説明する。CASE2でも、まずリセットコマンド“CR”が入力され、NAND型フラッシュメモリ1のリセット動作が行われる。
次に、リセットシーケンスについて、図10を用いて説明する。図10は、コマンド、ライトイネーブル信号/WE、リセット起動信号、クロックCLK、及びトリガー信号RST_TRIG1のタイムチャートである。
以上のように、この発明の第1の実施形態に係る半導体装置であると、以下の(1)の効果が得られる。
本実施形態に係る構成であると、リセットコマンドが入力された際、複数の制御部30のうち、対応するパラメータ保持部28に“1”がセットされている制御部30はリセット信号RSTを出力し、“0”がセットされている制御部30はリセット信号RSTを出力しない。すなわち、パラメータ保持部28により、リセット対象となる回路を選択出来る。
次に、この発明の第2の実施形態に係る半導体装置について説明する。本実施形態は、上記第1の実施形態において、リセット動作の後、パラメータ保持部28に保持されるデータを全て初期化するものである。以下では、第1の実施形態と異なる点についてのみ説明する。
本実施形態に係る半導体装置であると、第1の実施形態で説明した(1)の効果に加えて、下記(2)の効果が得られる。
本実施形態では、リセットコマンド“CR”が入力されることにより、リセット対象回路をリセットした後、パラメータ保持部28のリセットを行っている。従って、リセット動作を行う度に、パラメータ保持部28は初期化され、NAND型フラッシュメモリ1の全てをリセット可能な状態と出来る。
次に、この発明の第3の実施形態に係る半導体装置について説明する。本実施形態は、上記第1、第2の実施形態において、パラメータ保持部28に“0”がセットされた際に、当該パラメータ保持部28に対応するリセット信号RSTが出力されるものである。以下では、第1、第2の実施形態と異なる点についてのみ説明する。
次に、この発明の第4の実施形態に係る半導体装置について説明する。本実施形態は、上記第1の実施形態を、チップ内部にシーケンサを持たないテストチップ(ADM(Array Diagnostic Monitor)チップ等)に適用したものである。以下では、第1の実施形態と異なる点についてのみ説明する。
次に、この発明の第5の実施形態に係る半導体装置について説明する。本実施形態は、上記第2の実施形態と第4の実施形態とを組み合わせたものである。すなわち、シーケンサを有しない半導体装置に、第2の実施形態で説明したリセット方法を適用したものである。以下では、第2、第4の実施形態と異なる点についてのみ説明する。
次に、この発明の第6の実施形態に係る半導体装置について説明する。本実施形態は、上記第3の実施形態と、第4、第5の実施形態とを組み合わせたものである。すなわち、第4、第5の実施形態に係る構成において、図13を用いて説明したリセット制御回路27を用いても良い。
次に、この発明の第7の実施形態に係る半導体装置について説明する。本実施形態は、上記第1乃至第6の実施形態を、ReRAM(Resistance Random Access Memory)に適用したものである。以下では、第1乃至第6の実施形態と異なる点についてのみ説明する。
図19は、メモリセルアレイ10の回路図であり、特にメモリセル領域22について示している。図示するようにメモリセルアレイ10は、複数のビット線BLj−1〜BLj+1及びワード線WLi−1〜WLi+1の交差位置にマトリクス状に配置され、ランダムアクセス可能な複数のメモリセルMCを有している。メモリセルMCのそれぞれは、可変抵抗素子40とダイオード41とを備えている。可変抵抗素子40の電流経路の一端はビット線BLj−1〜BLj+1のいずれかに接続され、電流経路の他端はダイオード41のアノードに接続される。ダイオード41のカソードは、ワード線WLi−1〜WLi+1のいずれかに接続される。
そして、上記構成のメモリセルアレイ10が、半導体基板の基板面垂直方向に複数積層されている、。
次に、上記構成のReRAMのデータの書き込み動作及び読み出し動作について、簡単に説明する。
次に、ReRAMの動作時におけるコマンドシーケンスについて、データの読み出し時及び書き込み時を例に挙げて、以下説明する。図22は、データの読み出し時及び書き込み時におけるコマンドシーケンスを示すタイムチャートである。本実施形態に係るReRAMでは、NAND型フラッシュメモリに準拠したNANDインターフェースに対応するコマンドシーケンスを実行する。図中において、“C1”は読み出し時のアドレス入力コマンド、“C2”は読み出し開始コマンド、“AC”はカラムアドレス入力、“AR”はロウアドレス入力、“C3”は書き込み時のアドレス及びデータ入力コマンド、“C4”は書き込み開始コマンド、“DI”はデータ入力、及び“DO”はデータ出力を示す。斜線を付した領域はシーケンサが動作する期間を示しており、この期間、ReRAMはビジー状態となる。
Claims (5)
- リセット動作を開始する際に外部から入力される信号を受けて活性化し、第1のトリガー信号を出力するリセットシーケンス回路と、
パワーオンリセット信号、及び前記リセットシーケンス回路から出力された前記第1のトリガー信号に応答して、リセット対象となる回路毎に、リセット信号を出力するリセット制御回路と、
外部から入力可能とされ、且つ前記リセット対象となる回路の選択情報、を保持可能なラッチ回路と
を具備し、前記リセット制御回路は、前記ラッチ回路に保持される前記選択情報に応じて、前記回路毎に前記第1のトリガー信号を選択的に制御する
ことを特徴とする半導体装置。 - 前記ラッチ回路は、前記リセットシーケンス回路から出力される第2のトリガー信号によってリセットされ、
前記第2のトリガー信号は、前記第1のトリガー信号よりも後に生成される
ことを特徴とする請求項1記載の半導体装置。 - 外部から入力されるパワーオンリセット信号、及びリセット動作を開始する際に外部から入力される信号に応じて生成された第1のトリガー信号、に応答して、リセット対象となる回路毎に、リセット信号を出力するリセット制御回路と、
外部から入力可能とされ、且つ前記リセット対象となる回路の選択情報、を保持可能なラッチ回路と
を具備し、前記リセット制御回路は、前記ラッチ回路に保持される前記選択情報に応じて、前記回路毎に前記第1のトリガー信号を選択的に制御する
ことを特徴とする半導体装置。 - 前記第1のトリガー回路に基づいて第2のトリガー信号を生成する生成回路を更に備え、
前記ラッチ回路は、前記第2のトリガー信号によって初期化され、
前記第2のトリガー信号は、前記第1のトリガー信号よりも後に生成される
ことを特徴とする請求項3記載の半導体装置。 - 前記リセット制御回路は、前記選択情報において、リセット対象とされたいずれかの前記回路に対して、前記リセット信号を出力し、リセット非対象とされた前記回路に対しては、前記リセット信号を出力しない
ことを特徴とする請求項1または3記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009082991A JP4856208B2 (ja) | 2009-03-30 | 2009-03-30 | 半導体装置 |
US12/727,860 US8208320B2 (en) | 2009-03-30 | 2010-03-19 | Semiconductor device having reset command |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009082991A JP4856208B2 (ja) | 2009-03-30 | 2009-03-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010237819A true JP2010237819A (ja) | 2010-10-21 |
JP4856208B2 JP4856208B2 (ja) | 2012-01-18 |
Family
ID=42784050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009082991A Expired - Fee Related JP4856208B2 (ja) | 2009-03-30 | 2009-03-30 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8208320B2 (ja) |
JP (1) | JP4856208B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012198965A (ja) * | 2011-03-22 | 2012-10-18 | Toshiba Corp | 不揮発性半導体記憶装置 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010218664A (ja) * | 2009-03-18 | 2010-09-30 | Toshiba Corp | 半導体記憶装置およびその制御方法 |
JP4908560B2 (ja) * | 2009-08-31 | 2012-04-04 | 株式会社東芝 | 強誘電体メモリ及びメモリシステム |
US10108684B2 (en) | 2010-11-02 | 2018-10-23 | Micron Technology, Inc. | Data signal mirroring |
US8856482B2 (en) | 2011-03-11 | 2014-10-07 | Micron Technology, Inc. | Systems, devices, memory controllers, and methods for memory initialization |
US9239806B2 (en) | 2011-03-11 | 2016-01-19 | Micron Technology, Inc. | Systems, devices, memory controllers, and methods for controlling memory |
US8605536B2 (en) | 2012-02-13 | 2013-12-10 | Qualcomm Incorporated | Power-on-reset (POR) circuits for resetting memory devices, and related circuits, systems, and methods |
KR20130101351A (ko) * | 2012-03-05 | 2013-09-13 | 에스케이하이닉스 주식회사 | 저항성 메모리 소자 및 그 제조 방법 |
CN104246891B (zh) | 2012-03-20 | 2018-01-26 | 英特尔公司 | 响应用于操作控制的装置命令的存储器装置 |
KR20150000228A (ko) * | 2013-06-24 | 2015-01-02 | 에스케이하이닉스 주식회사 | 반도체 집적 회로 |
US9117504B2 (en) | 2013-07-03 | 2015-08-25 | Micron Technology, Inc. | Volume select for affecting a state of a non-selected memory volume |
US10877673B2 (en) * | 2017-12-15 | 2020-12-29 | Microchip Technology Incorporated | Transparently attached flash memory security |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04205118A (ja) * | 1990-11-30 | 1992-07-27 | Hitachi Ltd | データ処理システム |
JP2000010666A (ja) * | 1998-06-19 | 2000-01-14 | Toshiba Corp | コンピュータシステムおよびフラッシュrom書き換え方法 |
JP2006139321A (ja) * | 2003-11-14 | 2006-06-01 | Yamaha Corp | ディジタルシグナルプロセッサ |
JP2007149138A (ja) * | 2007-03-19 | 2007-06-14 | Renesas Technology Corp | 不揮発性メモリ装置 |
JP2009054031A (ja) * | 2007-08-28 | 2009-03-12 | Toshiba Corp | リセット制御装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0636593A (ja) * | 1992-07-14 | 1994-02-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
FR2766594B1 (fr) * | 1997-07-24 | 2000-01-28 | Sgs Thomson Microelectronics | Dispositif de re-initialisation a commande externe pour une memoire non volatile en circuit integre |
US6690220B2 (en) * | 2000-06-30 | 2004-02-10 | Matsushita Electric Industrial Co., Ltd. | Reset circuit of semiconductor circuit |
JP2004279052A (ja) | 2003-03-12 | 2004-10-07 | Renesas Technology Corp | 半導体装置 |
JP4338548B2 (ja) * | 2004-02-26 | 2009-10-07 | Okiセミコンダクタ株式会社 | パワーオンリセット回路および半導体集積回路 |
JP2007033035A (ja) | 2005-07-22 | 2007-02-08 | Seiko Epson Corp | 半導体集積回路 |
JP4205118B2 (ja) | 2006-06-19 | 2009-01-07 | 株式会社コナミデジタルエンタテインメント | ゲームプログラム、ゲーム装置及びゲーム制御方法 |
KR100842759B1 (ko) * | 2007-01-03 | 2008-07-01 | 주식회사 하이닉스반도체 | 반도체메모리소자 및 그의 구동 방법 |
-
2009
- 2009-03-30 JP JP2009082991A patent/JP4856208B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-19 US US12/727,860 patent/US8208320B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04205118A (ja) * | 1990-11-30 | 1992-07-27 | Hitachi Ltd | データ処理システム |
JP2000010666A (ja) * | 1998-06-19 | 2000-01-14 | Toshiba Corp | コンピュータシステムおよびフラッシュrom書き換え方法 |
JP2006139321A (ja) * | 2003-11-14 | 2006-06-01 | Yamaha Corp | ディジタルシグナルプロセッサ |
JP2007149138A (ja) * | 2007-03-19 | 2007-06-14 | Renesas Technology Corp | 不揮発性メモリ装置 |
JP2009054031A (ja) * | 2007-08-28 | 2009-03-12 | Toshiba Corp | リセット制御装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012198965A (ja) * | 2011-03-22 | 2012-10-18 | Toshiba Corp | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4856208B2 (ja) | 2012-01-18 |
US8208320B2 (en) | 2012-06-26 |
US20100246280A1 (en) | 2010-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4856208B2 (ja) | 半導体装置 | |
JP3816788B2 (ja) | 不揮発性半導体記憶装置 | |
TWI314737B (ja) | ||
JP5115826B2 (ja) | マルチnandフラッシュメモリーデバイスの共通動作中にピーク電力消費量を減少させるための装置および方法 | |
US8400814B2 (en) | Semiconductor memory device | |
JP4955990B2 (ja) | 不揮発性半導体記憶装置 | |
JP5291001B2 (ja) | ページ消去機能におけるアドレス変化検出によるデコーディング制御 | |
US20090190401A1 (en) | Memory device employing NVRAM and flash memory cells | |
JP2009158015A (ja) | 不揮発性半導体記憶装置 | |
TWI633546B (zh) | 半導體裝置、半導體記憶體裝置及記憶體系統 | |
TW200535846A (en) | NAND flash memory device and method of programming the same | |
JP6053080B2 (ja) | 不揮発性メモリのための相補型デコーディング | |
JP2010182349A (ja) | 半導体記憶装置及びその自己テスト方法 | |
US8687423B2 (en) | Nonvolatile memory device and method of operating the same | |
JP5744118B2 (ja) | 半導体記憶装置 | |
JP2008299918A (ja) | 不揮発性半導体記憶装置及びその不良ブロック置き換え方法 | |
JP6444475B1 (ja) | 半導体記憶装置 | |
JP2010218664A (ja) | 半導体記憶装置およびその制御方法 | |
KR100621637B1 (ko) | 프로그램 시간을 단축시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법 | |
JP4284331B2 (ja) | 不揮発性半導体記憶装置のアクセス方法 | |
JP2011187145A (ja) | 不揮発性記憶装置及びデータ書き込み方法 | |
KR101131551B1 (ko) | 데이터 전송을 제어하는 상변화 메모리 장치 | |
JP2004014052A (ja) | 不揮発性半導体記憶装置 | |
CN110556138A (zh) | 半导体装置 | |
JP2006221677A (ja) | メモリカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111027 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4856208 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |