JP2010232464A - Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオード - Google Patents
Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオード Download PDFInfo
- Publication number
- JP2010232464A JP2010232464A JP2009079014A JP2009079014A JP2010232464A JP 2010232464 A JP2010232464 A JP 2010232464A JP 2009079014 A JP2009079014 A JP 2009079014A JP 2009079014 A JP2009079014 A JP 2009079014A JP 2010232464 A JP2010232464 A JP 2010232464A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- group iii
- iii nitride
- light emitting
- elo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
【課題】結晶性が高く、また、内部抵抗が低減され、優れた発光特性を有するＩＩＩ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオードを提供する。
【解決手段】エピタキシャル膜成長用の基板１１上又は該基板１１上に形成されたバッファ層（ＩＩＩ族窒化物層）１２上に、ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる組成を有する下地層（ＥＬＯ成長層）１３が形成され、下地層１３上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層１４、発光層１５及びｐ型半導体層１６が順次積層されており、下地層１３は、基板１１又はバッファ層１２上に形成された炭素材料からなるＥＬＯ用マスクパターンを用いて形成されたものである。
【選択図】図１
【解決手段】エピタキシャル膜成長用の基板１１上又は該基板１１上に形成されたバッファ層（ＩＩＩ族窒化物層）１２上に、ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる組成を有する下地層（ＥＬＯ成長層）１３が形成され、下地層１３上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層１４、発光層１５及びｐ型半導体層１６が順次積層されており、下地層１３は、基板１１又はバッファ層１２上に形成された炭素材料からなるＥＬＯ用マスクパターンを用いて形成されたものである。
【選択図】図１
Description
本発明は、発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）、各種電子デバイス等に、好適に用いられ、ＩＩＩ族窒化物半導体が積層されてなるＩＩＩ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオードに関する。
従来から、ＩＩＩ族窒化物半導体は、短波長の可視光を放射する発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）等の、ｐｎ接合型構造のＩＩＩ族窒化物半導体発光素子を構成するための機能材料として利用されている。特に、発光波長が３６０ｎｍ〜２００ｎｍの紫外領域或いは深紫外領域の発光を呈するレーザダイオード等の発光素子においては、ＩＩＩ窒化物半導体層の材料として窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）もしくは窒化ガリウムインジウム（ＧａＩｎＮ）等が用いられてなり、例えば、医療や精密加工の分野等における応用が期待されている。
上述のような紫外領域又は深紫外領域のレーザダイオード等を含む受発光デバイスにおいては、従来から、サファイアや炭化シリコン（ＳｉＣ）等の異種単結晶基板上にＧａＮを積層したテンプレート基板、或いは自立したＧａＮ基板が用いられている。しかしながら、このような基板を用いた場合に、発光層から出射された光がＧａＮに吸収されてしまうという問題がある。また、Ａｌ組成比が高いＡｌＧａＮをＧａＮ上に堆積した場合に、格子定数の差と熱膨張係数の差によってクラックが発生してしまい、デバイス特性の劣化を生じてしまうという問題があった。
上述のような問題を解決するためには、受発光波長を透過する組成のＡｌＧａＮ基板を用いることで、光の吸収を抑制して受発光効率を高くする必要がある。同時に、受発光層との格子定数差と熱膨張係数差を小さくすることで、クラックや転位の発生を抑制し、結晶品質を向上させる必要がある。しかしながら、従来のＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）の結晶品質は充分とは言えず、特に、ＡｌＮモル分率が高いＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）は、ＧａＮに比べて高融点及び低蒸気圧であるＡｌＮの特徴に近づくため、良好な結晶成長が困難であった。
一方、異種単結晶基板上に形成されるＩＩＩ族窒化物半導体層の結晶性を向上させるため、例えば、ＥＬＯ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）法と呼ばれる方法を用いて、ＧａＮからなる単結晶を形成する方法が提案されている（例えば、特許文献１を参照）。特許文献１に記載の半導体素子によれば、基板上にバッファ層及び第1のＧａＮ層を形成し、その上に、酸化シリコン（ＳｉＯ２）からなるマスクパターンを形成し、このマスクパターン及び第1のＧａＮ層の上に第２のＧａＮ層を形成する方法が開示されている。特許文献１の半導体素子の製造方法においては、前記マスクパターン上からはＧａＮが成長しないため、マスクパターンで覆われていない第1のＧａＮ層の表面から成長した第２のＧａＮ層が前記マスクパターン上において横方向に成長し、垂直方向の貫通転位が抑制され、結晶性の高いＧａＮ層が得られるというものである。
特許文献１に記載のＥＬＯ法を用いてＡｌＧａＮからなる結晶を成長させる場合には、例えば、図１０（ａ）の模式断面図に示すように、まず、サファイアからなる基板１１１上にＩＩＩ族窒化物層であるバッファ層１１２を形成し、このバッファ層１１２上にＳｉＯ２又はＳｉＮからなるマスクパターン１２０を形成する。そして、このバッファ層１１２及びマスクパターン１２０の上に、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）からなる層をＥＬＯ成長させる。
ここで、特許文献１のように、ＥＬＯ成長させる層がＧａＮ半導体から構成される場合には、ＳｉＯ２又はＳｉＮからなるマスクパターン１２０の上からはＧａＮが成長しないので、マスクパターン１２３が形成されていない領域Ｒから成長した下地層１１４がマスクパターン１２０の上で横方向に成長する。この際、結晶欠陥は結晶成長方向に向かって進むため、マスクパターン１２０上においては垂直方向への貫通転位が抑制されると考えられる。
ここで、特許文献１のように、ＥＬＯ成長させる層がＧａＮ半導体から構成される場合には、ＳｉＯ２又はＳｉＮからなるマスクパターン１２０の上からはＧａＮが成長しないので、マスクパターン１２３が形成されていない領域Ｒから成長した下地層１１４がマスクパターン１２０の上で横方向に成長する。この際、結晶欠陥は結晶成長方向に向かって進むため、マスクパターン１２０上においては垂直方向への貫通転位が抑制されると考えられる。
しかしながら、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）のようなＡｌを組成物として含有する結晶をＥＬＯ成長させた場合、図１０（ａ）に示すように、ＳｉＯ２又はＳｉＮからなるマスクパターン１２０の上面１２０ａに多結晶ＡｌＧａＮ層１１５が成長してしまう。この際、バッファ層１１２上においてマスクパターン１２０の形成されていない領域Ｒから成長したＡｌＧａＮからなる下地層１１４の横方向への成長が、マスクパターン１２０上に成長した多結晶ＡｌＧａＮ層１１５によって阻止される。従って、垂直方向への貫通転位を抑制することができず、ＥＬＯ法を用いてＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）の結晶品質を向上させることができないばかりか、単結晶層を形成することができないという問題があった。
このような、ＥＬＯ法を用いてＡｌＧａＮ等のＡｌを含有する組成の結晶を成長させた場合の問題点を解決するため、ＥＬＯ法の代替技術として、例えば、基板もしくはバッファ層に周期溝を形成し、この上にＩＩＩ族窒化物半導体を堆積させることにより、転位が低減された結晶性の高い半導体層を形成する方法が提案されている。しかしながら、上述の周期溝は、基板やバッファ層を構成する材料によっては形成が困難もしくは不可能な場合がある。このため、紫外領域又は深紫外領域の発光を呈するレーザダイオード等の発光素子において、より優れた結晶性を有する半導体層が効率良く得られる技術が切に求められていた。
またさらに、従来のレーザダイオードにおいては、図１０（ｂ）の断面模式図に示すような、ｐ型半導体層１１６の上に酸化シリコン（ＳｉＯ２）又は窒化シリコン（ＳｉＮ）からなる絶縁層１１７が形成され、この絶縁層１１７に形成される貫通部１１７ａを通じてｐ型半導体層１１６に備えられる狭窄部１１６ｃと正極１１８とが接続される構造が提案されている。しかしながら、このような構造とされたレーザダイオードは、ｐ型半導体層１１６と正極１１８との接触面積が狭いことから、抵抗値が高くなってしまう。このため、狭窄部に大きな電流を流通するレーザダイオードにおいては、正極１１８とｐ型半導体層１６が発熱し、レーザダイオードの発光特性が低下するという問題があった。
また、ｐ型半導体層と正極との接触面積を広くするために、ｐ型半導体層の内部に電流狭窄層が埋め込まれてなる、所謂インナーストライプ構造のレーザダイオードが提案されている（例えば、特許文献２〜４を参照）。しかしながら、特許文献２〜４では、電流狭窄層の開口部を、リフトオフやウェットエッチング等によって形成する必要があるため、電流狭窄層の結晶性を高めることができないという問題がある。ここで、特許文献２においては、スパッタ法により、５００℃以下の温度で電流狭窄層を形成した後、開口部をリフトオフにより形成している。一方、特許文献３、４においては、ＭＯＣＶＤ法により、４００℃の温度で非晶質の電流狭窄層を形成し、開口部をウェットエッチングによって形成した後、熱処理をして結晶化させている。しかしながら、特許文献２〜４に記載された何れの方法においても、良好な結晶性を有する電流狭窄層は得られず、その上に形成されるｐ型半導体層の結晶性が低下するため、レーザダイオードの発光特性も低下するという問題があった。
本発明は上記問題に鑑みてなされたものであり、結晶性が高く、また、正極との接触抵抗が低減され、優れた発光特性を有するＩＩＩ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオードを提供することを目的とする。
本発明者等は、基板上又は該基板上に形成されたＩＩＩ族窒化物層上に、ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる組成のＥＬＯ成長層を形成する際、基板上又はＩＩＩ族窒化物層上に炭素材料からなるマスクパターンを形成して前記ＥＬＯ成長層を成長させることにより、マスクパターン上における多結晶の成長を抑制し、転位が低く結晶性に優れた層を形成できることを見出した。また、炭素材料からなるマスクパターンを用いて電流狭窄層を形成することにより、成長温度を高くすることができ、結晶性に優れた電流狭窄層を形成することが可能となることを見出し、本発明を完成した。
本発明は以下に関する。
本発明は以下に関する。
［１］ エピタキシャル膜成長用の基板上又は該基板上に形成されたＩＩＩ族窒化物層上に、ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる組成を有するＥＬＯ成長層が形成され、前記ＥＬＯ層上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層、発光層及びｐ型半導体層が順次積層されており、前記ＥＬＯ成長層は、前記基板又は前記ＩＩＩ族窒化物層上に形成された炭素材料からなるＥＬＯ用マスクパターンを用いて形成されたものであることを特徴とするＩＩＩ族窒化物半導体発光素子。
［２］ 前記ＥＬＯ用マスクパターンが前記基板上又は前記ＩＩＩ族窒化物層と前記ＥＬＯ成長層との間に残存していることを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子。
［３］ 前記ＥＬＯ用マスクパターンが前記基板上又は前記ＩＩＩ族窒化物層と前記ＥＬＯ成長層との間に残存していないことを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子。
［４］ 前記発光層と前記ｐ型半導体層との間の少なくとも一部に電流狭窄層が備えられることにより、インナーストライプ構造とされてなることを特徴とする上記［１］〜［３］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
［５］ 前記電流狭窄層が、前記発光層上に形成された炭素材料からなる狭窄層用マスクパターンを用いて形成されたものであることを特徴とする上記［４］に記載のＩＩＩ族窒化物半導体発光素子。
［６］ 前記電流狭窄層がＡｌＮからなることを特徴とする上記［４］又は［５］に記載のＩＩＩ族窒化物半導体発光素子。
［２］ 前記ＥＬＯ用マスクパターンが前記基板上又は前記ＩＩＩ族窒化物層と前記ＥＬＯ成長層との間に残存していることを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子。
［３］ 前記ＥＬＯ用マスクパターンが前記基板上又は前記ＩＩＩ族窒化物層と前記ＥＬＯ成長層との間に残存していないことを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子。
［４］ 前記発光層と前記ｐ型半導体層との間の少なくとも一部に電流狭窄層が備えられることにより、インナーストライプ構造とされてなることを特徴とする上記［１］〜［３］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
［５］ 前記電流狭窄層が、前記発光層上に形成された炭素材料からなる狭窄層用マスクパターンを用いて形成されたものであることを特徴とする上記［４］に記載のＩＩＩ族窒化物半導体発光素子。
［６］ 前記電流狭窄層がＡｌＮからなることを特徴とする上記［４］又は［５］に記載のＩＩＩ族窒化物半導体発光素子。
［７］ エピタキシャル膜成長用の基板上又は該基板上に形成されたＩＩＩ族窒化物層上に、炭素材料からなるＥＬＯ用マスクパターンを形成するパターン形成工程と、前記ＥＬＯ用マスクパターンを用いてＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる組成を有するＥＬＯ成長層を形成するＥＬＯ成長工程と、前記ＥＬＯ成長層上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層、発光層及びｐ型半導体層を順次積層する半導体層形成工程と、を備えることを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
［８］ 前記ＥＬＯ用マスクパターンをなす炭素材料が、黒鉛、アモルファスカーボン、ダイヤモンド、ダイヤモンドライクカーボン、カーボンナノチューブ、フラーレンの内の何れかであることを特徴とする上記［７］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［９］ 前記半導体層形成工程は、さらに、前記発光層を形成した後、該発光層上に炭素材料からなる狭窄層用マスクパターンを形成する小工程と、次いで、前記狭窄層用マスクパターンを用いて、前記発光層上に電流狭窄層を形成する小工程とを含むことを特徴とする上記［７］又は［８］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１０］ 前記狭窄層用マスクパターンをなす炭素材料が、黒鉛、アモルファスカーボン、ダイヤモンド、ダイヤモンドライクカーボン、カーボンナノチューブ、フラーレンの内の何れかであることを特徴とする上記［９］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１１］ 前記半導体層形成工程は、前記電流狭窄層を、ＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１）からなる組成として、１０００〜１４００℃の範囲の温度で形成することを特徴とする上記［９］又は［１０］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［８］ 前記ＥＬＯ用マスクパターンをなす炭素材料が、黒鉛、アモルファスカーボン、ダイヤモンド、ダイヤモンドライクカーボン、カーボンナノチューブ、フラーレンの内の何れかであることを特徴とする上記［７］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［９］ 前記半導体層形成工程は、さらに、前記発光層を形成した後、該発光層上に炭素材料からなる狭窄層用マスクパターンを形成する小工程と、次いで、前記狭窄層用マスクパターンを用いて、前記発光層上に電流狭窄層を形成する小工程とを含むことを特徴とする上記［７］又は［８］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１０］ 前記狭窄層用マスクパターンをなす炭素材料が、黒鉛、アモルファスカーボン、ダイヤモンド、ダイヤモンドライクカーボン、カーボンナノチューブ、フラーレンの内の何れかであることを特徴とする上記［９］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１１］ 前記半導体層形成工程は、前記電流狭窄層を、ＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１）からなる組成として、１０００〜１４００℃の範囲の温度で形成することを特徴とする上記［９］又は［１０］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１２］ 上記［７］〜［１１］の何れか１項に記載の製造方法によって得られるＩＩＩ族窒化物半導体発光素子。
［１３］ 上記［１］〜［６］又は［１２］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の素子構造が用いられてなるレーザダイオード。
［１３］ 上記［１］〜［６］又は［１２］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の素子構造が用いられてなるレーザダイオード。
本発明のＩＩＩ族窒化物半導体発光素子によれば、エピタキシャル膜成長用の基板上又は該基板上に形成されたＩＩＩ族窒化物層上に、ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる組成を有するＥＬＯ成長層が形成され、前記ＥＬＯ層上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層、発光層及びｐ型半導体層が順次積層されており、前記ＥＬＯ成長層は、前記基板又は前記ＩＩＩ族窒化物層上に形成された炭素材料からなるＥＬＯ用マスクパターンを用いて形成されたものなので、ＥＬＯ成長層が良好に成長して結晶性に優れる層となり、その上に形成されるＩＩＩ族窒化物半導体からなる各層の結晶性を向上させることが可能となる。これにより、発光特性に優れたＩＩＩ族窒化物半導体発光素子が実現できる。
また、本発明のＩＩＩ族窒化物半導体発光素子の製造方法によれば、エピタキシャル膜成長用の基板上又は該基板上に形成されたＩＩＩ族窒化物層上に、炭素材料からなるＥＬＯ用マスクパターンを形成するパターン形成工程と、前記ＥＬＯ用マスクパターンを用いてＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる組成を有するＥＬＯ成長層を形成するＥＬＯ成長工程と、前記ＥＬＯ成長層上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層、発光層及びｐ型半導体層を順次積層する半導体層形成工程とを備えているので、ＥＬＯ成長層を結晶性の高い層として効率良く形成することができ、また、その上に、結晶性に優れたＩＩＩ族窒化物半導体からなる各層を形成することできるので、発光特性に優れたＩＩＩ族窒化物半導体発光素子を製造することが可能となる。
また、本発明のレーザダイオードによれば、上記本発明のＩＩＩ族窒化物半導体発光素子の素子構造が用いられてなるものなので、発光特性に優れたものとなる。
以下に、本発明の実施形態であるＩＩＩ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオードについて、図１〜９を適宜参照しながら説明する。図１は本実施形態のＩＩＩ族窒化物半導体発光素子を示す模式図であり、図２は図１に示すＩＩＩ族窒化物半導体発光素子の要部を示す模式断面図、図３〜図８は各製造工程を示す模式断面図である。尚、以下の説明において参照する図面は、本実施形態のＩＩＩ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオードを説明する図面であって、図示される各部の大きさや厚さや寸法等は、実際のＩＩＩ族窒化物半導体発光素子等の寸法関係とは異なっている。
［ＩＩＩ族窒化物半導体発光素子（レーザダイオード）の積層構造］
本実施形態のＩＩＩ族窒化物半導体発光素子（レーザダイオード：以下、発光素子と略称することがある）１は、図１（ａ）、（ｂ）に示す例のように、エピタキシャル膜成長用の基板１１上に形成されたバッファ層（ＩＩＩ族窒化物層）１２の上に、ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる組成を有するＥＬＯ成長層である下地層１３が形成され、ＩＩＩ族窒化物半導体からなるｎ型半導体層１４、発光層１５及びｐ型半導体層１６が順次積層されており、下地層１３が、炭素材料からなるＥＬＯ用マスクパターン５０（図２等を参照）を用いてＥＬＯ成長によって形成されたものである。
本実施形態のＩＩＩ族窒化物半導体発光素子（レーザダイオード：以下、発光素子と略称することがある）１は、図１（ａ）、（ｂ）に示す例のように、エピタキシャル膜成長用の基板１１上に形成されたバッファ層（ＩＩＩ族窒化物層）１２の上に、ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる組成を有するＥＬＯ成長層である下地層１３が形成され、ＩＩＩ族窒化物半導体からなるｎ型半導体層１４、発光層１５及びｐ型半導体層１６が順次積層されており、下地層１３が、炭素材料からなるＥＬＯ用マスクパターン５０（図２等を参照）を用いてＥＬＯ成長によって形成されたものである。
また、図１（ａ）、（ｂ）に示す例の発光素子１は、発光層１５とｐ型半導体層１６との間の少なくとも一部に、発光層１５上に形成された炭素材料からなる狭窄層用マスクパターン６０を用いて形成された電流狭窄層１７が備えられた素子構造とされている。これにより、発光素子１は、所謂インナーストライプ構造のレーザダイオードを構成している。
また、図示例の発光素子１は、ｐ型半導体層１６上に正極１８が積層されており、また、ｎ型半導体層１４のｎ型コンタクト層１４ａに形成された露出領域１４ｄに負極１９が積層されてなる。
以下、本実施形態の発光素子１の積層構造について詳述する。
また、図示例の発光素子１は、ｐ型半導体層１６上に正極１８が積層されており、また、ｎ型半導体層１４のｎ型コンタクト層１４ａに形成された露出領域１４ｄに負極１９が積層されてなる。
以下、本実施形態の発光素子１の積層構造について詳述する。
『基板』
一般に、ＩＩＩ族窒化物半導体の結晶が積層される基板の材料としては、例えば、サファイア（α−Ａｌ2Ｏ3単結晶）、炭化シリコン（ＳｉＣ）、単結晶シリコン、酸化亜鉛（ＺｎＯ）、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム（Ｇａ2Ｏ３）、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等、ＩＩＩ族窒化物半導体結晶が表面にエピタキシャル成長される基板材料が選択して用いられる。これらの内、融点が比較的高く耐熱性を有するサファイアやＺｎＯ或いはＧａ2Ｏ３等の酸化物単結晶材料、単結晶シリコンや立方晶或いは六方晶結晶型のＳｉＣ等のＩＶ族半導体単結晶からなる基板材料を用いることが、結晶性の良好なＩＩＩ族窒化物半導体を積層できる点で好ましく、中でもサファイアを用いることが最も好ましい。
また、基板１１の大きさとしては、通常は直径２インチ程度のものが用いられるが、これには限定されず、例えば、直径４〜６インチの基板等、さらに大型の基板を使用することも可能である。
一般に、ＩＩＩ族窒化物半導体の結晶が積層される基板の材料としては、例えば、サファイア（α−Ａｌ2Ｏ3単結晶）、炭化シリコン（ＳｉＣ）、単結晶シリコン、酸化亜鉛（ＺｎＯ）、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム（Ｇａ2Ｏ３）、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等、ＩＩＩ族窒化物半導体結晶が表面にエピタキシャル成長される基板材料が選択して用いられる。これらの内、融点が比較的高く耐熱性を有するサファイアやＺｎＯ或いはＧａ2Ｏ３等の酸化物単結晶材料、単結晶シリコンや立方晶或いは六方晶結晶型のＳｉＣ等のＩＶ族半導体単結晶からなる基板材料を用いることが、結晶性の良好なＩＩＩ族窒化物半導体を積層できる点で好ましく、中でもサファイアを用いることが最も好ましい。
また、基板１１の大きさとしては、通常は直径２インチ程度のものが用いられるが、これには限定されず、例えば、直径４〜６インチの基板等、さらに大型の基板を使用することも可能である。
『バッファ層（ＩＩＩ族窒化物層）』
本実施形態の発光素子１は、基板１１上にバッファ層１２が設けられている。
本実施形態のバッファ層１２は、例えば、一般式ＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１）で表されるＩＩＩ族窒化物からなり、ＡｌＧａＮ又はＡｌＮ等の材料を好適に用いることができる。また、バッファ層１２の形成方法としても、特に限定されず、例えば、ＭＯＣＶＤ法や反応性スパッタ法等、この分野で従来から用いられている方法を何等制限無く採用することができる。
また、バッファ層１２を構成する材料としては、バッファ層１２上に積層されるＩＩＩ族窒化物半導体と同じ結晶構造を有するものを用いることができ、格子の長さが、後述の下地層１３を構成するＩＩＩ族窒化物半導体に近いものが好ましい。
本実施形態の発光素子１は、基板１１上にバッファ層１２が設けられている。
本実施形態のバッファ層１２は、例えば、一般式ＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１）で表されるＩＩＩ族窒化物からなり、ＡｌＧａＮ又はＡｌＮ等の材料を好適に用いることができる。また、バッファ層１２の形成方法としても、特に限定されず、例えば、ＭＯＣＶＤ法や反応性スパッタ法等、この分野で従来から用いられている方法を何等制限無く採用することができる。
また、バッファ層１２を構成する材料としては、バッファ層１２上に積層されるＩＩＩ族窒化物半導体と同じ結晶構造を有するものを用いることができ、格子の長さが、後述の下地層１３を構成するＩＩＩ族窒化物半導体に近いものが好ましい。
バッファ層１２の膜厚は、特に限定されないが、０．１〜５μｍ以下の範囲とされていることが好ましい。バッファ層１２の膜厚をこの範囲とすることにより、良好な結晶性及び配向性を有したバッファ層が得られる。
バッファ層１２の膜厚が０．１μｍ未満だと、結晶性が充分でなく、後述する領域Ｒにおける結晶性が低下し、その後の下地層１３の横方向へのＥＬＯ成長に影響を与える虞がある。また、５μｍを超える膜厚でバッファ層１２を形成した場合、クラックや反り、表面平坦性の劣化等が生じ易くなるので好ましくない。バッファ層１２の膜厚を上記範囲内とすることにより、結晶性の良好な層が得られるとともに、クラックや反り等が低減できる点で好ましく、バッファ層１２の膜厚は、１〜２μｍの範囲とされていることがより好ましい。
バッファ層１２の膜厚が０．１μｍ未満だと、結晶性が充分でなく、後述する領域Ｒにおける結晶性が低下し、その後の下地層１３の横方向へのＥＬＯ成長に影響を与える虞がある。また、５μｍを超える膜厚でバッファ層１２を形成した場合、クラックや反り、表面平坦性の劣化等が生じ易くなるので好ましくない。バッファ層１２の膜厚を上記範囲内とすることにより、結晶性の良好な層が得られるとともに、クラックや反り等が低減できる点で好ましく、バッファ層１２の膜厚は、１〜２μｍの範囲とされていることがより好ましい。
『半導体層』
図１（ａ）の模式断面図に示すように、本実施形態の発光素子１は、基板１１上に、上述のようなバッファ層１２を介して、ＩＩＩ族窒化物系半導体からなり、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６から構成される半導体層２０が積層されてなる。また、図示例では、下地層（ＥＬＯ成長層）１３がバッファ層１２上に積層されている。
また、図示例においては、半導体層２０において、発光層１５とｐ型半導体層１６との間に電流狭窄層１７が形成されている。
図１（ａ）の模式断面図に示すように、本実施形態の発光素子１は、基板１１上に、上述のようなバッファ層１２を介して、ＩＩＩ族窒化物系半導体からなり、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６から構成される半導体層２０が積層されてなる。また、図示例では、下地層（ＥＬＯ成長層）１３がバッファ層１２上に積層されている。
また、図示例においては、半導体層２０において、発光層１５とｐ型半導体層１６との間に電流狭窄層１７が形成されている。
ＩＩＩ族窒化物半導体としては、例えば、一般式ＡｌＪＧａＫＩｎＺＮ１−ＡＭＡ（式中、０≦Ｊ≦１、０≦Ｋ≦１、０≦Ｚ≦１であり、且つ、Ｊ＋Ｋ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体が多数知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を含めて上記一般式ＡｌＪＧａＫＩｎＺＮ１−ＡＭＡ（式中、０≦Ｊ≦１、０≦Ｋ≦１、０≦Ｚ≦１であり、且つ、Ｊ＋Ｋ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
窒化ガリウム系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができる。
「下地層（ＥＬＯ成長層）」
下地層１３は、上述したようなエピタキシャル膜成長用の基板１１上に形成されたバッファ層１２上に、ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からＥＬＯ成長されてなる層であり、従来公知のＭＯＶＰＥ法やＣＶＤ法等を用いて形成することができる。また、本実施形態の下地層１３は、バッファ層１２上に形成された、炭素材料からなるＥＬＯ用マスクパターン５０（図２を参照）を用いて形成されたものである。
下地層１３は、上述したようなエピタキシャル膜成長用の基板１１上に形成されたバッファ層１２上に、ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からＥＬＯ成長されてなる層であり、従来公知のＭＯＶＰＥ法やＣＶＤ法等を用いて形成することができる。また、本実施形態の下地層１３は、バッファ層１２上に形成された、炭素材料からなるＥＬＯ用マスクパターン５０（図２を参照）を用いて形成されたものである。
（組成及び膜厚）
下地層１３の材料としては、一般式ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）で表される組成のものが用いられる。
即ち、下地層１３は、図２に示すように、ＥＬＯ用マスクパターン５０の上面５０ａ、及びバッファ層１２の表面１２ａのＥＬＯ用マスクパターン５０によって被覆されていない領域Ｒ上に積層されて形成されている。そして、本実施形態では、ＥＬＯ用マスクパターン５０が炭素材料から形成されているため、下地層１３がＡｌを含有する組成を有しているにも関わらず、ＥＬＯ用マスクパターン５０上に多結晶層が成長することがない。これにより、ＥＬＯ用マスクパターン５０上でＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）が充分に横方向成長するとともに、表面１３ｆが平坦であり、結晶性の良好な下地層１３が形成される。
下地層１３の材料としては、一般式ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）で表される組成のものが用いられる。
即ち、下地層１３は、図２に示すように、ＥＬＯ用マスクパターン５０の上面５０ａ、及びバッファ層１２の表面１２ａのＥＬＯ用マスクパターン５０によって被覆されていない領域Ｒ上に積層されて形成されている。そして、本実施形態では、ＥＬＯ用マスクパターン５０が炭素材料から形成されているため、下地層１３がＡｌを含有する組成を有しているにも関わらず、ＥＬＯ用マスクパターン５０上に多結晶層が成長することがない。これにより、ＥＬＯ用マスクパターン５０上でＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）が充分に横方向成長するとともに、表面１３ｆが平坦であり、結晶性の良好な下地層１３が形成される。
下地層１３の膜厚としては、該下地層１３の表面１３ｆが平坦となるために必要な厚さであれば良く、特に限定されないが、２〜５０μｍの範囲であることが好ましく、５〜２０μｍの範囲であることがより好ましい。下地層１３の膜厚がこの範囲であれば、表面１３ｆの平坦性に優れた下地層１３が得られる。下地層１３の膜厚が２μｍ未満だと、一般にＥＬＯ成長において用いる数μｍ〜十数μｍの幅（ピッチ）のマスク全体を覆いきれない虞がある。また、下地層１３の膜厚が５０μｍを超えると、マスクを覆った後の膜厚が厚くなり、表面１３ｆの平坦性が低下する虞がある。
下地層１３は、必要に応じて、ｎ型不純物が１×１０１７〜１×１０１９個／ｃｍ３の範囲内でドーピングされた構成としても良いが、アンドープ（＜１×１０１７個／ｃｍ３）の構成とすることもでき、アンドープの方が良好な結晶性を維持できる点で好ましい。また、基板が導電性である場合には、下地層１３にｎ型不純物をドーピングして導電性とすることにより、発光素子の上下に電極を形成することも可能となる。
（ＥＬＯ用マスクパターン）
本実施形態の下地層１３は、上述したように、バッファ層１２上に形成された炭素材料からなるＥＬＯ用マスクパターン５０（図２を参照）を用いて形成される。
本実施形態のＥＬＯ用マスクパターン５０は、バッファ層１２上に積層された炭素材料膜が所定の形状にパターニングされてなるものである。ＥＬＯ用マスクパターン５０に用いられる炭素材料としては、例えば、黒鉛（グラファイト）、アモルファスカーボン、ダイヤモンド、ダイヤモンドライクカーボン（ＤＬＣ）、カーボンナノチューブ、フラーレン等を用いることができ、適宜採用することが可能であるが、特にこれらの材料に限定されるものではなく、ＩＩＩ族窒化物からなるバッファ層１２上に緻密な炭素膜を形成できる材料であれば良い。
本実施形態の下地層１３は、上述したように、バッファ層１２上に形成された炭素材料からなるＥＬＯ用マスクパターン５０（図２を参照）を用いて形成される。
本実施形態のＥＬＯ用マスクパターン５０は、バッファ層１２上に積層された炭素材料膜が所定の形状にパターニングされてなるものである。ＥＬＯ用マスクパターン５０に用いられる炭素材料としては、例えば、黒鉛（グラファイト）、アモルファスカーボン、ダイヤモンド、ダイヤモンドライクカーボン（ＤＬＣ）、カーボンナノチューブ、フラーレン等を用いることができ、適宜採用することが可能であるが、特にこれらの材料に限定されるものではなく、ＩＩＩ族窒化物からなるバッファ層１２上に緻密な炭素膜を形成できる材料であれば良い。
ＥＬＯ用マスクパターン５０の膜厚は、特に限定されないが、例えば、１０ｎｍ以上５００ｎｍ以下の範囲であることが好ましく、５０ｎｍ以上２００ｎｍ以下の範囲であることがより好ましい。なお、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）からなる下地層１３の成長は、ＧａＮよりも横方向への結晶成長が遅いことから、ＥＬＯ用マスクパターン５０の膜厚は、膜質が維持できる範囲内で選択されることが好ましい。
ＥＬＯ用マスクパターン５０のパターン形状は、図２に示すように、下地層１３の表面１３ｆが平坦となるような形状であれば、特に限定されない。また、ＥＬＯ用マスクパターン５０のパターン形状には、ストライプ状、島状、格子状等の任意の形状を用いることが可能である。
（下地層の結晶転位密度）
下地層１３の表面１３ｆには、図２の模式断面図に示すように、結晶転位密度が低い領域Ｓと結晶転位密度が高い領域とがＥＬＯ用マスクパターン５０の形状に応じて、所定の間隔で交互に配置されるように形成されている。また、上述の領域Ｓには、会合線Ｌが形成されている。すなわち、ＥＬＯ法による結晶成長では、炭素材料からなるＥＬＯ用マスクパターン５０の上面５０ａからはＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）が成長しないため、ＥＬＯ用マスクパターン５０で被覆されていないバッファ層１２上の領域Ｒから成長したＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）が、当該ＥＬＯ用マスクパターン５０の上面５０ａにおいて横方向へと成長する。これにより、下地層１３の表面１３ｆにおいて、垂直方向の貫通転位が抑制された領域Ｓが得られる。
下地層１３の表面１３ｆには、図２の模式断面図に示すように、結晶転位密度が低い領域Ｓと結晶転位密度が高い領域とがＥＬＯ用マスクパターン５０の形状に応じて、所定の間隔で交互に配置されるように形成されている。また、上述の領域Ｓには、会合線Ｌが形成されている。すなわち、ＥＬＯ法による結晶成長では、炭素材料からなるＥＬＯ用マスクパターン５０の上面５０ａからはＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）が成長しないため、ＥＬＯ用マスクパターン５０で被覆されていないバッファ層１２上の領域Ｒから成長したＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）が、当該ＥＬＯ用マスクパターン５０の上面５０ａにおいて横方向へと成長する。これにより、下地層１３の表面１３ｆにおいて、垂直方向の貫通転位が抑制された領域Ｓが得られる。
下地層１３における会合線Ｌは、上述の領域Ｓに出現する。これは、ＥＬＯ用マスクパターン５０の上面５０ａの左右から横方向に成長してきたＥＬＯ成長層（下地層１３）が出会うことで、貫通転位からなる会合線Ｌが形成されるためである。
これに対して、結晶転位密度が高い領域は、下地層１３の表面１３ｆであってマスクパターン５０に被覆されていないバッファ層１２上の領域Ｒの垂直方向上方に形成されている。そして、結晶転位密度が高い領域には、垂直方向への貫通転位が形成されている。これは、領域Ｒの垂直方向上方では、下地層１３が垂直方向に成長するので、結晶欠陥が垂直方向に伝播して貫通転位が形成されるためである。
本実施形態の下地層１３は、ＥＬＯ用マスクパターン５０を用いてバッファ層１２上に形成されることで、上述したような作用により、表面１３ｆ付近の結晶転位密度が低減され、また、結晶性に優れた層となる。
なお、図２に示す例の下地層１３は、ＥＬＯ用マスクパターン５０がバッファ層１２と下地層１３との間に残存しているが、本実施形態ではこれには限定されない。例えば、下地層の成膜条件の他、ＥＬＯ用マスクパターンの炭素材料や膜厚等を適宜調整することにより、ＥＬＯ用マスクパターンがバッファ層と下地層との間に残存していない構成とすることも可能である。
また、本実施形態では、基板１１上に設けられたバッファ層１２上にＥＬＯ用マスクパターン５０を形成し、バッファ層１２上の領域Ｒから下地層１３がＥＬＯ成長されてなる例を説明しているが、これには限定されない。例えば、基板１１上に形成されたＥＬＯ用マスクパターンを用いて、バッファ層を介さず、基板上に直接下地層を形成することも可能である。
「ｎ型半導体層」
ｎ型半導体層１４は、通常、前記下地層（ＥＬＯ成長層）１３上に形成され、ｎ型コンタクト層１４ａ及びｎ型クラッド層１４ｂから構成される。
ｎ型半導体層１４は、通常、前記下地層（ＥＬＯ成長層）１３上に形成され、ｎ型コンタクト層１４ａ及びｎ型クラッド層１４ｂから構成される。
｛ｎ型コンタクト層｝
本実施形態のｎ型コンタクト層１４ａはＩＩＩ族窒化物半導体からなり、例えば、ＭＯＣＶＤ法や反応性スパッタ法等の方法により、下地層１３上に積層して成膜される。
ｎ型コンタクト層１４ａの材質としては、例えば、下地層１３と同様にＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）からなる組成とすることができる。また、ｎ型コンタクト層１４ａは、ｎ型不純物がドーピングされていることが好ましく、ｎ型不純物の含有量を適正範囲に制御することにより、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で効果がある。
本実施形態のｎ型コンタクト層１４ａはＩＩＩ族窒化物半導体からなり、例えば、ＭＯＣＶＤ法や反応性スパッタ法等の方法により、下地層１３上に積層して成膜される。
ｎ型コンタクト層１４ａの材質としては、例えば、下地層１３と同様にＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）からなる組成とすることができる。また、ｎ型コンタクト層１４ａは、ｎ型不純物がドーピングされていることが好ましく、ｎ型不純物の含有量を適正範囲に制御することにより、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で効果がある。
また、ｎ型コンタクト層１４ａの膜厚が、１〜５μｍの範囲であることが好ましく、２〜３μｍの範囲であることがより好ましい。下地層１３の膜厚を上記範囲とし、また、ｎ型コンタクト層１４ａの膜厚をこの範囲とすることにより、ＩＩＩ族窒化物半導体の結晶性が良好に維持される。図１に示す例のような、上面側に正極１８及び負極１９を有する構造の発光素子１では、電流がｎ型コンタクト層１４ａを横方向（面内方向）に流れるので、ｎ型コンタクト層１４ａの膜厚が薄すぎると抵抗が高くなる。しかしながら、ｎ型コンタクト層１４ａが厚すぎると、このｎ型コンタクト層１４ａの上部に電流が集中してしまうため、所定以上の膜厚は不要であり、具体的には上記範囲とすることが好ましい。
｛ｎ型クラッド層｝
上述のｎ型コンタクト層１４ａと詳細を後述する発光層１５との間には、ｎ型クラッド層１４ｂが設けられる。ｎ型クラッド層１４ｂを設けることにより、負極１９側から注入された電子を効率的に発光層１５内に閉じ込め、また、本実施形態の発光素子１をレーザダイオードに適用した場合には、ｎ型クラッド層１４ｂが、光を閉じ込めるための導波路層の役目を果たす。
ｎ型クラッド層１４ｂは、ＭＯＣＶＤ法等の方法を用いて、例えば、ＡｌＧａＮ等から成膜することが可能である。
上述のｎ型コンタクト層１４ａと詳細を後述する発光層１５との間には、ｎ型クラッド層１４ｂが設けられる。ｎ型クラッド層１４ｂを設けることにより、負極１９側から注入された電子を効率的に発光層１５内に閉じ込め、また、本実施形態の発光素子１をレーザダイオードに適用した場合には、ｎ型クラッド層１４ｂが、光を閉じ込めるための導波路層の役目を果たす。
ｎ型クラッド層１４ｂは、ＭＯＣＶＤ法等の方法を用いて、例えば、ＡｌＧａＮ等から成膜することが可能である。
ｎ型クラッド層１４ｂの膜厚は、特に限定されないが、２０〜２００ｎｍの範囲とすることが好ましく、５０〜１５０ｎｍの範囲とすることがより好ましい。
また、ｎ型クラッド層１４ｂにもｎ型不純物がドーピングされていることが好ましく、ｎ型不純物の含有量を適正範囲に制御することにより、ＩＩＩ族窒化物半導体の良好な結晶性の維持および発光素子の動作電圧低減の点で効果がある。
また、ｎ型クラッド層１４ｂにもｎ型不純物がドーピングされていることが好ましく、ｎ型不純物の含有量を適正範囲に制御することにより、ＩＩＩ族窒化物半導体の良好な結晶性の維持および発光素子の動作電圧低減の点で効果がある。
なお、本実施形態では、ｎ型クラッド層１４ｂ上に、さらに、図示略のｎ型電子閉じ込め層を形成することが、負極１９側から注入された電子を、より効率的に発光層１５内に閉じ込めることが可能となる点から、さらに好ましい。
「発光層」
発光層１５は、ｎ型半導体層１４上に積層されるとともに、後述のｐ型半導体層１６がその上に積層される層であり、従来公知のＭＯＣＶＤ法等を用いて成膜することができる。また、発光層１５は、図１に示す例のように、窒化ガリウム系化合物半導体からなる障壁層１５ａと、井戸層１５ｂとが交互に繰り返して積層されてなる構成とすることができる。図示例においては、ｎ型半導体層１４側及びｐ型半導体層１６側に障壁層１５ａが配される順で積層され、障壁層１５ａが計４層、井戸層１５ｂが計３層の、所謂、多重量子井戸構造（ＭＱＷ：ｍｕｌｔｉｐｌｅ−ｑｕａｎｔｕｍ ｗｅｌｌ）を有する発光層として形成されている。
発光層１５は、ｎ型半導体層１４上に積層されるとともに、後述のｐ型半導体層１６がその上に積層される層であり、従来公知のＭＯＣＶＤ法等を用いて成膜することができる。また、発光層１５は、図１に示す例のように、窒化ガリウム系化合物半導体からなる障壁層１５ａと、井戸層１５ｂとが交互に繰り返して積層されてなる構成とすることができる。図示例においては、ｎ型半導体層１４側及びｐ型半導体層１６側に障壁層１５ａが配される順で積層され、障壁層１５ａが計４層、井戸層１５ｂが計３層の、所謂、多重量子井戸構造（ＭＱＷ：ｍｕｌｔｉｐｌｅ−ｑｕａｎｔｕｍ ｗｅｌｌ）を有する発光層として形成されている。
障壁層１５ａとしては、例えば、井戸層１５ｂよりもバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ等の窒化ガリウム系化合物半導体を、好適に用いることができる。
また、井戸層１５ｂには、ＡｌｄＧａ１−ｄＮ（０≦ｄ＜ｃ）、又は、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ｇａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）等の窒化ガリウムインジウムを用いることができる。
また、井戸層１５ｂには、ＡｌｄＧａ１−ｄＮ（０≦ｄ＜ｃ）、又は、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ｇａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）等の窒化ガリウムインジウムを用いることができる。
発光層１５全体の膜厚としては、特に限定されないが、例えば、１０〜１００ｎｍの範囲であることが好ましく、３０〜５０ｎｍの範囲であることがより好ましい。発光層１５の膜厚が上記範囲であると、発光出力の向上に寄与する。
「ｐ型半導体層」
ｐ型半導体層１６は、上述した発光層１５の上、つまり最上層の障壁層１５ａの上に形成され、ｐ型電子ブロック層１０、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂから構成され、例えば、ＭＯＣＶＤ法を用いて形成される。
また、本実施形態のｐ型半導体層１６は、ｐ型電子ブロック層１０上の所定の位置に、詳細を後述する電流狭窄層１７が形成されている。これにより、ｐ型半導体層１６は、電流狭窄層１７の上面１７ａ上、及びｐ型電子ブロック層１０上において電流狭窄層１７が形成されていない領域Ｔにｐ型クラッド層１６ａが形成され、所謂インナーストライプ構造として形成されている。
ｐ型半導体層１６は、上述した発光層１５の上、つまり最上層の障壁層１５ａの上に形成され、ｐ型電子ブロック層１０、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂから構成され、例えば、ＭＯＣＶＤ法を用いて形成される。
また、本実施形態のｐ型半導体層１６は、ｐ型電子ブロック層１０上の所定の位置に、詳細を後述する電流狭窄層１７が形成されている。これにより、ｐ型半導体層１６は、電流狭窄層１７の上面１７ａ上、及びｐ型電子ブロック層１０上において電流狭窄層１７が形成されていない領域Ｔにｐ型クラッド層１６ａが形成され、所謂インナーストライプ構造として形成されている。
ｐ型半導体層１６は、導電性をｐ型に制御するためのｐ型不純物が添加されてなり、このようなｐ型不純物としては、特に限定されないが、Ｍｇを用いることが好ましく、また、同様にＺｎを用いることも可能である。
また、ｐ型半導体層１６全体の膜厚は、特に限定されないが、レーザ構造を採用する場合には、２００〜８００ｎｍの範囲であることが好ましく、３００〜５００ｎｍの範囲であることがより好ましい。また、ｐ型半導体層１６全体の膜厚は、ＬＥＤ構造を採用する場合には、１０〜２００ｎｍの範囲であることが好ましく、２０〜１００ｎｍの範囲であることがより好ましい。
また、ｐ型半導体層１６全体の膜厚は、特に限定されないが、レーザ構造を採用する場合には、２００〜８００ｎｍの範囲であることが好ましく、３００〜５００ｎｍの範囲であることがより好ましい。また、ｐ型半導体層１６全体の膜厚は、ＬＥＤ構造を採用する場合には、１０〜２００ｎｍの範囲であることが好ましく、２０〜１００ｎｍの範囲であることがより好ましい。
｛ｐ型電子ブロック層｝
ｐ型電子ブロック層１０の材料としては、発光層１５のバンドギャップエネルギーより大きくなる組成であり、且つ、発光層１５へのキャリアの閉じ込めができるものであれば特に限定されないが、例えば、一般式ＡｌｄＧａ１−ｄＮ（０＜ｄ≦１、好ましくは０．１≦ｄ≦０．８）で表されるものが挙げられる。ここで、上記一般式中のＡｌＮのモル分率ｄとしては、この数値が大きくなると電子のオーバーフロー抑制効果が大きくなるものの、電気抵抗も大きくなることから、発光層１５の組成との関係で適切な数値があるので、成膜の際の組成を適宜調整することが好ましい。
ｐ型電子ブロック層１０の材料としては、発光層１５のバンドギャップエネルギーより大きくなる組成であり、且つ、発光層１５へのキャリアの閉じ込めができるものであれば特に限定されないが、例えば、一般式ＡｌｄＧａ１−ｄＮ（０＜ｄ≦１、好ましくは０．１≦ｄ≦０．８）で表されるものが挙げられる。ここで、上記一般式中のＡｌＮのモル分率ｄとしては、この数値が大きくなると電子のオーバーフロー抑制効果が大きくなるものの、電気抵抗も大きくなることから、発光層１５の組成との関係で適切な数値があるので、成膜の際の組成を適宜調整することが好ましい。
｛ｐ型クラッド層｝
ｐ型クラッド層１６ａは、本実施形態の発光素子１をレーザダイオードに適用した場合に、導波路の働きをする層である。このような、レーザダイオードの導波路としての膜厚は、光の閉じ込め効果が充分に発揮できる厚さとする必要があるが、膜厚が厚すぎると電気抵抗が大きくなり、発光効率が低下する虞がある。このため、ｐ型クラッド層１６ａの膜厚は、２００〜８００ｎｍの範囲であることが好ましく、３００〜５００ｎｍの範囲であることがより好ましい。
また、ｐ型クラッド層１６ａとしては、発光層１５よりも屈折率小さいものであることが必要であり、通常、発光層１５よりもＡｌＮのモル分率が大きなＡｌＧａＮを用いる。このような材料としては、例えば、一般式ＡｌｄＧａ１−ｄＮ（０＜ｄ≦１、好ましくは０．１≦ｄ≦０．７）で表されるものが挙げられる。
ｐ型クラッド層１６ａは、本実施形態の発光素子１をレーザダイオードに適用した場合に、導波路の働きをする層である。このような、レーザダイオードの導波路としての膜厚は、光の閉じ込め効果が充分に発揮できる厚さとする必要があるが、膜厚が厚すぎると電気抵抗が大きくなり、発光効率が低下する虞がある。このため、ｐ型クラッド層１６ａの膜厚は、２００〜８００ｎｍの範囲であることが好ましく、３００〜５００ｎｍの範囲であることがより好ましい。
また、ｐ型クラッド層１６ａとしては、発光層１５よりも屈折率小さいものであることが必要であり、通常、発光層１５よりもＡｌＮのモル分率が大きなＡｌＧａＮを用いる。このような材料としては、例えば、一般式ＡｌｄＧａ１−ｄＮ（０＜ｄ≦１、好ましくは０．１≦ｄ≦０．７）で表されるものが挙げられる。
また、ｐ型クラッド層１６ａにｐ型不純物を添加することによって得られるｐ型ドーパント濃度を適正範囲に制御することにより、結晶性を低下させることなく良好なｐ型結晶が得られるという効果がある。
｛ｐ型コンタクト層｝
ｐ型コンタクト層１６ｂとしては、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなる窒化ガリウム系化合物半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。
ｐ型コンタクト層１６ｂの膜厚は、特に限定されないが、１０〜２００ｎｍの範囲であることが好ましく、２０〜１００ｎｍの範囲であることがより好ましい。膜厚がこの範囲であると、発光出力の点で好ましい。
ｐ型コンタクト層１６ｂとしては、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなる窒化ガリウム系化合物半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。
ｐ型コンタクト層１６ｂの膜厚は、特に限定されないが、１０〜２００ｎｍの範囲であることが好ましく、２０〜１００ｎｍの範囲であることがより好ましい。膜厚がこの範囲であると、発光出力の点で好ましい。
また、ｐ型コンタクト層１６ｂにｐ型不純物を添加することによって得られるｐ型ドーパント濃度を適性範囲に制御することにより、正極との良好なオーミック接触の維持やクラック発生の防止、良好な結晶性の維持等の点で効果が得られる。
なお、本実施形態では、発光層１５上に、さらに、図示略のｐ型電子閉じ込め層を形成することが、正極１８側から注入された正孔を、より効率的に発光層１５内に閉じ込めることが可能となる点からより好ましい。
「電流狭窄層」
本実施形態の発光素子１は、図１（ａ）、（ｂ）に示す例のように、ｐ型半導体層１６の内部の少なくとも一部に電流狭窄層１７を設けた構成とすることができ、図示例では、ｐ型電子ブロック層１０上において領域Ｔを除いた全面に電流狭窄層１７が形成されている。また、障壁層１５ｂ上において、電流狭窄層１７に形成された貫通部１７ｂに対応する位置が、上記領域Ｔとされている。また、本実施形態では、上記領域Ｔが、発光素子１の上下方向（図１（ａ）の縦長方向）において、バッファ層１２上のＥＬＯ用マスクパターン５０上に位置するように配されている。
上記構成により、発光素子１は、インナーストライプ構造のレーザダイオードとして構成されている。
本実施形態の発光素子１は、図１（ａ）、（ｂ）に示す例のように、ｐ型半導体層１６の内部の少なくとも一部に電流狭窄層１７を設けた構成とすることができ、図示例では、ｐ型電子ブロック層１０上において領域Ｔを除いた全面に電流狭窄層１７が形成されている。また、障壁層１５ｂ上において、電流狭窄層１７に形成された貫通部１７ｂに対応する位置が、上記領域Ｔとされている。また、本実施形態では、上記領域Ｔが、発光素子１の上下方向（図１（ａ）の縦長方向）において、バッファ層１２上のＥＬＯ用マスクパターン５０上に位置するように配されている。
上記構成により、発光素子１は、インナーストライプ構造のレーザダイオードとして構成されている。
また、本実施形態の電流狭窄層１７は、後述の製造方法の説明において詳しく説明するが、ｐ型電子ブロック層１０上に形成された炭素材料からなる狭窄層用マスクパターン６０（図７（ｄ）を参照）を用いて形成されたものである。
電流狭窄層１７の材質としては、例えば、ＡｌＮ等、インナーストライプ構造の発光素子において、一般に用いられている材料を何等制限無く用いることができる。
｛インナーストライプ構造｝
上述したように、本実施形態の発光素子１は、ｐ型半導体層１６の内部に設けられた電流狭窄層１７により、インナーストライプ構造のレーザダイオードとして構成されている。また、発光層１５とｐ型半導体層１６との間は、電流狭窄層１７に形成された貫通部１７ｂを通じて接続されている。
上述したように、本実施形態の発光素子１は、ｐ型半導体層１６の内部に設けられた電流狭窄層１７により、インナーストライプ構造のレーザダイオードとして構成されている。また、発光層１５とｐ型半導体層１６との間は、電流狭窄層１７に形成された貫通部１７ｂを通じて接続されている。
このように、発光層１５の上のｐ型電子ブロック層１０上に電流狭窄層１７を設けることにより、発光層１５中の狭い領域に電流を効果的に閉じ込めることができるので、発光層１５における電流密度が向上する等の効果が得られる。また、インナーストライプ構造とすることにより、ｐ型コンタクト層１６ｂと後述の正極１８との接触面積を大きくすることができるので、例えば、ｐ型コンタクト１６ｃの抵抗率が高い場合であっても、ｐ型コンタクト１６ｃの上部、つまり正極１８と接する上面近傍において電流が拡散される。これにより、ｐ型コンタクト層１６ｂと正極１８との間のコンタクト抵抗を低減できるという効果が得られ、ひいては、発光素子１の発光特性が向上するという効果が得られるものである。
本実施形態の電流狭窄層１７は、図１（ａ）に示す例のように、ｐ型電子ブロック層１０上における領域Ｔ、つまり貫通部１７ｂがバッファ層１２上のＥＬＯ用マスクパターン５０上の位置に配することが好ましい。さらに、電流狭窄層１７は、ＥＬＯ用マスクパターン５０上に配するとともに、図５（ｃ）に示すような会合線Ｌの延長線上から外れるように配することがより好ましい。
上述したように、ＥＬＯ用マスクパターン５０上の下地層１３には、ＥＬＯ用マスクパターン５０上の面方向中心付近に、基板１１側から垂直方向に向かう貫通転位からなる会合線Ｌが形成されている。本実施形態では、図１（ａ）に示す例のように、貫通部１７ｂ（領域Ｔ）の位置が会合線Ｌ（図５（ｃ）も参照）の延長線上から外れるように、ＥＬＯ用マスクパターン５０の上面５０ａの縁部に近づけて配した構成としている。これにより、貫通部１７ｂ（領域Ｔ）に垂直方向で対応する位置の半導体層２０は、転位が抑制された結晶によって構成される。これにより、発光層１５に効果的に電流を閉じ込めることができるとともに、貫通部１７ｂ（領域Ｔ）の位置においては、正極１８からの供給電流が貫通転位に逃げることが無く、発光層１５における電流密度が向上する。これにより、発光層１５における発光効率をより向上させることが可能となる。
ここで、従来のレーザダイオード等の発光素子においては、図１０（ｂ）に示すような、ｐ型半導体層１１６の上に、電流の半導体層内部に閉じ込めるための層としてＳｉＯ２又はＳｉＮからなる絶縁層１１７が形成され、この絶縁層１１７に形成される貫通部１１７ａを通じてｐ型半導体層１１６と正極１１８とが接続される構造が提案されている。しかしながら、このような場合、ｐ型半導体層１１６と正極１１８との間が狭い狭窄部１１６ｃのみで接続される構成のため、これらの間のコンタクト抵抗が非常に高くなるので電流が流れ難くなり、レーザダイオードの発光特性が低下するという大きな問題があった。
本実施形態では、上述のような、ｐ型半導体層１６の内部に電流狭窄層１７が設けられたインナーストライプ構造とすることにより、電流の効果的な閉じ込めによる発光層１５の発光強度の向上と、コンタクト抵抗の低減を同時に実現することができるので、優れた発光特性を有する発光素子（レーザダイオード）が得られる。
また、本実施形態では、後述の製造方法で詳しく説明するように、電流狭窄層１７が、ｐ型半導体層１６の内部に形成された炭素材料からなる狭窄層用マスクパターン６０（図７（ｄ）を参照）を用いて形成されたものなので、高い加工精度で安定して製造することができ、形状及び結晶構造の安定した電流狭窄層とすることが可能であり、ひいては、発光素子の発光特性を向上させることが可能となる。
また、本実施形態では、後述の製造方法で詳しく説明するように、電流狭窄層１７が、ｐ型半導体層１６の内部に形成された炭素材料からなる狭窄層用マスクパターン６０（図７（ｄ）を参照）を用いて形成されたものなので、高い加工精度で安定して製造することができ、形状及び結晶構造の安定した電流狭窄層とすることが可能であり、ひいては、発光素子の発光特性を向上させることが可能となる。
『正極及び負極』
正極１８は、上述のｐ型半導体層１６（ｐ型コンタクト層１６ｂ）上に形成される電極である。本実施形態の正極１８は、上述したように、ｐ型コンタクト層１６ｂとの間で広い面積で接するように形成され、接触抵抗が低減するように構成されている。
正極１８の材料としては、Ａｕ、Ａｌ、Ｎｉ及びＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極１８は、上述のｐ型半導体層１６（ｐ型コンタクト層１６ｂ）上に形成される電極である。本実施形態の正極１８は、上述したように、ｐ型コンタクト層１６ｂとの間で広い面積で接するように形成され、接触抵抗が低減するように構成されている。
正極１８の材料としては、Ａｕ、Ａｌ、Ｎｉ及びＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
負極１９は、基板１１上に、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６が順次積層された半導体層において、ｎ型半導体層１４のｎ型コンタクト層１４ａに接するように形成される。
このため、負極１９を設ける際は、ｐ型半導体層１６、発光層１５及びｎ型半導体層１４の一部を除去することにより、ｎ型コンタクト層１４ａの露出領域１４ｄを形成し、この上に負極１９を形成する。
負極１９の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
このため、負極１９を設ける際は、ｐ型半導体層１６、発光層１５及びｎ型半導体層１４の一部を除去することにより、ｎ型コンタクト層１４ａの露出領域１４ｄを形成し、この上に負極１９を形成する。
負極１９の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
以上説明したような、本実施形態のＩＩＩ族窒化物半導体発光素子１によれば、エピタキシャル膜成長用の基板１１上に形成されたバッファ層１２上に、ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる組成を有する下地層１３が形成され、ＩＩＩ族窒化物半導体からなるｎ型半導体層１４、発光層１５及びｐ型半導体層１６が順次積層されており、下地層１３が、バッファ層１２上に形成された炭素材料からなるＥＬＯ用マスクパターン５０を用いて形成されたものなので、下地層１３が良好にＥＬＯ成長して結晶性に優れる層となり、その上に形成されるＩＩＩ族窒化物半導体からなる各層の結晶性を向上させることが可能となる。これにより、発光特性に優れた発光素子１を実現できる。
本実施形態の発光素子１は、上記構成により、下地層１３の表面１３ｆに、結晶転位密度が低い領域Ｓが形成されるので、結晶性に優れた下地層１３とすることができ、その上に形成され、ＩＩＩ族窒化物半導体からなる各層の結晶性も優れたものとすることができる。
本実施形態の発光素子１は、上記構成により、下地層１３の表面１３ｆに、結晶転位密度が低い領域Ｓが形成されるので、結晶性に優れた下地層１３とすることができ、その上に形成され、ＩＩＩ族窒化物半導体からなる各層の結晶性も優れたものとすることができる。
また、本実施形態の発光素子１によれば、ｐ型半導体層１６の内部に上記構成の電流狭窄層１７が備えられることにより、インナーストライプ構造のレーザダイオードとして構成され、また、電流狭窄層１７が、炭素材料からなる狭窄層用マスクパターン６０を用いて形成されたものなので、高い加工精度で安定して製造することが可能となり、発光特性に優れた発光素子１が得られる。
また、本実施形態においては、主に、電流狭窄層１７が備えられてなるレーザダイオードタイプの発光素子１を例に説明しているが、本実施形態の発光素子１に備えられる各種構造は、これには限定されない。例えば、本実施形態で説明する、基板１１上のバッファ層１２の上にＥＬＯ用マスクパターン５０を設け、このＥＬＯ用マスクパターン５０を用いて下地層１３が成長されてなる構造は、例えば、ＬＥＤタイプの発光素子においても適用することが可能である。
本実施形態の発光素子は、上記各変形態様とした場合であっても、上記同様の効果を奏することが可能である。
［ＩＩＩ族窒化物半導体発光素子（レーザダイオード）の製造方法］
本実施形態のＩＩＩ族窒化物半導体発光素子（レーザダイオード）の製造方法は、エピタキシャル膜成長用の基板１１上又は該基板１１上に形成されたバッファ層（ＩＩＩ族窒化物層）１２上に、炭素材料からなるＥＬＯ用マスクパターン５０を形成するパターン形成工程と、ＥＬＯ用マスクパターン５０を用いてＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる組成を有する下地層（ＥＬＯ成長層）１３を形成するＥＬＯ成長工程と、下地層１３上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層１４を構成するｎ型コンタクト層１４ａ、ｎ型クラッド層１４ｂ、発光層１５及びｐ型半導体層１６を順次積層する半導体層形成工程とを備えた方法である。
また、本実施形態で説明する例においては、前記半導体層形成工程が、さらに、発光層１５を形成し、この上にｐ型電子ブロック層１０を形成した後、ｐ型電子ブロック層１６ａ上に炭素材料からなる狭窄層用マスクパターン６０を形成する小工程と、次いで、狭窄層用マスクパターン６０を用いて、ｐ型電子ブロック層１０上に電流狭窄層１７を形成する小工程とを含む方法としている。
本実施形態のＩＩＩ族窒化物半導体発光素子（レーザダイオード）の製造方法は、エピタキシャル膜成長用の基板１１上又は該基板１１上に形成されたバッファ層（ＩＩＩ族窒化物層）１２上に、炭素材料からなるＥＬＯ用マスクパターン５０を形成するパターン形成工程と、ＥＬＯ用マスクパターン５０を用いてＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる組成を有する下地層（ＥＬＯ成長層）１３を形成するＥＬＯ成長工程と、下地層１３上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層１４を構成するｎ型コンタクト層１４ａ、ｎ型クラッド層１４ｂ、発光層１５及びｐ型半導体層１６を順次積層する半導体層形成工程とを備えた方法である。
また、本実施形態で説明する例においては、前記半導体層形成工程が、さらに、発光層１５を形成し、この上にｐ型電子ブロック層１０を形成した後、ｐ型電子ブロック層１６ａ上に炭素材料からなる狭窄層用マスクパターン６０を形成する小工程と、次いで、狭窄層用マスクパターン６０を用いて、ｐ型電子ブロック層１０上に電流狭窄層１７を形成する小工程とを含む方法としている。
そして、本実施形態では、ｐ型半導体層１６上に正極１８を積層するとともに、ｎ型半導体層１４のｎ型コンタクト層１４ａに形成された露出領域１４ｄに負極１９を積層して各電極を形成する工程が備えられている（図８（ａ）、（ｂ）を参照）。
以下、本実施形態のＩＩＩ族窒化物半導体発光素子の製造方法について詳述する。
以下、本実施形態のＩＩＩ族窒化物半導体発光素子の製造方法について詳述する。
＜バッファ層の形成＞
本実施形態の製造方法においては、まず、図３に示すように、基板１１上にＩＩＩ族窒化物からなるバッファ層１２を積層して形成する。
バッファ層１２の形成方法としては、特に限定されず、例えば、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、反応性スパッタ法等、この分野において従来公知の汎用的な結晶成長方法を採用することが可能である。また、バッファ層１２をＡｌＮから形成する場合には、昇華法や液相成長法等も採用することも可能である。
本実施形態の製造方法においては、まず、図３に示すように、基板１１上にＩＩＩ族窒化物からなるバッファ層１２を積層して形成する。
バッファ層１２の形成方法としては、特に限定されず、例えば、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、反応性スパッタ法等、この分野において従来公知の汎用的な結晶成長方法を採用することが可能である。また、バッファ層１２をＡｌＮから形成する場合には、昇華法や液相成長法等も採用することも可能である。
＜パターン形成工程＞
次に、パターン形成工程においては、図４（ａ）〜図４（ｂ）に示すように、基板１１上に形成されたバッファ層１２上に、炭素材料からなるＥＬＯ用マスクパターン５０を積層する。
次に、パターン形成工程においては、図４（ａ）〜図４（ｂ）に示すように、基板１１上に形成されたバッファ層１２上に、炭素材料からなるＥＬＯ用マスクパターン５０を積層する。
具体的には、図４（ａ）に示すように、まず、バッファ層１２の表面１２ａ全体に、炭素材料からなる炭素膜５０Ａを、例えば、ＭＯＣＶＤ等のＣＶＤ法、スパッタ法、イオンビーム蒸着法、プラズマ分解蒸着法、熱分解蒸着法等、従来公知の汎用的な方法を用いて形成する。この際、炭素材料としては、上述したように、黒鉛（グラファイト）、アモルファスカーボン、ダイヤモンド、ダイヤモンドライクカーボン（ＤＬＣ）、カーボンナノチューブ、フラーレン等を適宜選択して用いることができる。
次いで、図４（ｂ）に示すように、炭素膜５０ＡをパターニングしてＥＬＯ用マスクパターン５０を形成する。炭素膜５０Ａのパターニング方法としては、特に限定されず、一般的なフォトリソ技術を採用することができる。例えば、先ず、炭素膜５０Ａ上に図示略のレジスト層を形成し、このレジスト層を露光現像して所定の形状に形成する。次に、レジスト層をマスクとして、炭素膜５０Ａをアッシング処理することで炭素膜５０Ａをパターニングする。最後に、上記レジスト層を汎用的な方法を用いて除去する。
以上のような工程により、ＩＩＩ族窒化物からなるバッファ層１２上に、炭素材料からなるＥＬＯ用マスクパターン６０を形成する。
以上のような工程により、ＩＩＩ族窒化物からなるバッファ層１２上に、炭素材料からなるＥＬＯ用マスクパターン６０を形成する。
＜ＥＬＯ成長工程＞
次に、ＥＬＯ成長工程においては、図５（ａ）〜（ｃ）に示すように、バッファ層１２上に、上記パターン形成工程において形成されたＥＬＯ用マスクパターン５０を用いて、ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる組成の結晶をエピタキシャル成長させることにより、下地層（ＥＬＯ成長層）１３を積層する。
次に、ＥＬＯ成長工程においては、図５（ａ）〜（ｃ）に示すように、バッファ層１２上に、上記パターン形成工程において形成されたＥＬＯ用マスクパターン５０を用いて、ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる組成の結晶をエピタキシャル成長させることにより、下地層（ＥＬＯ成長層）１３を積層する。
本実施形態において、ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる組成の結晶をエピタキシャル成長させる方法としては、特に限定されず、例えば、有機金属化学的気相堆積法（ＭＯＶＰＥ、ＭＯＣＶＤ又はＯＭＶＰＥ等と略称される）、分子線エピタキシャル法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）等の気相成長法を採用することができる。なお、これらに例示した方法の中でも、ＭＯＶＰＥ法を採用することが最も好ましい。
気相成長法は、液相法と比較してＡｌＧａＮ混晶結晶を作製し易いために好ましい。さらに、ＭＯＶＰＥ法は、ＨＶＰＥ法と比較して組成の制御が容易であり、ＭＢＥ法と比較して大きな成長速度が得られるために好ましい。
また、ＭＯＶＰＥ法では、キャリアガスとして水素（Ｈ２）又は窒素（Ｎ２）を用いることができる。また、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、窒素源としてアンモニア（ＮＨ３）またはヒドラジン（Ｎ２Ｈ４）などを用いることができる。
ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）なる組成の結晶からなる下地層１３は、ＭＯＶＰＥ法による成長温度を１２５０℃以上として成長させることが好ましい。成長温度が１２５０℃以下だと、Ａｌ組成が高いＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）の結晶品質が低下するためである。また、ＭＯＶＰＥ法による下地層１３の成長温度は、より好ましくは１３００℃以上であり、さらに好ましくは１４００℃以上である。上述のような１２５０℃以上という成長温度は、高融点且つ低蒸気圧物質であるＡｌＮの最適成長温度に近いと考えられるとともに、アンモニアの分解、反応がより促進され、Ａｌの表面マイグレーションも促進される点で好ましい。
また、ＭＯＶＰＥ法による下地層１３の成長速度は、生産性を向上させる観点から０．１μｍ／ｈｒ以上とすることが好ましく、より好ましくは１μｍ／ｈｒ以上であり、さらに好ましくは２μｍ／ｈｒ以上である。
本実施形態のＥＬＯ成長工程は、具体的には、まず、図５（ａ）に示すように、ＥＬＯ用マスクパターン５０が形成されていないバッファ層１２上の領域Ｒに、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）からなる組成の結晶１３Ａをエピタキシャル成長させる。ここで、結晶成長初期において、結晶１３Ａの高さ（厚さ）がＥＬＯ用マスクパターン５０の高さ（厚さ）を超えない範囲では、結晶１３Ａの成長方向は、領域Ｒに対して垂直方向上向きとなる。また、エピタキシャル成長においては、結晶転位（結晶欠陥）は結晶成長方向に伝播するため、結晶転位の方向も領域Ｒに対して垂直方向上向きとなる。そして、結晶成長が進行して結晶１３Ａの高さがＥＬＯ用マスクパターン５０の高さを超えると、図５（ａ）に示すように、結晶１３ＡのＥＬＯ用マスクパターン５０に近接した部分が、ＥＬＯ用マスクパターン５０の上面５０ａ上に、横方向に向かうように成長（ラテラル成長）をはじめる。なお、図中の矢印は、結晶１３Ａの成長方向および結晶転位の伝播方向を示している。
そして、図５（ｂ）に示すように、さらに結晶１３Ａが成長すると、ＥＬＯ用マスクパターン５０を挟んで隣接する結晶１３Ａ同士が当該ＥＬＯ用マスクパターン５０上で会合し、一体化して下地層（ＥＬＯ成長層）１３が形成される。この際、ＥＬＯ用マスクパターン５０上における結晶転位の方向は、図５（ｂ）中に示す矢印のように、互いに対向するように横方向の向きとなっている。これにより、ＥＬＯ用マスクパターン５０上には、垂直方向への貫通転位が形成されない。また、ＥＬＯ用マスクパターン５０上には、隣接する結晶１３Ａ同士が会合して形成される貫通転位、即ち会合線Ｌが形成される。
なお、上述したＥＬＯ法による結晶成長の初期段階、即ち、図５（ａ）から図５（ｂ）への過程において、ＥＬＯ用マスクパターン５０の上面５０ａの上方には、結晶１３Ａの横方向への成長が十分でないために、会合線Ｌの近傍に一部空隙（ボイド）が発生する場合がある。しかしながら、このような空隙を伴って下地層１３がＥＬＯ成長した場合であっても、この空隙は結晶成長が進んだ段階、即ち図５（ｃ）の段階には消失する。このため、充分に結晶成長した下地層１３には、表面１３ｆ付近に空隙が存在することはない。
なお、上述したＥＬＯ法による結晶成長の初期段階、即ち、図５（ａ）から図５（ｂ）への過程において、ＥＬＯ用マスクパターン５０の上面５０ａの上方には、結晶１３Ａの横方向への成長が十分でないために、会合線Ｌの近傍に一部空隙（ボイド）が発生する場合がある。しかしながら、このような空隙を伴って下地層１３がＥＬＯ成長した場合であっても、この空隙は結晶成長が進んだ段階、即ち図５（ｃ）の段階には消失する。このため、充分に結晶成長した下地層１３には、表面１３ｆ付近に空隙が存在することはない。
そして、図５（ｃ）に示すように、下地層１３は、さらに成長することにより、その表面１３ｆが平坦となる。
本実施形態のＥＬＯ成長工程では、このような手順により、結晶転位密度が低い領域Ｓを有する下地層１３を形成することができる。
本実施形態のＥＬＯ成長工程では、このような手順により、結晶転位密度が低い領域Ｓを有する下地層１３を形成することができる。
＜半導体層形成工程＞
次に、半導体層形成工程では、図６（ａ）〜図６（ｃ）（図７（ａ）〜（ｄ）に示す小工程も参照）に示すように、上記ＥＬＯ成長工程で形成された下地層１３上に、ＩＩＩ族窒化物半導体からなるｎ型コンタクト層１４ａ、ｎ型クラッド層１４ｂ、発光層１５及びｐ型半導体層１６を順次積層することにより、バッファ層１２上に半導体層２０を形成する。
次に、半導体層形成工程では、図６（ａ）〜図６（ｃ）（図７（ａ）〜（ｄ）に示す小工程も参照）に示すように、上記ＥＬＯ成長工程で形成された下地層１３上に、ＩＩＩ族窒化物半導体からなるｎ型コンタクト層１４ａ、ｎ型クラッド層１４ｂ、発光層１５及びｐ型半導体層１６を順次積層することにより、バッファ層１２上に半導体層２０を形成する。
「ｎ型半導体層の形成」
まず、図６（ａ）に示すように、上記ＥＬＯ成長工程で形成された下地層１３の上にｎ型コンタクト層１４ａを形成した後、この上に、ｎ型クラッド層１４ｂを形成する。
ｎ型コンタクト層１４ａ及びｎ型クラッド層１４ｂの成膜方法としては、ＭＯＣＶＤ法や反応性スパッタ法等、従来公知の方法を何等制限無く採用することができる。また、これらｎ型コンタクト層１４ａ及びｎ型クラッド層１４ｂには、上述したようなｎ型不純物をドーピングする。
まず、図６（ａ）に示すように、上記ＥＬＯ成長工程で形成された下地層１３の上にｎ型コンタクト層１４ａを形成した後、この上に、ｎ型クラッド層１４ｂを形成する。
ｎ型コンタクト層１４ａ及びｎ型クラッド層１４ｂの成膜方法としては、ＭＯＣＶＤ法や反応性スパッタ法等、従来公知の方法を何等制限無く採用することができる。また、これらｎ型コンタクト層１４ａ及びｎ型クラッド層１４ｂには、上述したようなｎ型不純物をドーピングする。
また、本実施形態の製造方法では、必要に応じて、ｎ型クラッド層ｃ上に、さらに、ＭＯＣＶＤ法を用いてｎ型電子閉じ込め層を形成する方法とすることも可能である。
「発光層の形成」
次いで、図６（ｂ）に示すように、発光層１５を、例えば、従来公知のＭＯＣＶＤ法等によってｎ型クラッド層１４ｂ上に形成する。
本実施形態で形成する、図１（ａ）の模式断面図に例示するような発光層１５は、障壁層に始まって障壁層に終わる積層構造を有しており、例えば、ＡｌＧａＮからなる４層の障壁層１５ａと、ノンドープのＧａＮからなる３層の井戸層１５ｂとを交互に積層して形成することができる。
次いで、図６（ｂ）に示すように、発光層１５を、例えば、従来公知のＭＯＣＶＤ法等によってｎ型クラッド層１４ｂ上に形成する。
本実施形態で形成する、図１（ａ）の模式断面図に例示するような発光層１５は、障壁層に始まって障壁層に終わる積層構造を有しており、例えば、ＡｌＧａＮからなる４層の障壁層１５ａと、ノンドープのＧａＮからなる３層の井戸層１５ｂとを交互に積層して形成することができる。
「ｐ型半導体層の形成」
次いで、図６（ｃ）に示すように、発光層１５上、つまり、発光層１５の最上層となる障壁層１５ａ上に、ｐ型電子ブロック層１０、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂからなるｐ型半導体層１６を形成する。ｐ型半導体層１６を形成する方法としては、ＭＯＣＶＤ法やスパッタ法等、従来公知の方法を何等制限無く採用することが可能である。
ｐ型半導体層１６にドープするｐ型不純物としては、Ｍｇや亜鉛（Ｚｎ）を用いることができる。
次いで、図６（ｃ）に示すように、発光層１５上、つまり、発光層１５の最上層となる障壁層１５ａ上に、ｐ型電子ブロック層１０、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂからなるｐ型半導体層１６を形成する。ｐ型半導体層１６を形成する方法としては、ＭＯＣＶＤ法やスパッタ法等、従来公知の方法を何等制限無く採用することが可能である。
ｐ型半導体層１６にドープするｐ型不純物としては、Ｍｇや亜鉛（Ｚｎ）を用いることができる。
『半導体形成工程における各小工程』
本実施形態の半導体層形成工程においては、図７（ａ）〜図７（ｄ）に示すように、さらに、発光層１５を形成し、ｐ型電子ブロック層１０を形成した後に、該ｐ型電子ブロック層１０上に炭素材料からなる狭窄層用マスクパターン６０を形成する小工程と、次いで、狭窄層用マスクパターン６０を用いてｐ型電子ブロック層１０上に電流狭窄層１７を形成する小工程とを含む方法とすることができる。
本実施形態の半導体層形成工程においては、図７（ａ）〜図７（ｄ）に示すように、さらに、発光層１５を形成し、ｐ型電子ブロック層１０を形成した後に、該ｐ型電子ブロック層１０上に炭素材料からなる狭窄層用マスクパターン６０を形成する小工程と、次いで、狭窄層用マスクパターン６０を用いてｐ型電子ブロック層１０上に電流狭窄層１７を形成する小工程とを含む方法とすることができる。
「狭窄層用マスクパターンを形成する小工程」
本小工程においては、図７（ａ）に示すように、まず、ｐ型電子ブロック層１０上に、炭素材料からなる狭窄層用マスクパターン６０を積層して形成する。
具体的には、ＥＬＯ用マスクパターン５０を形成する際の前記パターン形成工程と同様、まず、ｐ型電子ブロック層１０の表面全体に、炭素材料からなる炭素膜６０Ａを、例えば、ＣＶＤ法、スパッタ法、イオンビーム蒸着法、プラズマ分解蒸着法、熱分解蒸着法等、従来公知の汎用的な方法を用いて形成する。この際、炭素材料についても、前記パターン形成工程と同様の材料を用いることができる。
本小工程においては、図７（ａ）に示すように、まず、ｐ型電子ブロック層１０上に、炭素材料からなる狭窄層用マスクパターン６０を積層して形成する。
具体的には、ＥＬＯ用マスクパターン５０を形成する際の前記パターン形成工程と同様、まず、ｐ型電子ブロック層１０の表面全体に、炭素材料からなる炭素膜６０Ａを、例えば、ＣＶＤ法、スパッタ法、イオンビーム蒸着法、プラズマ分解蒸着法、熱分解蒸着法等、従来公知の汎用的な方法を用いて形成する。この際、炭素材料についても、前記パターン形成工程と同様の材料を用いることができる。
次いで、図７（ｂ）に示すように、炭素膜６０Ａをパターニングして狭窄層用マスクパターン６０を形成する。炭素膜６０Ａのパターニング方法としても、前記パターン形成工程と同様、特に限定されず、一般的なフォトリソ技術を採用することができる。
以上のような工程により、ｐ型電子ブロック層１０上に、炭素材料からなる狭窄層用マスクパターン６０を形成する。
以上のような工程により、ｐ型電子ブロック層１０上に、炭素材料からなる狭窄層用マスクパターン６０を形成する。
「電流狭窄層を形成する小工程」
本小工程においては、図７（ｃ）に示すように、まず、ｐ型電子ブロック層１０の上面において狭窄層用マスクパターン６０が形成されていない領域にＡｌＮ層１７Ａを積層して形成する。この際、図７（ｃ）に示すように、ＡｌＮ層１７Ａを、狭窄層用マスクパターン６０よりも薄く形成した後、図７（ｄ）に示すように、狭窄層用マスクパターン６０をアッシング等の方法で除去することにより、貫通部１７ｂを有する形状にパターン形成された電流狭窄層１７が得られる。
本小工程においては、図７（ｃ）に示すように、まず、ｐ型電子ブロック層１０の上面において狭窄層用マスクパターン６０が形成されていない領域にＡｌＮ層１７Ａを積層して形成する。この際、図７（ｃ）に示すように、ＡｌＮ層１７Ａを、狭窄層用マスクパターン６０よりも薄く形成した後、図７（ｄ）に示すように、狭窄層用マスクパターン６０をアッシング等の方法で除去することにより、貫通部１７ｂを有する形状にパターン形成された電流狭窄層１７が得られる。
電流狭窄層１７を形成するためのＡｌＮ層１７Ａの成長温度としては、１０００〜１４００℃の範囲が好ましく、１０５０〜１３００℃の範囲がより好ましく、１１００〜１２５０℃の範囲がさらに好ましい。
また、電流狭窄層１７を形成するためのＡｌＮ層１７Ａを成長させるのに好ましい温度は、電流狭窄層１７（ＡｌＮ層１７Ａ）の組成によっても異なる。電流狭窄層１７が、ＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１）からなる場合、０＜Ｙ≦０．３では１０００〜１１００℃の温度範囲が好ましく、０．３≦Ｙ≦０．７では１１００〜１２５０℃の範囲、０．７≦Ｙ≦１では１２５０〜１４００℃の温度範囲が好ましい。
また、本実施形態のように、電流狭窄層１７がＡｌＮからなる場合、電流狭窄層１７を形成するためのＡｌＮ層１７ａの成長温度は、発光層１５の井戸層１５ｂを成長させる温度の±１００℃の範囲とすることが好ましい。
また、電流狭窄層１７を形成するためのＡｌＮ層１７Ａを成長させるのに好ましい温度は、電流狭窄層１７（ＡｌＮ層１７Ａ）の組成によっても異なる。電流狭窄層１７が、ＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１）からなる場合、０＜Ｙ≦０．３では１０００〜１１００℃の温度範囲が好ましく、０．３≦Ｙ≦０．７では１１００〜１２５０℃の範囲、０．７≦Ｙ≦１では１２５０〜１４００℃の温度範囲が好ましい。
また、本実施形態のように、電流狭窄層１７がＡｌＮからなる場合、電流狭窄層１７を形成するためのＡｌＮ層１７ａの成長温度は、発光層１５の井戸層１５ｂを成長させる温度の±１００℃の範囲とすることが好ましい。
上記各小工程において、狭窄層用マスクパターン６０を用いて形成された電流狭窄層１７の上面１７ａ、及びｐ型電子ブロック層１０上において貫通部１７ｂで露出した領域には、ｐ型クラッド層１６ａが上述した方法によって形成される（図８（ａ）を参照）。これにより、本実施形態では、インナーストライプ構造の発光素子（レーザダイオード）を製造することができる。
＜各電極を形成する工程＞
本実施形態の製造方法では、上記工程によって得られたｐ型半導体層１６上に正極１８を積層するとともに、ｎ型半導体層１４のｎ型コンタクト層１４ａに形成された露出領域１４ｄに負極１９を積層して各電極を形成する工程が備えられている。
本実施形態の製造方法では、上記工程によって得られたｐ型半導体層１６上に正極１８を積層するとともに、ｎ型半導体層１４のｎ型コンタクト層１４ａに形成された露出領域１４ｄに負極１９を積層して各電極を形成する工程が備えられている。
具体的には、まず、図８（ａ）に示すような基板１１上にｐ型半導体層１６までの各層が積層されたウェーハに対し、図８（ｂ）に示すように、正極１８を、ｐ型半導体層１６の表面１６ｄを覆うようにして、従来公知の方法を用いて形成する。この際、正極１８は、例えば、ｐ型半導体層１６の表面１６ｄ側から順に、Ｔｉ、Ａｌ、Ａｕの各材料を、従来公知の方法で積層することによって形成することができる。
また、負極１９を形成する際は、図８（ｂ）に示すように、まず、基板１１上に形成されたｐ型半導体層１６、発光層１５及びｎ型半導体層１４の一部と、上述した正極１８の一部を、ドライエッチング等の方法によって除去することにより、ｎ型コンタクト層１４ａの露出領域１４ｄを形成する。そして、この露出領域１４ｄ上に、例えば、露出領域１４ｄ表面側から順に、Ｎｉ、Ａｌ、Ｔｉ、及びＡｕの各材料を従来公知の方法で積層することにより、詳細な図示を省略する４層構造の負極１９を形成することができる。
＜発光素子の分割＞
本実施形態の製造方法では、上記各工程によって得られたウェーハを、基板１１の裏面を研削及びへき開によって端面を形成した後、例えば、５００μｍ角の正方形に切断することにより、発光素子チップ（図１（ａ）、（ｂ）に例示する発光素子１）とすることができる。
本実施形態の製造方法では、上記各工程によって得られたウェーハを、基板１１の裏面を研削及びへき開によって端面を形成した後、例えば、５００μｍ角の正方形に切断することにより、発光素子チップ（図１（ａ）、（ｂ）に例示する発光素子１）とすることができる。
以上説明したような、本実施形態のＩＩＩ族窒化物半導体発光素子の製造方法によれば、エピタキシャル膜成長用の基板１１上に形成されたバッファ層１２上に炭素材料からなるＥＬＯ用マスクパターン５０を形成するパターン形成工程と、ＥＬＯ用マスクパターン５０を用いてＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる組成を有する下地層１３を形成するＥＬＯ成長工程と、下地層１３上に、ＩＩＩ族窒化物半導体からなるｎ型コンタクト層１４ａ、ｎ型クラッド層１４ｂ、発光層１５及びｐ型半導体層１６を順次積層する半導体層形成工程とを備えているので、下地層１３を結晶性の高い層として効率良く形成することができるとともに、その上に、結晶性に優れたＩＩＩ族窒化物半導体からなる各層を形成することできるので、発光特性に優れたＩＩＩ族窒化物半導体発光素子１を製造することが可能となる。
本実施形態の製造方法によれば、炭素材料からなるＥＬＯ用マスクパターン５０を用いて下地層１３を形成するので、結晶組成にＡｌを有している場合でもＥＬＯ用マスクパターン５０上に結晶が成長しない。これにより、当該ＥＬＯ用マスクパターン５０上には下地層１３が横方向に結晶成長（ラテラル成長）し、下地層１３の表面１３ｆには結晶転位密度が低い領域Ｓが形成される。従って、結晶性に優れた下地層１３を形成することができ、その上に形成するＩＩＩ族窒化物半導体からなる各層を、結晶性に優れた層として形成することが可能となる。
本実施形態の製造方法によれば、炭素材料からなるＥＬＯ用マスクパターン５０を用いて下地層１３を形成するので、結晶組成にＡｌを有している場合でもＥＬＯ用マスクパターン５０上に結晶が成長しない。これにより、当該ＥＬＯ用マスクパターン５０上には下地層１３が横方向に結晶成長（ラテラル成長）し、下地層１３の表面１３ｆには結晶転位密度が低い領域Ｓが形成される。従って、結晶性に優れた下地層１３を形成することができ、その上に形成するＩＩＩ族窒化物半導体からなる各層を、結晶性に優れた層として形成することが可能となる。
また、本実施形態の製造方法によれば、半導体層形成工程において、ｐ型電子ブロック層１０を形成した後に、該ｐ型電子ブロック層１０上に炭素材料からなる狭窄層用マスクパターン６０を形成する小工程と、次いで、狭窄層用マスクパターン６０を用いてｐ型電子ブロック層１０上に電流狭窄層１７を形成する小工程とを含む方法としているので、インナーストライプ構造のレーザダイオード（発光素子）を効率良く形成することができる。
なお、本実施形態の製造方法では、下地層１３を、炭素材料からなるＥＬＯ用マスクパターン５０を用いてバッファ層１２上に形成する例を説明しているが、例えば、バッファ層１２を省略し、基板１１上に直接ＥＬＯ用マスクパターン５０を形成し、このＥＬＯ用マスクパターン５０を用いて下地層１３を成長させる方法としても良い。
また、本実施形態の製造方法では、バッファ層１２と下地層１３との間にＥＬＯ用マスクパターン５０を残存させている例を説明しているが、上述したように、成膜条件等を変更することにより、ＥＬＯ用マスクパターン５０を残存させずにｐ型半導体層１６を形成することも可能である。
また、本実施形態の製造方法では、バッファ層１２と下地層１３との間にＥＬＯ用マスクパターン５０を残存させている例を説明しているが、上述したように、成膜条件等を変更することにより、ＥＬＯ用マスクパターン５０を残存させずにｐ型半導体層１６を形成することも可能である。
以下に、本発明のＩＩＩ族窒化物半導体発光素子及びその製造方法を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
［実施例１］
図１（ａ）、（ｂ）に、本実験例で作製したＩＩＩ族窒化物半導体発光素子の断面模式図を示す。本例では、以下に示すような方法により、図２に示すような構造を有するＡｌＮエピタキシャル基板を作製し、その上に、ＩＩＩ族窒化物半導体からなる各層を形成した。
図１（ａ）、（ｂ）に、本実験例で作製したＩＩＩ族窒化物半導体発光素子の断面模式図を示す。本例では、以下に示すような方法により、図２に示すような構造を有するＡｌＮエピタキシャル基板を作製し、その上に、ＩＩＩ族窒化物半導体からなる各層を形成した。
｛バッファ層（ＩＩＩ族窒化物層）の形成）
まず、サファイアからなる基板上に、ＩＩＩ族窒化物としてＡｌＮを用いてバッファ層を成膜した。バッファ層の成膜には、高温ＭＯＣＶＤ装置を用いた。具体的には、基板をモリブデンサセプタに載置し、ロードロック室を介してステンレス鋼を用いた水冷反応炉内に基板をセットした。そして、窒素ガスを流通させて炉内をパージした。
まず、サファイアからなる基板上に、ＩＩＩ族窒化物としてＡｌＮを用いてバッファ層を成膜した。バッファ層の成膜には、高温ＭＯＣＶＤ装置を用いた。具体的には、基板をモリブデンサセプタに載置し、ロードロック室を介してステンレス鋼を用いた水冷反応炉内に基板をセットした。そして、窒素ガスを流通させて炉内をパージした。
次に、ＭＯＣＶＤ炉内の流通ガスを水素に変更した後、炉内を３０ｔｏｒｒの圧力に維持した。そして、抵抗加熱ヒータを動作させて、基板の温度を室温から１４００℃に１５分間の時間をかけて昇温させた。次に、基板の温度を１４００℃に保ったまま、水素ガスを５分間流通させて、基板の表面をサーマルクリーニングした。
次に、基板の温度を１３００℃に降温し、この１３００℃で温度が安定したことを確認した。その後、トリメチルアルミニウム（ＴＭＡ）の蒸気、及びアンモニア（ＮＨ３）ガスを、Ｖ／ＩＩＩ比が５００になるように、キャリアガスである水素ガスとともに気相成長反応炉内に供給し、ＡｌＮ膜を１０分間成長させた。その後、アンモニア（ＮＨ３）ガスとトリメチルアルミニウム（ＴＭＡ）とを、Ｖ／ＩＩＩ比が１００になるように調整し、さらに、ＡｌＮ膜を４０分間成長させた。このＡｌＮ膜の成長中は、エピタキシャル層の反射率とサセプタ温度を観察装置で確認し、温度をモニターした。また、モニターした反射率より、ＡｌＮ層の膜厚がトータル２μｍに達したことを確認した。
最後に、トリメチルアルミニウム（ＴＭＡ）の供給を停止して３００℃まで降温し、アンモニアの供給も停止した後、さらに室温まで降温した。そして、気相成長反応炉内を窒素に置換し、ロードロック室を介して、ＡｌＮからなるバッファ層が形成されたウェーハを取り出した。
｛パターン形成工程｝
次に、基板上に形成したＡｌＮからなるバッファ層の表面に、カーボン（炭素材料）からなるＥＬＯ用マスクパターンを形成した。この際、カーボンの成膜にはスパッタ装置を用いた。具体的には、基板上のバッファ層の表面全体に、下記に示す成膜条件で、カーボン膜（炭素膜）をスパッタで形成した。次いで、フォトリソグラフィーにより、カーボン膜上に数μｍ間隔のストライプ状のレジストパターンを形成した。そして、このウェーハに酸素アッシングを施すことにより、カーボン膜が露出した部分を酸化除去した。その後、レジストパターンを除去することにより、バッファ層上にカーボン膜ストライプ構造からなるＥＬＯ用マスクパターンを形成した。
次に、基板上に形成したＡｌＮからなるバッファ層の表面に、カーボン（炭素材料）からなるＥＬＯ用マスクパターンを形成した。この際、カーボンの成膜にはスパッタ装置を用いた。具体的には、基板上のバッファ層の表面全体に、下記に示す成膜条件で、カーボン膜（炭素膜）をスパッタで形成した。次いで、フォトリソグラフィーにより、カーボン膜上に数μｍ間隔のストライプ状のレジストパターンを形成した。そして、このウェーハに酸素アッシングを施すことにより、カーボン膜が露出した部分を酸化除去した。その後、レジストパターンを除去することにより、バッファ層上にカーボン膜ストライプ構造からなるＥＬＯ用マスクパターンを形成した。
「スパッタ条件」
ターゲット：高純度グラファイト
成膜温度 ：室温
成膜速度 ：４０〜５０ｎｍ／ｈｒ
膜厚 ：２００ｎｍ
ターゲット：高純度グラファイト
成膜温度 ：室温
成膜速度 ：４０〜５０ｎｍ／ｈｒ
膜厚 ：２００ｎｍ
｛ＥＬＯ成長工程｝
次いで、ＥＬＯ用マスクパターンが形成されたウェーハ上に、ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる下地層（ＥＬＯ成長層）として、ＡｌＮ膜を成膜した。このＡｌＮ膜の成膜には、上記バッファ層と同様、高温ＭＯＣＶＤ装置を用いた。具体的には、ＥＬＯ用マスクパターンが形成された基板をモリブデンサセプタに載置し、ロードロック室を介して、ステンレス鋼を用いた水冷反応炉内に基板をセットした。その後、窒素ガスを流通させることにより炉内をパージした。
次いで、ＥＬＯ用マスクパターンが形成されたウェーハ上に、ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる下地層（ＥＬＯ成長層）として、ＡｌＮ膜を成膜した。このＡｌＮ膜の成膜には、上記バッファ層と同様、高温ＭＯＣＶＤ装置を用いた。具体的には、ＥＬＯ用マスクパターンが形成された基板をモリブデンサセプタに載置し、ロードロック室を介して、ステンレス鋼を用いた水冷反応炉内に基板をセットした。その後、窒素ガスを流通させることにより炉内をパージした。
次に、ＭＯＣＶＤ炉内の流通ガスを水素に変更した後、反応炉内を３０ｔｏｒｒの圧力に維持した。そして、抵抗加熱ヒータを動作させ、基板の温度を室温から１４００℃に１５分間かけて昇温させた。次に、基板の温度を１４００℃に保ったまま、水素ガスを５分間流通させて、基板の表面、つまりＥＬＯ用マスクパターンが形成されたバッファ層上をサーマルクリーニングした。
次に、基板の温度を１３００℃に降温し、この１３００℃で温度が安定したことを確認した後、アンモニアガスとトリメチルアルミニウムとを同時に気相成長反応炉へ供給してＡｌＮの成膜を開始した。この際、アンモニアガスとトリメチルアルミニウムとのＶ／ＩＩＩ比が１００となるように予め調整した。このような手順により、約１０μｍのＡｌＮ膜を３〜４時間かけて成長させた。
次に、トリメチルアルミニウム（ＴＭＡ）の供給を停止して３００℃まで降温し、アンモニアの供給も停止した後、さらに室温まで降温した。そして、気相成長反応炉内を窒素に置換し、再度、ロードロック室を介してサセプタに載置したウェーハを取り出した。
このような各手順により、垂直方向への貫通転位が抑制され、結晶性に優れたＡｌＮエピタキシャル基板を製造することができた。
そして、得られたウェーハの断面構造を、走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて観察したところ、図９（ａ）、（ｂ）の写真図に示すように、基板２００上に成膜されたＡｌＮからなるバッファ層２０１及びその上に成膜されたＡｌＮからなる下地層２０２が、共に良好な結晶性を有していることが明らかとなった。また、本例で作製したウェーハは、図９（ａ）、（ｂ）に示すように、上記バッファ層２０１と下地層２０２の間に、カーボンからなるＥＬＯ用マスクパターン２０３が僅かに残存していることがわかる。なお、図９（ｂ）に示す顕微鏡写真図は、図９（ａ）の部分拡大図である。
そして、得られたウェーハの断面構造を、走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて観察したところ、図９（ａ）、（ｂ）の写真図に示すように、基板２００上に成膜されたＡｌＮからなるバッファ層２０１及びその上に成膜されたＡｌＮからなる下地層２０２が、共に良好な結晶性を有していることが明らかとなった。また、本例で作製したウェーハは、図９（ａ）、（ｂ）に示すように、上記バッファ層２０１と下地層２０２の間に、カーボンからなるＥＬＯ用マスクパターン２０３が僅かに残存していることがわかる。なお、図９（ｂ）に示す顕微鏡写真図は、図９（ａ）の部分拡大図である。
［実施例２］
本例では、上記実施例１で作製したウェーハの下地層上に、以下の手順で、ｎ型コンタクト層、ｎ型クラッド層、発光層及びｐ型半導体層を形成し、さらに、正極及び負極を形成することにより、発光素子を作製した。また、本例で作製する発光素子においては、発光層とｐ型半導体層との間に電流狭窄層を形成することにより、インナーストライプ構造を有するレーザダイオードとした。
本例では、上記実施例１で作製したウェーハの下地層上に、以下の手順で、ｎ型コンタクト層、ｎ型クラッド層、発光層及びｐ型半導体層を形成し、さらに、正極及び負極を形成することにより、発光素子を作製した。また、本例で作製する発光素子においては、発光層とｐ型半導体層との間に電流狭窄層を形成することにより、インナーストライプ構造を有するレーザダイオードとした。
『半導体層形成工程』
「ｎ型コンタクト層及びｎ型クラッド層の形成」
まず、実施例１において基板上に形成した下地層の上に、従来公知のＭＯＣＶＤ装置を用いてＡｌ０．２５Ｇａ０．７５Ｎからなるｎ型コンタクト層を形成した。このＡｌ０．２５Ｇａ０．７５Ｎからなるｎ型コンタクト層は、ｎ型クラッド層としても機能するものである。また、ｎ型コンタクト層にはテトラメチルシラン（ＴＭＳｉ）を原料としてＳｉをドープし、約２μｍの膜厚で成膜した。
「ｎ型コンタクト層及びｎ型クラッド層の形成」
まず、実施例１において基板上に形成した下地層の上に、従来公知のＭＯＣＶＤ装置を用いてＡｌ０．２５Ｇａ０．７５Ｎからなるｎ型コンタクト層を形成した。このＡｌ０．２５Ｇａ０．７５Ｎからなるｎ型コンタクト層は、ｎ型クラッド層としても機能するものである。また、ｎ型コンタクト層にはテトラメチルシラン（ＴＭＳｉ）を原料としてＳｉをドープし、約２μｍの膜厚で成膜した。
『ｎ型電子閉じ込め層を形成する工程』
次に、本実施例においては、上記ｎ型コンタクト層（ｎ型クラッド層）上に、同じＭＯＣＶＤ装置を用いてｎ型電子閉じ込め層を形成した。この際、ＡｌＧａＮのＡｌＮモル分率が１８％になるように、原料のＴＭＡとトリメチルガリウム（ＴＭＧ）の流通量を調整し、膜厚が１００ｎｍのｎ型電子閉じ込め層を形成した。
次に、本実施例においては、上記ｎ型コンタクト層（ｎ型クラッド層）上に、同じＭＯＣＶＤ装置を用いてｎ型電子閉じ込め層を形成した。この際、ＡｌＧａＮのＡｌＮモル分率が１８％になるように、原料のＴＭＡとトリメチルガリウム（ＴＭＧ）の流通量を調整し、膜厚が１００ｎｍのｎ型電子閉じ込め層を形成した。
「発光層の形成」
次いで、膜厚が８ｎｍで４層のＡｌＧａＮ（ＡｌＮモル分率１２％）障壁層と、膜厚が３ｎｍで３層のＧａＮ井戸層とからなる、多重量子井戸構造を有する発光層を積層した。
この発光層の形成にあたっては、まず、ｎ型クラッド層上に障壁層を形成し、この障壁層上に井戸層を形成した。そして、このような積層手順を３回繰り返した後、３番目に積層した井戸層上に、４番目の障壁層を形成した。この、最後の障壁層は、基板温度を１０５０℃とした後、ＡｌＧａＮ（ＡｌＮモル分率３５％）を１０ｎｍの膜厚で積層することにより形成し、また、エチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を原料として、Ｍｇをドーピングした。本例では、上記手順により、多重量子井戸構造を有する発光層の両側に障壁層を配した構造とした。
そして、発光層の上に、ｐ型電子ブロック層を２０ｎｍの膜厚で積層した。
次いで、膜厚が８ｎｍで４層のＡｌＧａＮ（ＡｌＮモル分率１２％）障壁層と、膜厚が３ｎｍで３層のＧａＮ井戸層とからなる、多重量子井戸構造を有する発光層を積層した。
この発光層の形成にあたっては、まず、ｎ型クラッド層上に障壁層を形成し、この障壁層上に井戸層を形成した。そして、このような積層手順を３回繰り返した後、３番目に積層した井戸層上に、４番目の障壁層を形成した。この、最後の障壁層は、基板温度を１０５０℃とした後、ＡｌＧａＮ（ＡｌＮモル分率３５％）を１０ｎｍの膜厚で積層することにより形成し、また、エチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を原料として、Ｍｇをドーピングした。本例では、上記手順により、多重量子井戸構造を有する発光層の両側に障壁層を配した構造とした。
そして、発光層の上に、ｐ型電子ブロック層を２０ｎｍの膜厚で積層した。
「狭窄層用マスクパターンの形成」
次いで、ｐ型電子ブロック層の表面に、カーボン（炭素材料）からなる狭窄層用マスクパターンを形成した。この際、カーボンの成膜にはスパッタ装置を用い、膜厚を１００ｎｍとした点を除き、上述したＥＬＯ用マスクパターンと同様の条件及び手順を用いて、ｐ型電子ブロック層の表面全体に形成した。そして、上述したＥＬＯ用マスクパターンと同様のフォトリソグラフィー法により、カーボン膜を３μｍ幅のストライプ状に形成した。
次いで、ｐ型電子ブロック層の表面に、カーボン（炭素材料）からなる狭窄層用マスクパターンを形成した。この際、カーボンの成膜にはスパッタ装置を用い、膜厚を１００ｎｍとした点を除き、上述したＥＬＯ用マスクパターンと同様の条件及び手順を用いて、ｐ型電子ブロック層の表面全体に形成した。そして、上述したＥＬＯ用マスクパターンと同様のフォトリソグラフィー法により、カーボン膜を３μｍ幅のストライプ状に形成した。
「電流狭窄層の形成」
次いで、狭窄層用マスクパターンが形成されたｐ型電子ブロック層上に、ＡｌＮからなる電流狭窄層を形成した。具体的には、ＡｌＮを、ｐ型電子ブロック層上において狭窄層用マスクパターンが形成されていない領域に、狭窄層用マスクパターンより低い高さとして形成した後、狭窄層用マスクパターンをアッシング等の方法で除去することにより、貫通部を有する形状にパターン形成された電流狭窄層を得た。
次いで、狭窄層用マスクパターンが形成されたｐ型電子ブロック層上に、ＡｌＮからなる電流狭窄層を形成した。具体的には、ＡｌＮを、ｐ型電子ブロック層上において狭窄層用マスクパターンが形成されていない領域に、狭窄層用マスクパターンより低い高さとして形成した後、狭窄層用マスクパターンをアッシング等の方法で除去することにより、貫通部を有する形状にパターン形成された電流狭窄層を得た。
「ｐ型半導体層の形成」
次いで、電流狭窄層及び該電流狭窄層に設けられた貫通部から露出するｐ型電子ブロック層の上に、ＭｇをドーピングしたＡｌＧａＮ（ＡｌＮモル分率２５％）からなるｐ型クラッド層を０．５μｍの膜厚で積層し、この上に、ＭｇをドーピングしたＧａＮからなるｎ型コンタクト層を５０ｎｍの膜厚で積層することにより、ｐ型半導体層を形成した。
次いで、電流狭窄層及び該電流狭窄層に設けられた貫通部から露出するｐ型電子ブロック層の上に、ＭｇをドーピングしたＡｌＧａＮ（ＡｌＮモル分率２５％）からなるｐ型クラッド層を０．５μｍの膜厚で積層し、この上に、ＭｇをドーピングしたＧａＮからなるｎ型コンタクト層を５０ｎｍの膜厚で積層することにより、ｐ型半導体層を形成した。
上記各工程による各層の成膜終了後、炉内温度を室温まで降温し、ロードロック室を介してエピタキシャルウェーハを取り出した。
『電極の形成』
次いで、上記エピタキシャルウェーハを用いて、図１（ａ）、（ｂ）に例示するレーザダイオード（発光素子）を作製した。
すなわち、上記エピタキシャルウェーハのｐ型半導体層の表面に、ニッケル（Ｎｉ）／金（Ａｕ）を順に積層して蒸着及びアロイ処理を行なうことにより、オーミックコンタクト層である正極を形成し、ｐ側電極とした。
さらに、エピタキシャルウェーハに対してドライエッチングを施し、ｎ型コンタクト層のｎ側電極（負極）を形成する領域を露出させ、この露出領域に、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）／金（Ａｕ）の４層が順に積層されてなる負極（ｎ側電極）を形成した。
次いで、上記エピタキシャルウェーハを用いて、図１（ａ）、（ｂ）に例示するレーザダイオード（発光素子）を作製した。
すなわち、上記エピタキシャルウェーハのｐ型半導体層の表面に、ニッケル（Ｎｉ）／金（Ａｕ）を順に積層して蒸着及びアロイ処理を行なうことにより、オーミックコンタクト層である正極を形成し、ｐ側電極とした。
さらに、エピタキシャルウェーハに対してドライエッチングを施し、ｎ型コンタクト層のｎ側電極（負極）を形成する領域を露出させ、この露出領域に、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）／金（Ａｕ）の４層が順に積層されてなる負極（ｎ側電極）を形成した。
次いで、各電極が形成されたウェーハについて、基板の裏面を研削及びへき開によって端面を形成した後、ウェーハを５００μｍ角の正方形のチップに切断して分割することにより、図１（ａ）、（ｂ）に示すような、インナーストライプ構造を有するレーザダイオード（発光素子）を作製した。
『発光特性の測定』
次いで、上述の手順で得られたレーザダイオードについて、正極（ｐ側）及び負極（ｎ側）の電極間に順方向電流を流したところ、電流１００ｍＡにおける順方向電圧は５．８Ｖであった。また、ｐ側の正極を通して発光状態を観察したところ、発光波長は３５８ｎｍであり、発光出力は１ｍＷであった。
次いで、上述の手順で得られたレーザダイオードについて、正極（ｐ側）及び負極（ｎ側）の電極間に順方向電流を流したところ、電流１００ｍＡにおける順方向電圧は５．８Ｖであった。また、ｐ側の正極を通して発光状態を観察したところ、発光波長は３５８ｎｍであり、発光出力は１ｍＷであった。
以上の結果により、本発明に係るＩＩＩ族窒化物半導体発光素子が、結晶性に優れており、また、内部抵抗が低減され、優れた発光特性を有することが明らかである。
１…ＩＩＩ族窒化物半導体発光素子（発光素子）、１１…基板、１２…バッファ層（ＩＩＩ族窒化物層）、１２ａ…表面（バッファ層）、１７…電流狭窄層、１７ａ…上面（電流狭窄層）、１７Ａ…ＡｌＮ層（電流狭窄層）、１４…ｎ型半導体層、１３…下地層（ＥＬＯ成長層）１３Ａ…ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）からなる組成の結晶、１３ｆ…表面（下地層）、１５…発光層、１６…ｐ型半導体層、２０…半導体層、５０…ＥＬＯ用マスクパターン、６０…狭窄層用マスクパターン、５０Ａ、６０Ａ…炭素膜、Ｌ…会合線、Ｒ…領域（バッファ層上においてＥＬＯ用マスクパターンが形成されていない領域）、Ｓ…領域（結晶転位密度が低い領域）、Ｔ…領域（ｐ型電子ブロック層上において電流狭窄層が形成されていない領域）
Claims (13)
- エピタキシャル膜成長用の基板上又は該基板上に形成されたＩＩＩ族窒化物層上に、ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる組成を有するＥＬＯ成長層が形成され、
前記ＥＬＯ層上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層、発光層及びｐ型半導体層が順次積層されており、
前記ＥＬＯ成長層は、前記基板又は前記ＩＩＩ族窒化物層上に形成された炭素材料からなるＥＬＯ用マスクパターンを用いて形成されたものであることを特徴とするＩＩＩ族窒化物半導体発光素子。 - 前記ＥＬＯ用マスクパターンが前記基板上又は前記ＩＩＩ族窒化物層と前記ＥＬＯ成長層との間に残存していることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子。
- 前記ＥＬＯ用マスクパターンが前記基板上又は前記ＩＩＩ族窒化物層と前記ＥＬＯ成長層との間に残存していないことを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子。
- 前記発光層と前記ｐ型半導体層との間の少なくとも一部に電流狭窄層が備えられることにより、インナーストライプ構造とされてなることを特徴とする請求項１〜請求項３の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
- 前記電流狭窄層が、前記発光層上に形成された炭素材料からなる狭窄層用マスクパターンを用いて形成されたものであることを特徴とする請求項４に記載のＩＩＩ族窒化物半導体発光素子。
- 前記電流狭窄層がＡｌＮからなることを特徴とする請求項４又は請求項５に記載のＩＩＩ族窒化物半導体発光素子。
- エピタキシャル膜成長用の基板上又は該基板上に形成されたＩＩＩ族窒化物層上に、炭素材料からなるＥＬＯ用マスクパターンを形成するパターン形成工程と、
前記ＥＬＯ用マスクパターンを用いてＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる組成を有するＥＬＯ成長層を形成するＥＬＯ成長工程と、
前記ＥＬＯ成長層上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層、発光層及びｐ型半導体層を順次積層する半導体層形成工程と、を備えることを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。 - 前記ＥＬＯ用マスクパターンをなす炭素材料が、黒鉛、アモルファスカーボン、ダイヤモンド、ダイヤモンドライクカーボン、カーボンナノチューブ、フラーレンの内の何れかであることを特徴とする請求項７に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
- 前記半導体層形成工程は、さらに、前記発光層を形成した後、該発光層上に炭素材料からなる狭窄層用マスクパターンを形成する小工程と、
次いで、前記狭窄層用マスクパターンを用いて、前記発光層上に電流狭窄層を形成する小工程とを含むことを特徴とする請求項７又は請求項８に記載のＩＩＩ族窒化物半導体発光素子の製造方法。 - 前記狭窄層用マスクパターンをなす炭素材料が、黒鉛、アモルファスカーボン、ダイヤモンド、ダイヤモンドライクカーボン、カーボンナノチューブ、フラーレンの内の何れかであることを特徴とする請求項９に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
- 前記半導体層形成工程は、前記電流狭窄層を、ＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１）からなる組成として、１０００〜１４００℃の範囲の温度で形成することを特徴とする請求項９又は請求項１０に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
- 請求項７〜請求項１１の何れか１項に記載の製造方法によって得られるＩＩＩ族窒化物半導体発光素子。
- 請求項１〜請求項６又は請求項１２の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の素子構造が用いられてなるレーザダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009079014A JP2010232464A (ja) | 2009-03-27 | 2009-03-27 | Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009079014A JP2010232464A (ja) | 2009-03-27 | 2009-03-27 | Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010232464A true JP2010232464A (ja) | 2010-10-14 |
Family
ID=43048008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009079014A Pending JP2010232464A (ja) | 2009-03-27 | 2009-03-27 | Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010232464A (ja) |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102593272A (zh) * | 2011-01-12 | 2012-07-18 | 清华大学 | 外延结构及其制备方法 |
| CN102610718A (zh) * | 2011-01-24 | 2012-07-25 | 清华大学 | 用于生长外延结构的衬底及其使用方法 |
| CN102605422A (zh) * | 2011-01-24 | 2012-07-25 | 清华大学 | 用于生长外延结构的掩模及其使用方法 |
| CN102723414A (zh) * | 2011-03-29 | 2012-10-10 | 清华大学 | 外延结构体的制备方法 |
| WO2012137309A1 (ja) * | 2011-04-05 | 2012-10-11 | 住友電気工業株式会社 | 窒化物電子デバイスを作製する方法 |
| CN102737962A (zh) * | 2011-04-15 | 2012-10-17 | 清华大学 | 外延结构体及其制备方法 |
| JP2012209531A (ja) * | 2011-03-29 | 2012-10-25 | Qinghua Univ | エピタキシャル構造体及びその製造方法 |
| JP2012209530A (ja) * | 2011-03-29 | 2012-10-25 | Qinghua Univ | エピタキシャル構造体及びその製造方法 |
| JP2012209533A (ja) * | 2011-03-29 | 2012-10-25 | Qinghua Univ | エピタキシャル構造体及びその製造方法 |
| CN102760795A (zh) * | 2011-04-29 | 2012-10-31 | 清华大学 | 发光二极管的制备方法 |
| CN102760803A (zh) * | 2011-04-29 | 2012-10-31 | 清华大学 | 发光二极管 |
| CN102760797A (zh) * | 2011-04-29 | 2012-10-31 | 清华大学 | 发光二极管 |
| CN102760804A (zh) * | 2011-04-29 | 2012-10-31 | 清华大学 | 发光二极管 |
| CN102760801A (zh) * | 2011-04-29 | 2012-10-31 | 清华大学 | 发光二极管的制备方法 |
| CN102760802A (zh) * | 2011-04-29 | 2012-10-31 | 清华大学 | 发光二极管 |
| JP2012235120A (ja) * | 2011-04-29 | 2012-11-29 | Qinghua Univ | 発光ダイオードの製造方法 |
| CN103367122A (zh) * | 2012-03-28 | 2013-10-23 | 清华大学 | 外延结构体的制备方法 |
| JP2013545299A (ja) * | 2010-10-26 | 2013-12-19 | エルジー シルトロン インコーポレイテッド | 化合物半導体装置及びその製造方法 |
| TWI456787B (zh) * | 2011-04-29 | 2014-10-11 | Hon Hai Prec Ind Co Ltd | 發光二極體的製備方法 |
| US8906788B2 (en) | 2011-01-12 | 2014-12-09 | Tsinghua University | Method for making epitaxial structure |
| JP2015188057A (ja) * | 2014-03-26 | 2015-10-29 | ツィンファ ユニバーシティ | 発光ダイオード及びその製造方法 |
| JP2015188086A (ja) * | 2014-03-26 | 2015-10-29 | ツィンファ ユニバーシティ | 発光ダイオード |
| TWI505984B (zh) * | 2011-03-29 | 2015-11-01 | Hon Hai Prec Ind Co Ltd | 外延構造體 |
| US9570293B2 (en) | 2012-03-28 | 2017-02-14 | Tsinghua University | Method for making epitaxial base |
| US9613802B2 (en) | 2012-03-28 | 2017-04-04 | Tsinghua University | Method for making epitaxial structure |
| US9773664B2 (en) | 2012-03-28 | 2017-09-26 | Tsinghua University | Epitaxial base |
| KR101874573B1 (ko) * | 2011-06-07 | 2018-07-04 | 엘지이노텍 주식회사 | 발광소자 및 그 발광 소자의 제조 방법 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10126010A (ja) * | 1996-10-23 | 1998-05-15 | Ricoh Co Ltd | 半導体レーザ装置の製造方法 |
| JP2003045814A (ja) * | 2001-08-02 | 2003-02-14 | Sanyo Electric Co Ltd | 窒化物系半導体素子および窒化物系半導体の形成方法 |
| JP2003179314A (ja) * | 2001-12-12 | 2003-06-27 | Sony Corp | 窒化物系半導体発光素子及びその作製方法 |
| JP2004235170A (ja) * | 2002-12-05 | 2004-08-19 | Ngk Insulators Ltd | 半導体積層構造及びｉｉｉ族窒化物層群の転位低減方法 |
| WO2004098007A1 (ja) * | 2003-04-28 | 2004-11-11 | Matsushita Electric Industrial Co., Ltd. | 半導体発光素子およびその製造方法 |
| JP2007220886A (ja) * | 2006-02-16 | 2007-08-30 | Canon Inc | 半導体膜の製造方法及びそれを用いた電子部品の製造方法 |
| JP2007254161A (ja) * | 2006-03-20 | 2007-10-04 | Ngk Insulators Ltd | Ｉｉｉ族窒化物結晶の製造方法およびｉｉｉ族窒化物結晶の製造装置 |
| JP2008258456A (ja) * | 2007-04-06 | 2008-10-23 | Opnext Japan Inc | 窒化物半導体レーザ装置およびその製造方法 |
-
2009
- 2009-03-27 JP JP2009079014A patent/JP2010232464A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10126010A (ja) * | 1996-10-23 | 1998-05-15 | Ricoh Co Ltd | 半導体レーザ装置の製造方法 |
| JP2003045814A (ja) * | 2001-08-02 | 2003-02-14 | Sanyo Electric Co Ltd | 窒化物系半導体素子および窒化物系半導体の形成方法 |
| JP2003179314A (ja) * | 2001-12-12 | 2003-06-27 | Sony Corp | 窒化物系半導体発光素子及びその作製方法 |
| JP2004235170A (ja) * | 2002-12-05 | 2004-08-19 | Ngk Insulators Ltd | 半導体積層構造及びｉｉｉ族窒化物層群の転位低減方法 |
| WO2004098007A1 (ja) * | 2003-04-28 | 2004-11-11 | Matsushita Electric Industrial Co., Ltd. | 半導体発光素子およびその製造方法 |
| JP2007220886A (ja) * | 2006-02-16 | 2007-08-30 | Canon Inc | 半導体膜の製造方法及びそれを用いた電子部品の製造方法 |
| JP2007254161A (ja) * | 2006-03-20 | 2007-10-04 | Ngk Insulators Ltd | Ｉｉｉ族窒化物結晶の製造方法およびｉｉｉ族窒化物結晶の製造装置 |
| JP2008258456A (ja) * | 2007-04-06 | 2008-10-23 | Opnext Japan Inc | 窒化物半導体レーザ装置およびその製造方法 |
Cited By (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2634824A4 (en) * | 2010-10-26 | 2016-01-06 | Lg Siltron Inc | COMPOSITE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME |
| JP2014501035A (ja) * | 2010-10-26 | 2014-01-16 | エルジー シルトロン インコーポレイテッド | 化合物半導体装置及び化合物半導体の製造方法 |
| JP2013545299A (ja) * | 2010-10-26 | 2013-12-19 | エルジー シルトロン インコーポレイテッド | 化合物半導体装置及びその製造方法 |
| US8878233B2 (en) | 2010-10-26 | 2014-11-04 | Lg Siltron Inc. | Compound semiconductor devices and methods of fabricating the same |
| US9214596B2 (en) | 2010-10-26 | 2015-12-15 | Lg Siltron Inc. | Compound semiconductor devices and methods for fabricating the same |
| EP2634825A4 (en) * | 2010-10-26 | 2016-01-06 | Lg Siltron Inc | COMPOSITE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING COMPOSITE SEMICONDUCTOR |
| US9196790B2 (en) | 2011-01-12 | 2015-11-24 | Tsinghua University | Method for making epitaxial structure |
| US8906788B2 (en) | 2011-01-12 | 2014-12-09 | Tsinghua University | Method for making epitaxial structure |
| US9515221B2 (en) | 2011-01-12 | 2016-12-06 | Tsinghua University | Epitaxial structure and method for making the same |
| US9466762B2 (en) | 2011-01-12 | 2016-10-11 | Tsinghua University | Base and method for making epitaxial structure using the same |
| CN102593272A (zh) * | 2011-01-12 | 2012-07-18 | 清华大学 | 外延结构及其制备方法 |
| US8936681B2 (en) | 2011-01-12 | 2015-01-20 | Tsinghua University | Method for making epitaxial structure using carbon nanotube mask |
| CN102605422B (zh) * | 2011-01-24 | 2015-07-29 | 清华大学 | 用于生长外延结构的掩模及其使用方法 |
| CN102610718A (zh) * | 2011-01-24 | 2012-07-25 | 清华大学 | 用于生长外延结构的衬底及其使用方法 |
| CN102605422A (zh) * | 2011-01-24 | 2012-07-25 | 清华大学 | 用于生长外延结构的掩模及其使用方法 |
| JP2012209531A (ja) * | 2011-03-29 | 2012-10-25 | Qinghua Univ | エピタキシャル構造体及びその製造方法 |
| TWI505984B (zh) * | 2011-03-29 | 2015-11-01 | Hon Hai Prec Ind Co Ltd | 外延構造體 |
| CN102723414A (zh) * | 2011-03-29 | 2012-10-10 | 清华大学 | 外延结构体的制备方法 |
| JP2012209530A (ja) * | 2011-03-29 | 2012-10-25 | Qinghua Univ | エピタキシャル構造体及びその製造方法 |
| TWI466321B (zh) * | 2011-03-29 | 2014-12-21 | Hon Hai Prec Ind Co Ltd | 外延結構體之製備方法 |
| JP2012209533A (ja) * | 2011-03-29 | 2012-10-25 | Qinghua Univ | エピタキシャル構造体及びその製造方法 |
| WO2012137309A1 (ja) * | 2011-04-05 | 2012-10-11 | 住友電気工業株式会社 | 窒化物電子デバイスを作製する方法 |
| CN102737962A (zh) * | 2011-04-15 | 2012-10-17 | 清华大学 | 外延结构体及其制备方法 |
| CN102760804A (zh) * | 2011-04-29 | 2012-10-31 | 清华大学 | 发光二极管 |
| JP2012235120A (ja) * | 2011-04-29 | 2012-11-29 | Qinghua Univ | 発光ダイオードの製造方法 |
| US8841686B2 (en) | 2011-04-29 | 2014-09-23 | Tsinghua University | Light emitting diode |
| US8779458B2 (en) | 2011-04-29 | 2014-07-15 | Tsinghua University | Light emitting diode |
| US8906726B2 (en) | 2011-04-29 | 2014-12-09 | Tsinghua University | Method for making light emitting diode |
| US8633467B2 (en) | 2011-04-29 | 2014-01-21 | Tsinghua University | Light emitting diode |
| CN102760795A (zh) * | 2011-04-29 | 2012-10-31 | 清华大学 | 发光二极管的制备方法 |
| CN102760795B (zh) * | 2011-04-29 | 2015-07-01 | 清华大学 | 发光二极管的制备方法 |
| JP2012235119A (ja) * | 2011-04-29 | 2012-11-29 | Qinghua Univ | 発光ダイオードの製造方法 |
| US9166104B2 (en) | 2011-04-29 | 2015-10-20 | Tsinghua University | Light emitting diode |
| CN102760803A (zh) * | 2011-04-29 | 2012-10-31 | 清华大学 | 发光二极管 |
| CN102760797A (zh) * | 2011-04-29 | 2012-10-31 | 清华大学 | 发光二极管 |
| JP2012235118A (ja) * | 2011-04-29 | 2012-11-29 | Qinghua Univ | 発光ダイオード |
| TWI456787B (zh) * | 2011-04-29 | 2014-10-11 | Hon Hai Prec Ind Co Ltd | 發光二極體的製備方法 |
| CN102760802A (zh) * | 2011-04-29 | 2012-10-31 | 清华大学 | 发光二极管 |
| US9231157B2 (en) | 2011-04-29 | 2016-01-05 | Tsinghua University | Light emitting diode |
| CN102760801A (zh) * | 2011-04-29 | 2012-10-31 | 清华大学 | 发光二极管的制备方法 |
| KR101874573B1 (ko) * | 2011-06-07 | 2018-07-04 | 엘지이노텍 주식회사 | 발광소자 및 그 발광 소자의 제조 방법 |
| CN103367122A (zh) * | 2012-03-28 | 2013-10-23 | 清华大学 | 外延结构体的制备方法 |
| US9570292B2 (en) | 2012-03-28 | 2017-02-14 | Tsinghua University | Method for making an epitaxial structure with carbon nanotube layer |
| US9570293B2 (en) | 2012-03-28 | 2017-02-14 | Tsinghua University | Method for making epitaxial base |
| US9613802B2 (en) | 2012-03-28 | 2017-04-04 | Tsinghua University | Method for making epitaxial structure |
| US9773664B2 (en) | 2012-03-28 | 2017-09-26 | Tsinghua University | Epitaxial base |
| JP2015188086A (ja) * | 2014-03-26 | 2015-10-29 | ツィンファ ユニバーシティ | 発光ダイオード |
| JP2015188057A (ja) * | 2014-03-26 | 2015-10-29 | ツィンファ ユニバーシティ | 発光ダイオード及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010232464A (ja) | Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオード | |
| JP3785970B2 (ja) | Ｉｉｉ族窒化物半導体素子の製造方法 | |
| JP3594826B2 (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP5050574B2 (ja) | Ｉｉｉ族窒化物系半導体発光素子 | |
| US6627552B1 (en) | Method for preparing epitaxial-substrate and method for manufacturing semiconductor device employing the same | |
| TWI287256B (en) | Semiconductor substrate and semiconductor device manufactured by epitaxial growth on the semiconductor substrate | |
| JP2003229645A (ja) | 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法 | |
| JP2001160627A5 (ja) | ||
| JP2000277437A5 (ja) | ||
| US20050224816A1 (en) | Nitride based semiconductor having improved external quantum efficiency and fabrication method thereof | |
| JP2007184503A (ja) | 半導体部材及びその製造方法 | |
| JP2000223417A (ja) | 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法 | |
| JP3446660B2 (ja) | 窒化物半導体発光素子 | |
| JPH11274082A (ja) | Ｉｉｉ 族窒化物半導体およびその製造方法、およびｉｉｉ 族窒化物半導体装置 | |
| JP2006245162A (ja) | 窒化物半導体発光素子 | |
| KR100742986B1 (ko) | 컴플라이언트 기판을 갖는 질화갈륨계 화합물 반도체 소자의 제조 방법 | |
| JP4915009B2 (ja) | 半導体部材の製造方法 | |
| JP4165040B2 (ja) | 窒化物半導体基板の製造方法 | |
| JP4211358B2 (ja) | 窒化物半導体、窒化物半導体素子及びそれらの製造方法 | |
| JP2005340762A (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| JP5105738B2 (ja) | 窒化ガリウム系化合物半導体積層物の製造方法 | |
| JP5261313B2 (ja) | 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法 | |
| JP3642001B2 (ja) | 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板 | |
| JP3438675B2 (ja) | 窒化物半導体の成長方法 | |
| JP2000174343A (ja) | 窒化物半導体の製造方法及び発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130806 |