JPH0846818A

JPH0846818A - 映像信号処理回路

Info

Publication number: JPH0846818A
Application number: JP6176491A
Authority: JP
Inventors: Hideaki Sasaki; 英昭佐々木
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1994-07-28
Filing date: 1994-07-28
Publication date: 1996-02-16

Abstract

(57)【要約】【目的】１つの発振器からのクロックによって、入力
同期信号の種類の判定および入力同期信号に同期したク
ロックを発生する。【構成】入力同期信号は、ＰＬＬ２０に入力され、発
振回路２６が同期したシステムクロックを発生する。こ
こで、発振回路２６は、リセット後しばらくの間、所定
の一定周波数のシステムクロックを発生する。そこで、
入力同期信号検出・同期ロックモニタ３０は、この一定
周波数のシステムクロックを用いて、入力同期信号の周
期を検出し、これにより入力同期信号の種類を判定す
る。そして、この判定が終わった後は、ＰＬＬ２０にお
ける分周回路２４の分周比を判定した種類に応じたもの
に設定する。このため、入力同期信号に同期したシステ
ムクロックを得ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数種類の方式の映像
信号における同期信号を受入れ、これに応じたクロック
を発生する映像信号処理回路に関する。

【０００２】

【従来の技術】マルチメディア時代を迎え、映像信号処
理においてデジタル信号処理が採用されるようになって
きている。そして、デジタル信号処理では、その処理の
ために入力映像信号に同期したクロックが必要である。
そこで、通常の場合ＰＬＬ（フェーズ・ロックド・ルー
プ）等を設け、入力同期信号に同期したクロックを生成
している。

【０００３】一方、映像信号には、各種のものがある。
例えば、テレビジョン信号には、日本等で利用されてい
るＮＴＳＣ方式の他に、ＰＡＬ、ＳＥＣＡＭ等の方式が
あり、パソコンでは、従来のテレビジョン信号とは異な
る様々な画面モードを達成するための映像信号が利用さ
れている。

【０００４】ここで、映像信号処理回路は、複数の方式
の映像信号に対応できれば、それだけ汎用性が増す。こ
のため、映像信号処理回路は、複数方式に対応できるこ
とが望ましい。ところが、各方式の同期信号はその周期
がかなり異なるため、ＰＬＬだけで複数方式の同期信号
に対応するクロックを発生するのは困難である。

【０００５】そこで、従来の映像信号処理回路では、図
５に示すように、入力同期信号の種類の判定を行う入力
同期信号検出回路１０を設け、この入力同期信号検出回
路１０の検出結果に応じて、ＰＬＬ２０の各種条件を設
定して、ＰＬＬ２０において入力同期信号に同期したク
ロックを生成していた。

【０００６】すなわち、ＰＬＬ２０は、位相比較回路２
２、分周回路２４および発振回路２６からなり、入力同
期信号検出回路１０の検出結果に基づいて、分周回路２
４における分周比をセットし、また発振回路２６の発振
素子や容量等の値を切換え制御することで、発振回路２
６から出力される映像処理用クロックの発振周波数を入
力同期信号に同期したものに制御する。

【０００７】また、入力同期信号検出回路１０は、入力
同期信号の周期を入力同期信号検出クロックをカウント
することにより検出する。ここで、このような入力同期
信号の周期を求めるためには、一定の周波数のクロック
が必要である。一方、映像信号処理回路では、そのクロ
ックとして発振回路２６から出力される入力同期信号に
同期したクロック（映像処理用クロック）を用いるが、
発振回路２６の発振周波数は、入力同期信号検出回路１
０における検出結果が得られないと安定しないものであ
り、入力同期信号に同期して始めて安定したクロックを
出力できるものである。しかしながら従来は、入力同期
信号の検出とＰＬＬ２０によるクロックの生成が同時に
処理されていたので、この発振回路２６の出力は、入力
同期信号検出クロックとして使用することができなかっ
た。そこで、入力同期信号検出クロックとして、他のク
ロックが必要である。

【０００８】このためには、他の発振回路を設ければよ
いが、動作初期の入力同期信号の検出だけのために専用
の発振回路を設けるのは現実的でない。そこで、通常の
場合は、入力同期信号検出クロックは、他の回路から供
給を受けていた。

【０００９】

【発明が解決しようとする課題】しかし、他の回路から
クロックの供給を受けるということは、回路が２種類の
クロックで動作するものに分けられることになり、シス
テムが複雑になる。また、他の回路から受けるクロック
のための配線の引き回し等が必要であり、回路自体が複
雑になる。さらに、２種類のクロックが存在すると、こ
れがノイズ発生の原因にもなる。

【００１０】また、通常ＰＬＬ２０により発生されるク
ロックにより動作する映像信号処理回路が１つの半導体
集積回路としてまとめられ、この場合入力同期信号検出
回路も同一の半導体集積回路内に収容される。そして、
この構成であると、半導体集積回路は、他の回路からの
クロックの供給を受けるために、専用の端子が必要にな
るという問題もある。

【００１１】本発明は、上記問題点を解決することを課
題としてなされたものであり、入力同期信号に同期した
クロックを発生するための発振回路からのクロックを利
用して入力同期信号の種類の判定を行うことができる映
像信号処理回路を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明は、複数種類の同
期信号による映像信号を処理する映像信号処理回路であ
って、入力同期信号と基準信号の位相差を出力する位相
比較回路と、初期設定時には予め設定された周波数のシ
ステムクロックを出力し動作時には位相比較回路で得ら
れた誤差信号に応じてシステムクロックの周波数が変更
される発振回路と、発振回路からのシステムクロックを
所定の分周比で分周し基準信号を生成し基準信号を位相
比較器に供給する分周回路と、入力同期信号の周期をシ
ステムクロックをカウントすることにより検出し入力同
期信号の種類を判別する判別手段と、この判別手段によ
り入力同期信号の種類が判別できた場合にその種類に応
じて分周回路における分周比をセットすると共に発振回
路における発振を位相比較回路からの誤差信号に応じて
変化するように制御する制御手段とを有し、入力同期信
号の種類の判定後、発振回路の発振周波数を入力同期信
号に同期ロックすることを特徴とする。

【００１３】また、本発明は、上記判別手段は、入力同
期信号のエッジを切り出しこのエッジに対応したエッジ
パルスを出力するエッジ切り出し手段と、上記エッジ切
り出し手段からのエッジパルスによってリセットされシ
ステムクロックをカウントするカウンタと、カウンタの
カウント値をデコードし同期信号の種類に応じた出力線
にパルスを発生するデコーダと、このデコーダの出力パ
ルスと上記エッジパルスの論理演算から両者の同期状態
を検出する同期状態検出手段とを有し、上記同期状態検
出手段において検出した同期はずれの状態が所定期間継
続した場合に発振回路の初期設定をやり直す共に判別手
段における判別および制御手段における分周比のセット
をやり直すことを特徴とする。

【００１４】

【作用】本発明によれば、リセット後、電源立ち上げ時
等の初期設定時には、発振回路が予め設定された一定周
波数のシステムクロックを出力する。そして、この一定
周波数のシステムクロックをカウントすることによって
入力同期信号の周期を検出し、検出した周期に基づい
て、入力同期信号の種類を判定する。また、この判定が
終わった場合には、得られた入力同期信号の種類に従
い、分周回路の分周比を決定することで、発振器の発振
周波数を同期ロックすることができる。

【００１５】このように、１つの発振器をまず入力同期
信号の種類判定のためのクロックとして用い、種類判定
が終了した時には同期ロックする。そこで、外部から他
のクロックを供給してもらう必要がない。

【００１６】また、入力同期信号の１周期とシステムク
ロックのカウントによる１周期がずれた状態が継続され
た場合には、これを検出し、発振回路をリセットすると
共に、判別手段における判別、制御手段における分周比
のセットをやり直す。従って、判定の誤り、一旦同期ロ
ックした後における同期外れ時にリセットすることがで
きる。

【００１７】

【実施例】以下、本発明の実施例について、図面に基づ
いて説明する。図１は、実施例の全体構成を示すブロッ
ク図であり、従来例と同様に入力同期信号検出回路１０
およびＰＬＬ２０からなっており、ＰＬＬ２０は、位相
比較回路２２、分周回路２４、発振回路２６からなって
いる。そして、本実施例の入力同期信号検出回路１０
は、ＰＬＬ２０の発振回路２６から出力されるシステム
クロックを利用して入力同期信号の種類を判定する。

【００１８】入力同期信号検出回路１０には、入力同期
信号検出・同期ロックモニタ３０が設けられており、入
力同期信号の種類の判定およびその後の同期ロック状態
の監視が行われる。そこで、この入力同期信号検出・同
期ロックモニタ３０には、入力同期信号および発振回路
２６からのシステムクロックが供給されている。

【００１９】入力同期信号検出回路１０における入力同
期信号についての種類の判定結果は３ビットのデータと
して、メモリ３２に供給され記憶される。そして、メモ
リ３２の記憶内容に応じて、分周回路２４における分周
比がセットされ、ＰＬＬ２０が通常の同期ロック動作を
行う。また、入力同期信号検出・同期ロックモニタ３０
からは同期外れ状態を示すＵＮＬＯＣＫ信号が出力さ
れ、これがスイッチＳＷを介しオアゲート３４に供給さ
れている。このオアゲート３４には、システムリセット
信号も供給されており、このオアゲート３４からの出
力、すなわちＵＮＬＯＣＫ信号またはシステムリセット
に基づいて、回路がリセットされ、初期設定が行われ
る。

【００２０】さらに、入力同期信号検出回路１０には、
シーケンスコントローラ３６が設けられ、メモリ３２へ
の検出結果の書き込み、スイッチＳＷのオンオフおよび
入力同期信号検出・同期ロックモニタ３０のモード切換
えを制御する。なお、オアゲート３４の出力は、入力同
期信号検出・同期ロックモニタ３０、メモリ３２、シー
ケンスコントローラ３６のリセット端子に供給されるよ
うになっている。さらに、ＰＬＬ２０の分周回路２４、
発振回路２６にもこのオアゲート３４の出力が供給され
ており、これら回路のリセットも同時に行われる。この
場合、分周回路２４はリセットによって、分周比が初期
設定の値にセットされ、また発振回路２６は発振周波数
が初期設定の周波数にセットされる。

【００２１】次に、本実施例の動作について、図２のタ
イミングチャートに基づいて説明する。まず、電源立ち
上げ時には、システムリセット信号がＨになり、オアゲ
ート３４からＨが出力される。これによって、入力同期
信号検出・同期ロックモニタ３０、シーケンスコントロ
ーラ３６、メモリ３２、分周回路２４、発振回路２６な
どがリセットされる。従って、入力同期信号検出・同期
ロックモニタ３０の出力である検出結果は適当な値、例
えば０にリセットされ、またＵＮＬＯＣＫ信号がＨにリ
セットされる。また、シーケンスコントローラ３６がリ
セットされ、モード切換え信号がＬ、スイッチＳＷがオ
フ、メモリ３２のライトイネーブルＷＥがＬにリセット
される。

【００２２】この状態で、入力同期信号検出・同期ロッ
クモニタ３０は、リセットを終了し、入力同期信号検出
モードになる。入力同期信号検出・同期ロックモニタ３
０は、イニシャル設定状態（予め設定された一定周波
数）のシステムクロックを利用して入力同期信号の周期
を検出し、入力同期信号の種類、例えばＮＴＳＣ，ＰＡ
Ｌ等の別を検出する。そして、この検出が終わると、入
力同期信号の検出結果の出力が開始される。また、この
検出結果の出力が始まって少し経った時点でシーケンス
コントローラ３６は、カウントアップを開始する。そし
て、シーケンスコントローラ３６は所定時間経過後にメ
モリ３２にライト入力同期信号としてＨを供給する。こ
れによってメモリ３２に入力同期信号検出・同期ロック
モニタ３０の出力結果である入力同期信号の種類につい
てのデータが記憶される。

【００２３】メモリ３２は、リセット信号が入力される
まで、この値を保持する。そして、このメモリ３２の値
は、分周回路２４に供給され、入力同期信号の種類に応
じた分周比がセットされ、ＰＬＬ２０が入力同期信号と
同期ロックする動作を開始する。従って、発振回路２６
の出力するシステムクロックは、入力映像信号に同期し
たクロックになる。なお、必要によっては、発振回路２
６における発振素子や容量などをメモリ３２からの信号
によって切換えてもよい。また、このメモリ３２が検出
結果を保持するまでは、位相比較回路２２がその誤差出
力を０として、発振回路２６の発振周波数を予め設定さ
れた周波数のシステムクロックに維持すると良い。

【００２４】シーケンスコントローラ３６には、ＰＬＬ
２０の同期ロックの動作が開始して、その同期がロック
するのに十分な時間が設定されており、このタイミング
で、モード切換え信号をＨにする。これによって、入力
同期信号検出・同期ロックモニタ３０は、同期ロックモ
ニタモードになる。また、上述の同期ロック動作に入る
ことで、入力同期信号検出・同期ロックモニタ３０に入
力されるシステムクロックも入力映像信号同期クロック
に切換えられるが、すでに入力同期信号の種類は分かっ
ており、この種類に応じた入力映像信号同期クロックの
周期も分かっているため、入力映像信号同期クロックの
所定数のカウントと入力同期信号の周期が同期したもの
になる。

【００２５】そして、入力同期信号検出・同期ロックモ
ニタ３０では、その動作が落ち着くと、ＵＮＬＯＣＫ信
号をＬにする。シーケンスコントローラ３６は、通常Ｕ
ＮＬＯＣＫ信号がＬになる時間が経過した後、スイッチ
ＳＷをオンにセットする。これによって、ＵＮＬＯＣＫ
信号の状態が、各回路に供給されるようになる。ここ
で、入力同期信号検出・同期ロックモニタ３０において
検出された入力同期信号の種類が正しければ、メモリ３
２に正しい値がセットされ、ＰＬＬ２０が正しく同期す
るため、ＵＮＬＯＣＫ信号はＨにならず、通常の同期ロ
ックが達成される。これによってシーケンスコントロー
ラ３６の仕事は終了する。

【００２６】一方、入力同期信号検出・同期ロックモニ
タ３０において検出された入力同期信号の種類がもし誤
りであった場合には、ＵＮＬＯＣＫ信号は、Ｌになら
ず、スイッチＳＷがオンされた時にシステムリセットが
かかり、上述と同様の動作が繰り返され、入力同期信号
の種類の判定がやり直される。

【００２７】さらに、同期ロックモードに移った後、何
等かの原因で、同期ロックが外れ、入力同期信号と発振
回路２６の出力信号のクロックの同期がとれなくなった
場合には、これが入力同期信号検出・同期ロックモニタ
３０によって検出され、ＵＮＬＯＣＫ信号がＨになる。
そこで、このＵＮＬＯＣＫ信号のＨがオアゲート３４か
ら出力され、システムリセットがかかる。

【００２８】このようにして、システムリセット時に、
入力同期信号検出回路１０は、まずＰＬＬ部２０からの
リセットによって、発振周波数が所定の初期値にセット
されたシステムクロックによって、入力同期信号の種類
を判定する。そして、この種類の判定が終わった後同期
ロック動作を開始する。従って、外部からクロックをも
らうことなく、入力同期信号の種類の判定を行うことが
できる。また、同期がとれなかった場合には、入力同期
信号検出・同期ロックモニタ３０からのＵＮＬＯＣＫ信
号がＨになるため、システムをリセットし、入力同期信
号の検出からやり直すことができる。

【００２９】次に、入力同期信号検出・同期ロックモニ
タ３０の具体的構成およびその動作について、図３およ
び図４に基づいて説明する。入力同期信号は、システム
クロックにより、入力同期信号のダウンエッジを切り出
すダウンエッジ切り出し回路４０に供給される。このダ
ウンエッジ切り出し回路４０は、例えばワンショット回
路が利用され、入力同期信号が立ち下がった場合に、シ
ステムクロックの１クロックだけＨのパルスを出力す
る。

【００３０】このダウンエッジ切り出し回路４０の出力
は、スイッチ４２を介し、ＤＦＦ（Ｄ型フリップフロッ
プ）４４に供給される。ここで、スイッチ４２は、上述
のシーケンスコントローラ３６からのモード切換え信号
によって切換えられ、リセット後のモード切換え信号が
Ｌの期間は、ダウンエッジ切換え回路４０の出力を選択
する。また、ＤＦＦ４４は、システムクロックによって
スイッチ４２からの信号を取り入れる。そこで、ＤＦＦ
４４は、ダウンエッジ切り出し回路４０の出力における
Ｈをシステムクロックの１クロック分遅れて出力するこ
とになる。

【００３１】そして、このＤＦＦ４４の出力は、オアゲ
ート４６を介し、カウンタ４８のリセット端Ｒに入力さ
れている。また、このカウンタ４８のクロック入力端Ｃ
ＬＫには、システムクロックが入力されており、カウン
タ４８は、オア回路４６からのＨの入力の間（リセット
とリセットの間）にシステムクロックをカウントアップ
する。

【００３２】この例では、カウンタ４８は１０ビットの
カウンタであり、各ビット線はデコーダ５０に入力され
ている。ここで、種々の方式の同期信号の周期（ダウン
エッジの間隔）は予め分かっており、また初期設定され
るシステムクロックの周期も分かっている。このため、
それぞれの方式の同期信号の周期がシステムクロックの
幾つに対応するかは予め分かっている。そこで、このデ
コーダ５０は、８つの方式について、カウンタ５０のカ
ウント値（０〜２¹⁰のカウント値）がその周期に対応す
るカウント値になったときに８つの出力線の中の対応す
る１つの出力線にＨを出力する。

【００３３】デコーダ５０の８つの出力線は、８ビット
のＤＦＦ５２に供給されている。このＤＦＦ５２のクロ
ック端子ＣＬＫには、ＤＦＦ５４を介し、スイッチ４２
の出力が供給されている。一方、このＤＦＦ５４のクロ
ック端子には、システムクロックが反転されて供給され
ている。システムクロックが反転されると、Ｈのタイミ
ングがシステムクロックの１／２クロック分ずれる。従
って、ＤＦＦ４４とＤＦＦ５４は、同一の入力信号を１
／２クロックずれて取り込むことになる。

【００３４】上述したように、ＤＦＦ４４は、ダウンエ
ッジ切り出し回路４０のＨを１クロック分進んだ時に取
り込む（１クロック期間のＨが立ち下がる瞬間に取り込
む）。ところが、ダウンエッジ切り出し回路４０のＨが
１／２クロック進んだ時に反転されたシステムクロック
が立ち上がって、そのときにＤＦＦ５４がＨを取り込
む。従って、ＤＦＦ５４は、ＤＦＦ４４よりシステムク
ロックの１／２クロックだけ先にＨを出力することにな
る。従って、カウンタ４８のカウント内容がクリアされ
る直前（１／２クロック前）にデコーダ５０のデコード
結果がＤＦＦ５２に取り込まれる。

【００３５】入力同期信号がデコーダ５０が前提として
いる８つの方式の内の１つであれば、その１周期におけ
るカウンタのカウント値は予め定められている値に達
し、その時にデコーダ５０の対応する出力線がＨにな
る。そこで、どの出力線がＨかという情報がＤＦＦ５２
にラッチされることになる。

【００３６】ＤＦＦ５２には、デコーダ５４が接続され
ており、ＤＦＦ５２から入力される８本の出力線のどの
線がＨであるかとの情報を３ビットのデジタルデータ
（２³＝８）として出力する。従って、この３ビットの
情報検出結果として入力同期信号検出・同期ロックモニ
タ３０から出力され、これが例えばメモリ３２に記憶さ
れる。

【００３７】また、デコーダ５０の出力およびデコーダ
５４の出力は、スイッチ５６に供給される。このスイッ
チ５６は、デコーダ５４から供給される３ビットのデー
タによってデコーダ５０の出力線の内、どの線がＤＦＦ
５２にラッチされた際にＨであったかを認識し、この線
を選択して出力する。従って、スイッチ５６からデコー
ダ５０の１クロックだけＨになる信号が出力される。そ
して、このスイッチ５６の出力は、スイッチ４２の他の
入力端に入力される。

【００３８】上述のように、ダウンエッジ切り出し回路
４０の出力もスイッチ４２に入力されており、このスイ
ッチ４２は、シーケンスコントローラ３６からのモード
切換え信号によって、切換えられる。すなわち、図２に
おいて、入力同期信号検出・同期ロックモニタ３０が同
期ロックモニタモードに移行した際にダウンエッジ切り
出し回路４０の出力に代えて、スイッチ５６の出力を採
用するように切換える。これによって、カウンタ４８が
所定のカウント値になった場合に、デコーダ５０、スイ
ッチ５６からＨが出力され、カウンタ４８がリセットさ
れる動作を繰り返すことになる。

【００３９】ここで、システムクロックが入力映像信号
同期同期クロックに変った時に、そのクロック周期が変
る。一般的には、このとき変るのは、分周回路２４の分
周比であり、発振回路２６の発信周波数の変更は少な
く、カウンタのカウント値に対する影響は少ない。従っ
て、システムクロックが入力映像信号信号同期クロック
に変化しても問題はない。しかし、発信回路の発信素子
や容量等を変更した場合には、カウンタ４８におけるカ
ウント値にも影響がでる。

【００４０】そこで、このような場合には、シーケンス
コントローラ３６が、入力同期信号検出・同期ロックモ
ニタ３０から供給される検出結果のデータ基づいて、デ
コーダ５０におけるカウンタ４８のデコード値を変更す
る。すなわち、検出された方式の入力同期信号の周期を
そのときの入力映像信号同期クロックでカウントしたカ
ウント値により、デコードするようにデコーダ５０を切
換える。これによって、入力同期信号の周期とデコーダ
５０からＨが出力されるタイミングが同期されることに
なる。なお、このような切換えが行われた直後には、若
干同期しない期間が生まれるかも知れないが、図２に示
すように所定期間後に同期ロックモニタモードに移行し
た際には、同期したものになっている。

【００４１】また、ダウンエッジ切り出し回路４０の出
力と、スイッチ５６の出力は、アンドゲート５８に入力
される。そこで、両者がＨの場合に、このアンドゲート
５８からＨが出力される。すなわち、入力同期信号の１
周期と、カウンタ４８でカウントした１周期が同一であ
れば、アンドゲート５８への入力は両者共Ｈであり、こ
のアンドゲート５８の出力によって、同期状態を監視す
ることができる。

【００４２】そこで、このアンドゲート５８の出力は、
アップダウンカウンタ６０のアップダウン端子に入力さ
れる。また、アンドゲート５８へ入力される前のスイッ
チ５６の出力がＤＦＦ６２を介し、アップダウンカウン
タ６０のクロック入力端ＣＬＫに入力されている。ＤＦ
Ｆ６２は、ＤＦＦ４４と同様に、１水平期間に１回、シ
ステムクロックに対し１周期遅れてＨを出力する。従っ
て、アンドゲート５８がＨを出力している時にＤＦＦ６
２の出力が立ち上がれば、アップダウンカウンタ６０は
アップカウントし、アンドゲート５８の出力がＬの時に
ＤＦＦ６２の出力が立ち上がれば、アップダウンカウン
タ６０はダウンカウントする。

【００４３】そして、このアップダウンカウンタ６０の
出力は、デコーダ６４に入力されており、デコーダ６４
がアップダウンカウンタ６０のカウント値に応じて、Ｕ
ＮＬＯＣＫ信号としてＨまたはＬを出力する。この例に
おいて、アップダウンカウンタは、４ビットのカウンタ
であり、カウント値は、カウントダウンすることによっ
て０、カウントアップすることによって１５になる。

【００４４】デコーダ６４は、カウント値が８以上の時
にＬ、７以下の時にＨを出力するように設定されてい
る。これによって、入力同期信号と、カウンタ４８の出
力が同期している場合には、アンドゲート５８からＨが
出力され、この状態でアップダウンカウンタ６０がカウ
ントアップし、これが８回継続すれば、ＵＮＬＯＣＫ信
号がＬになる。同期状態が良ければ、アップダウンカウ
ンタ６０はさらにカウントアップし、カウント値１５に
なっている。

【００４５】ここで、何等かの原因で、同期がとれなく
なった場合には、アンドゲート５８からＨが出なくな
り、アップダウンカウンタ６０はダウンカウントを開始
し、８回以上継続すれば、アップダウンカウンタ６０の
カウント値は７以下になり、ＵＮＬＯＣＫ信号がＨにな
り、システムリセットがかかる。

【００４６】このように、アップダウンカウンタ６０を
用い、同期状態を監視するため、１度の同期はずれなど
ですぐにリセットされることがなく安定した動作が達成
される。また、メモリ３２に記憶された検出結果が誤っ
ていた時には、アンドゲート５８からＨは出力されず、
信号はＵＮＬＯＣＫはＨのままになる。そこで、スイッ
チＳＷをオンしたときにすぐにリセットがかかる。

【００４７】なお、この例では、アップダウンカウンタ
６０は、アンドゲート５８の出力がＨとなる確率が５割
を越えることでアップカウント、５割未満でダウンカウ
ントになるが、他の方法でも良い。

【００４８】このように、本実施例によれば、発振回路
２６の初期出力であるシステムクロックを利用して、入
力同期信号の周期をカウントし、入力同期信号の種類を
判定する。従って、他の回路からクロックの供給を受け
る必要がない。また、カウンタ４８を利用して、同期状
態をモニターすることができるため、同期はずれの際に
確実なリセットが行える。さらに、同期はずれの検出に
アップダウンカウンタ６０を利用し、判定に幅を持たせ
たため、安定した動作が得られる。

【００４９】

【発明の効果】以上説明したように、本発明によれば、
リセット後、電源立ち上げ時等の初期設定時には、発振
回路が予め設定された一定周波数のシステムクロックを
出力する。そして、この一定周波数のシステムクロック
をカウントすることによって入力同期信号の周期を検出
し、検出した周期に基づいて、入力同期信号の種類を判
定する。また、この判定が終わった場合には、得られた
入力同期信号の種類に従い、分周回路の分周比を決定す
ることで、発振器の発振周波数を同期ロックすることが
できる。

【００５０】このように、１つの発振器をまず入力同期
信号の種類判定のためのクロックとして用い、種類判定
が終了した時には同期ロックする。そこで、外部から他
のクロックを供給してもらう必要がない。このため、他
のクロックのための配線の引き回し等が不要であり、シ
ステムが簡略化でき、またノイズ発生のおそれを少なく
なる。また、１つの半導体集積回路としてまとめた場合
にも、他の回路からのクロックの供給を受けるために端
子も不要となる。

【００５１】また、入力同期信号の１周期とシステムク
ロックのカウントによる１周期がずれた状態が継続され
た場合には、これを検出し、発振回路をリセットすると
共に、判別手段における判別、制御手段における分周比
のセットをやり直す。従って、判定の誤り、一旦同期ロ
ックした後における同期外れ時にリセットすることがで
きる。

【図面の簡単な説明】

【図１】実施例の全体構成を示すブロック図である。

【図２】実施例の動作を示すタイミングチャートであ
る。

【図３】入力同期信号検出・同期ロックモニタ３０同期
モニタの構成を示すブロック図である。

【図４】実施例の各部のパルス波形を示す図である。

【図５】従来例の構成を示すブロック図である。

【符号の説明】

１０入力同期信号検出回路２０ＰＬＬ２２位相比較回路２４分周回路２６発振回路３０入力同期信号検出・同期ロックモニタ３２メモリ３６シーケンスコントローラ

Claims

【特許請求の範囲】

【請求項１】複数種類の同期信号により映像信号を処
理する映像信号処理回路であって、入力同期信号と基準信号の位相差を出力する位相比較回
路と、初期設定時には、予め設定された周波数のシステムクロ
ックを出力し、動作時には位相比較回路で得られた誤差
信号に応じてシステムクロックの周波数が変更される発
振回路と、発振回路からのシステムクロックを所定の分周比で分周
し、基準信号を生成し、基準信号を位相比較器に供給す
る分周回路と、入力同期信号の周期をシステムクロックをカウントする
ことにより検出し、入力同期信号の種類を判別する判別
手段と、この判別手段により入力同期信号の種類が判別できた場
合に、その種類に応じて、分周回路における分周比をセ
ットすると共に、発振回路における発振を位相比較回路
からの誤差信号に応じて変化するように制御する制御手
段と、を有し、入力同期信号の種類の判定後、発振回路の発振周波数を
入力同期信号に同期ロックすることを特徴とする映像信
号処理回路。
【請求項２】請求項１に記載の回路において、上記判別手段は、入力同期信号のエッジを切り出し、このエッジに対応し
たエッジパルスを出力するエッジ切り出し手段と、上記エッジ切り出し手段からのエッジパルスによってリ
セットされ、システムクロックをカウントするカウンタ
と、カウンタのカウント値をデコードし、同期信号の種類に
応じた出力線にパルスを発生するデコーダと、このデコーダの出力パルスと、上記エッジパルスの論理
演算から、両者の同期状態を検出する同期状態検出手段
と、を有し、上記同期状態検出手段において検出した同期はずれの状
態が所定期間継続した場合に、発振回路の初期設定をや
り直す共に、判別手段における判別および制御手段にお
ける分周比のセットをやり直すことを特徴とする映像信
号処理回路。