以下、図面を参照して本発明の実施形態について詳細に説明する。各機能要素について実施形態別に区別する際には、A,B,C,…などのように大文字の英語の参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。なお、説明は以下の順序で行なう。
1.記録再生装置の構成概要
2.信号インタフェースの問題点と対策手法の原理
3.信号インタフェースのシステム構成
4.シーケンシャル方式の基本(1つのリセット信号RSと1つのエッジ信号ES)
5.第1実施形態(1つのリセット信号RSと2つのエッジ信号ES)
6.第2実施形態(ランドグルーブ記録方式)
7.第3実施形態(CAV・ZCLV記録のパワーレベルパターン切替え)
8.第4実施形態(OPC記録パワー調整)
9.第5実施形態(APC発光パワー調整)
10.第6実施形態(サンプリングパルスの設定切替え)
<記録再生装置>
図1は、光装置の一例である記録再生装置(光ディスク装置)の一構成例を示す図である。図1Aは、光ピックアップの構成例を説明する図である。
光ディスクOD(Optical Disk)としては、CD(コンパクトディスク)やCD−ROM(Read Only Memory)などのいわゆる再生専用の光ディスクのほか、たとえばCD−R(Recordable)のような追記型光ディスクや、CD−RW(Rewritable )のような書き換え可能型光ディスクであってもよい。さらには、CD系の光ディスクに限らず、MO(光磁気ディスク)であってもよいし、通常のDVD(Digital Video またはVersatile Disk)や、たとえば波長405nm程度の青色レーザを利用する次世代DVDといったDVD系の光ディスクであってもよい。DVD系統には、DVD−RAM/−R/+R/−RW/+RWなどもある。また、現行のCDフォーマットを踏襲しながら、記録密度を現行フォーマットの約2倍とした、いわゆる2倍密度のCD(DDCD;DD=Double Density)やCD−RあるいはCD−RWであってもよい。
本実施形態の記録再生装置1は、光ピックアップ14とピックアップ制御部32を備える。光ピックアップ14は、光ディスクODへの情報の記録あるいは情報の再生を行なう。光ピックアップ14は、ピックアップ制御部32によって制御され、光ピックアップ14から出射されるレーザビームの光ディスクODに対する半径方向位置(トラッキングサーボ)および焦点方向位置(フォーカスサーボ)を制御する。
記録再生装置1は、回転制御部(回転サーボ系)として、スピンドルモータ10と、モータドライバ12と、スピンドルモータ制御部30を備える。スピンドルモータ10は、光ディスクODを回転させるものであり、その回転数はスピンドルモータ制御部30によって制御される。記録再生装置1は、記録・再生系として、光ピックアップ14を介して情報を記録する情報記録部および光ディスクODに記録されている情報を再生する情報再生部の一例である記録・再生信号処理部50を備える。記録・再生信号処理部50と光ピックアップ14の間は、信号を伝送する伝送部材の一例としてのフレキシブル基板51にパターン形成された信号配線を介して接続される。
記録再生装置1は、コントローラ系として、コントローラ62や図示を割愛したインタフェース機能をなすインタフェース部などを備える。コントローラ62は、マイクロプロセッサ(MPU:Micro Processing Unit )で構成されており、スピンドルモータ制御部30およびピックアップ制御部32を有するサーボ系や記録・再生信号処理部50の動作を制御する。インタフェース部は、当該記録再生装置1を利用した各種の情報処理を行なう情報処理装置(ホスト装置)の一例であるパーソナルコンピュータ(以下パソコンと称する)との間のインタフェース(接続)機能をなす。インタフェース部には、ホストIFコントローラが設けられる。記録再生装置1とパソコンにより情報記録再生システム(光ディスクシステム)が構成される。
[光ピックアップ]
図1Aに示すように、光ピックアップ14は、半導体レーザ41、ビームスプリッタ42、レンズ43、ミラー44、光検出部45、およびレーザ駆動装置の一例である駆動電流制御部47を備える。駆動電流制御部47は一例としてレーザ駆動IC(LDD )で構成される。半導体レーザ41と駆動電流制御部47の間は、一例として、フレキシブル基板46にパターン形成された信号配線を介して接続される。
駆動電流制御部47には、記録・再生信号処理部50のデジタル信号処理部57からライトストラテジに応じた記録パルスが、またAPC制御部58からレーザパワー指示電圧PWが、フレキシブル基板51を介して伝送される。駆動電流制御部47は、ライトストラテジに応じた記録パルスとAPC制御用のレーザパワー指示電圧PWを合成して記録波形を生成し、記録波形を増幅して、半導体レーザ41を駆動する。
半導体レーザ41は、光ディスクODに付加情報を記録するあるいは光ディスクODに記録されている情報を読み取るためのレーザ光を発する。ビームスプリッタ42は、半導体レーザ41からのレーザ光や光ディスクODからの反射光を通過あるいは反射させる。ミラー44は、レーザ光や反射光を約90度の方向へ反射させる。
光検出部45は第1光検出部45aと第2光検出部45bを有する。第1光検出部45aは、フォトディテクタIC(PDIC)で構成され、第2光検出部45bは一例としてフロントモニタフォトディテクタIC(FMPDIC)で構成される。第1光検出部45aは再生信号処理(サーボ処理を含む)用のRF信号を取得し、第2光検出部45bはAPC制御用のパワーモニタ信号PMを取得する。第1光検出部45aおよび第2光検出部45bは、図示しないが、何れも、受光素子と、電流電圧変換部と、増幅部を有する。さらに、詳細は後述するが、本実施形態の第2光検出部45bは、増幅部から出力されるパワーモニタ信号PMをサンプルホールドしパワーモニタ電圧PDを取得するサンプルホールド回路を有する。
半導体レーザ41から発せられたレーザ光はレンズ43aとビームスプリッタ42を通過し、ミラー44aで光ディスクOD側に反射され、レンズ43bにより集光されて光ディスクODを照射する。光ディスクODで反射された反射光は、レンズ43bを通過し、ミラー44aでビームスプリッタ42側に反射され、ビームスプリッタ42によりミラー44b側に反射され、さらにミラー44bにより反射されて第1光検出部45aに入射する。第1光検出部45aは、この入射光を電気信号に変換し、増幅して、RF信号を取得する。RF信号はフレキシブル基板51を介して記録・再生信号処理部50に伝送される。
半導体レーザ41から発せられたレーザ光の一部はビームスプリッタ42で第2光検出部45b側に反射され第2光検出部45bに入射する。第2光検出部45bは、この入射光を電気信号に変換し、増幅して、パワーモニタ信号PMを取得し、さらにパワーモニタ信号PMをサンプルホールドしてパワーモニタ電圧PDを取得する。パワーモニタ電圧PDはフレキシブル基板51を介して記録・再生信号処理部50のAPC制御部58に伝送される。
[記録・信号処理部]
記録・再生信号処理部50は、RF増幅部52と、波形整形部53(波形等化器;Equalizer )と、AD変換部54(ADC;Analog to Digital Converter )を備える。また、記録・再生信号処理部50は、クロック再生部55と、書込みクロック生成部56と、DSP(Digital Signal Processor)で構成されたデジタル信号処理部57と、APC制御部58(Automatic Power Control)を備える。
RF増幅部52は、光ピックアップ14により読み取られた微小なRF(高周波)信号(再生RF信号)を予め定められたレベルに増幅する。波形整形部53は、RF増幅部52から出力された再生RF信号を整形する。AD変換部54は、波形整形部53から出力されたアナログの再生RF信号をデジタルの再生RFデータDinに変換する。
クロック再生部55は、AD変換部54から出力された再生RFデータDinに同期したクロック信号を生成するデータリカバリ型の位相同期回路(PLL回路)を有する。また、クロック再生部55は、再生したクロック信号をAD変換部54へADクロックCKad(サンプリングクロック)として供給するほか、その他の機能部に供給したりする。
デジタル信号処理部57は、たとえば、再生用の機能部として、データ検出部と復調処理部を有する。データ検出部は、PRML(Partial Response Maximum Likelihood )などの処理を行ない、再生RFデータDinからデジタルデータを検出する。
復調処理部は、デジタルデータ列を復調し、デジタルオーディオデータやデジタル画像データなどを復号化するなどのデジタル信号処理をする。たとえば、復調処理部は、復調部、誤り訂正符号(ECC)訂正部、アドレスデコード部などを有し、復調・ECC訂正、アドレスデコードを行なう。復調後のデータは、インタフェース部を介してホスト装置へ転送される。
書込みクロック生成部56は、クリスタル発振器などから供給される基準クロックに基づき光ディスクODへの記録の際にデータを変調するための書込みクロックを生成する。デジタル信号処理部57は、記録用の機能部として、ECCエンコード部や変調処理部を有する。このデジタル信号処理部57は、記録データを生成し、さらに、ライトストラテジに応じた各パワーレベルの発光タイミング信号を生成する。
記録・再生信号処理部50のAPC制御部58は、パワーモニタ電圧PDに基づき半導体レーザ41の発光パワーを一定に制御する機能を持ち、レーザパワー指示電圧PWを光ピックアップ14の駆動電流制御部47に供給する。光ディスクODの記録再生動作中に、一般的にはAPCを行ないレーザの発光パワーを調整する。APCとは、たとえば半導体レーザ41の発光特性に温度依存性があり、同一駆動電流でも発光パワーが変化し得ることから、電流と発光量との関係を算出し、予め定められている発光量が得られる駆動電流を調整することである。
記録動作中のAPCは、発光波形を受光素子で監視し、監視波形のマーク部分とスペース部分のレベルが静定したタイミングでサンプルホールドし、パワーモニタ電圧PDを得る。パワーモニタ電圧PDをAPC制御部58に伝送し、予め決められている発光量が得られるようにレーザパワー指示電圧PWを駆動電流制御部47に送って駆動電流を調整する。
記録再生装置1は、半導体レーザ41から照射されるレーザ光で光ディスクODに情報源より出力されるデジタルデータを記録し、光ディスクODの記録情報を再生する。駆動電流制御部47は、ライトストラテジに応じた記録パルスとAPC制御用のレーザパワー指示電圧PWを合成し記録波形を生成し、記録波形を増幅し、半導体レーザ41を駆動する。
<信号インタフェースの問題点と対策手法の原理>
図2〜図2Cは、信号インタフェースの問題点とその対策手法の基本原理を説明する図である。図2は、ライトストラテジ技術を適用したレーザ駆動方式の一例を説明する図である。図2A〜図2Cは、ライトストラテジ技術を適用して半導体レーザ41を駆動する際の信号インタフェース手法の第1比較例〜第3比較例を説明する図である。
光ディスクの記録方式としては、光ディスク媒体に情報を記録する際、光パワーの強弱変化によって記録媒体にマーク・スペースを形成するいわゆる光強度変調方式によって記録を行なう。エラーの少ない記録を行なうためには、光パワーの強弱変化は、記録データそのものではなく、たとえば、図2に示したような波形を用いる。
マルチパルス方式は、記録クロックを分割してパルス発光させるものである。この例では、クール(Cool)、イレーズ(Erase )、ピーク(Peak)の3つのパワーレベルを持つ。キャッスル方式は、主に高倍速記録で用いられており、記録クロック単位のパルス発光はさせないものの、マークの先頭と最後でレーザパワーを上げる。この例ではパワーレベルが、クール、イレーズ、ピーク,オーバードライブ(Over Drive)の4つであり、マルチパルス方式に比べて増えている。また、各エッジのタイミングはチャネルクロック間隔(Tw)よりも小さい単位で調整する。たとえば、Tw/40、Tw/32、Tw/16などとする。この発光パターンの工夫を記録補償(ライトストラテジ技術)と称し、記録データに応じた各エッジのタイミングを生成するのが記録補償回路(ライトストラテジ回路)である。
以下の各実施形態では、特に断りのない限り、レーザ発光波形として、キャッスル方式を適用する場合で説明する。これは、高倍速の記録では、キャッスル方式が一般的であるためである。ただし、後述する各実施形態の仕組みは、マルチパルス方式にも適用可能である。キャッスル方式とマルチパルス方式は、各パルスタイミングでのパワーレベルの設定値が異なるに過ぎず、「記録パワーをパルス分割し、多値レベル化し制御する」と言う点において共通するからである。
一方、光ディスク装置のレーザ駆動系3としては、たとえば図2A〜図2Cに示すように、半導体レーザ41や光学部品を搭載した光ピックアップ14(光ヘッド)と、制御回路を搭載したドライブ基板に分かれている。光ピックアップ14は光ディスクODの半径に応じて可動するため、両者はフレキシブル基板51で接続される。
図2Aに示す第1比較例では、ライトストラテジ回路290X(発光波形パルス生成部)は、ドライブ基板に搭載されている。この場合、ドライブ基板から光ピックアップ14に搭載したレーザ駆動回路200Xに、各パワーレベルに対応した発光タイミングを指示するライトストラテジ信号(記録パルス信号やレーザ駆動タイミング信号とも称する)とレーザパワー指示電圧PWが送られる。レーザ駆動回路200Xは、ライトストラテジ信号とレーザパワー指示電圧PWを合成して発光波形を生成する発光波形生成部203を有する。発光波形生成部203は、レーザパワー指示電圧PWに応じたパワーの増減を行ない駆動電流を生成することにより半導体レーザ41を発光させる。
APC制御系に着目すると、各部の詳細説明は割愛するが、光ピックアップ14側のパワーモニタ回路300A(図1Aの第2光検出部45bに対応)は、受光素子310で光電変換された電流信号を電圧信号に変換しパワーモニタ信号PMを生成する。パワーモニタ信号PMをAPC用の帰還信号として差動信号(PM_P,PM_N)でAPC制御部58側に送る。ドライブ基板側では、APC制御部58Aはパワーモニタ信号PMの書込み期間(マーク位置)やバイアス期間(スペース位置)の値をサンプルホールドしてパワーモニタ電圧PD_1,PD_2を取得する。APC制御部58Aは、このパワーモニタ電圧PD_1,PD_2に基づき、半導体レーザ41の最適記録出力レベルを求め、半導体レーザ41の出射パワーを一定に維持させるレーザパワー指示電圧PWを生成して発光波形生成部203に供給する。
第1比較例では、ライトストラテジ回路290Xから送られるライトストラテジ信号は、チャネルクロックよりも細かいタイミング情報を持つものであるが、近年の記録速度向上に伴う次のような課題が問題となる。第1には、パワーレベルの増加により、記録系統の信号線の伝送本数が増える点である。たとえば、図では、LVDS (Low Voltage Differential Signal)対応の4〜5chで示している。第2には、フレキシブル基板51に起因する周波数特性低下(伝送帯域低下)のため、ライトストラテジ信号を正確に伝送することが困難になる点である。ライトストラテジ信号の間隔が正確に伝送できなくなり、記録速度向上の障害になるのである。また、図2A(2)に示すように、最短パルス(たとえば1T程度)において、符号間干渉によるエッジずれが発生する。
パワーモニタ信号PMは、ライトストラテジ回路290Xから送られるライトストラテジ信号に応じたレーザ光を検出したものである。よって、パワーモニタ信号PMも、ライトストラテジ信号と同様に、フレキシブル基板51に起因する問題がある。図2A(3)に示すように、フレキシブル基板51の周波数特性のため、パワーモニタ信号PMが劣化し、正確に伝送することが困難になる。また、遅延バラツキが発生するし、高倍速化による短パルス化のためサンプリング・ゲートが開けられないと言った問題も生じる。
図2Bに示す第2比較例では、ライトストラテジ回路290Y(発光波形パルス生成部)は、ドライブ基板ではなく、第1比較例のレーザ駆動回路200Xと同様の回路を含むレーザ駆動回路200Yに搭載されている。ライトストラテジ回路290Yでは、記録クロックと記録データから、光パワーを制御するタイミング信号を生成する。タイミング信号はチャネルクロック間隔(Tw)よりも小さい単位となり、パワーレベルごとに生成され、パワーレベルとタイミングは一対一で対応させる。これを実現するためのライトストラテジ回路290Yは、位相同期回路、メモリ、アドレスエンコーダ、タイミング生成回路を含む。位相同期回路は、チャネルクロック間隔(Tw)よりも小さい単位を生成するための多相クロックを生成する。メモリは、レベル情報を格納する。アドレスエンコーダは、記録データ長を判別しメモリアドレスを生成する。タイミング生成回路は、記録データ長に応じてメモリから読み出されたタイミング情報をタイミング信号に変換する。
APC制御系に着目すると、各部の詳細説明は割愛するが、第2比較例は、パワーモニタ信号PMの書込み期間やバイアス期間の値のサンプルホールドをドライブ基板側ではなく光ピックアップ14側で行なう。そして、サンプルホールドしたパワーモニタ電圧PD_1,PD_2をAPC制御部58Bに供給する。APC用の帰還信号として、パワーモニタ電圧PD_1,PD_2を、フレキシブル基板51を介してAPC制御部58に送る構成である。
第2比較例では、フレキシブル基板51で伝送される記録系の信号は記録クロックと記録データとなり、第1比較例でのストラテジ伝送の問題点が解消される。たとえば、ライトストラテジ伝送用のLVDSのチャンネル数は削減されるし、記録クロックと記録データは何れも、チャネルクロック単位の信号であることから、フレキシブル基板51での伝送特性の影響を受け難くい。また、APC制御系では、サンプルホールド部330を光ピックアップ14側のパワーモニタ回路300Bに搭載することでパワーモニタ電圧PDでの伝送が可能となり、パワーモニタ信号PMをフレキシブル基板51で伝送することによる第1例の課題は解消される。しかし、ライトストラテジ回路290Yは、位相同期回路、メモリ、アドレスエンコーダ、タイミング生成回路を含むので、レーザ駆動回路200Yが大規模で、消費電力が増え発熱の問題が発生する難点がある。
図2Cに示す第3比較例は、ライトストラテジ回路290Xを第1比較例と同様に記録・再生信号処理部50に配置し、サンプルホールド部330を第2比較例と同様にパワーモニタ回路300Bに配置している。この場合、記録系に関しては第1比較例と同様の問題を持つ。加えて、サンプルホールド用のサンプリングパルスSPはライトストラテジ回路290Xに付随のサンプリングパルス生成部400Xで生成し、そのサンプリングパルスSPをフレキシブル基板51を介してサンプルホールド部330に伝送することになる。そのため、フレキ配線数の増加、フレキ伝送によるサンプリングパルスSPの信号劣化が新たな問題となる。さらに、サンプリングパルスSPの高速伝送のために、LVDS対応にすることを考慮すると、サンプルホールド部330は、サンプリングパルスSPの入力回路をLVDS対応とする必要があり、端子数が増加する難点がある。
このように、第1〜第3比較例では、記録系の信号伝送とAPC制御系の信号伝送において、信号の伝送本数や伝送帯域低下、あるいは、ライトストラテジ回路290をレーザ駆動回路200に配置する場合の回路規模の点で難点がある。
<信号インタフェース:システム構成>
図3〜図3Bは、本実施形態の信号インタフェース方式を説明する図である。図3は、本実施形態の信号インタフェース方式を実現するシステム構成(第1例)を示す図である。図3Aは、本実施形態の信号インタフェース方式を実現するシステム構成(第2例)を示す図である。図3Bはライトストラテジ技術を適用した、本実施形態のレーザ駆動方式の基本原理を説明する図である。
本実施形態のレーザ駆動系3では、伝送本数や伝送帯域の問題点を解決する手法として、レーザ駆動回路の回路規模を第2比較例ほどは増大させることなく、解決することのできる仕組みにする。また、好ましくは、ライトストラテジ技術の適用にも考慮しつつ、APC制御用の信号やサンプリングパルスSPの生成・伝送手法において、第1〜第3比較例の問題を解決することのできる仕組みにする。
ライトストラテジ技術の適用において、その手法の基本的な考え方は、先ず、ライトストラテジ技術を適用する場合の各タイミングでのレーザ発光のパワーレベル情報(記録波形制御信号パターン)を記憶しておく。また、スペースとマークの繰返しの切替りタイミングを示す基準パルスの取得タイミングを規定する情報を含んだ第1の伝送信号と、レーザ発光レベルの切替りタイミングを示す切替えパルスの取得タイミングを規定する情報を含んだ第2の伝送信号を使用する。第1の伝送信号と第2の伝送信号を、図1および図1Aのライトストラテジ信号(記録パルス)として扱う。
2種類のパルス信号を使って基準パルスと複数の切替えパルスを生成し、基準パルスにより記録波形制御信号パターンの初期レベルにし、以後は、切替えパルスごとに記録波形制御信号パターンに従ってライトストラテジ技術を適用する各発光パワーレベルに切り替える。そして、基準パルスが生成される都度、再度、前記と同様の処理を行なう。このような方式を、本明細書では、シーケンシャル(sequential)方式と称する。
本実施形態は、記録系に関して、ライトストラテジ回路290をドライブ基板側に配置する第1比較例と同様の信号インタフェース方式を採ることをベースに、信号線の種類を低減して伝送する。図3に示す第1例は、ライトストラテジ技術の適用における信号インタフェースのみに着目した構成例である。図3Aに示す第2例は、APC制御用の信号やサンプリングパルスSPの生成・伝送手法にも着目した構成例である。
図3に示す第1例では、ドライブ基板は、ライトストラテジ回路290の後段に、シーケンシャル対応の伝送信号生成部500を有する。伝送信号生成部500は、ライトストラテジ回路290からのライトストラテジ信号(たとえば4〜5ch)に基づき、第1の伝送信号と第2の伝送信号を生成する。第1の伝送信号は、スペースおよびマークの繰返しの切替りタイミングを示す基準パルスの取得タイミングを規定する情報を含むものである。第2の伝送信号は、分割された駆動信号の切替りタイミングを示す切替えパルスの取得タイミングを規定する情報を含むものである。伝送信号生成部500は、第1および第2の伝送信号をフレキシブル基板51を介してレーザ駆動回路200に供給する。
光ピックアップ14側のレーザ駆動回路200は、デジタル信号処理部57の伝送信号生成部500と整合するパルス生成部202と、発光波形生成部203と、パワーモニタ回路300を有する。パルス生成部202は、フレキシブル基板51を介して伝送された第1および第2の伝送信号に基づき基準パルスと切替えパルスを生成する。発光波形生成部203は、基準パルスと切替えパルスを使用して記録波形制御信号パターンに従った電流信号を生成する。パワーモニタ回路300は、半導体レーザ41から発せられたレーザ光の一部を光電変換し、サンプルホールドしてAPC制御用の帰還信号としてパワーモニタ電圧PDを取得し、APC制御部58に送る。
図3Aに示す第2例では、ライトストラテジ回路を固定回路基板側に配置し、光ピックアップ14側で、ライトストラテジ用の発光パワーパターン(波形制御信号パターン)を規定する信号に基づきサンプリングパルスSPを生成する。つまりライトストラテジ回路290(発光波形パルス生成部)を備えないレーザ駆動回路200が受け取るレーザ駆動タイミング信号に基づき、光ピックアップ14側でサンプリングパルスSPを生成する。
サンプリングパルス生成部400は、ライトストラテジ信号に基づきサンプリングパルスSPを生成する際の設定情報(パルスパターン)を記憶するサンプリングパルスパターン記憶部430を有する。サンプリングパルス生成部400は、レーザ駆動回路200内とパワーモニタ回路300内の何れに配置してもよいし、レーザ駆動回路200やパワーモニタ回路300とは別に配置してもよい。サンプリングパルス生成部400は、記録・再生信号処理部50からフレキシブル基板51を介して伝送されるLVDS対応のライトストラテジ信号(2〜3ch)に基づき、サンプリングパルスSP_1,SP_2を生成する。
図3B(2)に示すように、シーケンシャル方式では、第1の伝送信号としてのリセット信号RSと第2の伝送信号としてのエッジ信号ESの2種類の入力信号を使用して、基準パルスとしてのリセットパルスRPと切替えパルスとしてのエッジパルスEPを生成する。
第1の伝送信号(リセット信号RS)は、ライトストラテジ回路内蔵の構成の第2比較例のレーザ駆動回路200Yにおける記録波形制御信号パターンの開始エッジ(図3B(1)のエッジパルスEP1)と同じエッジを示す信号である。第2の伝送信号(エッジ信号ES)は、それ以外のエッジタイミング(図3B(1)のエッジパルスEP2,EP3,EP4,EP5)を合成したものと同じエッジを示す信号である。
図3B(3)に示すように、メモリ回路の各レジスタに、記録波形制御信号パターンを示す各発光パワーレベルの情報を順に記憶しておく。リセットパルスRPに基づき基準パワーレベルの情報を読み出す。基準パワーレベルの情報に続く各タイミングでの発光パワーレベルの情報は、エッジパルスEPに基づき順に読み出す。
つまり、レーザ駆動回路200内に、高速に動作するリセット機能付のシーケンシャルアクセスメモリを備え、読み出す順番に各パワーレベル情報を保持しておく。そして、切替えパルス(エッジパルスEP)が生成される都度、基準パワーレベルの情報の次から順番に、発光パワーレベルの情報を選択して読み出す。さらに、どの発光パワーレベルが選択されていても、基準パルス(リセットパルスRP)のリセット機能により、基準パルスが生成されるタイミングで、先頭エリアの情報(基準パワーレベルの情報)を読み出す。
図3Bで示したように、ライトストラテジ回路290で生成される記録波形制御信号パターンを規定する各エッジパルスEP1〜EP5の内、エッジパルスEP1がリセットパルスRPに対応する。そこで、伝送信号生成部500は、エッジパルスEP1に基づき、リセット信号RSを生成する。また、エッジパルスEP2〜EP5がエッジパルスEPに対応するので、伝送信号生成部500は、エッジパルスEP2〜EP5に基づきエッジ信号ESを生成する。
このとき、リセット信号RSの片エッジでリセットパルスRPを規定する考え方と両エッジでリセットパルスRPを規定する考え方の何れをも採り得る。同様に、エッジ信号ESの片エッジでエッジパルスEPを規定する考え方と両エッジでエッジパルスEPを規定する考え方の何れをも採り得る。リセットパルスRPに比べるとエッジパルスEPの出力頻度は多くなる。そこで、本実施形態では、少なくともエッジパルスEPに関してはエッジ信号ESの両エッジで規定する構成を採用することにする。リセットパルスRPに関しては、リセット信号RSの片エッジで規定する場合と、両エッジで規定する場合の何れかを採ることとする。
以下、本実施形態の仕組みの理解の容易化のため、最初に、シーケンシャル方式の基本的な仕組みについて説明し、その後に本実施形態の具体的な仕組みについて説明する。
<レーザ駆動方式:シーケンシャル方式の基本>
図4〜図4Dは、シーケンシャル方式を採用したレーザ駆動方式の基本的な仕組みを説明する図である。図4は、基本構成のレーザ駆動方式を実現するレーザ駆動回路(特に、図1Aの駆動電流制御部47に対応)を示す図である。図4Aは、基本構成のレーザ駆動回路に使用されるメモリ回路(発光レベルパターン記憶部)の記憶情報と電流スイッチとの関係を説明する図である。図4Bおよび図4Cは、基本構成のレーザ駆動回路の動作を説明する図である。図4Dは、図4Bおよび図4Cに示す記録波形制御信号パターンに対応したメモリ回路のレジスタ設定情報を説明する図である。
基本構成は、記録モード時に、1つの第1の伝送信号および1つの第2の伝送信号をレーザ駆動回路200に供給して、ライトストラテジ技術で半導体レーザ41を駆動するものである。第1の伝送信号としては、スペースとマークの繰返しの切替りタイミングを示す基準パルスの取得タイミングがエッジで示されているリセット信号RSを使用する。第2の伝送信号としては、レーザ発光レベルの切替りタイミングを示す切替えパルスの取得タイミングがエッジで示されているエッジ信号ESを使用する。
[回路構成:基本構成]
図4のように、基本構成のレーザ駆動回路200Vは、リセットパルス生成部210とエッジパルス生成部220を有するパルス生成部202、発光レベルパターン記憶部230、電流源部240、電流スイッチ部250、レーザ駆動部270を備える。リセットパルス生成部210は第1パルス生成部の一例、エッジパルス生成部220は第2パルス生成部の一例である。発光レベルパターン記憶部230は、第2の記憶部の一例であり、第2の記憶部が発光レベルパターン記憶部と兼用される構成である。
レーザ駆動回路200Vの内、パルス生成部202とレーザ駆動部270を除く部分が記録波形生成部に対応する。レーザ駆動回路200Vには、ドライブ基板側のデジタル信号処理部57に備えられる伝送信号生成部500から、第1の伝送信号としてのリセット信号RSと第2の伝送信号としてのエッジ信号ESが供給される。
パルス生成部202は、リセット信号RSとエッジ信号ESを使用して、リセットパルスRPとエッジパルスEPを生成する。たとえば、リセットパルス生成部210は、リセット信号RSに基づきリセットパルスRPを生成する。エッジパルス生成部220は、エッジ信号ESに基づきにエッジパルスEPを生成する。つまり、リセットパルスRPの生成タイミングはリセット信号RSのエッジに同期し、エッジパルスEPの生成タイミングはエッジ信号ESのエッジに同期させるものである。ここでは、リセットパルスRPおよびエッジパルスEPは何れもアクティブHのパルス信号であるものとする。
リセットパルス生成部210は第1エッジ検出部の一例であるエッジ検出回路212を有している。エッジパルス生成部220は第2エッジ検出部の一例であるエッジ検出回路222を有している。エッジ検出回路212,222としては、たとえば、NAND(あるいはAND)ゲートやNOR(あるいはOR)ゲート回路やインバータやEX−ORゲートなどのゲート回路を利用するなど公知のものを適用すればよい。たとえば、非反転型の論理ゲートを遅延素子として使用し、入力パルス信号と遅延素子の出力をEX−ORゲートに入力すると両エッジをアクティブHで検出できる。反転型の論理ゲートを遅延素子として使用し、入力パルス信号と遅延素子の出力を、ANDゲートに入力すると立上りエッジをアクティブHで検出でき、NORゲートに入力すると立下りエッジをアクティブHで検出できる。
リセットパルス生成部210は、入力されるリセット信号RSの立上りおよび立下りの何れか一方のエッジ(ここでは立上りエッジ)をエッジ検出回路212により検出してリセットパルスRPを生成し、発光レベルパターン記憶部230に供給する(図4B参照)。変形例としては、リセット信号の立上りおよび立下りの双方のエッジを検出してリセットパルスRPを生成してもよい(図4C参照)。
エッジパルス生成部220は、入力されるエッジ信号ESの立上りおよび立下りの双方のエッジをエッジ検出回路222により検出してエッジパルスEPを生成し、発光レベルパターン記憶部230に供給する。スペースとマークの繰返しの1サイクル当たりに、リセットパルスRPは1つ生成すればよいが、エッジパルスEPは複数生成する必要があるので、エッジ信号ESの両エッジからエッジパルスEPを生成することでエッジ信号ESの周波数を低く抑えるようにしている。
発光レベルパターン記憶部230は、ライトストラテジ技術を適用する場合の各タイミングにおけるレーザ発光のパワーレベル情報(記録波形制御信号パターン)を記憶する。たとえば発光レベルパターン記憶部230は、複数のレジスタ232_1〜232_k(纏めてレジスタセット231と称する)と各レジスタ232_1〜232_kの出力に設けられた読出しスイッチ234_1〜234_kを備える。
レジスタセット231は、主記憶部として機能する。各レジスタ232_1〜232_kの出力線や対応する読出しスイッチ234_1〜234_kは、ライトストラテジ技術を適用する際のレーザパワーの多値レベルを設定可能な複数である。多値レベルの数とレジスタ232_1〜232_kの出力線や読出しスイッチ234_1〜234_kの数は同一であってもよいし、デコーダを使用することで異なるようにしてもよい。基本構成では、多値レベルの数とレジスタ232_1〜232_kの出力線および読出しスイッチ234_1〜234_kの数は同一であるものとする。
発光レベルパターン記憶部230は、記録波形制御信号パターンに従って、記録波形制御信号パターンの初期レベルを先頭に各発光パワーレベルの情報やそれに対応する電流スイッチ部250の切替え態様を規定する情報が順にレジスタ232_1〜232_kに記憶される。記録波形制御信号パターン例については後で説明する。初期レベルの情報を保持する1段目のレジスタ232_1に接続される1段目の読出しスイッチ234_1の制御入力端には、リセットパルス生成部210からリセットパルスRPが供給される。2段目以降のレジスタ232_2,…,232_kに接続される読出しスイッチ234_2,…,234_kの制御入力端には、エッジパルス生成部220からエッジパルスEPが共通に供給される。読出しスイッチ234_2,…,234_kは、レジスタ232_2,…,232_kの出力をエッジパルスEPごとに順番に選択するシーケンシャルスイッチである。
発光レベルパターン記憶部230は、記録モード時に、リセットパルスRP、エッジパルスEP、およびレジスタ232に保存しておいたパワーレベル情報に基づき、電流スイッチ部250の各電流スイッチをオン/オフする複数の電流切替パルスSWを出力する。具体的には、発光レベルパターン記憶部230は、レジスタ232_2,…,232_kに保存してあるパワーレベル情報(特に本例では電流スイッチ部250を制御する電流切替パルスSW)をエッジパルスEPのタイミングで順番に読み出して行く。そしてリセットパルスRPのタイミングで初期レベル(基準レベル)情報を記憶するレジスタ232_1の読出しに戻す。
電流源部240は、基準電流生成部242と電流出力型のDA変換部244(IDAC)を備えている。基準電流生成部242は、半導体レーザ41の発光パルス波形における記録モード時の多値並びに再生(読取り)モード時のリード(Read)の各パワーレベルに対応するデジタルの各基準電流値を発光レベルパターン記憶部230の情報に基づき生成する。たとえば、発光レベルパターン記憶部230に、各発光パワーレベルに対応する電流情報を多ビットデジタルデータで設定しておき、各発光パワーレベルに対応する各基準電流生成部242はその電流情報を取り込む。
DA変換部244は、基準電流生成部242で生成された電流情報(デジタルデータ)をアナログに変換して出力する。各DA変換部244には、APC制御部58からフレキシブル基板51を介してレーザパワー指示電圧PWが供給されている。各DA変換部244は、レーザパワー指示電圧PWに基づきDA変換のゲインを調整する。半導体レーザ41の発光パワーは、レーザパワー指示電圧PWに応じた一定値にフィードバック制御される。
電流スイッチ部250は、記録モード時に、DA変換部244にてアナログ信号に変換された各パワー基準電流の何れか1つもしくは任意の組合せ(重畳)にするべく、電流スイッチ252(Current SW)を備えている。電流スイッチ部250は、発光レベルパターン記憶部230から読み出された複数のレベル情報(具体的には電流切替パルスSW)に基づき電流スイッチ252をオン/オフすることにより発光パワーを制御する。
記録モード時の多値レベルとしては、本例では、クール(Cool)、イレーズ(Erase )、ピーク(Peak)、オーバードライブ(Over Drive)の4値を採用している(図4A、図4Bを参照)。これに対応して、基準電流生成部242は、4つのレベルの基準電流を生成する各別の基準電流生成部242C,242E,242P,242OD、並びにリード用の基準電流生成部242Rを備えている。DA変換部244としては、基準電流生成部242にて生成された各基準電流をアナログ信号に変換するべく、それぞれDA変換部244C,244E,244P,244OD,244Rを備えている。電流スイッチ252も、各別に252C,252E,252P,252OD,252Rを備える。
基準電流生成部242が生成する各基準電流としては、たとえば図4Aに示すように、クール、イレーズ、ピーク、オーバードライブの4値のそれぞれに対応する各別のIc,Ie,Ip,Iodにする。この採用構成に応じて、電流スイッチ252を制御する電流切替パルスSWの出力パターン情報も発光レベルパターン記憶部230に記憶される。記録モード時には、4値レベルを制御するために、発光レベルパターン記憶部230の各レジスタ232からは4種の電流切替パルスSW_1〜SW_4が出力される。この例では、クール、イレーズ、ピーク、オーバードライブの別に基準電流Ic,Ie,Ip,Iodが対応する電流スイッチ252C,252E,252P,252ODに供給される。したがって、4種の電流切替パルスSW_1〜SW_4の何れか1つをアクティブにすることで1つの電流スイッチ252をオンすればよい。
レーザ駆動部270は、レーザ切替回路272とドライバ回路274を有する。レーザ切替回路272としては、一例として、CD系統用の第1半導体レーザ41_1、DVD系統用の第2半導体レーザ41_2、次世代DVD系統用の第3半導体レーザ41_3の3系統を切り替える3入力−1出力型のスイッチを有している。ドライバ回路274は、第1半導体レーザ41_1を駆動する第1ドライバ回路274_1、第2半導体レーザ41_2を駆動する第2ドライバ回路274_2、第3半導体レーザ41_3を駆動する第3ドライバ回路274_3を有する。レーザ駆動部270は、CD,DVD,次世代DVDの3種類の記録媒体用の半導体レーザ41_1,41_2,41_3に対応しており、記録媒体によって半導体レーザ41を切り替える。
このような構成により、レーザ駆動回路200Vは、半導体レーザ41の閾値電流を供給するバイアス電流と複数の電流パルスの組合せによりライトストラテジ技術が適用される多値パワーの発光波形を生成するようにしている。図示しないレーザパワー制御系(APC制御系)では、半導体レーザ41のレーザパワーが、この多値パワーの発光波形となるように、多値パワーを制御する。
[動作:基本構成]
図4Bおよび図4Cに示すように、書込み用のデータ入力はノンリターンゼロデータNRZIDATAであるものとする。スペース長は2Tで、マーク長は2T以上(図では2T,3T,4T,5Tを例示)であるとする。最高速信号は2T繰返しとなる。
ライトストラテジ技術を適用するとき、この例では、各スペース長2Tにおいて、前半の1T時にはクールレベル(Cool)、後半の1T時にはイレーズレベル(Erase )にする。マーク長2T時において、前半の1T時にはイレーズレベル、後半の1T時にはオーバードライブレベルにする。マーク長3T時において、1番目の1T時にはイレーズレベル、2番目の1T時にはオーバードライブレベル(O.D.)、3番目の1T時にはピークレベル(Peak)にする。
マーク長4T時において、1番目の1T時にはイレーズレベル、2番目の1T時にはオーバードライブレベル、3番目の1T時にはピークレベル、4番目の1T時にはオーバードライブレベルにする。マーク長5T時において、1番目の1T時にはイレーズレベル、2番目の1T時にはオーバードライブレベル、3番目の1T時にはピークレベル、4番目の1T時にはピークレベル、5番目の1T時にはオーバードライブレベルにする。つまり、マーク長5T時には、3〜4番目の2T時にはピークレベルを維持し、その後の5番目の1T時にオーバードライブレベルに遷移する。
また、マーク長に関わらず、スペースの後半からマークの1番目にかけての2T時にはイレーズレベルを維持し、その後の1T時にオーバードライブレベルに遷移する。各発光パワーレベルには、O.D.>Peak>Erase >Coolの関係がある。
このような記録波形制御信号パターンに対応して、図4Dに示すように、1段目のレジスタ232_1には初期レベルとしてクールレベルの情報を記憶する。2段目のレジスタ232_2にはイレーズレベル、3段目のレジスタ232_2にはオーバードライブレベル、4段目のレジスタ232_2にはピークレベル、5段目のレジスタ232_5にはオーバードライブ、の各情報を記憶する。
1つのリセット信号RSと1つのエッジ信号ESを入力パルス信号として使用する。1つのリセット信号RSの立上りエッジあるいは立上りエッジおよび立下りエッジに基づきリセットパルスRPを生成する。1つのエッジ信号ESの両エッジに基づきエッジパルスEPを生成する。そして、発光レベルパターン記憶部230の各レジスタ232_1〜232_5に記憶した各パワーレベル情報を先頭エリア(本例ではクール)から順番に読み出していく。たとえば、リセットパルスRPがアクティブHのときに読出しスイッチ234_1をオンさせて1段目のレジスタ232_1のパワーレベル情報を読み出す。この後、エッジパルスEPがアクティブHとなる都度、シーケンシャルスイッチ構成の読出しスイッチ234_2〜234_5を順番にオンさせてレジスタ232_2〜232_5のパワーレベル情報を順番に読み出す。
たとえば、マーク長4Tやマーク長5Tの記録時には、順番に全てのパワーレベル情報を読み出すと、クール→イレーズ→オーバードライブ→ピーク→オーバードライブの順でレーザ発光パワーが切り替わる。
ノンリターンゼロデータNRZIDATAのマーク長によっては全てのレベルを出力することはなく、たとえば、マーク長2Tの記録時には、オーバードライブからクールにパワーを遷移させる必要が生じる。その場合、クールにしたいオーバードライブ直後のタイミングでリセットパルスRPがアクティブHとなるようにリセット信号RSを供給することにより、オーバードライブの次にクールの情報が読み出される。同様に、マーク長3Tの記録時には、ピークからクールにパワーが遷移するように、クールにしたいピーク直後のタイミングでリセットパルスRPがアクティブHとなるようにリセット信号RSを供給すればよい。
<レーザ駆動方式:第1実施形態>
図5〜図5Fは、シーケンシャル方式の第1実施形態を説明する図である。図5は、第1実施形態の伝送信号生成部500Aの構成例を説明する図である。図5Aは、第1実施形態の伝送信号生成部500Aの動作を説明する図である。図5Bは、第1実施形態のレーザ駆動回路200Aを示す図である。図5C・図5Dは、第1実施形態のレーザ駆動回路200Aの動作を説明する図である。図5Eは、図5C・図5Dに示す記録波形制御信号パターンに対応したメモリ回路のレジスタ設定情報を説明する図である。図5Fは本実施形態のエッジ連続検出に対する比較例のエッジ遷移方向検出を説明する図である。
第1実施形態は、記録モード時に、1つの第1の伝送信号およびN本(Nは2以上の正の整数)の第2の伝送信号をレーザ駆動回路200Aに供給して、ライトストラテジ技術で半導体レーザ41を駆動するものである。信号線の本数は増えてしまうが、高速伝送を可能にするため、第2の伝送信号をN本にし、それぞれの立上りエッジと立下りエッジの2Nエッジでタイミングを伝送することで、伝送帯域を低減する機能を実現するものである。切替えパルスの取得タイミングを規定する情報を含んだ第2の伝送信号を複数本で伝送することで、より容易に伝送帯域の問題点を解決して高倍速記録に対応しようとする。
加えて、第1の伝送信号の遷移タイミングの直前・直後の第2の伝送信号の遷移タイミングは「N本の第2の伝送信号」の中の同じものによるか否かに情報を持たせることで、第2の伝送信号の遷移タイミングそのものの情報以外の情報伝送を可能とするものである。第1の伝送信号の遷移タイミングの直前・直後の第2の伝送信号の遷移タイミングは「N本の第2の伝送信号」の中の同じものによるか否かを、以下では、「第1の伝送信号前後の第2の伝送信号のエッジが連続か非連続であるか」とも称する。リセット前後のエッジが連続か非連続であるかにメモリ切替え用の情報を付加することで、タイミング情報以外の情報伝送を行なう。「第2の伝送信号の遷移タイミングそのものの情報以外の情報」としては、具体的には、複数種類のパワーレベルパターンを切り替えるための情報として利用することが考えられる。つまり、記録データ長(スペース長やマーク長)に応じてピークレベルやオーバードライブレベルなどのパワーレベルを変更する場合に適用される。
回路構成としては、光ピックアップ14側のレーザ駆動回路200Aには、パワーレベルパターン(レベル情報パターン)を記憶する記憶部を設ける。その記憶部は、それぞれ異なるパターンを記憶する複数の副記憶部(それぞれを副記憶部と称する)と、複数の各副記憶部に記憶されているどちらかのパワーレベルパターンを選択的に記憶する主記憶部を備えたものとする。たとえば、主記憶部に一方の副記憶部のパワーレベルパターンを記憶させ、同時に繰返しパターンの基準レベルを読み出すためのリセット信号RSを1本使用し、それ以降のレベルを順番に読み出すためのエッジ信号ESをN本使用する。
N本のエッジ信号ESには、それらのエッジタイミングの組合せに複数種類のパワーレベルパターンを切り替えるための情報を持たせる。その情報をレーザ駆動回路200Aで解読してパワーレベル切替えを行なう。具体的には、N本のエッジ信号ESの内、同一のエッジ信号ESのエッジが、リセット信号RSのエッジを挟んで連続した場合には他方の副記憶部に記憶されているパワーレベルパターンを主記憶部に記憶するようにする。このため、本実施形態では、リセット信号RSのエッジの直前・直後のエッジ信号ESのエッジが同一のエッジ信号ESのものであるのかを判定する(エッジ信号ESのエッジ連続検出と称する)。
以下、N=2で、基本構成との相違点を中心に説明する。
[回路構成:第1実施形態]
図5に示すように、ドライブ基板側の伝送信号生成部500Aは、リセット信号RSを生成するため、RS型フリップフロップ510とD型フリップフロップ512を有する。RS型フリップフロップ510のR入力端にはノンリターンゼロデータNRZIDATAを入力し、S入力端にはエッジパルスEP1を入力する。RS型フリップフロップ510の非反転出力端 Qは、D型フリップフロップ512のクロック入力端CKと接続されている。D型フリップフロップ512の反転出力端xQはD入力端と接続され1/2分周回路が構成される。
こうすることで、RS型フリップフロップ510の非反転出力端 Qは、エッジパルスEP1の立上りエッジに同期してアクティブHとなりノンリターンゼロデータNRZIDATAの立上りエッジに同期してインアクティブLとなる。RS型フリップフロップ510の非反転出力端 Qの出力パルスは、D型フリップフロップ512のクロック入力端CKに供給され、1/2に分周される。
RS型フリップフロップ510の非反転出力端 Qの出力パルスをリセット信号RSとすれば、その立上りエッジでリセットパルスRPを規定することになる。RS型フリップフロップ510の反転出力端xQの出力パルスをリセット信号RSとすれば、その立下りエッジでリセットパルスRPを規定することになる。D型フリップフロップ512の非反転出力端 Qや反転出力端xQの出力パルスをリセット信号RSとすれば、その両エッジでリセットパルスRPを規定することになる。よって、リセット信号RSの片エッジでリセットパルスRPを規定するシステム構成にする場合にはD型フリップフロップ512は不要である。
伝送信号生成部500Aは、エッジ信号ES_1,ES_2を生成するため、4入力型のORゲート520とNORゲート521、D型フリップフロップ522、ANDゲート523P,523Nを有する。さらに、伝送信号生成部500Aは、発光レベルパターン選択信号生成回路524、ANDゲート525、D型フリップフロップ526,527を有する。
ORゲート520の各入力端には、エッジパルスEP2〜EP5が供給される。ORゲート520の出力端は、NORゲート521の一方の入力端およびANDゲート523P,523Nの一方の入力端と接続されている。NORゲート521の出力端はD型フリップフロップ522のクロック入力端CKと接続されている。D型フリップフロップ522は、反転出力端xQがD入力端と接続され、1/2分周回路が構成されるようになっている。D型フリップフロップ522はまた、反転出力端xQがANDゲート523Nの他方の入力端と接続され、非反転出力端 QがANDゲート523Pの他方の入力端と接続されている。
ANDゲート523Pの出力端は、D型フリップフロップ526のクロック入力端CKと接続されている。D型フリップフロップ526は、反転出力端xQがD入力端と接続され1/2分周回路が構成されるようになっており、後述のように非反転出力端xQからエッジ信号ES_1が出力される。ANDゲート523Nの出力端は、D型フリップフロップ527のクロック入力端CKと接続されている。D型フリップフロップ527は、反転出力端xQがD入力端と接続され1/2分周回路が構成されるようになっており、後述のように非反転出力端xQからエッジ信号ES_2が出力される。
発光レベルパターン選択信号生成回路524は、入力端に記録データ長判別結果が入力され、出力端は、ANDゲート525の一方の入力端と接続されている。ANDゲート525の他方の入力端には、エッジパルスEP1を入力する。ANDゲート525の出力端は、NORゲート521の他方の入力端と接続されている。
発光レベルパターン選択信号生成回路524は、アドレスエンコーダによって判別された記録データ長判別結果に応じて、発光レベルパターン選択信号PSを出力端に出力する。記録データ長判別結果と発光レベルパターンの対応は任意に設定可能である。エッジパルスEP1は、発光レベルパターン選択信号PSに応じて、ANDゲート525の出力端に出力される。発光レベルパターン選択信号PSがLレベルのときには、エッジパルスEP2〜EP5の何れかの立下りエッジに同期して、D型フリップフロップ522の非反転出力端 Qや反転出力端xQは、L,Hが順番に変化する。発光レベルパターン選択信号PSがHレベルのときには、エッジパルスEP1〜EP5の何れかの立下りエッジに同期して、D型フリップフロップ522の非反転出力端 Qや反転出力端xQは、L,Hが順番に変化する。
ANDゲート523Pは、D型フリップフロップ522の非反転出力端 Qの出力がHレベルのときORゲート520の出力であるエッジパルスEP2〜EP5を選択的にD型フリップフロップ526に出力する。ANDゲート523Nは、D型フリップフロップ522の反転出力端xQの出力がHのときORゲート520の出力であるエッジパルスEP2〜EP5を選択的にD型フリップフロップ527に出力する。ANDゲート523Pで選択されたエッジパルスの立上りエッジに同期し、D型フリップフロップ526の非反転出力端 Qや反転出力端xQはL,Hが順番に変化する。ANDゲート523Nで選択されたエッジパルスの立上りエッジに同期し、D型フリップフロップ527の非反転出力端 Qや反転出力端xQはL,Hが順番に変化する。D型フリップフロップ526の非反転出力端 Qや反転出力端xQの出力パルスをエッジ信号ES_1とすれば、その両エッジでエッジパルスEP_1を規定することになる。D型フリップフロップ527の非反転出力端 Qや反転出力端xQの出力パルスをエッジ信号ES_2とすれば、その両エッジでエッジパルスEP_2を規定することになる。
エッジ信号ES_1,ES_2はエッジパルスEP2〜EP5に基づき交互に論理反転することを原則とする。しかし、発光レベルパターン選択信号PSがHレベルのときはD型フリップフロップ522がエッジパルスEP1でも出力を反転させるため、エッジパルスEP1後の遷移タイミングでは、交互ではなく直前に論理反転していた方が先に論理反転する。発光レベルパターン選択信号PSがHレベルのときは、エッジパルスEP1に対応するリセット信号RSのエッジを挟んで同一のエッジ信号ES_1,ES_2のエッジが連続した状態になり、パワーレベルパターンを切り替えるための情報をエッジ信号ES_1,ES_2が持つ。
図5Bに示すように、第1実施形態のレーザ駆動回路200A(パルス生成部202A)は、リセットパルス生成部210A,エッジパルス生成部220Aの他に選択パルスMCを生成する選択パルス生成部280A(第3パルス生成部)を備える。リセットパルス生成部210Aは基本構成と同様に、リセット信号RSのエッジを検出してリセットパルスRPを生成する。たとえば、エッジ検出回路212は、入力されるリセット信号RSの立上りおよび立下りの何れか一方のエッジ(ここでは立上りエッジとする)を検出してリセットパルスRPを生成する(対応するタイミングチャートは図5C)。変形例としては、エッジ検出回路212は、リセット信号RSの立上りおよび立下りの双方のエッジを検出してリセットパルスRPを生成してもよい(対応するタイミングチャートは図5D)。リセットパルスRPは、基本構成と同様、読出しスイッチ234_1の制御入力端に供給される他、複数種類のパワーレベルパターンを切り替えるための選択パルスの機能も持つのが特徴点である。
エッジパルス生成部220Aは、第2の伝送信号としての2つのエッジ信号ES_1,ES_2に基づきエッジパルスEPを生成する。このため、エッジパルス生成部220Aは、2つのエッジ検出回路222_1,222_2とパルス合成部の一例である論理ゲート224を有する。エッジ検出回路222_1は、エッジ信号ES_1の両エッジを検出してエッジパルスEP_1を生成する。エッジ検出回路222_2は、エッジ信号ES_2の両エッジを検出してエッジパルスEP_2を生成する。論理ゲート224は、各エッジ検出回路222_1,222_2から出力される各エッジパルスEP_1,EP_2を論理合成してエッジパルスEPを生成する。エッジパルスEP_1,EP_2はアクティブHのパルス信号であるものとする。これに対応して、論理ゲート224としては、エッジパルスEP_1,EP_2の論理和をとるORゲートを使用する。
選択パルス生成部280Aは、リセット信号RSのエッジの直前・直後のエッジ信号ESのエッジが同一のエッジ信号ESのものか否かを判定するエッジ連続検出機能を備える。選択パルス生成部280Aは、リセット信号RSのエッジを挟んで、エッジ信号ES_1のエッジが連続したときやエッジ信号ES_2のエッジが連続したときに、連続後のエッジ信号ES_1,ES_2に基づき選択パルスMCを生成する。選択パルスMCも、リセットパルスRPと同様に、複数種類のパワーレベルパターンを切り替えるために利用される。
具体的な構成として、選択パルス生成部280Aは、2つの判別信号生成部286_E,286_Rと、3つの論理ゲート287_1,287_2,287_3を有する。判別信号生成部286_Eは、エッジ検出回路222_1で生成されたエッジパルスEP_1の立下りからエッジ検出回路222_2で生成されたエッジパルスEP_2の立下りまでをアクティブHとする判別パルス DEPとその反転信号xDEPを生成する。判別信号生成部286_Rは、エッジ検出回路212で生成されたリセットパルスRPの立ち上がりから論理ゲート214で生成されたエッジパルスEPの立下りまでをアクティブHとする判別パルス DRPを生成する。
論理ゲート287_1はエッジパルスEP_1と判別パルス DEPと判別パルス DRPの論理積をとる3入力型のANDゲートが使用される。論理ゲート287_2はエッジパルスEP_2と判別パルスxDEPと判別パルス DRPの論理積をとる3入力型のANDゲートが使用される。論理ゲート287_3は論理ゲート287_1,287_2の論理和をとる2入力型のORゲートが使用され、その出力を選択パルスMCとする。この選択パルスMCは、リセットパルスRPとは異なり、スペースおよびマークの繰返しの切替りタイミングを示す基準パルスとしての機能を持たず、専らレジスタセット231の選択機能のみを有する。
[メモリ回路:第1実施形態]
図5Cおよび図5Dに示すように、記録波形制御信号パターンは基本構成と異なり、マーク長に応じてオーバードライブレベルが異なる。たとえば、マーク長2T,3T時は第1のパワーレベルパターンとして、オーバードライブレベル1(O.D.1 )およびピークレベル(Peak1 )、マーク長4T以上時は第2のパワーレベルパターンとして、オーバードライブレベル2(O.D.2 )およびピークレベル(Peak2 )である。各発光パワーレベルは、O.D.1 >Peak1>O.D.2 >Peak2>Erase >Coolの関係がある。なお、この例では第1・第2のパワーレベルパターンでイレーズレベルを同じにしているが、Erase1,Erase2(Erase1>Erase2)のように異なるものとしてもよい。
マーク長に応じてオーバードライブレベルを異ならせるため、第1実施形態の発光レベルパターン記憶部230は、主記憶部として機能するレジスタセット231_0、副記憶部として機能するレジスタセット231_1,231_2、記憶情報制御部236を有する。レジスタセット231_1,231_2は、図示しない主制御部からのレベル情報レジスタ入力の指示により2種の各記録波形制御信号パターンを各別に記憶する。レジスタセット231_0は、基本構成のレジスタセット231に対応するものである。記憶情報制御部236は、リセットパルスRPおよび選択パルスMCに基づき、レジスタセット231_1,231_2の何れかの記憶情報を読み出してレジスタセット231_0に保持させる。
[動作:第1実施形態]
図5Cおよび図5Dに示すように、1つのリセット信号RSと2つのエッジ信号ES_1,ES_2を入力パルス信号として使用するので、入力パルス信号としては計3つとなる。リセット信号RSに基づきリセットパルスRPを生成し、リセットパルスRPを挟んで同一のエッジ信号ES_1,ES_2のエッジが遷移しているときに選択パルスMCを生成する。因みに、図5Cに示す第1例は、リセット信号RSの立上りエッジのみを使用してリセットパルスRPを生成する態様であり、図5Dに示す第2例は、リセット信号RSの両エッジを使用してリセットパルスRPを生成する態様である。
図5Eに示すように、記憶情報制御部236は、リセットパルスRPがアクティブHのときはレジスタセット231_1の記憶情報を読み出してレジスタセット231_0にセットする。記憶情報制御部236は、選択パルスMCがアクティブHのときはレジスタセット231_2の記憶情報を読み出してレジスタセット231_0にセットする。つまり、記憶情報制御部236は、メモリ情報を、リセットパルスRPおよび選択パルスMCがアクティブHとなるタイミングで、レジスタセット231_0の情報を対応するパワーレベルパターンに書き換える。さらに、基本構成と同様に、リセットパルスRPを発光レベルパターン記憶部230の読出しスイッチ234_1に供給する。以下、基本構成と同様である。たとえばリセットパルスRPでクールレベルに戻され、その後エッジパルスEPでクールレベル以外の各レベルが順に読み出される。
第1実施形態のように、2つの第2の伝送信号(エッジ信号ES_1,ES_2)を使用することで、2種類のパワーレベルパターンを切り替えることができる。これにより、マーク長に応じてレーザ発光パワーレベルを変更できる。エッジ2本で1本当たりの伝送帯域を下げ、高倍速記録に対応する。さらにエッジを2本にしたことにより、エッジ連続の検出が可能となる。このエッジ連続の情報により、リセットの本数を増やすことなく別のパワーレベルパターンの選択が可能となる。また、連続するエッジ間にリセットエッジを挟むことにより、エッジ連続部でのエッジ間隔が出力の最短エッジ間隔にはならない。伝送信号1本当たりの伝送帯域が悪化することはなく、高倍速記録が可能である。ただし、選択パルスMCはリセットパルスRPの次のエッジパルスEPと同期するため、リセットパルスRPよりも後(クールレベルを出力した後)に生成され、クールレベルを2パターン持てない。
[別構成との対比]
図示しないが、複数種類のパワーレベルパターンを切り替える仕組みを採らずに高倍速記録対応のみを採るのであれば、第1の伝送信号前後の第2の伝送信号のエッジが連続か非連続であるかをN本の第2の伝送信号で表わす必要はない。この方式を高倍速記録対応方式と称することにする。また、高倍速記録対応を採らずに、複数種類のパワーレベルパターンを切り替える仕組みのみを採るのであれば、第2の伝送信号は1本とし、N本の第1の伝送信号を使って複数種類のパワーレベルパターンを切り替える仕組みにすることも考えられる。この方式を複数パワーレベル対応方式と称することにする。たとえば2つのリセット信号RS_1,RS_2を使用する場合は、リセット信号RS_1からリセットパルスRP_1を生成し、リセット信号RS_2からリセットパルスRP_1を生成し、リセットパルスRPおよびリセットパルスRP_2の双方がアクティブHのときにリセットパルスRP_3を生成することが考えられる。2つのリセット信号RS_1,RS_2を使用して3つのリセットパルスRPを生成することで、3つのパワーレベルパターンを切り替える仕組みにすることができる。
また、第2の伝送信号(エッジ信号ES)を複数とする高倍速記録対応方式と、第1の伝送信号(リセット信号RS)を複数とする複数パワーレベル対応方式を組み合わせた構成にすることもできる。この方式を単純併用方式と称することにする。たとえば、1本のリセット信号RSと2本のエッジ信号ESを使った高倍速伝送をベースに、さらに、複数本のリセット信号RSを使って複数パワーレベル対応方式にする。高倍速記録対応方式と複数パワーレベル対応方式の各効果を享受できるので、第1実施形態と効果が得られる。
しかし、高倍速記録対応方式と複数パワーレベル対応方式を単に組み合わせた単純併用方式では、N本のエッジ信号ESで高倍速伝送を実現し、さらに、パワーレベルパターンを複数持たせるためには、少なくとも、リセット信号RSを1本増やさなければならず、N本のエッジ信号ESと複数本のリセット信号RSを必要とする。一方、第1実施形態では、N本のエッジ信号ESの遷移タイミングに複数種類のパワーレベルパターンを切り替えるための情報をもたせるのでリセット信号RSは1本でよい。第1実施形態の方が単純併用方式よりも少ない入力信号数で高倍速記録対応と複数パワーレベル対応の双方を実現できる。
さらに、第1のパワーレベルパターンと第2のパワーレベルパターンを区別し、第2のパワーレベルパターンを読み出す場合、必ずエッジ連続の検出を行うため、突発的なエラーにより誤ったエッジ連続が生じても、エラーが生じるのはそのパターンのみに留まり、それ以降に伝播することはない。エラーはエッジの欠損や誤ったエッジ生成となる。エッジの欠損・誤生成が生じたパターンはエラーとなるが、リセットパルスRPにより先頭レベルに戻るので、それ以降に伝播することはない。これは、本実施形態のエッジ連続検出機能では、エッジの順番は問わないと言うことに起因している。
図5Fには、エッジの順番を考慮するエッジ遷移方向検出機能が示されている。この例では、エッジ信号ES_1の立上り→エッジ信号ES_2の立上り→エッジ信号ES_1の立下り→エッジ信号ES_2の立下りのタイミングを持つ場合を順方向伝送と称し、エッジ信号ES_1の立上り→エッジ信号ES_2の立下り→エッジ信号ES_1の立下り→エッジ信号ES_2の立上りのタイミングを持つ場合を逆方向伝送と称する。順方向・逆方向を検出して、順方向で第1のパワーレベルパターン、逆方向で第2のパワーレベルパターンを選択する。突発的なエラーで誤ってエッジが連続してしまった場合に、順方向・逆方向が反転してしまうため、以後は第1・第2のパワーレベルパターンが逆になりエラーが伝播されてしまう。
これに対し、本実施形態のエッジ連続検出の場合、エッジ不連続で第1のパワーレベルパターンを選択しエッジ連続で第2のパワーレベルパターンを選択するのでエラー伝播はない。ただし、高倍速記録対応方式と比べた場合、シーケンシャル伝送を行なう出力側と受け側の回路が複雑になる。また、複数パワーレベル対応方式と比べた場合、たとえば2つのエッジ信号ESを使用する場合は3つではなく2つのパワーレベルパターンを切り替える仕組みになってしまう。また、複数パワーレベル対応方式では、クールレベルも各別に持てるのに対して、第1実施形態ではクールレベルを1つしか持てない。
<レーザ駆動方式:第2実施形態>
図6〜図6Bは、シーケンシャル方式の第2実施形態を説明する図である。図6は、第2実施形態の伝送信号生成部500Bの構成例を説明する図である。図6Aは、第2実施形態のレーザ駆動回路200Bの動作を説明する図である。図6Bは、図6Aに示す記録波形制御信号パターンに対応したメモリ回路のレジスタ設定情報を説明する図である。レーザ駆動回路200Bは第1実施形態のレーザ駆動回路200Aと同様の構成でよい。この点は、特段の断りのない限り他の実施形態でも同様である。
第2実施形態は、ランドグルーブ記録方式への適用例である。ランドグルーブ記録方式と呼ばれる方式をとる記録媒体の記録面上には、グルーブ領域と呼ばれる案内溝部と、隣接するグルーブ領域の間に位置するランド領域(溝間)と呼ばれる部分からなる情報記録部が形成されている。ランド領域とグルーブ領域は、光ピックアップによるトラッキング動作に追従して一周ごとに交互に切り替えられ、あたかも1本の連続トラックのように扱われる。しかし、記録動作においては、ランド領域とグルーブ領域の構造の違いにより、ライトストラテジを切り替える、つまりパワーレベルパターンを切り替えるようにする。
記録の高倍速化のために、ライトストラテジの切り替えは瞬時に行なわれる必要がある。ライトストラテジ回路を内蔵した比較例のレーザ駆動回路200Bなどでは、その内部の記憶部にランド領域用のライトストラテジ情報とグルーブ領域用のストラテジ情報を記憶して、どちらの情報を使うかを専用の端子を設けて切り替えを行なう。
専用端子を用いる方式では、レーザ駆動回路200Bなどの端子数が増加し、パッケージが大きくなる。また、タイミング伝送とランド/グルーブの切替信号が別の伝送経路であること、さらにタイミング伝送は差動のLVDS伝送であり、ランド/グルーブの切替信号は、信号線の増加を回避するために、シングルのCMOS伝送が一般的であり、異なる方式での伝送である。これらのことから、専用端子を用いる方式では、信号間のスキューが生じ易く、切替タイミングを正確に制御することが困難となる。
この対処のため、第2実施形態の伝送信号生成部500Bでは、第1実施形態の伝送信号生成部500Aをベースにして、発光レベルパターン選択信号生成回路524を取り外し、ANDゲート525の一方の入力端にランド/グルーブ切替信号LGを入力する。ランド/グルーブ切替信号LGは、そのときに伝送している書き込む情報が、ランド領域に書き込まれる情報か、グルーブ領域に書き込まれる情報かを示す信号である。
たとえば、グルーブ領域用の第1のパワーレベルパターンとランド領域用の第2のパワーレベルパターンは図6Aに示すように1周ごとに切り替えられる。図6Bに示すように、レジスタセット231_1にはグルーブ領域用の第1のパワーレベルパターンを設定し、レジスタセット231_2にはランド領域用の第2のパワーレベルパターンを設定する。そして、ランド/グルーブ切替信号LGがLレベルのときにはリセットパルスRPのみによりレジスタセット231_1に設定されているグルーブ領域用の第1のパワーレベルパターンを読み出す。ランド/グルーブ切替信号LGがHレベルのときには選択パルスMCも利用してレジスタセット231_2に設定されているランド領域用の第2のパワーレベルパターンに切り替える。ここで「選択パルスMCも利用して」と称したのは、リセットパルスRPにより先ずレジスタセット231_1に設定されている情報(本例ではクールレベル)が必ず読み出されることを考慮したものである。
このように、第2実施形態では、高倍速記録が可能であるだけでなく、エッジ信号ESのエッジ連続検出機能を利用してグルーブ領域とランド領域のそれぞれに応じたパワーレベルパターンを設定することができる。このレベル切替え用の制御線を用意しなくてもグルーブ領域用とランド領域用の2種のパワーレベルパターンの選択が可能となる。レベル切替え用の専用の端子を設ける必要がないので、パッケージ面積の増加がなく、ランド領域のパワーレベルパターンとグルーブ領域のパワーレベルパターンを切り替えることができる。また、タイミング情報を伝送する3つの伝送線路にランド領域とグルーブ領域の切替信号を多重することになり、伝送線路と伝送方式が異なることによるタイミングスキューは生じないので切替タイミングを正確に制御することができる。
<レーザ駆動方式:第3実施形態>
図7〜図7Bは、シーケンシャル方式の第3実施形態を説明する図である。図7は、第3実施形態の伝送信号生成部500Cの構成例を説明する図である。図7Aは、第3実施形態のレーザ駆動回路200Cの動作を説明する図である。図7Bは、図7Aに示す記録波形制御信号パターンに対応したメモリ回路のレジスタ設定情報を説明する図である。
第3実施形態は、CAV記録とZCLV記録におけるパワーレベルパターンの切替えへの適用例である。高倍速記録では、内周部分での光ディスクODの回転数が上がらないように、一定の回転速度で光ディスクODを回転させながら、データを記録するCAV(Constant Angular Velocity )記録や、適当な半径位置でゾーンを区切って、そのゾーン内はCLV(Constant Linear Velocity)とし外周ゾーンほど高い線速にするZCLV(Zone CLV)記録を行なっている。これらの記録方式では、内周から外周に向かって記録線速度が速くなっていき、記録線速度が異なれば最適な記録パワーや発光パターンが異なってくるので、これらを順次切替えるようにしている。
ライトストラテジ回路を内蔵した比較例のレーザ駆動回路200Bなどでは、内部の記憶部にCAV記録やZCLV記録に対応したパワーレベルパターンを記憶し、各パワーレベルパターンの何れを使うかを専用の端子を設けて切り替えを行なうことになる。第2実施形態で説明したランド/グルーブの切替えの場合と同様に、専用端子を用いる方式では、パッケージが大きくなるし。信号間のスキューが生じ易く、切替タイミングを正確に制御することが困難となる。
この対処のため、第3実施形態の伝送信号生成部500Cは、第1実施形態の伝送信号生成部500Aに対し、発光レベルパターン選択信号生成回路524を取り外し、ANDゲート525の一方の入力端に円周位置パワーレベルパターン切替信号LPを入力する。第2実施形態のランド/グルーブ切替信号LGを円周位置パワーレベルパターン切替信号LPに置き換えたものと考えればよい。円周位置パワーレベルパターン切替信号LPの論理レベルの遷移は、CAV記録やZCLV記録における光ディスクODの円周方向の記録位置に応じた記録パワーや発光パターンの切替タイミングを示す信号である。
第2実施形態と同様に、2つのレジスタセット231_1,231_2に異なるパワーレベルパターンを記憶し、何れを選択し使用するかをエッジ信号ESのエッジの連続/非連続の情報を使って決定する。これにより、CAV記録やZCLV記録で記録位置によって変化する記録線速度に追従して、記録パワーや発光パターンの切替えができる。
ここで、CAV記録やZCLV記録の場合、記録速度が順次変化していくので、第1・第2実施形態とは異なり、2つのパワーレベルパターンを交互に使用するのではない。円周位置パワーレベルパターン切替信号LPの論理レベルの遷移に基づき、一方のパワーレベルパターンを使用して記録しているときに、他方のパワーレベルパターンを書き換えておき、記録パワーや発光パターンを切り替えるタイミングに備えておく仕組みを採る。他方のパワーレベルパターンでの記録パワーに瞬時に切り替えることができる。
ただし、エッジ連続検出で取得される選択パルスMCでパターン切替えを行なう本実施形態の仕組みとの関係では次のような制約がある。先ず、レジスタセット231_1のみのパワーレベルパターンを使用して記録しているときには、レジスタセット231_2のパワーレベルパターンを書き換えておくことができる。レジスタセット231_2が使用されるときは、クールレベル設定のためレジスタセット231_1のレジスタ232_1も使用されるので、レジスタセット231_2のパワーレベルパターンを使用しているときはレジスタセット231_1のクールの設定情報の切替えができない。
よって、レジスタセット231_1に関しては、クール以外のパワーレベルパターンを書き換えるようにする。具体的には、レジスタセット231_1はクール以外を書き換え、レジスタセット231_2は全て書き換えとなる。選択パルスMCがHレベルとなり、クール以外がレジスタセット231_2となる場合、レジスタセット231_1のクールは出力されるが、レジスタセット231_1のクール以外は出力されない(=メモリにアクセスされていない)のでレジスタセット231_1のクール以外のパワーレベルパターンを書き換えることが可能である。
また、発光レベルパターン記憶部230内に記憶した多ビットデジタルデータとなるパワー情報をレジスタ入力で書き換えることにより、レベルパターンだけでなくパワーを変更することが可能となる。レベルパターンと同様に使われていないレジスタセットに対応するパワー情報を書き換えておき、レジスタセットの切り替えに備えておく。具体的には、レジスタセット231_1を使用しているタイミングでオーバードライブレベルO.D._2,ピークレベルPeak_2のパワー情報を書き換え、レジスタセット231_2の使用時にオーバードライブレベルO.D._1,ピークレベルPeak_1のパワー情報を書き換える。
なお、レジスタセット231_1の構成に当たり、物理的に1つのメモリを考えた場合に、ライトとリードの同時使用ができない形態のときには、クール用とそれ以外用に物理的に異なるメモリを使用することで対処すればよい。
このように、第3実施形態では、高倍速記録が可能であるだけでなく、エッジ信号ESのエッジ連続検出機能を利用してCAV記録やZCLV記録に応じたパワーレベルパターンを設定することができる。このレベル切替え用の制御線を用意しなくてもCAV記録やZCLV記録のためのディスク記録位置に応じた各パワーレベルパターンの選択が可能となる。レベル切替え用の専用の端子を設ける必要がないので、パッケージ面積の増加がなく、ディスク記録位置に応じた各パワーレベルパターンを切り替えることができる。また、タイミング情報を伝送する3つの伝送線路にCAV・ZCLV記録のためのパワーレベルパターンの切替信号を多重することになり、伝送線路と伝送方式が異なることによるタイミングスキューは生じないので切替タイミングを正確に制御することができる。
<レーザ駆動方式:第4実施形態>
図8〜図8Bは、シーケンシャル方式の第4実施形態を説明する図である。図8は、第4実施形態の伝送信号生成部500Dの構成例を説明する図である。図8Aは、第4実施形態のレーザ駆動回路200Dの動作を説明する図である。図8Bは、図8Aに示す記録波形制御信号パターンに対応したメモリ回路のレジスタ設定情報を説明する図である。
第4実施形態は、OPC(Optimum Power Calibration )と呼ばれる記録パワー調整を行なう場合への適用例である。記録可能な光ディスクは、メーカごとの特性差や個々の特性ばらつきなどの影響により、最適記録パワーが異なっている。また、最適記録パワーは、光ビームの発光タイミング(記録ストラテジ)や光ビームスポットの形状など、光ディスク装置にも依存する。そこで、書込み可能な光ディスクに情報を記録再生する際、記録パワーの最適化を行なうために、実際の信号を記録する前に光ディスクの試書き領域で試書きを行ない、この後、試書き領域を再生し、再生された信号を調べて記録するのに適した最適記録条件を決定する。この試書きによる最適記録パワーを決定する一連の処理をOPC(記録パワー調整)と称し、試書き領域をOPC領域と称している。OPC領域は、各光ディスクの規格で定められている。
OPCでは、OPC領域に記録パワーを段階的に変化させながらテストデータの試書きを行ない、OPC領域に記録されたテストデータを再生し、予め決められている評価指標を満足する最適記録パワー値を決定する。テストデータとしては、変調則の基本クロック周期Tに対して、変調則に従う最短マークから最長マークをランダムに繰り返すランダムパターンが一般的に使用される。
ライトストラテジ回路を内蔵した比較例のレーザ駆動回路200Bなどでは、内部の記憶部にOPCに対応したパワーレベルパターンを記憶し、各パワーレベルパターンの何れを使うかを専用の端子を設けて切り替えを行なうことになる。第2実施形態で説明したランド/グルーブの切替えや第3実施形態で説明したCAV・ZCLV記録対応の場合と同様に、専用端子を用いる方式では、パッケージが大きくなるし、信号間のスキューが生じ易く、切替タイミングを正確に制御することが困難となる。また、記録パワーを切り替える度に書込みを止めて設定を書き換えるようにすれば専用の切替端子を用いないで済む。しかしながら、この手法では、OPCの効率が悪化する。
この対処のため、第4実施形態の伝送信号生成部500Dは、第1実施形態の伝送信号生成部500Aに対し、発光レベルパターン選択信号生成回路524を取り外し、ANDゲート525の一方の入力端にOPCパワーレベルパターン切替信号OPC を入力する。第3実施形態のパワーレベルパターン切替信号LPをOPCパワーレベルパターン切替信号OPC に置き換えたものと考えればよい。OPCパワーレベルパターン切替信号OPC の論理レベルの遷移は、OPC処理過程におけるOPC領域にテストデータを記録する際の記録パワーの切替タイミングを示す信号である。
OPCで記録パワーの切替えを効率的に行なうために、第2実施形態と同様に、2つのレジスタセット231_1,231_2に異なるパワーレベルパターンを記憶し、何れを選択し使用するかをエッジ信号ESのエッジの連続/非連続の情報を使って決定する。これにより、OPC用テストデータの記録パワーを段階的に変更できる。
OPCでは、テストデータの記録パワーを段階的に変化させる(記録パワーが順次変化していく)ので、2つのパワーレベルパターンを交互に使用するのではない。この点は、第3実施形態のCAV・ZCLV記録の場合と似通っている。一方のパワーレベルパターンを使用して記録しているときに他方のパワーレベルパターンを書き換えておき、記録パワーを切り替えるタイミングに備えておく仕組みを採る。他方のパワーレベルパターンでの記録パワーに瞬時に切り替えることができるのでOPCの効率が悪化することもない。
ただし、エッジ連続検出で取得される選択パルスMCでパターン切替えを行なう本実施形態の仕組みとの関係では次のような制約がある。先ず、レジスタセット231_1のみのパワーレベルパターンを使用して記録しているときには、レジスタセット231_2のパワーレベルパターンを書き換えておくことができる。レジスタセット231_2が使用されるときは、クールレベル設定のためレジスタセット231_1のレジスタ232_1も使用されるので、レジスタセット231_2のパワーレベルパターンを使用しているときはレジスタセット231_1のクールの設定情報の切替えができない。この点は、第3実施形態と同様である。
このように、第4実施形態では、高倍速記録が可能であるだけでなく、エッジ信号ESのエッジ連続検出機能を利用してOPCにおいて記録パワーを段階的に変化させるためのパワーレベルパターンを設定することができる。レベル切替え用の制御線を用意しなくてもOPCのための記録パワーの選択が可能となる。レベル切替え用の専用の端子を設ける必要がないので、パッケージ面積の増加がなく記録パワー(パワーレベルパターン)を切り替えることができる。また、タイミング情報を伝送する3つの伝送線路にOPC用のパワーレベルパターンの切替信号を多重することになり、伝送線路と伝送方式が異なることによるタイミングスキューは生じないので切替タイミングを正確に制御することができる。
<レーザ駆動方式:第5実施形態>
図9〜図9Fは、シーケンシャル方式の第5実施形態を説明する図である。図9は、第5実施形態の伝送信号生成部500Eの構成例を説明する図である。図9Aは、APC用のパワーレベルパターンを説明する図である。図9Bは、第5実施形態の伝送信号生成部500Eの動作を説明する図である。図9Cは、第5実施形態のレーザ駆動回路200Eを示す図である。図9Dおよび図9Eは、第5実施形態のレーザ駆動回路200Eの動作を説明する図である。図9Fは、図9Dや図9Eに示す記録波形制御信号パターンに対応したメモリ回路のレジスタ設定情報を説明する図である。
第5実施形態は、APCと呼ばれる発光パワー調整を行なう場合への適用例である。
APCによるレーザ発光パワーの調整精度は、監視波形をサンプリングしパワーモニタ電圧PDを得る頻度が多いほど向上する。しかし、記録動作の高倍速化に伴い、マーク部およびスペース部の発光時間が短くなり、短いマークや短いスペースでは、監視波形が規定レベルに静定せず、サンプルホールドを行なうことができない。さらには、規格の最長Tでもサンプリングが困難になってきている。
そこで、APC領域でサンプリングが可能な発光パターンでAPCを行なうことで、APCの調整精度を上げる手法が考えられている。高密度大容量の記録可能な光ディスクで規定の情報記録単位(RUB:記録ユニットブロック)によって多数の領域に分割し構成され、その情報記録単位の一部にAPC領域が設けられている。APC領域は、情報記録に関係しない記録が可能な領域とし規格された領域である。
高速記録対応時の情報記録領域ではキャッスルストラテジを使用するが、APCエリアでの発光パターンとしては同じ発光レベルでの発光時間を長くするために、APC領域ではブロックストラテジとする方法がある。ブロックストラテジでの発光パターンを図9Aに示す。APC領域でのブロックストラテジでの発光は、APCのためのサンプリングを容易にすることを目的としており、記録媒体への記録が正しく行われる必要はなく、また良好な記録は期待できない。
APC領域での発光パターンを切り替えるために、専用端子を用いる方法も考えられるが、パッケージ面積の増加や切替タイミングの精度の問題がある。この点は第2〜第4実施形態と共通する問題である。
第5実施形態の伝送信号生成部500Eは、図9に示すように、第1実施形態の伝送信号生成部500Aに対し、発光レベルパターン選択信号生成回路524を取り外し、ANDゲート525の一方の入力端に情報記録領域/APC領域切替信号JAを入力する。第3・第4実施形態のパワーレベルパターン切替信号LP・OPCパワーレベルパターン切替信号OPC を情報記録領域/APC領域切替信号JAに置き換えたものである。情報記録領域/APC領域切替信号JAの論理レベルは、そのとき伝送している発光パターンが情報記録領域の発光パターンとAPC領域の発光パターンの何れであるかを示す信号である。
第5実施形態のレーザ駆動回路200Eは、図9Cに示すように、構成としては第1実施形態のレーザ駆動回路200Aと相違がない。相違点は、第1実施形態と取り扱うパワーレベルが異なるものがあるので、それらについて、電流源部240の基準電流生成部242やDA変換部244や基準電流Iの参照子を変更している点にある。
情報記録領域とAPC領域の各発光パターンの切替えを効率的に行なうために、第2実施形態と同様に、2つのレジスタセット231_1,231_2に情報記録領域とAPC領域の各発光パターン(パワーレベルパターン)を記憶する。そして、何れを選択し使用するかを、エッジ信号ESのエッジの連続/非連続の情報を使って決定する。これにより、情報記録領域とAPC領域のそれぞれにおいて発光パターンを適正に選択することができる。他方の発光パターンに瞬時に切り替えることができるので、情報記録領域からAPC領域への切替えやAPC領域から情報記録領域への切替え時に不都合が生じることもない。
ここで、情報記録領域でのキャッスル方式のパワーレベルパターンと、APC領域でのブロックストラテジ方式のパワーレベルパターン(L/Hの2値)との切替えを如何様に行なうかが問題となる。これは、リセットパルスRPによりレジスタセット231_1に設定されているキャッスル方式のクールレベルが読み出され、その後に選択パルスMCがあることでレジスタセット231_2に設定されているブロックストラテジ用のパターンが読み出されることに関係する。
先ず、ブロックストラテジ方式のLレベルをキャッスル方式のクールレベルと同じにすることが考えられる。この場合、選択パルスMCを必要とするのは、ブロックストラテジ方式のHレベルを設定するときになる。しかしながらこの場合、当然の如く、ブロックストラテジ方式のLレベルの設定の自由度がない。
そこで、本実施形態では、図9Aの最下部に示すように、ブロックストラテジ方式のパターンに切り替えるとき、一瞬だけキャッスル方式のクールレベルにし、直ぐに選択パルスMCを出してブロックストラテジ方式のLレベルを設定することにする。基本のブロックストラテジ方式のパワーレベルパターンと異なり、一度クールレベルに落ちた後にLレベルになる特殊なブロックストラテジ方式のパワーレベルパターンになるが、APC領域でのマークスペース領域は十分長くスペース静定の影響は殆どない。
図9B、図9D、および図9Eには、情報記録領域でのキャッスル方式のパワーレベルパターンから、APC領域でのブロックストラテジ方式のパワーレベルパターンに切り替るときのタイミングチャートが示されている。
たとえば、伝送信号生成部500E側についての動作が図9Bに示されている。図9Bにおいて、エッジパルスEP1〜EP5は、キャッスル方式の期間であるのかブロックストラテジ方式の期間であるのかを問わず、EP1→EP2→EP3→EP4→EP5などのように順番に出る。
レーザ駆動回路200E側についての動作が図9Dおよび図9Eに示されている。因みに、図9Dに示す第1例は、リセット信号RSの立上りエッジのみを使用してリセットパルスRPを生成する態様であり、図9Eに示す第2例は、リセット信号RSの両エッジを使用してリセットパルスRPを生成する態様である。図9Dおよび図9Eにおいて、キャッスルストラテジの最後のオーバードライブがエッジパルスEP_2であったとする。
ブロックストラテジでは、Lレベルの前にリセットパルスRPを出しレジスタセット231_1から読み出されるクールレベルにする。その直後(1T以下程度)にエッジパルスEP_2を出すことによりリセットパルスRPを挟んで同一エッジを連続させる。これにより、エッジパルスEP_2のタイミングで選択パルスMCが出力され、レジスタセット231_2に切り替るので、ブロックストラテジのLレベルが設定される。次にエッジパルスEP_1でHレベルを設定する。
以降は、その繰り返しでリセットパルスRPでレジスタセット231_1から読み出されるクールレベルに戻し、直後にエッジ連続のためにエッジパルスEP_1を出すことによりリセットパルスRPを挟んで同一エッジを連続させる。これにより、エッジパルスEP_1のタイミングで選択パルスMCが出力され、レジスタセット231_2に切り替るので、ブロックストラテジのLレベルが設定される。さらにエッジパルスEP_2でHレベルを設定する。
つまり、基本のブロックストラテジのパターンにクールレベルを追加することで、キャッスルストラテジの1つ目のオーバードライブが出力されているときにリセットしたようなストラテジになり、図3Bに示した2Tスペース2Tマークと同様の発光波形となる。図9Bに示すように、ブロックストラテジ方式の期間では、伝送信号生成部500Eは、エッジパルスEP1(図示しないリセット信号RSと対応)とエッジパルスEP2,EP3(エッジ信号ES_1,ES_2と対応)を繰り返す。
このように、第5実施形態では、エッジ信号ESのエッジ連続検出機能を利用して、情報記録領域においてキャッスル方式を適用して高倍速記録が可能であるだけでなく、APC領域においてブロックストラテジの発光パターンを設定することができる。情報記録領域からAPC領域へ切り替るときの発光パターンの切替え用の制御線を用意しなくても発光パターンの選択が可能となる。発光パターン切替え用の専用の端子を設ける必要がないので、パッケージ面積の増加がなく、発光パターン(パワーレベルパターン)を切り替えることができる。また、タイミング情報を伝送する3つの伝送線路に発光パターンの切替信号を多重することになり、伝送線路と伝送方式が異なることによるタイミングスキューは生じないので、切替タイミングを正確に制御することができる。
<レーザ駆動方式:第6実施形態>
図10〜図10Dは、シーケンシャル方式の第6実施形態を説明する図である。図10は、サンプリングパルスSPの第1の設定例を説明する図である。図10Aは、サンプリングパルスSPの第2の設定例を説明する図である。図10B〜図10Dは、第6実施形態でのサンプリングパルスパターン記憶部430のレジスタ設定情報を説明する図である。
第6実施形態は、図3Aに示した第2例のシステム構成(つまりAPC制御用の信号やサンプリングパルスSPの生成・伝送手法にも着目した構成)での適用例である。
先ず、第6実施形態の仕組みの理解の容易化のためのに、最初に、シーケンシャル方式を併用したときのサンプリングパルスSPの生成・伝送手法の基本的な仕組みの一例について説明し、その後に第6実施形態の仕組みについて説明する。
[サンプリングパルス設定:第1例]
図10に示す第1の設定例は、マーク用のサンプリングパルスSP_1を設定するものである。レーザ発光波形は、クール、イレーズ、ピーク、オーバードライブの4つのパワーレベルをもつ。このうち、マークを形成するパワーレベルはピークとオーバードライブ、スペースを形成するパワーレベルはクールとイレーズと考えることができる。
たとえば、サンプルホールド回路332に供給するマーク用のサンプリングパルスSP_1は、マークを形成するためのあるエッジを起点とし、そこからの遅延時間、パルス幅、サンプルホールド回路332までの遅延補償のための全体遅延時間を設定して生成する。
ここでは、サンプリングパルスSP_1は、マークを形成するピークとオーバードライブのうち比較的幅が広いピークレベルをサンプルホールドする場合について説明する。サンプリングパルスSP_1は、パワーモニタ信号PMのピークレベルをサンプルホールドするためのものであるから、パワーモニタ信号PMがオーバードライブレベルからピークレベルに静定した後にサンプルできるようにタイミングを設定する。したがって、ピークレベルの開始位置を基準に生成するのが、スペース幅の影響を受けないので好ましいことになる。ピークレベルをサンプルするタイミングの設定に当たっては、パルス生成部202からサンプルホールド回路332に至る信号経路の信号帯域および遅延に対する補償を考慮する。
たとえば、キャッスル方式を適用する場合、図10のように、ピークレベルの開始タイミングT12を、ピークレベルをサンプルするための起点のエッジ(基準エッジ)に設定する。基準エッジT12を起点として、サンプリングパルスSP_1の立上りタイミングT13を規定する立上り遅延時間TD1_1(T12〜T13)を設定する。立上り遅延時間TD1_1は、サンプルホールド回路332に入力されるパワーモニタ信号PMが、オーバードライブレベルからピークレベルへ静定する時間を考慮して設定する。
さらに、立上りタイミングT13を起点に、サンプリングパルスSP_1のアクティブHの期間を規定するパルス幅PW1(T13〜T14)と、実際にアクティブHとなるまでのパルス遅延時間TD1_2(T13〜T15)を設定する。パルス遅延時間TD1_2は、パルス生成部202からサンプルホールド回路332への信号経路におけるサンプリングパルスの遅延時間とパワーモニタ信号PMの遅延時間の差を補償することを考慮して設定する。サンプリングパルスの遅延時間とは、パルス生成部202からサンプリングパルス生成部400を経てサンプルホールド回路332に入力されるまでに要する時間である。また、パワーモニタ信号PMの遅延時間とは、パルス生成部202から発光波形生成部203を経て半導体レーザ41が発光し、その光が受光素子310に入射して電流電圧変換部313と可変ゲイン型増幅器315を経てサンプルホールド回路332に入力されるまでに要する時間である。こうすることで、サンプリングパルスSP_1は、タイミングT12から「TD1_1+TD1_2」経過後に立上り、パルス幅PW1経過後に立ち下がる。
なお、マーク長が短い短マークの場合には、マーク用のサンプリングパルスSP_1を生成しない設定にする。たとえば、基準エッジT12からピークレベルの最後となるオーバードライブの開始タイミングT14までを、サンプリングパルス出力判定設定期間DET1に設定する。そして、このサンプリングパルス出力判定設定期間DET1が、予め定められている値に達しない場合、サンプリングパルスSP_1を出力しないようにする。たとえば、パワーモニタ信号PMにおける、オーバードライブレベルからピークレベルへの静定に10nsを要する波形においては、立上り遅延時間TD1_1を10ns以上に設定することで、正しいピークレベルをサンプルホールドすることができる。このとき、サンプリングパルス出力判定設定期間DET1を10nsと設定することにより、ピークレベルの幅が10ns以下のパルスにおいては、サンプリングパルスSP_1を生成しないようにする。
[サンプリングパルス設定:第2例]
図10Aに示す第2の設定例は、スペース用のサンプリングパルスSP_2を設定するものである。レーザ発光波形は、図10と同じパワーレベルをもつ。
スペース用のサンプリングパルスSP_2の生成も、以下の通り、マーク用の場合と同様である。すなわち、スペース用のサンプリングパルスSP_2は、スペースを形成するためのあるエッジを起点として、そこからの遅延時間、パルス幅、サンプルホールド回路334までの遅延補償のための全体遅延時間を設定して生成する。
ここでは、サンプリングパルスSP_2は、スペースを形成するクールとイレーズのうち比較的幅が広いイレーズレベルをサンプルホールドする場合について説明する。サンプリングパルスSP_2は、パワーモニタ信号PMのイレーズレベルをサンプルホールドするためのものであるから、パワーモニタ信号PMがクールレベルからイレーズレベルに静定した後にサンプルできるようにタイミングを設定する。したがって、イレーズレベルの開始位置を基準に生成するのが、マーク幅の影響を受けないので好ましいことになる。イレーズレベルをサンプルするタイミングの設定に当たっては、パルス生成部202からサンプルホールド回路334に至る信号経路の信号帯域および遅延に対する補償を考慮する。
たとえば、キャッスル方式を適用する場合、図10Aのように、イレーズレベルの開始タイミングT32を、イレーズレベルをサンプルするための起点のエッジ(基準エッジ)に設定する。基準エッジT32を起点として、サンプリングパルスSP_2の立上りタイミングT33を規定する立上り遅延時間TD3_1(T32〜T33)を設定する。立上り遅延時間TD3_1は、サンプルホールド回路334に入力されるパワーモニタ信号PMが、クールレベルからイレーズレベルへ静定する時間を考慮して設定する。さらに、立上りタイミングT33を起点に、サンプリングパルスSP_2のアクティブHの期間を規定するパルス幅PW3(T33〜T34)と、実際にアクティブHとなるまでのパルス遅延時間TD3_2(T33〜T37)を設定する。パルス遅延時間TD3_2は、パルス生成部202からサンプルホールド回路334への信号経路におけるサンプリングパルスの遅延時間とパワーモニタ信号PMの遅延時間の差を補償することを考慮して設定する。こうすることで、サンプリングパルスSP_2は、タイミングT32から「TD3_1+TD3_2」経過後に立上り、パルス幅PW3経過後に立ち下がる。
なお、スペース長が短い短スペースの場合には、スペース用のサンプリングパルスSP_2を生成しない設定にする。たとえば、基準エッジT32からイレーズレベルの最後となるオーバードライブの開始タイミングT35までを、サンプリングパルス出力判定設定期間DET3に設定する。そして、このサンプリングパルス出力判定設定期間DET3が、予め定められている値に達しない場合、サンプリングパルスSP_2を出力しないようにする。たとえば、パワーモニタ信号PMにおける、クールレベルからイレーズレベルへの静定に10nsを要する波形においては、立上り遅延時間TD3_1を10ns以上に設定することで、正しいイレーズレベルをサンプルホールドすることができる。このとき、サンプリングパルス出力判定設定期間DET3を10nsと設定することにより、イレーズレベルの幅が10ns以下のパルスにおいては、サンプリングパルスSP_2を生成しないようにする。
[サンプリングパルスの切替え]
第5実施形態で説明したように、高倍速化によって、短いマークや短いスペースでは、APCのためのサンプリングが困難になってくる。一方、前述のサンプリングパルス設定例では、規定長以下の短マークや短スペースでは、サンプリングパルスを生成しない設定が可能であり、この仕組みにより、規定長を超える長マークや長スペースに対してのみ選択的なサンプリングが可能となっている。
サンプリングパルス設定の第1例や第2例では、サンプリングパルス出力判定設定期間DET1,DET3の値によりサンプリングパルスSP_1,SP_2を生成するかしないかが特定される。したがって、基本的には、2つの設定情報を用意する必然性は基本的にはない。しかしながら、サンプリングパルスの設定を切り替える意義として、たとえば、以下の2点が考えられる。
1)入力信号にサンプリングパルスSPを出す出さないの信号を乗せられれば、サンプリングパルス生成部400で、出力を判断するサンプリングパルス出力判定設定期間DET1を計測する必要がなくなり、サンプリングパルス生成部400が簡略化する。
2)エッジ連続で短マークのレベルパターンを切替えた場合、オーバードライブOD1→ピークPeak、オーバードライブOD2→ピークPeak(Peakは同パワー)へのパワーの変化量が変わり静定時間も異なってくる。そこで、サンプリングパルスSPの立上り位置(立上り遅延時間TD1_1)や立下り位置(パルス遅延時間TD1_2)を可変する必要がでてくる。
ここで、1)はサンプリングパルス設定のみの切替えとなり、2)はパワーレベルパターン切替えとサンプリングパルス設定切替えの併用が前提となる。
また、短マークのときは立上り遅延時間TD_1を短く設定して監視波形信号が静定した直後をサンプリングし、長マークのときは立上り遅延時間TD_1を長く設定して監視波形信号が十分静定したタイミングでサンプリングすることが考えられる。こうすることで、高倍速化してもサンプリングの頻度を下げずにAPCを行なうことができる。この場合、短マークと長マークで立上り遅延時間TD_1を変更するには、サンプリングパルスSPの設定情報の切替えが必要になる。
これらのケースでサンプリングパルスSPの設定情報を切り替えるために、専用端子を用いる方法も考えられるが、パッケージ面積の増加や切替タイミングの精度の問題がある。この点は第2〜第5実施形態と共通する問題である。
この対処のため、第6実施形態では、エッジ信号ESのエッジの連続/非連続の情報を使ってサンプリングパルスSPの設定情報の切替えを行なうことにする。伝送信号生成部500側の構成は第1実施形態の伝送信号生成部500Aと同様である。
サンプリングパルス生成部400側については、サンプリングパルス出力判定設定期間DET1,DET3がそれぞれ異なる2種の設定情報を記憶する仕組みを講じる。一方は、マーク長やスペース長に拘わらずサンプリングパルスSPを生成する設定(DET1,DET3が長い設定)、他方は規定長以下の短マークや短スペースではサンプリングパルスSPを生成しない設定(DET1,DET3が短い設定)である。または、一方は、短マークのときに立上り遅延時間TD_1を短く設定して監視波形信号が静定した直後をサンプリングする設定、他方は、長マークのときに立上り遅延時間TD_1を長く設定して監視波形信号が十分静定したタイミングでサンプリングする設定である。
基本的な考え方は、パワーレベルパターンを切替えるために複数のレジスタセット231を用意する考え方を採用する。このとき、パワーレベルパターンも2つ持ち、マーク長とスペース長に応じて発光パターンを変えてもよいし、サンプリングパルス生成の設定のみを変えてもよい。
本実施形態では、スペースのタイミングに発生するリセットパルスRPおよび選択パルスMCをトリガにしてレジスタセット431の切替えを行なうので、マークサンプリングとスペースサンプリングの各設定を連動して切り替えることになる。つまり、マーク長とスペース長の対でマークサンプリングとスペースサンプリングの設定を切り替えるため、マークサンプリングとスペースサンプリングの各設定を連動して切り替える。
たとえば、図10Bは、サンプリングパルスSPの設定情報の切替えとパワーレベルパターンの切替えの双方を行なう第1例である。図10Cは、サンプリングパルスSPの設定情報の切替えのみを行ないパワーレベルパターンの切替えを行なわない第2例である。
何れの構成においても、サンプリングパルス生成部400のサンプリングパルスパターン記憶部430は、ライトストラテジ信号に基づきサンプリングパルスSP_1,SP_2を生成する際の設定情報(DET@,TD@_1 ,PW@ ,TD@_2 など)を記憶する。サンプリングパルスパターン記憶部430は、第2の記憶部の一例であり、発光レベルパターン記憶部230とは別のものである。
サンプリングパルスパターン記憶部430は、主記憶部として機能するレジスタセット431_0と、副記憶部として機能するレジスタセット431_1,431_2と、記憶情報制御部436を有する。レジスタセット431_0は、複数のレジスタ432_1〜432_kを備える。この点は、図示しないが、レジスタセット431_1,431_2でも同様である。
レジスタセット431_1,431_2は、図示しない主制御部からのサンプリングパルス設定情報レジスタ入力の指示により、サンプリングパルスSP_1,SP_2を生成する際の設定情報(DET@,TD@_1 ,PW@ ,TD@_2 )を各別に記憶する。レジスタセット431_0は、レジスタセット231_0に対応するものである。記憶情報制御部436は、記憶情報制御部236に対応するもので、リセットパルスRPおよび選択パルスMCに基づき、レジスタセット431_1,431_2の何れかの記憶情報を読み出してレジスタセット431_0に保持させる。サンプリングパルス生成部400は、このレジスタセット431_0の各レジスタ432の情報を読み出して、その値に従ってサンプリングパルスSP_1,SP_2を生成する。
このように、第6実施形態では、エッジ信号ESのエッジ連続検出機能を利用して、サンプリングパルスSPの設定情報を切り替えることができる。設定情報の切替え用の制御線を用意しなくてもサンプリングパルスSPの設定情報の選択が可能となる。設定情報切替え用の専用の端子を設ける必要がないので、パッケージ面積の増加がなく、サンプリングパルスSPの設定情報を切り替えることができる。また、タイミング情報を伝送する3つの伝送線路にサンプリングパルスSPの設定情報の切替信号を多重することになり、伝送線路と伝送方式が異なることによるタイミングスキューは生じないので、切替タイミングを正確に制御することができる。
この例では、エッジ信号ESのエッジ連続検出機能を利用して生成した選択パルスMCをサンプリングパルスパターン記憶部430のメモリ切替えに使用したがこのことは必須ではない。たとえば2つのリセット信号RS_1,RS_2を使用する場合は、リセット信号RS_1からリセットパルスRP_1を生成し、リセット信号RS_2からリセットパルスRP_1を生成する。そして、発光レベルパターン記憶部230側の構成に関わらず、図10Dに示す第3例のように、それらを選択パルスとしてメモリ切替えに使用してもよい。
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
また、前記の実施形態は、クレーム(請求項)にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
たとえば、前記実施形態では、2本のエッジ信号ES_1,ES_2を使うとともに、リセット前後のエッジ信号ESのエッジが連続か非連続であるか(エッジ連続検出)により2種類のパワーレベルパターンを切り替える例を示したが、これは一例に過ぎない。エッジ信号ESの本数は3本以上でもよい。この場合、1つのエッジ信号ESのエッジ(つまりエッジパルスEP)が連続すれば別パターンに切り替え、エッジが非連続であれば通常動作にする。たとえば、エッジ信号ES_1,ES_2,ES_3の3本の場合に、通常動作がEP_1→EP_2→RP→EP_3→EP_1であるとき、EP_1→EP_2→RP→EP_2→EP_3→EP_1の場合は、RP→EP_2のときに別パターンの読込みを行なう。