JP2008310893A - レーザドライバ回路及び光ディスク装置 - Google Patents
レーザドライバ回路及び光ディスク装置 Download PDFInfo
- Publication number
- JP2008310893A JP2008310893A JP2007158404A JP2007158404A JP2008310893A JP 2008310893 A JP2008310893 A JP 2008310893A JP 2007158404 A JP2007158404 A JP 2007158404A JP 2007158404 A JP2007158404 A JP 2007158404A JP 2008310893 A JP2008310893 A JP 2008310893A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power
- value
- analog
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Recording Or Reproduction (AREA)
- Optical Head (AREA)
Abstract
【課題】フレキシブル基板上の配線本数の増加を抑制し、ノイズがアナログ制御信号へ与える影響を減少させる。
【解決手段】クロック及び記録データを与えられスイッチング制御信号623を出力するライトストラテジ回路603、独立して駆動電流値が設定されスイッチング制御信号を与えられて記録電流波形又は再生電流波形を出力するドライバ616〜619、レーザダイオード624のパワー設定値を与えられて格納するレジスタ605〜608、パワー設定値をアナログパワー設定値信号に変換して出力するDAC609〜611、パワーモニタ信号を与えられ記録データに連動してモニタ信号を出力するサンプルホールド回路、モニタ信号とアナログパワー設定値信号とに基づいて駆動電流値を決定して電流ドライバに出力するパワー制御回路613〜615とを備える。
【選択図】図1
【解決手段】クロック及び記録データを与えられスイッチング制御信号623を出力するライトストラテジ回路603、独立して駆動電流値が設定されスイッチング制御信号を与えられて記録電流波形又は再生電流波形を出力するドライバ616〜619、レーザダイオード624のパワー設定値を与えられて格納するレジスタ605〜608、パワー設定値をアナログパワー設定値信号に変換して出力するDAC609〜611、パワーモニタ信号を与えられ記録データに連動してモニタ信号を出力するサンプルホールド回路、モニタ信号とアナログパワー設定値信号とに基づいて駆動電流値を決定して電流ドライバに出力するパワー制御回路613〜615とを備える。
【選択図】図1
Description
本発明は、レーザドライバ回路及び光ディスク装置に関する。
CD−R/RWや記録型DVD装置において、光ディスク媒体への情報の記録は、対物レンズによって光ディスクの記録層に集光されたレーザ光を強度変調することで実現される。
一般に、強度の高いレーザ光が照射された領域がマークと称される領域に、強度の低いレーザ光が照射された領域がスペースと称される領域になり、この2つの領域の光学的な特性差によって2値情報として記録される。
強度変調された発光波形は、記録クロックを基準とし、そこからある一定時間だけずれた複数のパルスから構成されるマルチパルスと称される波形を有している。この波形は、「0」、「1」から成る入力データパターンそのものではなく、複雑に波形生成処理された波形であり、ストラテジ波形と呼されている。
またストラテジ処理の際に、パターン対応記録補償と称される処理を行う場合には、記録マークの高精度化のため、入力データパターン、即ち記録するマークの長さとその前後のスペースの長さの組み合わせに依存して、マルチパルスを構成する先頭パルスと最後尾パルスのエッジ位置をリアルタイムに微小時間だけシフトさせている。
ここで、多くの記録型光ディスク装置では、記録波形生成処理機能、即ちストラテジ機能を有する回路はメイン基板側に配置されており、波形生成処理後の駆動波形を、メイン基板からフレキシブル基板を介してピックアップヘッド(以下、PUHと称する)に設けられたレーザドライバ回路に伝送して、記録を行っていた。
しかしながら、記録スピードの高速化が進むと、ライトストラテジ波形をメイン基板からフレキシブル基板を介して伝送する際に信号劣化が生じ、またフレキシブル基板から高周波成分の不要輻射を受けることがある。そこで、このような現象を避けるため、例えば後述する特許文献1に記載されたように、記録波形生成処理前の記録データをPUH側に伝送し、PUH側に設けられたレーザドライバ回路に記録波形生成機能を有する回路を搭載する構成に移行しつつある。
記録波形処理では、一般的にNRZI形式の記録データ(記録マーク長とスペース長の長さ分の信号「1」及び「0」が交互に現れる)を記録クロックに同期してシリアル転送し、その記録データの入力データパターンを検出する。そして、検出したパターンに応じて、予めメモリに記憶しておいた基準クロックからのエッジシフト位置を呼び出して、リアルタイムにマルチパルスのパルスエッジ位置を変化させることで実現している。
また、ストラテジ機能をレーザドライバ回路に内蔵することに伴い、あわせてレーザドライバ回路に、外部から入力されたクロックを逓倍して出力するPLL回路を内蔵することで、回路内でクロック信号を逓倍し入力クロック信号の周波数を低くすることができる。
ところで、安定してデータの記録及び再生を行うためには、常に一定のレーザパワーが得られる必要がある。しかし、レーザの電流―出力パワー特性(以下、I−L特性と称する)は温度依存性を有しており、周囲の温度条件、記録中のレーザ自体の発熱増加、PUH周辺のIC類の発熱によって、同一の電流でも温度上昇により出力パワーが低下するという、いわゆるILシフトと称される現象が発生する。
即ち、ある温度Temp1におけるI−L特性が、レーザ閾値電流Ith1を有し、さらに電流の変化/発光パワーの傾きがαという特性であったとする。温度がTemp2と上昇すると、レーザ閾値電流がIth2にシフトし、さらに傾きがβへと変化することになる。
このような影響を排除するために、レーザ発光の一部を光学的に分岐し、出力パワーを直接モニタして、モニタ信号が常に一定になるようなフィードバック制御が必須であり、このような制御をオートパワーコントロール(以下、APCと称する)と呼んでいる。
従来のライトストラテジ機能内蔵型レーザドライバ回路では、ストラテジ機能を内蔵したPUHと、DSP(Digital Signal Processor)を搭載したメイン基板との間のフィードバック制御により、APCを行っている。
このような従来のライトストラテジ内蔵型レーザドライバ回路におけるAPC回路は、バイアス電流の変化/発光パワーの傾きとバイアス電流とをアナログ信号で制御していた。そして、メイン基板上に搭載されたDSP、コントローラ、APC回路と、PUH側に搭載されたレーザドライバ回路(Laser Diode Driver 以下、LDDと称する)が、フレキシブル基板を介して電気的に接続されていた。
このような、従来のレーザドライバ回路には以下の問題があった。メイン基板側からフレキシブル基板を介してAPC回路から出力されたアナログ制御信号がPUHに送られてレーザダイオードの制御が行われる。逆に、PUH側からレーザダイオードの発光強度を示すアナログ信号としてのパワーモニタ値がメイン基板側に送られる。
このために、フレキシブル基板上に制御信号用の配線が多数必要となり、配線本数が多くなるという問題があった。また、上述のアナログ制御信号用の配線周辺には、記録モード時におけるクロックや記録データ等を送信する信号線が近接して配置されており、アナログ制御信号が外乱ノイズの影響を受けて回路動作に支障を与えるという問題があった。
特開平2001−291261号公報
本発明は、フレキシブル基板上の配線本数の増加を抑制し、かつアナログ制御信号へのノイズの影響を減少することができるレーザダイオード回路及びそれを用いた光ディスク装置を提供することを目的とする。
本発明の一態様によるレーザダイオード回路は、クロック及び記録データを与えられ、スイッチング制御信号を出力する波形生成回路と、それぞれ独立して駆動電流値が設定され、前記スイッチング制御信号を与えられ、オン/オフを制御されて記録電流波形又は再生電流波形を出力する複数の電流ドライバと、
前記電流ドライバと同数設けられ、レーザダイオードのパワー設定値を与えられて格納するパワー設定用レジスタと、前記パワー設定用レジスタと同数設けられ、前記パワー設定用レジスタからそれぞれ出力された前記パワー設定値をアナログパワー設定値信号に変換して出力するディジタル/アナログ変換回路と、前記レーザダイオードの発光パワーをモニタしたパワーモニタ信号を与えられ、前記記録データに連動してサンプリング又はホールドを行ってモニタ信号を出力するサンプルホールド回路と、前記電流ドライバと同数設けられ、前記サンプルホールド回路から出力された前記モニタ信号と前記ディジタル/アナログ変換回路から出力された前記アナログパワー設定値信号とに基づいて、対応する前記電流ドライバの前記駆動電流値を決定してこの電流ドライバに出力するパワー制御回路とを備えることを特徴とする。
前記電流ドライバと同数設けられ、レーザダイオードのパワー設定値を与えられて格納するパワー設定用レジスタと、前記パワー設定用レジスタと同数設けられ、前記パワー設定用レジスタからそれぞれ出力された前記パワー設定値をアナログパワー設定値信号に変換して出力するディジタル/アナログ変換回路と、前記レーザダイオードの発光パワーをモニタしたパワーモニタ信号を与えられ、前記記録データに連動してサンプリング又はホールドを行ってモニタ信号を出力するサンプルホールド回路と、前記電流ドライバと同数設けられ、前記サンプルホールド回路から出力された前記モニタ信号と前記ディジタル/アナログ変換回路から出力された前記アナログパワー設定値信号とに基づいて、対応する前記電流ドライバの前記駆動電流値を決定してこの電流ドライバに出力するパワー制御回路とを備えることを特徴とする。
本発明の一態様による光ディスク装置は、クロック及び記録データを与えられ、スイッチング制御信号を出力する波形生成回路と、それぞれ独立して駆動電流値が設定され、前記スイッチング制御信号を与えられ、オン/オフを制御されて記録電流波形又は再生電流波形を出力する複数の電流ドライバと、前記電流ドライバと同数設けられ、レーザダイオードのパワー設定値を与えられて格納するパワー設定用レジスタと、前記パワー設定用レジスタと同数設けられ、前記パワー設定用レジスタからそれぞれ出力された前記パワー設定値をアナログパワー設定値信号に変換し、前記駆動電流値として対応する前記電流ドライバに出力するディジタル/アナログ変換回路と、前記レーザダイオードの発光パワーをモニタしたパワーモニタ信号を与えられ、ディジタルモニタ信号に変換して外部に出力するアナログ/ディジタル変換回路と、前記ディジタルモニタ信号に基づいて、前記電流ドライバのそれぞれの前記駆動電流値を決定し、前記パワー設定値を前記パワー設定用レジスタに出力するコントローラとを備えることを特徴とする。
以上説明したように、本発明のレーザダイオード回路及び光ディスク装置によれば、フレキシブル基板上の配線本数の増加を抑制し、かつアナログ制御信号へのノイズの影響を減少することができる。
以下、本発明の実施の形態について図面を参照して説明する。
(1)実施の形態1
図1に、本発明の実施の形態1によるレーザドライバ回路及びレーザドライバ回路を含む光ディスク装置の構成を示す。
図1に、本発明の実施の形態1によるレーザドライバ回路及びレーザドライバ回路を含む光ディスク装置の構成を示す。
本実施の形態1では、図示されていないメイン基板上にDSP、コントローラ、APC回路が搭載されており、PUH側に搭載されたLDD601が、フレキシブル基板を介して電気的に接続されている。そして、LDD601にライトストラテジと称される記録又は再生波形生成機能を有するライトストラテジ回路603が内蔵されている。
LDD601は、シリアルインタフェース回路SIF602、ストラテジ設定用レジスタ627、ライトストラテジ回路603、外部から入力されたクロックを逓倍して内部の記録クロックを生成するための位相ロックドループ(以下、PLLという)回路604、レジスタ605〜608、発光パワー及び駆動電流を設定するためのディジタル/アナログ変換器DAC609〜611及びAPC回路613〜615を有するAPCブロック699、DAC612、4チャネルの電流ドライバ回路であって、それぞれ独立して駆動電流値を設定することが可能なピークドライバ616、イレーズドライバ617、リードドライバ618及びボトムドライバ619、アナログ入力端子AIN626、接続端子628〜630、切り換え端子631、レーザ駆動端子633を備えている。
アナログ入力端子AIN626には、フォトダイオード回路(以下、PDICという)625から発光された光強度を検出したパワーモニタ信号がアナログ信号AINとして入力される。接続端子628〜630には、それぞれ一端が接地された、APC帯域制御用の外付けコンデンサCBW1 622、CBW2 621、CBW3 620の他端が接続されている。
切り換え端子631には、記録モード/再生モードを切り替えるための記録/再生切り換え信号RWが入力される。レーザ駆動端子633には、カソード端子が接地されたレーザダイオード624のアノード端子が接続されている。
再生モード時には、リードドライバ618のみが常時オン状態で動作して直流電流が出力され、出力端子633を介してレーザダイオード624に供給される。
記録モード時には、リードドライバ618を除く、ピークドライバ616、イレーズドライバ617、ボトムドライバ619の3チャンネルの電流ドライバ回路が動作する。そして、メイン基板側から記録クロックWCLKを供給されたライトストラテジ回路603により、記録クロックWCLKに同期した高周波のオン/オフのスイッチングの組み合わせで電流加算されて、記録用電流波形が生成されて出力端子633から出力される。
尚、再生波形は、図2に示されるようにリードパワーと称される比較的光量が少ないDC出力の光パワーに、高周波重畳と称されるレーザノイズ低減を目的とした変調が施された波形となっている。
記録モード時には、図3に示されるように、記録データWDATA801に基づいて、記録クロックWCLK801に同期したマルチパルスと称される電流駆動波形802が用いられる。この電流駆動波形802は、3つのピークレベル、イレーズレベル、ボトムレベルが組み合わせられて構成されている。
電流駆動波形802を生成するときのドライバ616〜619のオン/オフのスイッチングを切り換えるためのスイッチング制御信号は、図3におけるピーク信号804、イレーズ信号805、常時オン状態にあるボトム信号806を組み合わせられて生成される。尚、この例では3レベルの記録用電流駆動波形802について説明しているが、4レベル、5レベルでの記録波形を生成して用いてもよい。
ここで、図1に示された各ドライバ616〜619におけるオン/オフのスイッチングのタイミングを規定するスイッチング制御信号623は、波形生成処理を行うライトストラテジ回路603によって生成される。
SIF602は、一般的な3線式(SCLK、SDATA、SEN)で制御されるインタフェース回路であって、シリアルイネーブル信号SENにより活性化され、シリアルクロック信号SCLKに同期して、記録スピード、メディアのタイプに応じたシリアルデータSDATAがSIF602に入力され、最適な記録波形となるようにストラテジ設定用レジスタ627に記録波形の設定が行われる。
そしてSIF602は、発光パワー及び駆動電流値を設定するレジスタ605〜608にデータの設定を行う。ここで、レジスタ(P)605、レジスタ(E)606、レジスタ(R)607、レジスタ(B)608はそれぞれピークパワー、イレーズパワー、リードパワー、ボトムパワーを設定するためのレジスタである。
各レジスタ605〜608のうち、レジスタ605〜607の出力値は、それぞれDAC609〜611によってアナログ信号としてのパワー設定値(目標値)に変換される。また、図示されていないが、発光パワーや駆動電流値以外に、例えばPLLの条件設定等、LDD601内部の状態等について、同様にレジスタを設けて設定してもよい。尚、レジスタ608に認定されたボトムパワーは、APC回路を備えていないため目標値に変換されることなく、DAC612により駆動電流値に直接変換される。
ライトストラテジ回路603において、ストラテジ設定用レジスタ627に設定された記録波形と、入力された記録データWDATAとに基づいて、各ドライバ616〜619のオン/オフをスイッチングするためのスイッチング制御信号623と、APC回路613〜615内における後述するサンプルホールド回路に入力するサンプルタイミング信号1013Aと、スイッチのオン/オフをスイッチングするためのスイッチング制御信号1013Bとを生成して出力する。
各ドライバ616〜619の出力電流は電流加算されて、出力端子633から出力される。この出力によりレーザダイオード624が駆動され、駆動電流値に相当するパワーを有する光が発光してデータの記録が行われる。
レーザダイオード624から出力された光の一部は分岐されて、PDIC625に受光され、光から電気信号に変換されたパワーモニタ信号として出力される。この信号は、図3に示されるように、PDIC625が有する応答特性のためにエッジが鈍っており、さらに光入力に対して遅延が存在したPDIC出力波形803を有しており、図1に示されたアナログ入力端子626に入力される。
APCブロック699について、その構成を示した図5を用いて説明する。
APCブロック699において、ピーク、イレーズ、リードから成る3系統の構成は共通であり、ピークドライバ616に接続されたDAC609、DAC651、APC回路613の構成を例にとり説明する。
APC回路613は、サンプルホールド回路1001、APC比較アンプ1004、オペアンプ1005、ホールドスイッチ1006、リセットスイッチ1007、チャージスイッチ1008を有し、接続端子628を介してコンデンサCBW1 622に接続されている。ここで、APC回路613からサンプルホールド回路1001を除く部分が、パワー制御回路に相当する。
図1におけるアナログ入力端子626から入力されたアナログ入力信号AINとしてパワーモニタ信号がサンプルホールド回路1001に入力される。サンプルホールド回路1001は、サンプルタイミング信号1013Aに従って所定のタイミングでアナログ値を取り込み、ADモニタ信号1011を出力する。
上述したように、レジスタ(P)605にパワー設定値が設定され、DAC609によりアナログ値に変換される。このアナログ値を有するパワー設定値と、サンプルホールド回路1001から出力されたアナログ値を有するADモニタ信号1011とがAPC比較アンプ1004に入力されて比較される。比較結果は、ホールドスイッチ1006がオンしている時に接続端子628を介してコンデンサCBW1 622に印加される。リセットスイッチ1007がオンすると、APC比較アンプ1004の出力端子が接地される。
一方、DAC651には、APCフィードバックループ開始時の初期の電流値が設定される。このDAC651から出力されたアナログ値を有する初期値電流設定値がオペアンプ1005に与えられて増幅される。チャージスイッチ1008がオンすると、この増幅された値に応じてコンデンサCBW1 622が充電される。
また、APC比較アンプ1004の出力端子とオペアンプ1005の出力端子とがホールドスイッチ1006、チャージスイッチ1008を介して接続され、ドライバ616の入力端子に接続される。
ここで、ホールドスイッチ1006、リセットスイッチ1007、チャージスイッチ1008は、APCフィードバックループが形成されるAPC状態、ホールドモード、リセットモード、チャージモードを設定するためのアナログスイッチであって、各モード毎のオン/オフ状態は図4に示されるようである。
他のイレーズドライバ617に接続されたDAC610、DAC652及びAPC回路614、リードドライバ618に接続されたDAC611、DAC653及びAPC回路615については、上述したピークドライバ616に接続されたDAC609、DAC651及びAPC回路613と同様であり、説明を省略する。
上記構成を備えたAPCブロック699の動作について、以下に説明する。
アナログ入力端子AINから入力されたパワーモニタ信号は、サンプルホールド回路1001によって特定のタイミングの光強度レベルに選択的にサンプルされ、ADモニタ信号1011として出力される。図6に、記録時においてイレーズドライバ617から出力される光強度波形のサンプルタイミングの一例を示す。
光強度波形は、複数の照射レベルが混在したマルチパルス波形であり、同一レベルのパワーを検出するために、サンプルホールド回路1001に入力されるサンプルタイミング信号1013Aは、ライトストラテジ回路603が各ドライバ616〜619のオン/オフのスイッチングを制御するタイミングを規定するスイッチング制御信号623に連動して生成される。
APC比較アンプ1004は、サンプルホールド後のADモニタ信号1011と、DAC609から出力されたパワー設定値信号1012とを比較する。そして、ADモニタ信号1011の方がAPC用パワー設定値より大きい場合は、外付けコンデンサCBW1010を放電する方向(コンデンサCBW1010に印加される電圧を小さくする方向)に作用する。逆に、光強度信号がパワー設定値より小さい場合には、外付けコンデンサCBW1010を充電する方向(コンデンサCBW1010に印加される電圧を大きくする方向)に作用する。
コンデンサCBW1010にチャージされた電圧値を有する駆動電流設定値信号1015は、ドライバ616〜618に与えるべき駆動電流設定値を有し、ドライバ616〜618に与えて出力電流の増減を制御することで、APCフィードバックループが形成される。
図5を用いて説明したように、外付けコンデンサCBW1010には3個のアナログスイッチ(ホールドスイッチ1006、リセットスイッチ1007、チャージスイッチ1008)が配置されており、各種モード(APC状態、ホールドモード、リセットモード、チャージモード)を設定するために用いられる。各種モードと各スイッチのオン/オフとの関係は、図4における真理値表に示される通りである。ここで、各スイッチ1006〜1008のオン/オフのスイッチングを制御するスイッチング制御信号(A)、(B)、(C)は、図1に示されたライトストラテジ回路603から出力されるスイッチング制御信号1013Bに含まれるものである。
通常、APC状態ではホールドスイッチ1006のみがオンした状態でAPCフィードバックループが形成されている。APCフィードバックループは、温度変動に追従するために形成され、制御帯域が数KHz以下と低い。このため、コンデンサCBW1010の容量は0.01μF〜1μFというように比較的大きく、接続端子1009を介して外付け部品となっている。容量が大きいため、コンデンサCBW1010を接地電圧から所望の電圧まで充電するには一定の時間がかかることになる。
例えば、再生モードと記録モードとの切り換え時等において、コンデンサCBW1010から出力された駆動電流設定値信号1015が接地電圧を開始点としてAPCフィードバックループが作動する場合、再生モードから記録モードへの切り換え時点から所望の発光パワーが得られる段階に落ち着くまでに数十μs程度の時間を要し、その間は発光パワーが安定せず低い精度しか得られないことになる。
そこで本実施の形態1では、APCブロック699においてチャージスイッチ1008を設けてコンデンサCBW1010に充電する構成を有している。チャージスイッチ1008のみがオンした場合に充電モードとなり、駆動電流設定値信号1015がDAC651から出力された初期値電流設定値と同等になる。
先ず、ドライバ616〜618のうち対応するドライバのスイッチをオフにした状態で、充電モードで駆動電流設定値信号1015を所定の電圧値に設定する。ホールドスイッチ1006をオンすると同時にチャージスイッチ1008をオフしてAPCフィードバックループの動作を開始することで、所定の発光パワーが安定して得られるまでの時間を短縮することが可能となる。
次に、記録モードと再生モードの切り換えが短時間に行われる場合について説明する。
再生モードでは、リードドライバ618のみが動作しており、他のドライバ616、617、619は動作しておらず常時オフ状態である。このとき、リードドライバ618→レーザダイオード624→PDIC625→アナログ入力端子AIN626→APC回路615→リードドライバ618というAPCフィードバックループが形成された状態にある。
ピークドライバ616を用いたAPC系に含まれるAPC回路613はホールド状態になっており、コンデンサCBW1 622には駆動電流値に相当する電圧が保持されている。
イレーズドライバ617を用いたAPC系に含まれるAPC回路614も同様にホールド状態となっており、コンデンサCBW2 621に駆動電流値に相当する電圧が保持されている。
再生モードから記録モードへの切り換え時には、リードドライバ618を用いたAPC系に含まれるAPC回路615内のホールドスイッチ1006をオフにすることで、再生モードのときの駆動電流設定値をAPCフィードバックループ終了直前の駆動電流値、即ちコンデンサCBW3 620の電圧値を保持しておく。
記録モードになると、リードドライバ618は動作せず、ピークドライバ616、イレーズドライバ617及びボトムドライバ619が動作状態となり、記録用の電流が出力されるが、再生モードにてコンデンサCBW1 622、CBW2 621に保持されている電圧値が出力電流の初期値として利用される。
記録モードでは、APC回路613、APC回路614におけるそれぞれのホールドスイッチ1006がオンとなり、APCフィードバックループが開始される。しかし、制御帯域に十分入るまでの間は、DAC651から出力される初期設定値としての電流が出力される。
記録モードから再生モードへの切り換えにおいても同様に、APC回路613、APC回路614におけるそれぞれのホールドスイッチ1006をオフすることで、記録モード時の駆動電流設定値をAPCフィードバックループ終了直前の駆動電流値、即ちコンデンサCBW2 621、CBW1 622の電圧値を保持しておく。
本実施の形態1によれば、レーザダイオード624、PDIC625、LDD601の3部品により、アナログ信号を用いたAPCフィードバックループをPUH側において閉じた状態で形成することが可能となる。これにより、フレキシブル基板を介すことなくAPCを実現することができ、特に記録時において耐ノイズ性が向上する。さらに、フレキシブル基板上の信号線の増加を防止することができる。
また、記録状態と再生状態との切り換え時において、ドライバ616〜619用の駆動電流値の初期値をあらかじめコンデンサCBW1 622、CBW2 621、CBW3 620に電圧値として設定し保持しておくことで、APCフィードバックループ開始時に駆動電流値の目標値まで高速に立ち上げることができる。この結果、モードの切り換え時において、切り換え直後から所望の発光パワーが得られるようにドライバ616〜619から駆動電流を出力させることができる。
また、サンプルホールド回路1001から出力されたパワーモニタ値とDAC609から出力されたパワー設定値とを比較アンプ1004において比較することにより、コンデンサCBW1 622、CBW2 621、CBW3 620の充電、放電を切り換えている。これらのコンデンサの容量を調整することで、APCフィードバックループの帯域を制御することができる。
(2)実施の形態2
本発明の実施形態2によるレーザドライバ回路及びレーザドライバ回路を含む光ディスク装置について、その構成を示した図7を参照して説明する。
本発明の実施形態2によるレーザドライバ回路及びレーザドライバ回路を含む光ディスク装置について、その構成を示した図7を参照して説明する。
本実施の形態2は上記実施の形態1と比較し、LDD1201の内部にアナログ/ディジタル変換器(ADC)ブロック1213が配置されている点で相違する。このADCブロック1213の入力信号として、各APC回路1214〜1216内部に設けられ図5に示された構成において、ADモニタ信号1011、パワー設定値信号1012、駆動電流設定値信号1015のいずれか少なくとも一つの信号、あるいは全てとすることができる。
ADCブロック1213に入力されディジタル信号に変換された後のディジタルデータ1233は、SIF1202を介してDDC1201外部にシリアルデータSDATAとして出力され、図示されていないフレキシブル基板を介してメイン基板上のコントローラに与えられる。他の構成は上記実施の形態1と同様であり、説明を省略する。
ここで、上述したようにADモニタ信号1011は、サンプルホールド回路1001においてサンプリングを行った後のパワーモニタ信号の値を有する。パワー設定値信号1012は、目標となるAPC用パワー設定値、駆動電流設定値信号1015はドライバ1217〜1219のうち対応するドライバの駆動電流設定値を有する信号である。
例えば、ADモニタ信号1011の値と駆動電流設定値信号1015の値とをメイン基板上のコントローラにおいて比較することで、実際の発光パワーと駆動電流設定値とをモニタすることができる。これにより、メイン基板側において、レーザダイオード1225のILカーブシフトの状況、過電流の状態か否か等について知ることができる。
また、ADモニタ信号1011とパワー設定値信号1012とをコントローラにおいて比較することにより、APCフィードバックループに異常が発生しているか否かを知ることが可能となる。APCフィードバックループが正常に作動している場合は、ADモニタ信号1011とパワー設定値信号1012のそれぞれの値はほぼ同等であり、許容される値以上の差がある場合は異常であることになる。
以上のように本実施の形態2によれば、LDD1201内部のAPCブロック1299内における各種アナログ信号の情報をADC1213によりディジタルデータに変換した後、SIF1202を介してメイン基板側に送信することができる。これにより、耐ノイズ性が向上すると共に、SIF1202によりシリアルデータとして転送することで、フレキシブル基板上の配線本数の増加を招くことなく、APCブロック1299内の動作状態をメイン基板側で観測することができる。
(3)実施の形態3
図8に、本発明の実施の形態3によるレーザドライバ回路及びレーザドライバ回路を含む光ディスク装置の構成を示す。
図8に、本発明の実施の形態3によるレーザドライバ回路及びレーザドライバ回路を含む光ディスク装置の構成を示す。
メイン基板1330上に、各種制御を行うコントローラ1328と、光ディスク装置における全体のディジタル信号処理を行うDSP1329とが搭載されている。一方、PUH1399側には、レーザダイオード1320、PDIC1321、LDD1301が設けられている。LDD1301には、APCブロックが搭載されておらず、SIF1302、ストラテジ設定用レジスタ1324、ライトストラテジ回路1303、PLL回路1304、レジスタ1305〜1308、DAC1309〜1312、ADCブロック1313、サンプルホールド1314、ドライバ1315〜1318が設けられている。
上記実施の形態1、2では、いずれもLDD側にAPCブロックが設けられ、レジスタに設定されDACから出力されたディジタル値を有する設定値が維持されるようにAPCによりドライバの駆動電流の制御を行う。これに対し、本実施の形態3はAPCブロックがLDD1301内に設けられておらず、DAC1309〜1312から出力された設定値で直接ドライバ1315〜1318を動作させてレーザダイオード1320に駆動電流を与える。PDIC1321からのパワーモニタ信号は、アナログ入力端子1323にアナログ信号AINとして入力され、SIF1302、フレキシブル基板1331を介してメイン基板1330側に送信され、メイン基板1330側においてDAC1309〜1312からの出力値が維持されるように制御を行う。
上記実施の形態1、2と同様に、レジスタ(P)1305、レジスタ(E)1306、レジスタ(R)1307、レジスタ(B)1308は、それぞれピークドライバ1315、イレーズドライバ1316、リードドライバ1317、ボトムドライバ1318のそれぞれの駆動電流値を設定するためのレジスタであって、コントローラ1328からSIF1302を介してデータが書き込まれる。
DAC1309、1310、1311、1312は、レジスタ(P)1305、レジスタ(E)1306、レジスタ(R)1307、レジスタ(B)1308の出力をそれぞれアナログ値の駆動電流設定値に変換してドライバ1315、1316、1317、1318に駆動電流設定値信号を与える。駆動電流設定値信号が与えられたドライバ1315〜1318から、レーザダイオード1320に駆動電流が与えられて発光する。
PDIC1321からパワーモニタ信号が出力されると、上述のようにアナログ入力端子AIN1323を介してアナログ入力信号AINとしてサンプルホールド回路1314に入力される。
サンプルホールド回路1314は、ピーク、イレーズ、ボトム、リードに対応して4チャンネル構成となっており、ライトストラテジ回路1303で生成されたサンプル/ホールドのオン/オフのスイッチングを制御するスイッチング制御信号1322に従って、パワーモニタ信号を時間方向に沿って選択的にサンプルし、ピークレベル、イレーズレベル、ボトムレベル、リードレベルにそれぞれ相当するアナログ信号をADCブロック1313に出力する。ADCブロック1313により、アナログ信号がディジタルデータ1325に変換される。
ディジタルデータ1325は、SIF1302を介してシリアルデータSDATAとしてLDD1301外部に出力される。さらにディジタルデータ1325は、フレキシブル基板1331を介してメイン基板1330上のコントローラ1328を経てDSP1329に与えられる。DSP1329では、LDD1301内部でADCブロック1313によってディジタル信号に変換された発光強度値をモニタし、レーザダイオード1320のILカーブの温度によるシフト推定を行い、適正な発光強度になるような電流値を計算する。
DSP1329が求めた電流値は、コントローラ1328、フレキシブル基板1331、LDD1301側のSIF1302を介して、レジスタ(P)1305、レジスタ(E)1306、レジスタ(R)1307、レジスタ(B)1308に格納されている駆動電流設定値を書き換える。
以上のように本実施の形態3では、LDD1301内におけるアナログ信号形態の駆動電流設定値とパワーモニタ値とをディジタルデータに変換してフレキシブル基板1331を介してメイン基板1330上のDSP1329にモニタ用に送信することで、APCフィードバックループを形成する。
DSPのみでディジタルデータの形態でAPCフィードバックループを形成すると、DSP側の負荷が大きくなる。一方、アナログ信号を用いてLDD内のみでAPCフィードバックループを形成すると、DSPは制御に関与せず負荷は小さくて済む。しかし、LDD内で誤動作が発生した時にAPCフィードバックループが発振するおそれがある。
本実施の形態3ではLDD内でアナログ信号の形態でAPCフィードバックループを形成した上で、駆動電流設定値とパワーモニタ値とをディジタルデータに変換してDSPでモニタすることにより、両方式のAPCフィードバックループを形成して最適化を図ることができる。
(4)実施の形態4
本発明の実施の形態4によるレーザドライバ回路及びレーザドライバ回路を含む光ディスク装置について、図9を参照して説明する。
本発明の実施の形態4によるレーザドライバ回路及びレーザドライバ回路を含む光ディスク装置について、図9を参照して説明する。
記録モードと再生モードとの間で切り換えを行う際に、PDIC1426のゲインを切り換えるために所定の時間を要する。そこで、本実施の形態4では、この時間が経過するまでの間、APCフィードバックループをオンさせない点に特徴がある。
記録モードでは、リードドライバ1419のみオフ状態を維持し、他のピークドライバ1417、イレーズドライバ1418、ボトムドライバ1420はオン又はオフ状態となる。また、記録モード時におけるレーザダイオード1425の発光強度は、再生モード時より相対的に高くなる。
一方、再生モードでは、リードドライバ1419のみがオンし、他のドライバ1417、1418、1420は全てオフする。このときのレーザダイオード1425の発光強度は記録モード時よりも低くなる。
そこで本実施の形態4では、LDD1401の内部に、記録モードと再生モードとの切り換えタイミングを所定のクロック数だけ遅らせる記録/再生切り換えタイミング回路1416が設けられている。この記録/再生切り換えタイミング回路1416に、図示されていないメイン基板側から入力端子1430を介して記録/再生切り換え信号RW1432が記録/再生切り換えタイミング回路1416に入力されると、所定時間遅延された状態切り換え信号1434が出力されて、APC回路1413〜1415に出力される。この状態切り換え信号1434は、上記実施の形態1、においてライトストラテジ回路603、1203からそれぞれ出力されるスイッチング制御信号1013B、1227Bに替わって、APC回路1413〜1415内の3つのスイッチのスイッチングを制御するものに相当する。
この状態切り換え信号1434が入力されるまでの間、APC回路1413〜1415はAPCフィードバックループ動作を行わない。これにより、各ドライバ1417〜1420のオン/オフのスイッチングを制御するスイッチング制御信号1424と、遅延された状態切り換え信号1434により制御されるAPC回路1413〜1415内部の図5に示されたホールドスイッチ1006、リセットスイッチ1007、 チャージスイッチ1008のオン/オフを切り替えるタイミングに時間差が生じる。
即ち、APC回路1413〜1415内部でのモード設定(APC状態、ホールド状態、リセット状態、チャージ状態)の切り換えと、ドライバ1417〜1420のオン/オフの切り換えとの間に時間差が生じることになる。
記録モードと再生モードとでは、発光強度が最大で10倍から20倍程度異なる。このため、PDIC1426では、光/電気信号変換の変換係数を複数段階に切り換えるゲイン切り換え機能を有しており、再生モードと記録モードとの間で切り換えている。
図10に、記録/再生切り換え信号RW1432に従って再生状態から記録状態に切り替わるときのAPC回路1413〜1415の内部における状態の変化と、PDIC1426から出力されたパワーモニタ信号1431のレベルの変化を示す。
記録/再生切り換え信号RW1432が、時点t1においてローレベルからハイレベルに変化してモードが再生状態から記録状態に切り換わる場合、APC回路1415がAPC状態からホールド状態に時点t1において切り換わる。これに伴い、リードドライバ1419が、記録/再生切り換え信号RW1432のレベルの変化と同期して時点t1でオフ状態になり、APC状態から駆動電流設定値をコンデンサCBW3 1421に保持するホールド状態に切り換わる。
再生モードでは、APC回路1413、1414は共にオフ状態にあり、イレーズドライバ1418とピークドライバ1417とはオフしており、ホールド状態にある。
時点t1において、記録/再生切り換え信号RW1432のレベルが変化し再生状態から記録状態へ切り換わった直後は、ピーク用APC回路1413、 イレーズ用APC回路1414はホールド状態を維持している。これに従い、ピークドライバ1417、イレーズドライバ1418は、それぞれコンデンサCBW1 1423、CBW2 1422に保持された駆動電流設定値に基づいた駆動電流をレーザダイオード1425に出力する。
その後、APC回路1413、1414において、時点t3において状態切り換え信号1434に連動して、ホールド状態からAPC状態に移行する。
時点t1における状態切り換え信号RW1432のレベル変化に連動して、PDIC1426のゲイン切り換えが瞬時に行われる。しかし、PDIC1426では、時点t1でモードの切り換えが行われた後に、時点t2において出力レベルが立ち上がり、さらに出力レベルが安定する時点t3までには一定の遅延時間が必要である。
時点t2から時点t3に至るまでの間、過渡的にPDIC1426の出力レベルは変動し、正しくないパワーモニタ信号1431が出力される。APC回路1413、1414における状態切り換えの時期が、PDIC1426におけるゲインの切り換えの応答時間経過より遅くなるように、これらに与える状態切り換え信号1434を設定する。これにより、正しくないパワーモニタ信号1431が出力されている期間はホールド状態にしておくことが可能となり、再生モードから記録モードへの円滑なAPCフィードバックループ制御が可能となる。
図11に、記録モードから再生モードに切り替わる場合のAPC回路1413、1414、1415の内部状態と、PDIC1426から出力されたパワーモニタ信号1431のレベルの変化を示す。
時点t11において、記録/再生切り換え信号RW1432のレベルが変化して記録状態から再生状態に切り換わると、この切り換えタイミングと同期してAPC回路1413、1414がオフし、これに伴いピークドライバ1417、イレーズドライバ1418がオフ状態になる。ピークドライバ1417がオンしているAPC状態から、駆動電流設定値をコンデンサCBW1 1423に保持するホールド状態に切り換わる。同様に、APC回路1414も時点t11においてオフしイレーズドライバ1418がオフして、APC状態から駆動電流設定値をコンデンサCBW2 1422に保持するホールド状態に切り換わる。APC回路1415は記録状態ではオフ状態にあり、リードドライバ1419がオフしてホールド状態になっている。
時点t11において記録/再生切り換え信号RW1432のレベルが変化して記録状態から再生状態へ切り換わった直後は、リード用APC回路1415ではホールド状態が維持されている。これにより、リードドライバ1419から、コンデンサCBW3 1421に保持された駆動電流設定値に基づいた電流が出力される。
その後、時点t13において、APC回路1415に与えられた状態切り換え信号1434に同期して、ホールド状態からAPC状態に移行する。記録/再生切り換え信号RW1432の切り換えタイミングに連動してPDIC1426のゲイン切り換えが行われるが、出力レベルが安定するまでには一定時間が必要である。
このため、図11に示されるように、PDIC1426からのパワーモニタ信号1431のレベルは過渡的に変動し、正しくない信号が出力される。そこで、APC回路1415に与えられる状態切り換え信号1434の切り換わりの時期が、PDIC1426のゲイン切り換わりに要する応答時間より遅くなるように設定する。これにより、正しくないパワーモニタ信号1431が出力されている期間はホールド状態を維持しておくことができ、記録モードから再生モードへの円滑な移行が可能となる
本実施の形態4では以上のような構成を採用したことにより、再生モードから記録モード、記録モードから再生モードの切り換わり時に、PDIC1426が有する固有のゲイン切り換え遅延に依存して発生する過渡的なパワーモニタ信号1431のレベル変動の影響を受けることなく、駆動電流設定値をホールドした状態からAPCフィードバックループへ円滑に移行することができ、安定した発光パワーを得ることが可能である。
本実施の形態4では以上のような構成を採用したことにより、再生モードから記録モード、記録モードから再生モードの切り換わり時に、PDIC1426が有する固有のゲイン切り換え遅延に依存して発生する過渡的なパワーモニタ信号1431のレベル変動の影響を受けることなく、駆動電流設定値をホールドした状態からAPCフィードバックループへ円滑に移行することができ、安定した発光パワーを得ることが可能である。
また、PDIC1426のゲイン切り換えに要する応答時間は、PDIC毎に固有の一定時間である。記録/再生切り換えタイミング回路1416が生成してAPC回路1413〜1415に与える状態切り換えタイミング信号1434は、SIF1402により記録倍速スピードに応じて遅延時間をクロック単位で設定することが可能であり、適切な状態切り換えタイミングを実現することができる。
(5)実施の形態5
本発明の実施の形態5によるレーザドライバ回路及びレーザドライバ回路を含む光ディスク装置について、その構成を示した図12を参照して説明する。
本発明の実施の形態5によるレーザドライバ回路及びレーザドライバ回路を含む光ディスク装置について、その構成を示した図12を参照して説明する。
本実施の形態5は、コンデンサ1621〜1623に蓄積された電圧が所定値を超えている場合、レーザダイオード1625に必要以上に高い発光パワーを出力させようとしており、いずれかのエラーが発生したと判断する機能を有する。このような機能を実現するため、LDD1601内部に駆動電流設定値が異常に大きい値となっているか否かを判断するエラー検出回路1609を備えている。
ピークドライバ1617、イレーズドライバ1618、リードドライバ1619のそれぞれの駆動電流設定値がエラー検出回路1609に入力され、予め設定された閾値、即ちこれ以上の電流値が検出されたときは異常であると判断するレベルと比較する。これにより、異常が発生したか、具体的には過電流が流れているか否かを「0」又は「1」のフラグとしてエラー検出回路1609から出力する。SIF1602によりこのフラグが読み出されて、図示されていないメイン基板側に送信される。
ここで駆動電流設定値は、コンデンサCBW1 1623、CBW2 1622、CBW3 1621が接続される端子1628、 1629、 1630の端子電圧に相当する。APC状態では、常にパワーが一定になるようにAPCフィードバックループが常時働くため、駆動電流設定値が周囲の環境条件等に依存して変動する。
しかしながら、LDD1601にADCブロック1699を内蔵して駆動電流設定値を常にモニタしておくのは、ADCブロック1699の動作開始や、データの読み出し等に関する制御を行う図示されていないメイン基板側のDSPの負担が増大することになる。
そこで、本実施の形態5では上述した構成を採用することにより、APCブロック1699内で過電流が発生した場合に、エラー検出回路1609でモニタし、そのモニタ結果をSIF1602を介して読み出すことにより、フレキシブル基板上の信号配線の本数を増やすことなくメイン基板側のDSPにおいて異常を検知することが可能となる。
上述した実施の形態はいずれも一例であって、本発明を限定するものではなく本発明の技術的範囲内において様々に変形することが可能である。
601、1201、1301、1401、1601 レーザドライバ回路(LDD)
602、1202、1302、1402、1602 シリアルインタフェース回路(SIF)
603、1203、1303、1403、1603 ライトストラテジ回路
605〜608、1205〜1208、1305〜1308、1405〜1408、1605〜1608 レジスタ
609〜611、651〜653、1209〜1211、1251〜1253、1309〜1312、1409〜1412、1451〜1453、1610〜1612、1651〜1653 DAC
613〜615、1214〜1216、1413〜1415、1614〜1616 APC回路
616〜619、1217〜1220、1315〜1318、1417〜1420、1617〜1620 電流ドライバ
620〜622、1010、1221〜1223、1421〜1423、1621〜1623 コンデンサ
624、1225、1320、1425、1625 レーザダイオード
625、1226、1321、1426、1626 フォトダイオード回路(PDIC)
1001 サンプルホールド回路
1330 メイン基板
1328 コントローラ
1329 DSP
602、1202、1302、1402、1602 シリアルインタフェース回路(SIF)
603、1203、1303、1403、1603 ライトストラテジ回路
605〜608、1205〜1208、1305〜1308、1405〜1408、1605〜1608 レジスタ
609〜611、651〜653、1209〜1211、1251〜1253、1309〜1312、1409〜1412、1451〜1453、1610〜1612、1651〜1653 DAC
613〜615、1214〜1216、1413〜1415、1614〜1616 APC回路
616〜619、1217〜1220、1315〜1318、1417〜1420、1617〜1620 電流ドライバ
620〜622、1010、1221〜1223、1421〜1423、1621〜1623 コンデンサ
624、1225、1320、1425、1625 レーザダイオード
625、1226、1321、1426、1626 フォトダイオード回路(PDIC)
1001 サンプルホールド回路
1330 メイン基板
1328 コントローラ
1329 DSP
Claims (5)
- クロック及び記録データを与えられ、スイッチング制御信号を出力する波形生成回路と、
それぞれ独立して駆動電流値が設定され、 前記スイッチング制御信号を与えられ、オン/オフを制御されて記録電流波形又は再生電流波形を出力する複数の電流ドライバと、
前記電流ドライバと同数設けられ、レーザダイオードのパワー設定値を与えられて格納するパワー設定用レジスタと、
前記パワー設定用レジスタと同数設けられ、前記パワー設定用レジスタからそれぞれ出力された前記パワー設定値をアナログパワー設定値信号に変換して出力するディジタル/アナログ変換回路と、
前記レーザダイオードの発光パワーをモニタしたパワーモニタ信号を与えられ、前記記録データに連動してサンプリング又はホールドを行ってモニタ信号を出力するサンプルホールド回路と、
前記電流ドライバと同数設けられ、前記サンプルホールド回路から出力された前記モニタ信号と前記ディジタル/アナログ変換回路から出力された前記アナログパワー設定値信号とに基づいて、対応する前記電流ドライバの前記駆動電流値を決定してこの電流ドライバに出力するパワー制御回路と、
を備えることを特徴とするレーザドライバ回路。 - 前記波形生成回路は、前記記録データに基づいて第1、第2のスイッチング制御信号をさらに出力し、
前記パワー制御回路はそれぞれ、
一方の端子が接続端子に接続されたコンデンサと、
前記接続端子に一方の端子が接続され、前記第1のスイッチング制御信号によりオン/オフが制御される第1のアナログスイッチと、
前記接続端子に一方の端子が接続され、前記第2のスイッチング制御信号によりオン/オフが制御される第2のアナログスイッチと、
前記第1のアナログスイッチの他方の端子に出力端子が接続され、前記サンプルホールド回路によりサンプルホールドされた前記パワーモニタ信号の値と、前記アナログパワー設定値信号の値とを比較した結果に基づいて、前記第1のアナログスイッチを介して前記コンデンサに充放電を行う比較アンプと、
前記第2のアナログスイッチの他方の端子に出力端子が接続され、初期値電流設定値を与えられ、前記接続端子の電圧が前記初期値電流設定値に対応した電圧となるように、前記第2のアナログスイッチを介して前記コンデンサに充放電を行うアンプとを有し、
前記第1、第2のアナログスイッチのオン/オフが前記第1、第2のスイッチング制御信号により制御されることにより、前記接続端子の電圧が所定電圧に到達するまで充電するチャージモードと、前記接続端子の電圧を保持するホールドモードと、前記パワーモニタ信号の値が前記アナログパワー設定値信号の値に一致するように前記コンデンサの充電放電を行う制御モードとが切り換わり、前記接続端子の電圧に基づいて、前記電流ドライバの前記駆動電流値が決定されることを特徴とする請求項1記載のレーザドライバ回路。 - 前記サンプルホールド回路によりサンプルホールドされた前記パワーモニタ信号を与えられてアナログ/ディジタル変換し、ディジタルパワーモニタ信号を出力するアナログ/ディジタル変換回路と、
前記ディジタルパワーモニタ信号をシリアルデータの形態で外部に出力するシリアルインタフェース回路とをさらに備えることを特徴とする請求項1又は2記載のレーザドライバ回路。 - 前記スイッチング制御信号が前記電流ドライバのオン/オフを切り換えるタイミングに基づいて、外部から与えられた記録/再生切り換え信号を所定の遅延量だけ遅延した状態切り換え信号を、前記第1、第2の制御信号として出力する記録/再生切り換えタイミング回路をさらに備え、
前記第1、第2のアナログスイッチが、この第1、第2の制御信号に基づいてオン/オフが制御されることを特徴とする請求項1乃至3のいずれかに記載のレーザドライバ回路。 - クロック及び記録データを与えられ、スイッチング制御信号を出力する波形生成回路と、
それぞれ独立して駆動電流値が設定され、前記スイッチング制御信号を与えられ、オン/オフを制御されて記録電流波形又は再生電流波形を出力する複数の電流ドライバと、
前記電流ドライバと同数設けられ、レーザダイオードのパワー設定値を与えられて格納するパワー設定用レジスタと、
前記パワー設定用レジスタと同数設けられ、前記パワー設定用レジスタからそれぞれ出力された前記パワー設定値をアナログパワー設定値信号に変換し、前記駆動電流値として対応する前記電流ドライバに出力するディジタル/アナログ変換回路と、
前記レーザダイオードの発光パワーをモニタしたパワーモニタ信号を与えられ、ディジタルモニタ信号に変換して外部に出力するアナログ/ディジタル変換回路と、
前記ディジタルモニタ信号に基づいて、前記電流ドライバのそれぞれの前記駆動電流値を決定し、前記パワー設定値を前記パワー設定用レジスタに出力するコントローラと、
を備えることを特徴とする光ディスク装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007158404A JP2008310893A (ja) | 2007-06-15 | 2007-06-15 | レーザドライバ回路及び光ディスク装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007158404A JP2008310893A (ja) | 2007-06-15 | 2007-06-15 | レーザドライバ回路及び光ディスク装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008310893A true JP2008310893A (ja) | 2008-12-25 |
Family
ID=40238368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007158404A Pending JP2008310893A (ja) | 2007-06-15 | 2007-06-15 | レーザドライバ回路及び光ディスク装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008310893A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010186499A (ja) * | 2009-02-10 | 2010-08-26 | Sony Corp | レーザ駆動装置、光学ユニット、光装置 |
JP2010244651A (ja) * | 2009-04-09 | 2010-10-28 | Sony Corp | レーザ駆動装置、レーザ駆動方法、光学ユニット、光装置 |
-
2007
- 2007-06-15 JP JP2007158404A patent/JP2008310893A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010186499A (ja) * | 2009-02-10 | 2010-08-26 | Sony Corp | レーザ駆動装置、光学ユニット、光装置 |
JP2010244651A (ja) * | 2009-04-09 | 2010-10-28 | Sony Corp | レーザ駆動装置、レーザ駆動方法、光学ユニット、光装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20020088481A (ko) | 레이저 다이오드 출력 제어 장치 | |
JP2001297466A (ja) | 自動レーザダイオードの電源制御装置及び方法 | |
US20020159364A1 (en) | Laser control device | |
US20100272138A1 (en) | Laser driving apparatus, laser driving method, optical apparatus, optical unit and pulse current generation circuit | |
JP2000216470A (ja) | レ―ザ駆動装置および光ディスク記録再生装置 | |
US7298766B2 (en) | Laser diode driver and driving method for controlling auto laser power, optical pickup device, and optical recording/reproducing apparatus using the same | |
KR100322601B1 (ko) | 광디스크 기록 방법, 광디스크 기록 장치의 제어 방법 및 이에 적합한 광디스크 기록 장치 | |
JP3724377B2 (ja) | レーザ駆動方法及び装置、並びに記録再生装置及び方法 | |
KR100517685B1 (ko) | 반도체레이저구동회로 및 반도체레이저구동방법 | |
JP4732243B2 (ja) | レーザ駆動回路、光ピックアップおよび記録再生装置 | |
US7248551B2 (en) | Apparatus and method for controlling laser power for disc drive | |
JP2008310893A (ja) | レーザドライバ回路及び光ディスク装置 | |
JP2003168232A (ja) | 光ディスクドライブ及びレーザ光駆動電源電圧制御方法 | |
US7079460B2 (en) | Optical power level-controlling device for stable oscillation of laser diode | |
KR100363173B1 (ko) | 자동 레이저 다이오드 출력 제어 장치 | |
JP4004937B2 (ja) | 光源駆動装置と情報記録装置 | |
KR101138467B1 (ko) | 전류 구동 회로 및 이를 포함한 광 스토리지 시스템 | |
JP2009527902A (ja) | ファーストループレーザーダイオードドライバ | |
JP4122459B2 (ja) | レーザ駆動装置及び光ディスク記録再生装置 | |
JP2003346375A (ja) | ピックアップ装置 | |
JP2008176882A (ja) | フロントモニタ装置ならびにそれを備える光ピックアップ装置および情報記録再生装置 | |
JP2009146922A (ja) | レーザダイオード駆動回路 | |
KR100922431B1 (ko) | 회로 장치 및 이를 이용한 광 디스크 드라이브 | |
JP3879928B2 (ja) | 光ディスク装置 | |
US20050111340A1 (en) | Optical disk apparatus |