JP2010175769A - Plasma display device and driving method of same - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To accurately control the voltage value of initialization voltage regardless of factors such as the capacity of a panel 1, the magnitude of the resistance value of a circuit, and the temperature of the panel, and to suppress variation in voltage value of the initialization voltage by variation in gradient of a gently increasing ramp waveform of the initialization voltage. <P>SOLUTION: A scan electrode driving circuit 13 applies a pulse to be displayed on a scan electrode. When increasing ramp waveform voltage is applied in the first half section of all-cell initialization period, the scan electrode driving circuit 13 measures the period since the first voltage is applied to the scan electrode until a second voltage larger than the first voltage is applied. The scan electrode driving circuit 13 adjusts the period spent for increasing the ramp waveform applied to the scan electrode according to the measured period, and always applies a stable voltage. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルの駆
動方法およびプラズマディスプレイ装置に関する。 The present invention relates to a plasma display panel driving method and a plasma display device used for a wall-mounted television or a large monitor.

プラズマディスプレイパネル（ 以下「パネル」と略記する）として代表的な交流面放
電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。 A typical AC surface discharge type panel as a plasma display panel (hereinafter abbreviated as “panel”) has a large number of discharge cells formed between a front plate and a back plate arranged to face each other.

前面板は、１対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。   In the front plate, a plurality of display electrode pairs each consisting of a pair of scan electrodes and sustain electrodes are formed in parallel with each other on the front glass substrate, and a dielectric layer and a protective layer are formed so as to cover the display electrode pairs. Yes. The back plate has a plurality of parallel data electrodes on the back glass substrate, a dielectric layer so as to cover them, and a plurality of barrier ribs in parallel with the data electrodes formed on the back glass substrate. A phosphor layer is formed on the side walls of the barrier ribs.

そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には、例えば分圧比で１０％のキセノンを含む放電ガスが封入されている。ここで表示電極対とデータ電極との対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色Ｒ、緑色Ｇおよび青色Ｂの各色の蛍光体を励起発光させてカラー表示を行っている。   Then, the front plate and the back plate are arranged opposite to each other so that the display electrode pair and the data electrode are three-dimensionally crossed and sealed, and the internal discharge space is filled with a discharge gas containing, for example, 10% xenon at a partial pressure ratio. Has been. Here, a discharge cell is formed in a portion where the display electrode pair and the data electrode face each other. In the panel having such a configuration, ultraviolet rays are generated by gas discharge in each discharge cell, and the phosphors of each color of red R, green G, and blue B are excited and emitted by the ultraviolet rays to perform color display.

パネルを駆動する方法としてはサブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。   As a method of driving the panel, a subfield method, that is, a method of performing gradation display by combining subfields to emit light after dividing one field period into a plurality of subfields.

各サブフィールドは、初期化期間、書込み期間および維持期間を有し、初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。初期化動作には、全ての放電セルで初期化放電を発生させる初期化動作（ 以下、「全セル初期化動作」と略記する）と、維持放電を行った放電セルで初期化放電を発生させる初期化動作（ 以下、「選択初期化動作」と略記する）とがある。   Each subfield has an initialization period, an address period, and a sustain period. In the initialization period, an initialization discharge is generated, and wall charges necessary for the subsequent address operation are formed on each electrode. The initialization operation includes an initialization operation for generating an initialization discharge in all the discharge cells (hereinafter abbreviated as “all cell initialization operation”) and an initialization discharge in a discharge cell that has undergone a sustain discharge. There is an initialization operation (hereinafter abbreviated as “selective initialization operation”).

書込み期間では、表示を行うべき放電セルにおいて選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルスを印加し、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。   In the address period, address discharge is selectively generated in the discharge cells to be displayed to form wall charges. In the sustain period, a sustain pulse is alternately applied to the display electrode pair composed of the scan electrode and the sustain electrode, and a sustain discharge is generated in the discharge cell in which the address discharge is generated, and the phosphor layer of the corresponding discharge cell is caused to emit light. The image is displayed.

また、サブフィールド法の中でも、緩やかに変化する電圧波形を用いて初期化放電を行い、さらに維持放電を行った放電セルに対して選択的に初期化放電を行うことで、階調表示に関係しない発光を極力減らしコントラスト比を向上させた新規な駆動方法が開示されている。   In addition, among the subfield methods, initializing discharge is performed using a slowly changing voltage waveform, and further, initializing discharge is selectively performed on discharge cells that have undergone sustain discharge. A novel driving method is disclosed in which the light emission that is not generated is reduced as much as possible to improve the contrast ratio.

具体的には、例えば複数のサブフィールドのうち、１つのサブフィールドの初期化期間において全ての放電セルを放電させる全セル初期化動作を行い、他のサブフィールドの初期化期間においては維持放電を行った放電セルのみ初期化する選択初期化動作を行う。その結果、表示に関係のない発光は全セル初期化動作の放電にともなう発光のみとなりコントラストの高い画像表示が可能となる（例えば、特許文献１参照）。   Specifically, for example, among all the subfields, an all-cell initializing operation is performed in which all discharge cells are discharged in the initializing period of one subfield, and a sustain discharge is performed in the initializing period of the other subfield. A selective initialization operation for initializing only the performed discharge cells is performed. As a result, light emission unrelated to display is only light emission due to discharge in the all-cell initialization operation, and high-contrast image display is possible (for example, see Patent Document 1).

このように駆動することによって、画像の表示に関係のない発光に依存して変化する黒表示領域の輝度（ 以下「黒輝度」と略記する）は全セル初期化動作における微弱発光だけとなり、コントラストの高い画像表示が可能となる。   By driving in this way, the luminance of the black display area that changes depending on the light emission not related to the image display (hereinafter abbreviated as “black luminance”) is only weak light emission in the all-cell initialization operation, and the contrast. High image display is possible.

ところで、全セル初期化動作により形成される壁電荷やプライミングは放電開始電圧に大きく左右され、放電特性はパネルの温度等に依存して変化するため、黒輝度の上昇を抑えコントラストを保ちながらパネル特性を考慮した安定した書込みを行うためには全セル初期化動作において常にパネルの放電特性に応じた適切な初期化電圧の制御を行う事が望ましい。上述した制御を行うには、全セル初期化期間において、走査電極に印加する緩やかに上昇するランプ波形を印加し、上昇に費やす時間で制御することで可能となる。   By the way, the wall charge and priming formed by the all-cell initialization operation are greatly influenced by the discharge start voltage, and the discharge characteristics change depending on the panel temperature and the like. In order to perform stable writing in consideration of the characteristics, it is desirable to always control the appropriate initialization voltage in accordance with the discharge characteristics of the panel in the all-cell initialization operation. The above-described control can be performed by applying a slowly rising ramp waveform applied to the scan electrodes during the all-cell initialization period, and controlling the time spent for the rise.

しかしながら、この緩やかに上昇するランプ波形の傾きはパネルの持つ容量や回路の抵抗値の大きさやパネルの温度などの要因によりバラつきを持ち、その為に、上昇に費やす時間は一定であっても、初期化電圧の大きさは一定とはならない。初期化電圧がバラつきを持つ場合、たとえば、初期化電圧が適切な電圧値より大きな値となる場合、より強度の強い初期化放電が発生してしまい黒輝度の上昇によりコントラストの低下を招くことになる。また、初期化電圧が適切な電圧値より小さな値となる場合、書込み不良などの問題が発生してしまい、いずれの場合にも表示品質の低下を招くという課題がある。
特開２０００−２４２２２４号公報 However, the slope of the ramp waveform that rises slowly varies depending on factors such as the capacity of the panel, the resistance value of the circuit, the temperature of the panel, etc., so even if the time spent for the rise is constant, The magnitude of the initialization voltage is not constant. When the initialization voltage varies, for example, when the initialization voltage is larger than an appropriate voltage value, a stronger initializing discharge occurs, resulting in a decrease in contrast due to an increase in black luminance. Become. Further, when the initialization voltage is smaller than an appropriate voltage value, problems such as writing failure occur, and there is a problem that display quality is deteriorated in any case.
JP 2000-242224 A

そこで、本発明はこれらの課題を解決するために行われたもので、初期化電圧の緩やかに上昇するランプ波形の傾きの変動による初期化電圧の電圧値のバラつきを抑え、安定した書込みを実現しながら、黒輝度の上昇によるコントラストの低下も防ぎ、表示品質を向上させることが可能なパネルの駆動方法およびプラズマディスプレイ装置を提供することを目的とする。   Therefore, the present invention has been made to solve these problems, and suppresses variations in the voltage value of the initialization voltage due to fluctuations in the slope of the ramp waveform in which the initialization voltage rises slowly, thereby realizing stable writing. However, it is an object of the present invention to provide a panel driving method and a plasma display device capable of preventing a decrease in contrast due to an increase in black luminance and improving display quality.

本発明のプラズマディスプレイ装置は、走査電極および維持電極とデータ電極との交差部に放電セルを形成したプラズマディスプレイパネルと、入力する画像信号を表示のために、１フィールド期間を複数のサブフィールドで構成し、少なくとも１つのサブフィールドは前記放電セルの壁電荷をリセットする為に画像表示を行う全ての放電セルに対して初期化放電を発生させる全セル初期化期間と、書込み期間と、維持期間とを備えするように変換する画像信号処理回路と、前記走査電極に表示するためのパルスを印加する走査電極駆動回路とを備え、前記走査電極駆動回路は、前記全セル初期化期間において、前記走査電極に第１の電圧が印加されてから、第１の電圧よりも大きな第２の電圧が印加されるまでの時間を計測し、前記計測した時間に応じて、前記走査電極に印加するランプ波形の上昇に費やす時間を調整することを特徴とするものである。   The plasma display apparatus of the present invention includes a plasma display panel in which discharge cells are formed at intersections of scan electrodes, sustain electrodes, and data electrodes, and one field period in a plurality of subfields for displaying input image signals. And at least one subfield includes an all-cell initializing period, an address period, and a sustaining period for generating an initializing discharge for all the discharge cells that perform image display in order to reset wall charges of the discharge cells. And an image signal processing circuit for converting to provide a scan electrode drive circuit for applying a pulse for display on the scan electrode, the scan electrode drive circuit in the all-cell initialization period, The time from when the first voltage is applied to the scan electrode to when the second voltage higher than the first voltage is applied is measured, and the measurement is performed. Depending on the time, and is characterized in that to adjust the time spent increasing ramp waveform applied to the scan electrode.

また本発明のプラズマディスプレイ装置の駆動方法は、走査電極および維持電極とデータ電極との交差部に放電セルを形成したプラズマディスプレイパネルの表示装置であって、１フィールド期間は画像表示を行う全ての放電セルに対して初期化放電を発生させる全セル初期化期間と、書込み期間と、維持期間と、直前のサブフィールドで維持放電を発生した放電セルで初期化放電を発生させる選択初期化期間とを備え、全セル初期化期間では走査電極に緩やかに上昇するランプ波形を印加し、全セル初期化期間において、走査電極に第１の電圧が印加されてから、第１の電圧よりも大きな第２の電圧が印加されるまでの時間を計測し、この計測した時間に応じて走査電極に印加するランプ波形の上昇に費やす時間を調整することを特徴とする。   The plasma display device driving method of the present invention is a display device for a plasma display panel in which discharge cells are formed at intersections of scan electrodes, sustain electrodes, and data electrodes. An all-cell initializing period for generating an initializing discharge for the discharge cells, an address period, a sustaining period, and a selective initializing period for generating an initializing discharge in a discharge cell that has generated a sustain discharge in the immediately preceding subfield; A ramp waveform that gradually rises is applied to the scan electrode during the all-cell initialization period, and after the first voltage is applied to the scan electrode during the all-cell initialization period, the first voltage greater than the first voltage is applied. And measuring the time until the voltage of 2 is applied, and adjusting the time spent for increasing the ramp waveform applied to the scan electrode according to the measured time. .

本発明によれば、パネルの持つ容量や回路の抵抗値の大きさやパネルの温度などの要因によらず、正確に初期化電圧の電圧値を制御することができ、初期化電圧の緩やかに上昇するランプ波形の傾きの変動による初期化電圧の電圧値のバラつきを抑える事ができ、安定した書込みを実現しながら黒輝度の上昇によるコントラストの低下も防ぎ、表示品質をより向上させることが可能なパネルの駆動方法を提供することができる。   According to the present invention, the voltage value of the initialization voltage can be accurately controlled regardless of factors such as the capacitance of the panel, the resistance value of the circuit, the temperature of the panel, and the like, and the initialization voltage gradually increases. It is possible to suppress variations in the voltage value of the initialization voltage due to fluctuations in the slope of the ramp waveform to be performed, while realizing stable writing, preventing a decrease in contrast due to an increase in black luminance, and further improving display quality A panel driving method can be provided.

以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。   Hereinafter, a plasma display device according to an embodiment of the present invention will be described with reference to the drawings.

（実施の形態１）
図１は本発明の実施の形態に用いるパネルの要部を示す斜視図である。パネル１は、ガラス製の前面基板２と背面基板３とを対向配置して、その間に放電空間を形成するように構成されている。前面基板２上には表示電極を構成する走査電極４と維持電極５とが互いに平行に対をなして複数形成されている。そして、走査電極４および維持電極５を覆うように誘電体層６が形成され、誘電体層６上には保護層７が形成されている。 (Embodiment 1)
FIG. 1 is a perspective view showing a main part of a panel used in the embodiment of the present invention. The panel 1 is configured such that a glass front substrate 2 and a rear substrate 3 are arranged to face each other and a discharge space is formed therebetween. On the front substrate 2, a plurality of scanning electrodes 4 and sustaining electrodes 5 constituting display electrodes are formed in parallel with each other. A dielectric layer 6 is formed so as to cover the scan electrode 4 and the sustain electrode 5, and a protective layer 7 is formed on the dielectric layer 6.

背面基板３上には絶縁体層８で覆われた複数のデータ電極９が設けられ、データ電極９の間の絶縁体層８上にデータ電極９と平行して隔壁１０が設けられている。絶縁体層８の表面および隔壁１０の側面に蛍光体層１１が設けられている。そして、走査電極４および維持電極５とデータ電極９とが交差する方向に前面基板２と背面基板３とを対向配置しており、その間に形成される放電空間には、放電ガスとして、例えばネオンとキセノンの混合ガスが封入されている。なお、パネルの構造は上述したものに限られるわけではなく、例えば井桁状の隔壁を備えたものであってもよい。   A plurality of data electrodes 9 covered with an insulator layer 8 are provided on the back substrate 3, and a partition wall 10 is provided in parallel with the data electrodes 9 on the insulator layer 8 between the data electrodes 9. A phosphor layer 11 is provided on the surface of the insulator layer 8 and on the side surfaces of the partition walls 10. The front substrate 2 and the rear substrate 3 are arranged to face each other in the direction in which the scan electrodes 4 and the sustain electrodes 5 and the data electrodes 9 intersect, and in the discharge space formed between them, for example, neon And a mixed gas of xenon. Note that the structure of the panel is not limited to the above-described one, and may be provided with, for example, a cross-shaped partition wall.

図２は、本発明の（実施の形態１）におけるパネル１の電極配列図である。パネル１には、行方向に長いｎ本の走査電極ＳＣ１〜ＳＣｎ（ 図１の走査電極４）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極５）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極９）が配列されている。そして、１対の走査電極ＳＣｉおよび維持電極ＳＵｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。   FIG. 2 is an electrode array diagram of panel 1 in (Embodiment 1) of the present invention. In panel 1, n scan electrodes SC1 to SCn (scan electrode 4 in FIG. 1) and n sustain electrodes SU1 to SUn (sustain electrode 5 in FIG. 1) long in the row direction are arranged and long in the column direction. m data electrodes D1 to Dm (data electrode 9 in FIG. 1) are arranged. A discharge cell is formed at a portion where a pair of scan electrode SCi and sustain electrode SUi (i = 1 to n) and one data electrode Dj (j = 1 to m) intersect, and the discharge cell is in the discharge space. M × n are formed.

図３は、本発明の（実施の形態１）におけるパネルを駆動するための駆動回路の回路ブロック図である。プラズマディスプレイ装置は、パネル１、データ電極駆動回路１２、走査電極駆動回路１３、維持電極駆動回路１４、制御信号発生回路１５、画像信号処理回路１６、および電源回路（図示せず）を備えている。画像信号処理回路１６は画像信号ｓｉｇをパネル１の画素数に応じた画像データに変換し、各画素の画像データを複数のサブフィールドに対応する複数のビットに分割しデータ電極駆動回路１２に出力する。データ電極駆動回路１２はサブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し各データ電極Ｄ１〜Ｄｍを駆動する。   FIG. 3 is a circuit block diagram of a drive circuit for driving a panel according to (Embodiment 1) of the present invention. The plasma display device includes a panel 1, a data electrode drive circuit 12, a scan electrode drive circuit 13, a sustain electrode drive circuit 14, a control signal generation circuit 15, an image signal processing circuit 16, and a power supply circuit (not shown). . The image signal processing circuit 16 converts the image signal sig into image data corresponding to the number of pixels of the panel 1, divides the image data of each pixel into a plurality of bits corresponding to a plurality of subfields, and outputs the divided data to the data electrode driving circuit 12. To do. The data electrode driving circuit 12 converts the image data for each subfield into signals corresponding to the data electrodes D1 to Dm, and drives the data electrodes D1 to Dm.

制御信号発生回路１５は水平同期信号Ｈおよび垂直同期信号Ｖをもとにして制御信号を発生し、各々の駆動回路ブロックへ供給する。走査電極駆動回路１３は制御信号にもとづいて走査電極ＳＣ１〜ＳＣｎに駆動波形を供給し、維持電極駆動回路１４は制御信号にもとづいて維持電極ＳＵ１〜ＳＵｎに駆動波形を供給する。   The control signal generation circuit 15 generates a control signal based on the horizontal synchronization signal H and the vertical synchronization signal V, and supplies it to each drive circuit block. Scan electrode drive circuit 13 supplies a drive waveform to scan electrodes SC1 to SCn based on the control signal, and sustain electrode drive circuit 14 supplies a drive waveform to sustain electrodes SU1 to SUn based on the control signal.

また本発明では、この制御信号発生回路１５は走査電極駆動回路１３内にあるランプ傾斜計測器２０からのフィードバックを受ける。   In the present invention, the control signal generation circuit 15 receives feedback from the ramp inclination measuring device 20 in the scan electrode driving circuit 13.

次に、パネル１を駆動するための駆動電圧波形とその動作について説明する。図４は本発明の実施の形態におけるパネルの各電極に印加する駆動電圧波形を示す図である。映像信号の１フィールド期間は複数のサブフィールドの期間に分けられる。１つのサブフィールドには初期化動作を行う初期化期間と、初期化動作によって蓄えられた壁電荷によって任意のセルに書込み放電を行う書込み期間と、書込み放電が行われたセルにおいて維持放電を起こす維持期間とを備えている。   Next, a driving voltage waveform for driving the panel 1 and its operation will be described. FIG. 4 is a diagram showing drive voltage waveforms applied to the respective electrodes of the panel according to the embodiment of the present invention. One field period of the video signal is divided into a plurality of subfield periods. In one subfield, an initialization period in which an initialization operation is performed, an address period in which an address discharge is performed on an arbitrary cell by wall charges accumulated by the initialization operation, and a sustain discharge is generated in the cell in which the address discharge is performed And a maintenance period.

初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。この初期化期間には２つの駆動動作がある。ひとつは全ての放電セルで初期化放電を発生させる全セル初期化動作で図４の第１サブフィールド期間の初期化期間であり、もうひとつはその前のサブフィールドの維持期間で維持放電を行った放電セルに対して初期化放電を発生させる選択初期化動作で、この選択初期化動作は図４の第２サブフィールド期間の初期化期間の駆動波形でその一例が示されている。   In the initializing period, initializing discharge is generated, and wall charges necessary for the subsequent address discharge are formed on each electrode. There are two drive operations during this initialization period. One is an all-cell initializing operation for generating an initializing discharge in all discharge cells, and is an initializing period in the first subfield period of FIG. 4, and the other is a sustaining discharge in the sustaining period of the previous subfield. An example of the selective initializing operation for generating the initializing discharge in the discharge cells is shown in the driving waveform in the initializing period of the second subfield period of FIG.

書込み期間では、発光させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、各サブフィールドの輝度重みに比例した数の維持パルスを表示電極対に交互に印加して、書込み期間において書込み放電を発生した放電セルで維持放電を発生させて発光させる。このときの比例した数（比例定数）を輝度倍率と呼ぶ。   In the address period, address discharge is selectively generated in the discharge cells to emit light to form wall charges. In the sustain period, a number of sustain pulses proportional to the luminance weight of each subfield are alternately applied to the display electrode pairs, and a sustain discharge is generated in the discharge cells that have generated the address discharge in the address period to emit light. The proportional number (proportional constant) at this time is called luminance magnification.

以下に全セル初期化サブフィールドの駆動電圧波形とその動作について説明する。   The drive voltage waveform and its operation in the all-cell initialization subfield will be described below.

初期化期間前半部では、データ電極Ｄ１〜ＤｍをＶｄ 、維持電極ＳＵ１〜ＳＵｎにそれぞれ０（Ｖ）を印加し、走査電極ＳＣ１〜ＳＣｎに対して放電開始電圧以下となる電圧Ｖｉ１から放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇するランプ波形電圧を印加する。   In the first half of the initialization period, Vd is applied to the data electrodes D1 to Dm and 0 (V) is applied to the sustain electrodes SU1 to SUn, respectively, and the discharge start voltage from the voltage Vi1 which is lower than the discharge start voltage with respect to the scan electrodes SC1 to SCn. A ramp waveform voltage that gradually rises toward the voltage Vi2 exceeding the threshold voltage is applied.

このランプ波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上および維持電極ＳＵ１〜ＳＵｎ上には正の壁電圧が蓄積される。ここで、電極上の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。   While this ramp waveform voltage rises, weak initializing discharges occur between scan electrodes SC1 to SCn, sustain electrodes SU1 to SUn, and data electrodes D1 to Dm, respectively. Negative wall voltage is accumulated on scan electrodes SC1 to SCn, and positive wall voltage is accumulated on data electrodes D1 to Dm and sustain electrodes SU1 to SUn. Here, the wall voltage on the electrode represents a voltage generated by wall charges accumulated on the dielectric layer covering the electrode, the protective layer, the phosphor layer, and the like.

また、この緩やかに上昇するランプ波形電圧の印加による放電では、続く初期化期間後半部において壁電圧の最適化を図ることを見越して、放電開始電圧に対し適切な量の壁電圧を蓄えておく。この時に蓄えられる壁電圧は初期化電圧Ｖｉ２の電圧値によって決まる。   In addition, in the discharge due to the slowly rising ramp waveform voltage, an appropriate amount of wall voltage is stored with respect to the discharge start voltage in anticipation of optimizing the wall voltage in the latter half of the subsequent initialization period. . The wall voltage stored at this time is determined by the voltage value of the initialization voltage Vi2.

初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎに正の電圧Ｖｅ１を印加し、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降するランプ波形電圧を印加する。この間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。この放電によって、走査電極ＳＣ１〜ＳＣｎ上の負の壁電圧および維持電極ＳＵ１〜ＳＵｎ上の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上の正の壁電圧は書込み動作に適した値に調整される。以上により、全ての放電セルに対して初期化放電を行う全セル初期化動作が終了する。   In the latter half of the initialization period, positive voltage Ve1 is applied to sustain electrodes SU1 to SUn, and scan electrodes SC1 to SCn receive a discharge start voltage from voltage Vi3 that is equal to or lower than the discharge start voltage with respect to sustain electrodes SU1 to SUn. A ramp waveform voltage that gradually falls toward the exceeding voltage Vi4 is applied. During this time, weak initializing discharges occur between scan electrodes SC1 to SCn, sustain electrodes SU1 to SUn, and data electrodes D1 to Dm, respectively. By this discharge, the negative wall voltage on scan electrodes SC1 to SCn and the positive wall voltage on sustain electrodes SU1 to SUn are weakened, and the positive wall voltage on data electrodes D1 to Dm becomes a value suitable for the write operation. Adjusted. Thus, the all-cell initializing operation for performing the initializing discharge on all the discharge cells is completed.

続く書込み期間では、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ'を、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｃを印加する。   In the subsequent address period, voltage Ve ′ is applied to sustain electrodes SU1 to SUn, and voltage Vc is applied to scan electrodes SC1 to SCn.

次に、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａを印加するとともに、データ
電極Ｄ１〜Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加する。このときデータ電極Ｄｋ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（Ｖｄ−Ｖａ）にデータ電極Ｄｋ上の壁電圧と走査電極ＳＣ１上の壁電圧の差とが加算されたものとなり放電開始電圧を超える。そして、データ電極Ｄｋと走査電極ＳＣ１との間および維持電極ＳＵ１と走査電極ＳＣ１との間に書込み放電が起こり、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。 Next, the negative scan pulse voltage Va is applied to the scan electrode SC1 in the first row, and the data electrode Dk (k = 1 to m) of the discharge cell that should emit light in the first row among the data electrodes D1 to Dm. A positive address pulse voltage Vd is applied. At this time, the voltage difference at the intersection between the data electrode Dk and the scan electrode SC1 is the difference between the wall voltage on the data electrode Dk and the wall voltage on the scan electrode SC1 due to the difference between the externally applied voltages (Vd−Va). It becomes the sum and exceeds the discharge start voltage. Then, an address discharge occurs between data electrode Dk and scan electrode SC1 and between sustain electrode SU1 and scan electrode SC1, a positive wall voltage is accumulated on scan electrode SC1, and a negative wall is formed on sustain electrode SU1. A voltage is accumulated, and a negative wall voltage is also accumulated on the data electrode Dk.

このようにして、１行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。   In this manner, an address operation is performed in which an address discharge is caused in the discharge cells to be lit in the first row and wall voltage is accumulated on each electrode.

一方、書込みパルス電圧Ｖｄを印加しなかったデータ電極Ｄ１〜Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作を走査電極ＳＣｎのｎ行目の放電セルに至るまで行い、書込み期間が終了する。   On the other hand, the voltage at the intersection of the data electrodes D1 to Dm to which the address pulse voltage Vd is not applied and the scan electrode SC1 does not exceed the discharge start voltage, so that address discharge does not occur. The above address operation is performed until the discharge cell in the nth row of scan electrode SCn, and the address period ends.

続く維持期間では、まず走査電極ＳＣ１〜ＳＣｎに正の維持パルス電圧Ｖｓを印加するとともに維持電極ＳＵ１〜ＳＵｎに０（Ｖ）を印加する。すると書込み放電を起こした放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が維持パルス電圧Ｖｓに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなり放電
開始電圧を超える。 In the subsequent sustain period, first, positive sustain pulse voltage Vs is applied to scan electrodes SC1 to SCn, and 0 (V) is applied to sustain electrodes SU1 to SUn. Then, in the discharge cell that has caused the address discharge, the voltage difference between scan electrode SCi and sustain electrode SUi is the difference between the wall voltage on scan electrode SCi and the wall voltage on sustain electrode SUi. Exceeds the discharge start voltage.

そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層１１が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋ上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は
発生せず、初期化期間の終了時における壁電圧が保たれる。 Then, a sustain discharge occurs between scan electrode SCi and sustain electrode SUi, and phosphor layer 11 emits light by the ultraviolet rays generated at this time. Then, a negative wall voltage is accumulated on scan electrode SCi, and a positive wall voltage is accumulated on sustain electrode SUi. Further, a positive wall voltage is accumulated on the data electrode Dk. In the discharge cells in which no address discharge has occurred during the address period, no sustain discharge occurs, and the wall voltage at the end of the initialization period is maintained.

続く維持期間では、走査電極ＳＣ１〜ＳＣｎを０Ｖに戻し、維持電極ＳＵ１〜ＳＵｎに２番目の維持パルス電圧Ｖｓを印加する。すると、維持放電を起こした放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との間の電圧が放電開始電圧を超えるので再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が起こり、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに交互に輝度重みに応じた数の維持パルスを印加することにより、書込み期間において書込み放電を起こした放電セルでは維持放電が継続して行われる。こうして維持期間における維持動作が終了する。   In the subsequent sustain period, scan electrodes SC1 to SCn are returned to 0 V, and second sustain pulse voltage Vs is applied to sustain electrodes SU1 to SUn. Then, in the discharge cell in which the sustain discharge has occurred, since the voltage between sustain electrode SUi and scan electrode SCi exceeds the discharge start voltage, a sustain discharge occurs again between sustain electrode SUi and scan electrode SCi, and the sustain cell is maintained. Negative wall voltage is accumulated on electrode SUi, and positive wall voltage is accumulated on scan electrode SCi. Similarly, the sustain discharge continues in the discharge cells in which the address discharge is caused in the address period by alternately applying the number of sustain pulses corresponding to the luminance weight to the scan electrodes SC1 to SCn and the sustain electrodes SU1 to SUn. Done. Thus, the maintenance operation in the maintenance period is completed.

維持期間終了後は消去期間が設けられ、維持電極ＳＵ１〜ＳＵｎ及びデータ電極Ｄ１〜Ｄｍを接地電位に保持した状態で、走査電極ＳＣ１〜ＳＣｎをＶｅｒａｓｅまで緩やかに上昇するランプ波形を印加する。これにより、維持放電が起こった放電セルにおいて、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧が放電開始電圧を超え、維持電極ＳＵｉと走査電極ＳＣｉとの間で微弱な消去放電が発生する。その結果、走査電極ＳＣｉに負の壁電荷が蓄積され、維持電極ＳＵｉに正の壁電荷が蓄積される。このとき、データ電極Ｄｋ上には正の壁電荷が蓄積される。その後、走査電極ＳＣ１〜ＳＣｎを接地電位に戻し、消去期間が終了する。   After the sustain period is finished, an erase period is provided, and a ramp waveform that gently rises to the Verase is applied to the scan electrodes SC1 to SCn while maintaining the sustain electrodes SU1 to SUn and the data electrodes D1 to Dm at the ground potential. As a result, in the discharge cell in which the sustain discharge has occurred, the voltage between scan electrode SCi and sustain electrode SUi exceeds the discharge start voltage, and a weak erasure discharge occurs between sustain electrode SUi and scan electrode SCi. As a result, negative wall charges are accumulated on scan electrode SCi, and positive wall charges are accumulated on sustain electrode SUi. At this time, positive wall charges are accumulated on the data electrode Dk. Thereafter, scan electrodes SC1 to SCn are returned to the ground potential, and the erase period ends.

第２ＳＦ以降の初期化期間では、維持電極ＳＵ１〜ＳＵｎを電位Ｖｅ１に保持し、データ電極Ｄ１〜Ｄｍを接地電位に保持し、走査電極ＳＣ１〜ＳＣｎに接地電位から負の電位に向かって緩やかに下降するランプ波形を印加する。すると、前のＳＦの維持期間で維持放電が起こった放電セルでは微弱な初期化放電が発生する。それにより、前のＳＦで維持放電が起こった放電セルにおいて、走査電極ＳＣｉ上の壁電圧及び維持電極ＳＵｉの壁電圧が弱められ、データ電極Ｄｋ上の壁電圧も書込み動作に適した値に調整される。   In the initialization period after the second SF, sustain electrodes SU1 to SUn are held at potential Ve1, data electrodes D1 to Dm are held at the ground potential, and scan electrodes SC1 to SCn are gradually lowered from the ground potential toward the negative potential. Apply falling ramp waveform. Then, a weak initializing discharge occurs in the discharge cell in which the sustain discharge has occurred in the sustain period of the previous SF. Thereby, in the discharge cell in which the sustain discharge has occurred in the previous SF, the wall voltage on the scan electrode SCi and the wall voltage on the sustain electrode SUi are weakened, and the wall voltage on the data electrode Dk is also adjusted to a value suitable for the address operation. Is done.

前のＳＦで維持放電が起こらなかった放電セルにおいては、放電が発生することはなく、前のＳＦの初期化期間の終了時における壁電荷の状態がそのまま保たれる。このように、第２ＳＦ以降の初期化期間では、直前のＳＦで維持放電が起こった放電セルで選択的に初期化放電を発生させる選択初期化動作を行う。   In the discharge cell in which no sustain discharge has occurred in the previous SF, no discharge occurs, and the state of the wall charge at the end of the initialization period of the previous SF is maintained as it is. As described above, in the initialization period after the second SF, the selective initialization operation for selectively generating the initialization discharge in the discharge cells in which the sustain discharge has occurred in the immediately preceding SF is performed.

ここで本発明の要点である初期化動作について詳細に述べる。   Here, the initialization operation which is the main point of the present invention will be described in detail.

図５はプラズマディスプレイパネルの駆動に要する走査電極駆動回路の一部の構成を示したものである。走査電極駆動回路はパネル(表示せず）に映像信号を表示するために複数の走査電極に電圧を印加するためのパルスを供給するもので、維持電極駆動回路は映像信号を表示するために複数の維持電極に電圧を印加するためのパルスを供給するものである。   FIG. 5 shows a partial configuration of a scan electrode drive circuit required for driving the plasma display panel. The scan electrode drive circuit supplies a pulse for applying a voltage to a plurality of scan electrodes to display a video signal on a panel (not displayed), and the sustain electrode drive circuit has a plurality of sustain electrode drive circuits to display a video signal. A pulse for applying a voltage to the sustain electrodes is supplied.

走査電極駆動回路には、パネルの電極間容量からの電荷を回収する回収回路３００と、複数の電源Ｖｓｕｓ、電源Ｖｅｒｓ、電源Ｖｓｃｎ、電源Ｖａｄと、スキャン回路ＤＲ、スイッチング手段のスイッチＱ３〜Ｑ９、コンデンサ２００、ダイオードＤ１０、ダイオードＤ１１および抵抗Ｒ１を備える。スキャン回路ＤＲは複数の走査ＩＣ１００を含む。また回路Ａと回路Ｂも走査電極駆動回路に備えられる。各走査ＩＣはノードＮ３とノードＮ２との間に接続されるとともに各走査電極ＳＣ１〜ＳＣｎに接続され、各走査ＩＣ１００は対応する走査電極ＳＣ１〜ＳＣｎをノードＮ３またはノードＮ２に選択的に接続する。   The scan electrode driving circuit includes a recovery circuit 300 that recovers charges from the interelectrode capacitance of the panel, a plurality of power sources Vsus, power sources Vers, power sources Vscn, power sources Vad, a scan circuit DR, and switches Q3 to Q9 of switching means. A capacitor 200, a diode D10, a diode D11, and a resistor R1 are provided. The scan circuit DR includes a plurality of scan ICs 100. Circuit A and circuit B are also provided in the scan electrode drive circuit. Each scan IC is connected between node N3 and node N2 and connected to scan electrodes SC1 to SCn, and each scan IC 100 selectively connects corresponding scan electrodes SC1 to SCn to node N3 or node N2. .

コンデンサ２００はノードＮ１とノードＮ３との間に接続され、電圧Ｖｓｃｎの電位Ｖ１０を保持するフローティング電源として働く。ノードＮ２とノードＮ３との間には保護抵抗Ｒ１が接続される。このような構成によりノードＮ３の電位は、ノードＮ１の電位に電圧Ｖｓｃｎを加算した値になる。スイッチＱ４はサブフィールド期間の書込み期間において、ノードＮ１と回路Ａや電源Ｖｅｒｓ、電源Ｖｓｕｓを電気的に分離するための分離スイッチとしての働きを行う。   Capacitor 200 is connected between nodes N1 and N3, and functions as a floating power supply that holds potential V10 of voltage Vscn. A protection resistor R1 is connected between the node N2 and the node N3. With such a configuration, the potential of the node N3 becomes a value obtained by adding the voltage Vscn to the potential of the node N1. The switch Q4 functions as a separation switch for electrically separating the node N1 from the circuit A, the power source Vers, and the power source Vsus in the writing period of the subfield period.

全セル初期化サブフィールドの初期化期間の緩やかに上昇するランプ波形は図中の回路Ａによって構成されるが、この回路Ａを構成する素子は温度特性を含む個体差があり、緩やかに上昇するランプ波形の傾きは一定とはならない。この課題に対する本発明の特徴を図６及び図７を用いて説明する。   The ramp waveform that gradually rises in the initialization period of the all-cell initialization subfield is constituted by the circuit A in the figure, but the elements constituting the circuit A have individual differences including temperature characteristics and rise gently. The slope of the ramp waveform is not constant. The feature of the present invention for this problem will be described with reference to FIGS.

図６では、ある設計値で定められた傾きを有するランプ波形を、時間Ｔ０の期間印加している。この経過時間Ｔ０は制御信号発生回路より与えられている。しかし、実際には前述の理由により緩やかに上昇するランプ波形の傾きの大きさは一定とはならずバラつきを持つ為、初期化電圧Ｖｉ２の大きさは時間Ｔ０が一定であっても、実際の駆動時の傾きが設計値よりも大きい場合は、初期化電圧がＶｉ２ａとなり、黒輝度の上昇を招く。逆に、傾きが小さい場合は、初期化電圧がＶｉ２ｂとなり、書込み不足となり、表示品質の低下を招いてしまう。そこで本発明では、図５の回路図中に電位検出回路４１０と電圧の比較回路４００の回路Ｂにより図７で示す手法で、初期化電圧Ｖｉ２のバラつきを解消する。   In FIG. 6, a ramp waveform having an inclination determined by a certain design value is applied for a period of time T0. This elapsed time T0 is given from the control signal generation circuit. However, since the slope of the ramp waveform that rises gently for the above-mentioned reason is not constant and varies, the initialization voltage Vi2 is not actually constant even when the time T0 is constant. When the slope at the time of driving is larger than the design value, the initialization voltage becomes Vi2a, resulting in an increase in black luminance. On the contrary, when the inclination is small, the initialization voltage becomes Vi2b, writing becomes insufficient, and display quality is deteriorated. Therefore, in the present invention, the variation of the initialization voltage Vi2 is eliminated by the technique shown in FIG. 7 by the circuit B of the potential detection circuit 410 and the voltage comparison circuit 400 in the circuit diagram of FIG.

初期化期間前半部において、回路ＡのスイッチＱ３がオン状態となり、電源Ｖｓｅｔ＋（ＶｓｕｓーＶｓｃｎ）の電圧Ｖ１１に向かってランプ波形が走査電極に印加される。電位検出回路４１０はこの電位を検出し、電位比較回路４００に予め設定されている電位の値とその大きさを比較する。緩やかに上昇するランプ波形の印加電圧が、ある特定の電圧Ｖｒ１、およびこの電圧Ｖｒ１よりも大きな電圧Ｖｒ２に到達した事を検出すると、制御信号発生回路１５へフィードバックする。   In the first half of the initialization period, the switch Q3 of the circuit A is turned on, and a ramp waveform is applied to the scan electrode toward the voltage V11 of the power supply Vset + (Vsus−Vscn). The potential detection circuit 410 detects this potential, and compares the potential value preset in the potential comparison circuit 400 with the magnitude thereof. When it is detected that the applied voltage having the slowly rising ramp waveform has reached a specific voltage Vr1 and a voltage Vr2 larger than this voltage Vr1, it is fed back to the control signal generation circuit 15.

制御信号発生回路１５は、ランプ波形に印加される電圧が電圧Ｖｒ１から電圧Ｖｒ２に到達するまでの時間に応じて、電圧Ｖｒ２からさらに電圧Ｖｉ２に達するまでの時間Ｔ１を推定し、続けて期間Ｔ１の間は、電源Ｖｓｅｔ＋（ＶｓｕｓーＶｓｃｎ）からランプ波形を印加する。このように電圧Ｖｒ１から電圧Ｖｒ２まで電位が上昇する時間から温度の上昇傾斜を求め、この傾斜値により電圧Ｖｉ２までに到達する時間を決定し、その時間経過後にスイッチＱ６をオフ状態とすることで、パネルの持つ容量や回路の抵抗値の大きさやパネルの温度などの要因によらず初期化電圧Ｖｉ２の値を一定の値とすることができ、表示品質の低下を防ぐことができる。   The control signal generation circuit 15 estimates a time T1 until the voltage applied to the ramp waveform reaches the voltage Vi2 from the voltage Vr2 according to the time until the voltage Vr1 reaches the voltage Vr2, and then continues to the period T1. During this period, a ramp waveform is applied from the power supply Vset + (Vsus−Vscn). As described above, the temperature rising slope is obtained from the time when the potential rises from the voltage Vr1 to the voltage Vr2, the time for reaching the voltage Vi2 is determined by the slope value, and the switch Q6 is turned off after the time has elapsed. The value of the initialization voltage Vi2 can be set to a constant value regardless of factors such as the capacity of the panel, the resistance value of the circuit, the temperature of the panel, and the like, and deterioration of display quality can be prevented.

なお、図５に示した電位検出回路４１０と比較回路４００は図３のランプ傾斜計測器２０を構成し、これはダイオードや抵抗などの一般的な素子によって構成され、電位検出・比較が可能であればその回路構成はどのようなものでも良く、本実施の形態に限られるものではない。   Note that the potential detection circuit 410 and the comparison circuit 400 shown in FIG. 5 constitute the ramp inclination measuring instrument 20 of FIG. 3, which is composed of general elements such as diodes and resistors, and can detect and compare potentials. Any circuit configuration may be used as long as it is present, and the present invention is not limited to this embodiment.

（実施の形態２）
次に、パネル温度によって放電特性が変化する事を考慮して、プラズマディスプレイ装置のパネル温度変化によらず初期化動作を最適な条件で行う事ができる実施の形態について説明する。 (Embodiment 2)
Next, an embodiment in which the initialization operation can be performed under optimum conditions regardless of the panel temperature change of the plasma display device in consideration of the change in the discharge characteristics depending on the panel temperature will be described.

本実施の形態におけるパネルの構造、駆動電圧波形の概要等は（実施の形態１）と同様である。本実施の形態が（実施の形態１）と異なる点はプラズマディスプレイ装置にパネル温度を計測する温度検出器を備え、(実施の形態１)における電位検出回路４１０及び電位比較回路４００による制御信号発生回路１５へのフィードバックに加え、温度検出器１７からのフィードバックを受けて、全セル初期化電圧を制御している点である。   The structure of the panel, the outline of the drive voltage waveform, and the like in this embodiment are the same as those in (Embodiment 1). This embodiment differs from (Embodiment 1) in that the plasma display device is provided with a temperature detector for measuring the panel temperature, and control signals are generated by the potential detection circuit 410 and the potential comparison circuit 400 in (Embodiment 1) In addition to feedback to the circuit 15, feedback from the temperature detector 17 is received to control the all-cell initialization voltage.

図８は、本発明の（実施の形態２）におけるプラズマディスプレイ装置の回路ブロック図である。（実施の形態１）で示した図３へ、温度制御の為の温度検出器１７が追加されている。温度検出器１７は周囲の温度を検出するために用いられる熱電対等の一般に知られた素子からなる温度センサ(図示せず)を有し、温度センサで検出されたパネル１周辺の温度を算出し、その結果を制御信号発生回路１５にフィードバックする。   FIG. 8 is a circuit block diagram of a plasma display device according to (Embodiment 2) of the present invention. The temperature detector 17 for temperature control is added to FIG. 3 shown in (Embodiment 1). The temperature detector 17 has a temperature sensor (not shown) composed of a generally known element such as a thermocouple used for detecting the ambient temperature, and calculates the temperature around the panel 1 detected by the temperature sensor. The result is fed back to the control signal generation circuit 15.

制御信号発生回路１５は、温度検出器１７と電位検出回路４１０及び電位比較回路４００による制御信号発生回路１５へのフィードバックを受け、電圧Ｖｒ２に到達したタイミングからさらに時間Ｔ１の間、ランプ波形を印加し、初期化電圧を最適な値へ制御する。具体的には図１１のように変更する。その他の回路ブロックについては（実施の形態１）と同様である。   The control signal generation circuit 15 receives feedback from the temperature detector 17, the potential detection circuit 410, and the potential comparison circuit 400 to the control signal generation circuit 15, and applies a ramp waveform for a time T1 from the timing when the voltage Vr2 is reached. Then, the initialization voltage is controlled to an optimum value. Specifically, the change is made as shown in FIG. Other circuit blocks are the same as those in the first embodiment.

これは、パネルの周辺温度によって走査電極ＳＣ１〜ＳＣｎと維持電極間ＳＵ１〜ＳＵｎの放電開始電圧が変化し、高温になるほど小さくなる為であり、図１１に示すようにパネル温度が０℃〜３０℃（図中の温度(1)））では初期化電圧Ｖｉ２を高く設定し、逆に、パネル温度が５０℃〜（図中の温度(3)）では低く設定している。これにより、パネルの周辺温度毎に最適な初期化電圧を保つ事ができ、良好な品質で画像表示させることが可能となる。   This is because the discharge start voltage of the scan electrodes SC1 to SCn and the sustain electrodes SU1 to SUn varies depending on the ambient temperature of the panel, and becomes smaller as the temperature rises. As shown in FIG. The initialization voltage Vi2 is set high at ℃ (temperature (1) in the figure), and conversely, the panel temperature is set low at 50 ° C. to (temperature (3) in the figure). As a result, it is possible to maintain an optimal initialization voltage for each ambient temperature of the panel, and display an image with good quality.

なお、パネル温度に応じて緩やかに上昇するランプ波形の電圧を変更する事は、初期化期間の発光輝度の変化が検知されないよう、段階的に行うことが望ましい。   Note that it is desirable to change the voltage of the ramp waveform that gradually rises according to the panel temperature in a stepwise manner so that a change in light emission luminance during the initialization period is not detected.

また、上記の段階的変化は、初期化期間の発光輝度の変化が検知されないよう、ヒステリシス機能を持たせる事が望ましい。   Further, it is desirable that the above-mentioned stepwise change has a hysteresis function so that a change in light emission luminance during the initialization period is not detected.

（実施の形態３）
次に、平均輝度レベル（以下「ＡＰＬ」と略記する）によって放電特性が変化する事を考慮して、プラズマディスプレイ装置のＡＰＬによらず初期化動作を最適な条件で行う事ができる実施の形態について説明する。 (Embodiment 3)
Next, in consideration of the change in discharge characteristics depending on the average luminance level (hereinafter abbreviated as “APL”), an embodiment in which the initialization operation can be performed under optimum conditions regardless of the APL of the plasma display device. Will be described.

本実施の形態におけるパネルの構造、駆動電圧波形の概要等は（実施の形態１）と同様である。本実施の形態が（実施の形態１）と異なる点はプラズマディスプレイ装置に画像信号ＳｉｇのＡＰＬを検出するＡＰＬ検出器１８を備え、（実施の形態１）における電位検出回路及び電位比較回路による制御信号発生回路へのフィードバックに加え、ＡＰＬ検出器１８からのフィードバックを受けて、全セル初期化電圧を制御している点である。   The structure of the panel, the outline of the drive voltage waveform, and the like in this embodiment are the same as those in (Embodiment 1). The present embodiment is different from (Embodiment 1) in that the plasma display device includes an APL detector 18 for detecting the APL of the image signal Sig, and is controlled by the potential detection circuit and the potential comparison circuit in (Embodiment 1). In addition to feedback to the signal generation circuit, feedback from the APL detector 18 is received to control the all-cell initialization voltage.

図９は、本発明の（実施の形態３）におけるプラズマディスプレイ装置の回路ブロック図である。実施の形態１で示した図３へ、ＡＰＬ制御の為のＡＰＬ検出器１８が追加されている。ＡＰＬ検出器１８は、具体的には、例えば画像信号の輝度値を１フィールド期間または１フレーム期間にわたって累積する等の一般に知られた手法を用いることによってＡＰＬを検出する。その結果を制御信号発生回路１５にフィードバックする。制御信号発生回路１５は、ＡＰＬ検出器１８と電位検出回路及び電位比較回路による制御信号発生回路へのフィードバックを受け、Ｖｒ２に到達したタイミングからさらにＴ１の間、ランプ波形を印加し、全セル初期化電圧を最適な値へ制御している。具体的には図１２のように変更する。   FIG. 9 is a circuit block diagram of a plasma display device according to (Embodiment 3) of the present invention. An APL detector 18 for APL control is added to FIG. 3 shown in the first embodiment. Specifically, the APL detector 18 detects the APL by using a generally known method such as accumulating the luminance value of the image signal over one field period or one frame period. The result is fed back to the control signal generation circuit 15. The control signal generation circuit 15 receives the feedback to the control signal generation circuit by the APL detector 18, the potential detection circuit, and the potential comparison circuit, and applies a ramp waveform for a period T1 from the timing when it reaches Vr2, The control voltage is controlled to an optimum value. Specifically, the change is made as shown in FIG.

本実施の形態では、図１２に示すようにＡＰＬが低い表示（ＡＰＬ３０％以下）では、走査電極の緩やかに上昇するランプ波形の電圧を小さく設定し、逆に、ＡＰＬが高い表示（ＡＰＬ１００％付近）では、緩やかに上昇するランプ波形の電圧を高く設定する。ＡＰＬ毎に最適な初期化電圧を保つ事ができ、良好な品質で画像表示させることを可能としている。   In the present embodiment, as shown in FIG. 12, in the display with low APL (APL 30% or less), the voltage of the ramp waveform of the scan electrode that rises slowly is set small, and conversely, the display with high APL (near APL 100%) ), The voltage of the ramp waveform that rises slowly is set high. An optimum initialization voltage can be maintained for each APL, and an image can be displayed with good quality.

これは、ＡＰＬが高くなるほど、回路にかかる負荷が増大し、書込みに必要となる駆動電圧が増大する事と、ＡＰＬが高いシーンでは黒を表示する画素の割合いが小さくなる為である。   This is because as the APL increases, the load on the circuit increases, the drive voltage required for writing increases, and the ratio of pixels displaying black in a scene with a high APL decreases.

なお、ＡＰＬに応じて緩やかに上昇するランプ波形の電圧を変する事は、初期化期間の発光輝度の変化が検知されないよう、段階的に行うことが望ましい。   Note that it is desirable to change the voltage of the ramp waveform that gradually increases in accordance with APL in a stepwise manner so that a change in light emission luminance during the initialization period is not detected.

また、上記の段階的変化は、初期化期間の発光輝度の変化が検知されないよう、ヒステリシス機能を持たせる事が望ましい。   Further, it is desirable that the above-mentioned stepwise change has a hysteresis function so that a change in light emission luminance during the initialization period is not detected.

（実施の形態４）
次に、プラズマディスプレイパネルのパネルの累積点灯時間を計測し、累積点灯時間によって放電特性が変化する事を考慮して、プラズマディスプレイ装置の累積点灯時間によらず初期化動作を最適な条件で行う事ができる実施の形態について説明する。 (Embodiment 4)
Next, the cumulative lighting time of the plasma display panel is measured, and the initializing operation is performed under optimum conditions regardless of the cumulative lighting time of the plasma display device, taking into account that the discharge characteristics change depending on the cumulative lighting time. Embodiments that can do this will be described.

本実施の形態におけるパネルの構造、駆動電圧波形の概要等は（実施の形態１）と同様である。本実施の形態が（実施の形態１）と異なる点はプラズマディスプレイパネルの累積点灯時間を計測する累積点灯時間計測器１９を備え、（実施の形態１）における電位検出回路及び電位比較回路による制御信号発生回路へのフィードバックに加え累積点灯時間計測器１９からのフィードバックを受けて、全セル初期化電圧を制御している点である。   The structure of the panel, the outline of the drive voltage waveform, and the like in this embodiment are the same as those in (Embodiment 1). This embodiment differs from (Embodiment 1) in that it includes an accumulated lighting time measuring device 19 for measuring the accumulated lighting time of the plasma display panel, and is controlled by the potential detection circuit and the potential comparison circuit in (Embodiment 1). In addition to feedback to the signal generation circuit, feedback from the cumulative lighting time measuring device 19 is received to control the all-cell initialization voltage.

図１０は、本発明の（実施の形態４）におけるプラズマディスプレイ装置の回路ブロック図である。実施の形態１で示した図３へ、累積点灯時間の計測の為の累積点灯時間計測器１９が追加されている。累積点灯時間計測器１９は計測したその結果を制御信号発生回路１５にフィードバックする。制御信号発生回路１５は、累積点灯時間計測器と電位検出回路及び電位比較回路による制御信号発生回路へのフィードバックを受け、Ｖｒ２に到達したタイミングからさらにＴ１の間、ランプ波形を印加し、全セル初期化電圧を最適な値へ制御している。具体的には図１３のように変更する。   FIG. 10 is a circuit block diagram of a plasma display device according to (Embodiment 4) of the present invention. The cumulative lighting time measuring device 19 for measuring the cumulative lighting time is added to FIG. 3 shown in the first embodiment. The cumulative lighting time measuring device 19 feeds back the measured result to the control signal generating circuit 15. The control signal generation circuit 15 receives the feedback to the control signal generation circuit by the cumulative lighting time measuring instrument, the potential detection circuit, and the potential comparison circuit, and applies a ramp waveform for a period T1 from the timing when it reaches Vr2, The initialization voltage is controlled to an optimal value. Specifically, the change is made as shown in FIG.

プラズマディスプレイは、累計点灯時間よって走査電極と維持電極間の放電開始電圧は変化し、点灯時間が長時間になるほど放電開始電圧は高くなる。その為、全セル初期化電圧は表３に示すとおり、累計点灯時間に対して徐々に印加電圧を大きくしている。これによりパネル点灯初期からライフエンドまで最適な初期化電圧を保つ事ができ、良好な品質で画像表示させることが可能となる。   In the plasma display, the discharge start voltage between the scan electrode and the sustain electrode changes depending on the total lighting time, and the discharge start voltage becomes higher as the lighting time becomes longer. Therefore, as shown in Table 3, the applied voltage of the all-cell initialization voltage is gradually increased with respect to the cumulative lighting time. As a result, it is possible to maintain an optimal initialization voltage from the initial lighting of the panel to the life end, and display an image with good quality.

本発明によれば、パネルの持つ容量や回路の抵抗値の大きさやパネルの温度などの要因によらず、正確に初期化電圧の電圧値を制御することができ、初期化電圧の緩やかに上昇するランプ波形の傾きの変動による初期化電圧の電圧値のバラつきを抑える事ができ、安定した書込みを実現しながら黒輝度の上昇によるコントラストの低下も防ぎ、表示品質をより向上させることが可能なパネルの駆動方法を提供することができる。   According to the present invention, the voltage value of the initialization voltage can be accurately controlled regardless of factors such as the capacitance of the panel, the resistance value of the circuit, the temperature of the panel, and the like, and the initialization voltage gradually increases. It is possible to suppress variations in the voltage value of the initialization voltage due to fluctuations in the slope of the ramp waveform to be performed, while realizing stable writing, preventing a decrease in contrast due to an increase in black luminance, and further improving display quality A panel driving method can be provided.

本発明の一実施の形態に用いるプラズマディスプレイ装置のパネルの要部を示す斜視図The perspective view which shows the principal part of the panel of the plasma display apparatus used for one embodiment of this invention. 同プラズマディスプレイ装置のパネルの電極配列図Electrode arrangement of the plasma display panel 同プラズマディスプレイ装置の駆動方法を使用するプラズマディスプレイ装置の構成図Configuration diagram of plasma display device using driving method of same plasma display device 同プラズマディスプレイ装置のパネルの各電極に印加する駆動電圧波形図Drive voltage waveform diagram applied to each electrode of the panel of the plasma display device 同プラズマディスプレイ装置の本発明のランプ傾斜計測器を取り入れた回路構成図Circuit diagram of the plasma display device incorporating the ramp inclination measuring instrument of the present invention 同プラズマディスプレイ装置の従来の初期化電圧波形を示す図The figure which shows the conventional initialization voltage waveform of the plasma display apparatus 同プラズマディスプレイ装置の本発明の初期化電圧波形を示す図The figure which shows the initialization voltage waveform of this invention of the plasma display apparatus 同プラズマディスプレイ装置のパネル温度制御を取り入れた駆動方法を使用するプラズマディスプレイ装置の構成図Configuration diagram of a plasma display apparatus using a driving method incorporating panel temperature control of the plasma display apparatus 同プラズマディスプレイ装置のＡＰＬ制御を取り入れた駆動方法を使用するプラズマディスプレイ装置の構成図Configuration diagram of a plasma display device using a driving method incorporating APL control of the plasma display device 同プラズマディスプレイ装置の累積点灯時間制御を取り入れた駆動方法を使用するプラズマディスプレイ装置の構成図Configuration diagram of a plasma display device using a driving method incorporating cumulative lighting time control of the plasma display device 同プラズマディスプレイ装置の温度制御を考慮した初期化電圧Ｖｉ２の設定値を示す図The figure which shows the setting value of the initialization voltage Vi2 which considered the temperature control of the plasma display apparatus 同プラズマディスプレイ装置のＡＰＬ制御を考慮した初期化電圧Ｖｉ２の設定値を示す図The figure which shows the setting value of the initialization voltage Vi2 which considered APL control of the plasma display apparatus 同プラズマディスプレイ装置の累計点灯時間制御を考慮した初期化電圧Ｖｉ２の設定値を示す図The figure which shows the setting value of the initialization voltage Vi2 which considered the cumulative lighting time control of the plasma display apparatus

１ パネル
２ 前面基板
３ 背面基板
４ 走査電極
５ 維持電極
６ 誘電体層
７ 保護層
８ 絶縁体層
９ データ電極
１０ 隔壁
１１ 蛍光体層
１２ データ電極駆動回路
１３ 走査電極駆動回路
１４ 維持電極駆動回路
１５ 制御信号発生回路
１６ 画像信号処理回路
１７ 温度検出器
１８ ＡＰＬ検出器
１９ 累計点灯時間計測器
２０ ランプ傾斜計測器 DESCRIPTION OF SYMBOLS 1 Panel 2 Front substrate 3 Back substrate 4 Scan electrode 5 Sustain electrode 6 Dielectric layer 7 Protective layer 8 Insulator layer 9 Data electrode 10 Partition 11 Phosphor layer 12 Data electrode drive circuit 13 Scan electrode drive circuit 14 Sustain electrode drive circuit 15 Control signal generating circuit 16 Image signal processing circuit 17 Temperature detector 18 APL detector 19 Total lighting time measuring device 20 Lamp inclination measuring device

Claims (5)

走査電極および維持電極とデータ電極との交差部に放電セルを形成したプラズマディスプレイパネルと、
入力する画像信号を表示のために、１フィールド期間を複数のサブフィールドで構成し、少なくとも１つのサブフィールドは前記放電セルの壁電荷をリセットする為に画像表示を行う全ての放電セルに対して初期化放電を発生させる全セル初期化期間と、書込み期間と、維持期間とを備えするように変換する画像信号処理回路と、
前記走査電極に表示するためのパルスを印加する走査電極駆動回路とを備え、
前記走査電極駆動回路は、前記全セル初期化期間において、前記走査電極に第１の電圧が印加されてから、第１の電圧よりも大きな第２の電圧が印加されるまでの時間を計測し、前記計測した時間に応じて、前記走査電極に印加するランプ波形の上昇に費やす時間を調整することを特徴とするプラズマディスプレイ装置。 A plasma display panel in which discharge cells are formed at intersections of scan electrodes, sustain electrodes, and data electrodes;
In order to display an input image signal, one field period is composed of a plurality of subfields, and at least one subfield is provided for all discharge cells that perform image display in order to reset the wall charges of the discharge cells. An image signal processing circuit for converting to provide an all-cell initializing period for generating an initializing discharge, an address period, and a sustain period;
A scan electrode driving circuit for applying a pulse for displaying on the scan electrode;
The scan electrode driving circuit measures a time from when the first voltage is applied to the scan electrode to when a second voltage higher than the first voltage is applied during the all-cell initialization period. The plasma display apparatus adjusts the time spent for increasing the ramp waveform applied to the scan electrode according to the measured time. パネル温度を検出する温度検出器をさらに備え、走査電極に第１の電圧が印加されてから、第１の電圧よりも大きな第２の電圧が印加されるまでの時間と、前記温度検出器による検出値とに応じて、前記走査電極に印加するランプ波形の上昇に費やす時間を調整することを特徴とする請求項１に記載のプラズマディスプレイ装置。 A temperature detector for detecting the panel temperature; a time from when the first voltage is applied to the scan electrode until a second voltage higher than the first voltage is applied; and by the temperature detector 2. The plasma display apparatus according to claim 1, wherein a time spent for increasing a ramp waveform applied to the scan electrode is adjusted according to a detection value. 表示すべき画像の平均輝度レベルを検出する平均輝度レベル検出器をさらに備え、走査電極に第１の電圧が印加されてから第１の電圧よりも大きな第２の電圧が印加されるまでの時間と、前記平均輝度レベル検出器による検出値とに応じて、前記走査電極に印加するランプ波形の上昇に費やす時間を調整することを特徴とする請求項１に記載のプラズマディスプレイ装置。 An average luminance level detector for detecting an average luminance level of an image to be displayed is further provided, and a time from when the first voltage is applied to the scan electrode to when a second voltage higher than the first voltage is applied 2. The plasma display apparatus according to claim 1, wherein a time spent for increasing a ramp waveform applied to the scan electrode is adjusted according to a value detected by the average luminance level detector. プラズマディスプレイパネルのパネルの累積点灯時間を計測する累計点灯時間計測器をさらに備え、走査電極に第１の電圧が印加されてから第１の電圧よりも大きな第２の電圧が印加されるまでの時間と、前記累積点灯時間計測器による計測値とに応じて、前記走査電極に印加するランプ波形の上昇に費やす時間を調整することを特徴とする請求項１に記載のプラズマディスプレイ装置。 A cumulative lighting time measuring device for measuring the cumulative lighting time of the panel of the plasma display panel is further provided, and from the time when the first voltage is applied to the scan electrode to the time when the second voltage larger than the first voltage is applied. 2. The plasma display device according to claim 1, wherein a time spent for increasing a ramp waveform applied to the scan electrode is adjusted according to a time and a measured value by the cumulative lighting time measuring device. 走査電極および維持電極とデータ電極との交差部に放電セルを形成したプラズマディスプレイパネルの駆動方法であって、１フィールド期間を、前記放電セルの壁電荷をリセットする為に画像表示を行う全ての放電セルに対して初期化放電を発生させる全セル初期化期間と、書込み期間と、維持期間とを有するサブフィールドを含む複数のサブフィールドで表示するために、前記全セル初期化期間には緩やかに上昇するランプ波形を前記走査電極に印加するとともに、第１の電圧が印加されてから、前記第１の電圧よりも大きな第２の電圧が印加されるまでの時間を計測し、前記計測した時間に応じて、前記走査電極に印加する前記ランプ波形の上昇に費やす時間を調整することを特徴とするプラズマディスプレイパネルの駆動方法。 A driving method of a plasma display panel in which discharge cells are formed at intersections of scan electrodes, sustain electrodes, and data electrodes, wherein all field images are displayed in one field period in order to reset wall charges of the discharge cells. In order to display in a plurality of subfields including a subfield having an all-cell initializing period, an address period, and a sustaining period for generating an initializing discharge for the discharge cells, the all-cell initializing period is slow. A ramp waveform that rises to the scan electrode is applied to the scan electrode, and a time from when the first voltage is applied to when a second voltage greater than the first voltage is applied is measured, and the measurement is performed. A method for driving a plasma display panel, characterized by adjusting a time spent for increasing the ramp waveform applied to the scan electrode according to time.

Images