JP2010169913A - Electro-optical device and electronic equipment - Google Patents
Electro-optical device and electronic equipment Download PDFInfo
- Publication number
- JP2010169913A JP2010169913A JP2009012684A JP2009012684A JP2010169913A JP 2010169913 A JP2010169913 A JP 2010169913A JP 2009012684 A JP2009012684 A JP 2009012684A JP 2009012684 A JP2009012684 A JP 2009012684A JP 2010169913 A JP2010169913 A JP 2010169913A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode
- storage capacitor
- pixel electrode
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備える電子機器の技術分野に関する。 The present invention relates to a technical field of an electro-optical device such as a liquid crystal device and an electronic apparatus including the electro-optical device.
この種の電気光学装置では、基板上の複数の画素に夫々、画素電極と、該画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング素子として例えばＴＦＴ（Thin Film Transistor）とを備えることにより、アクティブマトリクス駆動可能に構成されている。表示画像の高コントラスト化等を目的として、画素スイッチング用のＴＦＴと画素電極との間に蓄積容量が設けられることがある。蓄積容量は、電荷蓄積電極として上下に積み重なった２種の容量電極間に容量絶縁膜を挟持してなる。 In this type of electro-optical device, a plurality of pixels on a substrate are each provided with a pixel electrode, a scanning line for selectively driving the pixel electrode, a data line, and a pixel switching element such as a TFT (Thin Film Transistor). ) To enable active matrix driving. A storage capacitor may be provided between the pixel switching TFT and the pixel electrode for the purpose of increasing the contrast of the display image. The storage capacitor is formed by sandwiching a capacitor insulating film between two types of capacitor electrodes stacked vertically as charge storage electrodes.
特許文献１又は２によれば半導体メモリにおいて、電荷蓄積電極（容量電極）に所定の加工を施すことでその表面積を増大させ、蓄積容量の容量値を向上させる技術が開示されている。特許文献１では、ポリシリコンの電荷蓄積電極の形成後、光照射中にシリコンの光励起ＣＶＤ（chemical vapor deposition）を行うか、或いは細かい粒を含ませて端部に凹凸形状が生じたレジスト膜を介して、ドライエッチング処理を行う。これにより電荷蓄積電極の表面に微細なしわを加工する。特許文献２では、単結晶或いは多結晶シリコンの電荷蓄積電極上に、欠陥の存在する耐酸化性の乏しい絶縁膜を形成し、これを酸化することにより、電荷蓄積電極の表面に凹凸形状を作成する。
また、特許文献３では電気光学装置として例えば液晶装置において、画素の蓄積容量を、下地となる層間絶縁膜において下層側のコンタクトホールの存在に起因して生じる凹部を覆うように形成する。これにより蓄積容量には、２種の容量電極及び容量絶縁膜の表面形状に夫々下地の凹部の形状が反映された凹状部分が形成される。その結果、２種の容量電極及び容量絶縁膜の各々の表面積が増大し、容量値も増大される。
In
しかしながら、特許文献１又は２による技術によれば、電荷蓄積電極の表面に対する加工の手間を要するため製造プロセスが煩雑となるおそれがある。これに対して特許文献３では、容量電極や容量絶縁膜に対して、特許文献１又は２のような特殊な加工を要しない。しかしながら、コンタクトホールの存在に基づく凹部を形成するため、例えば下地に対する平坦化処理が施せないか或いは不十分となってしまうと、２種の容量電極のうち上側の一方が画素電極を兼ねるような場合、下地の表面に段差の大きい段差形状が生じることで、画素電極や蓄積容量を形成する際に様々な不具合が発生するおそれがある。
However, according to the technique according to
本発明は、例えば上述した問題点に鑑みなされたものであり、例えばより簡易な製造プロセスにより、より容易に蓄積容量の容量値を向上させることができ、高品位な画像表示が可能な電気光学装置及びそのような電気光学装置を備える電子機器を提供することを課題とする。 The present invention has been made in view of, for example, the above-described problems. For example, the capacitance value of the storage capacitor can be more easily improved by a simpler manufacturing process, and an electro-optic capable of displaying a high-quality image. It is an object to provide an apparatus and an electronic apparatus including such an electro-optical device.
本発明の電気光学装置は上記課題を解決するために、基板上に、画素電極と、該画素電極の下層側に、前記画素電極に誘電体膜を介して対向するように設けられた容量電極とを有する蓄積容量と、前記蓄積容量よりも下層側に形成された層間絶縁膜とを備え、前記層間絶縁膜における前記蓄積容量に面する側に凹凸形状部分が形成されており、前記蓄積容量は前記凹凸形状部分に少なくとも部分的に重なる。 In order to solve the above problems, an electro-optical device according to the present invention has a pixel electrode on a substrate and a capacitor electrode provided on the lower layer side of the pixel electrode so as to face the pixel electrode with a dielectric film interposed therebetween. And an interlayer insulating film formed on a lower layer side than the storage capacitor, and an uneven portion is formed on the side of the interlayer insulating film facing the storage capacitor, and the storage capacitor At least partially overlaps the concavo-convex portion.
本発明の電気光学装置では、基板上に、例えば、走査線、データ線等の配線や画素スイッチング用のトランジスタ等の電子素子が、絶縁膜を介して相互に絶縁されつつ必要に応じて積層されることで画素電極を駆動するための回路が構成され、その上層側に画素電極が配置されている。電気光学装置の動作時には、例えば、走査線を通じて、画素電極に電気的に接続された画素スイッチング用素子の一例であるＴＦＴのスイッチング動作が制御されると共に、データ線を通じて画像信号が供給されることで、該ＴＦＴを介して画素電極に対し、画像信号に応じた電圧を印加する。これにより、複数の画素電極が配列された画素領域或いは画素アレイ領域（又は「画像表示領域」とも呼ぶ）における画像表示が可能となる。 In the electro-optical device of the present invention, electronic elements such as wirings such as scanning lines and data lines and pixel switching transistors are stacked on the substrate as needed while being insulated from each other via an insulating film. Thus, a circuit for driving the pixel electrode is configured, and the pixel electrode is disposed on the upper layer side. During operation of the electro-optical device, for example, a switching operation of a TFT which is an example of a pixel switching element electrically connected to a pixel electrode is controlled through a scanning line, and an image signal is supplied through a data line. Thus, a voltage corresponding to the image signal is applied to the pixel electrode through the TFT. As a result, it is possible to display an image in a pixel region or a pixel array region (or also referred to as an “image display region”) in which a plurality of pixel electrodes are arranged.
本発明の電気光学装置は、画素電極に印加される駆動電圧を一定期間保持するための蓄積容量を有する。蓄積容量は、画素電極を兼ねる上側電極と、それよりも下層側の下側電極である容量電極とが、容量絶縁膜を構成する誘電体膜を介して対向するように設けられてなる。蓄積容量は、その下地となる層間絶縁膜によって該層間絶縁膜よりも下層側に配置された例えば走査線やＴＦＴから電気的に絶縁される。 The electro-optical device of the present invention has a storage capacitor for holding a driving voltage applied to the pixel electrode for a certain period. The storage capacitor is provided such that an upper electrode that also serves as a pixel electrode and a capacitor electrode that is a lower electrode on the lower side of the storage capacitor are opposed to each other with a dielectric film constituting the capacitor insulating film interposed therebetween. The storage capacitor is electrically insulated from, for example, a scanning line and a TFT disposed below the interlayer insulating film by an interlayer insulating film serving as a base.
層間絶縁膜における蓄積容量に面する側の表面部分には少なくとも部分的に凹凸形状部分が形成されている。凹凸形状部分は、凸状に突き出た凸部、及び凸部に対して凹状に窪んだ凹部が夫々複数の個所に所定パターンで配置されるか、或いは各凸部や各凹部が乱雑な形状で乱雑なパターンで配置されることで、その表面形状が凹凸形状となるように形成される。 An uneven portion is formed at least partially on the surface portion of the interlayer insulating film facing the storage capacitor. The concavo-convex portion is a convex portion protruding in a convex shape and a concave portion recessed in a concave shape with respect to the convex portion is arranged in a predetermined pattern at each of a plurality of locations, or each convex portion or each concave portion has a messy shape. By arranging in a messy pattern, the surface shape is formed to be an uneven shape.
蓄積容量は、層間絶縁膜上に凹凸形状部分に少なくとも部分的に重なるように形成される。従って、蓄積容量における、下側電極である容量電極、誘電体膜の一部によって構成される容量絶縁膜、更には上側電極である画素電極について、下層側から上層側に順次に、各々が互いに対向する側の表面に、凹凸形状部分の表面形状が少なくとも部分的に反映された表面形状、即ち凹凸形状を形成することが可能となる。よって、容量電極及び画素電極において、互いに対向する各々の対向面における表面積を増大させて、容量絶縁膜の表面積を増大させることができる。その結果、蓄積容量の容量値を増大させる（或いは向上させる）ことが可能となる。 The storage capacitor is formed on the interlayer insulating film so as to at least partially overlap the uneven portion. Accordingly, in the storage capacitor, the capacitor electrode as the lower electrode, the capacitor insulating film constituted by a part of the dielectric film, and the pixel electrode as the upper electrode are sequentially connected from the lower layer side to the upper layer side. A surface shape in which the surface shape of the concavo-convex portion is at least partially reflected, that is, the concavo-convex shape can be formed on the surface on the opposite side. Therefore, in the capacitor electrode and the pixel electrode, the surface area of each facing surface facing each other can be increased, and the surface area of the capacitor insulating film can be increased. As a result, the capacity value of the storage capacitor can be increased (or improved).
本発明の電気光学装置では、その製造時、特許文献１又は２に開示されているような特殊な加工を画素電極又は容量電極に対して行わなくても、上述したように対向面に少なくとも部分的に凹凸形状を形成することができる。凹凸形状部分は、層間絶縁膜の成膜とは別個の新たな工程による加工を施さずに、例えば後述するように所定条件で層間絶縁膜を成膜することで、容易に形成することが可能である。
In the electro-optical device of the present invention, at the time of manufacture, at least a part is provided on the facing surface as described above without performing special processing as disclosed in
よって、凹凸形状部分が、層間絶縁膜の下層側の例えば特許文献３のようなコンタクトホールの存在とは無関係の表面形状を有するように形成することが可能である。従って、層間絶縁膜において蓄積容量に面する側の表面において、それより下層側で例えば他の層間絶縁膜の表面に対して平坦化処理を行うことで、下層側に配置されたＴＦＴ等の存在に基づいて段差の大きい段差形状が形成されるのを抑制することができる。即ち、本発明では、凹凸形状部分が下層側のコンタクトホール等の存在に起因する形状とは別の凹凸形状として形成されることで、上述したような平坦化処理が施せないか或いは不十分となる等のような制約や、このような制約に基づく煩雑さを回避し、より柔軟で自由度の高い製造プロセスを実現することが可能となる。
Therefore, it is possible to form the concavo-convex portion so as to have a surface shape that is unrelated to the presence of the contact hole as in, for example,
従って、以上説明したような本発明の電気光学装置によれば、より簡易な製造プロセスにより、より容易に蓄積容量の容量値を向上させることができ、その結果、高品位な画像表示を行うことが可能となる。 Therefore, according to the electro-optical device of the present invention as described above, the capacity value of the storage capacitor can be more easily improved by a simpler manufacturing process, and as a result, high-quality image display can be performed. Is possible.
本発明の電気光学装置の一態様では、前記層間絶縁膜より下層側に形成されており、前記画素電極及び前記容量電極の少なくとも一方に電気的に接続された配線及び電子素子を備え、前記層間絶縁膜は、前記配線及び電子素子の少なくとも一部に基づいて表面に生じる段差形状が緩和するように平坦化された第１絶縁膜と、該第１絶縁膜より上層側に形成され前記凹凸形状部分を有する第２絶縁膜とを含む。 In one aspect of the electro-optical device of the present invention, the electro-optical device includes a wiring and an electronic element that are formed on a lower layer side than the interlayer insulating film and are electrically connected to at least one of the pixel electrode and the capacitor electrode. The insulating film includes a first insulating film that is flattened so as to relax a step shape generated on the surface based on at least a part of the wiring and the electronic element, and the uneven shape formed on the upper layer side of the first insulating film. A second insulating film having a portion.
この態様によれば、層間絶縁膜における第１絶縁膜は所定の平坦化処理が施されることで平坦化された表面を有する。また、層間絶縁膜における第２絶縁膜は蓄積容量の下地として第１絶縁膜より上層側に形成され、蓄積容量に面する側に凹凸形状部分を有する。この場合、第２絶縁膜における凹凸形状部分は、層間絶縁膜の下層側の例えば特許文献３のようなコンタクトホールの存在とは無関係の表面形状を有するように形成される。従って、第１絶縁膜に対して所定の平坦化処理を行うことで、下層側に配置されたＴＦＴ等の存在に基づいて生じる段差を緩和し、第２絶縁膜において蓄積容量に面する側の表面にＴＦＴ等の存在に基づく段差の大きい段差形状が形成されるのを抑制することができる。
According to this aspect, the first insulating film in the interlayer insulating film has a surface flattened by performing the predetermined flattening process. Further, the second insulating film in the interlayer insulating film is formed on the upper layer side of the first insulating film as a base of the storage capacitor, and has an uneven portion on the side facing the storage capacitor. In this case, the concavo-convex shape portion of the second insulating film is formed so as to have a surface shape that is unrelated to the presence of the contact hole as in, for example,
本発明の電気光学装置の他の態様では、前記凹凸形状部分は、プラズマＣＶＤ法を１００〜２００℃の範囲内の所定温度で行うことにより形成される。 In another aspect of the electro-optical device of the present invention, the uneven portion is formed by performing a plasma CVD method at a predetermined temperature within a range of 100 to 200 ° C.
この態様によれば、プラズマＣＶＤ法により層間絶縁膜を成膜する際に、１００〜２００℃の範囲内の所定温度で行うことにより、蓄積容量に面する側の表面部分に凹凸形状部分を形成することができる。従って、層間絶縁膜の成膜とは別個の新たな工程は必要としないため、電気光学装置の製造プロセスを簡易化することが可能となる。 According to this aspect, when the interlayer insulating film is formed by the plasma CVD method, the uneven portion is formed on the surface portion facing the storage capacitor by performing at a predetermined temperature within the range of 100 to 200 ° C. can do. Accordingly, since a new process separate from the formation of the interlayer insulating film is not required, the manufacturing process of the electro-optical device can be simplified.
本発明の電気光学装置の他の態様では、前記容量電極は透明材料により形成される。 In another aspect of the electro-optical device of the invention, the capacitor electrode is formed of a transparent material.
この態様によれば、各画素において蓄積容量を開口領域に配置させることが可能となる。本発明の電気光学装置の一例として、液晶装置は、一対の基板間に電気光学物質の一例としての液晶が挟持されてなる。各画素では、画素電極に上述のように画像信号に応じた電圧が印加されることにより液晶の配向状態が制御され、液晶において光が変調され表示に寄与する光として、各画素から出射される。各画素において、表示に寄与する光が実際に透過等する領域として開口領域が設けられると共に、非開口領域によって開口領域が規定される。画素電極は開口領域に配置され、一方、走査線やデータ線、画素スイッチング素子等は非開口領域に配置される。 According to this aspect, the storage capacitor can be arranged in the opening region in each pixel. As an example of the electro-optical device of the present invention, a liquid crystal device includes a liquid crystal as an example of an electro-optical material sandwiched between a pair of substrates. In each pixel, the voltage according to the image signal is applied to the pixel electrode as described above to control the alignment state of the liquid crystal, and light is modulated in the liquid crystal and emitted from each pixel as light contributing to display. . In each pixel, an opening region is provided as a region through which light contributing to display is actually transmitted, and the opening region is defined by the non-opening region. The pixel electrode is disposed in the opening region, while the scanning line, the data line, the pixel switching element, and the like are disposed in the non-opening region.
例えば透過型の液晶装置では、光源から供給される光が開口領域において透過可能なように、画素電極は透明材料により形成され、加えて、誘電体膜をベタ状に開口領域から非開口領域に連続的に形成する場合、同様に誘電体膜も透明な膜として形成される。また、誘電体膜と同様に透明な膜として層間絶縁膜も形成される。従って、容量電極が透明材料により形成されることで、開口領域と重なるように配置させても蓄積容量において光を透過させることができる。即ち、開口領域を狭めることなく、ここに蓄積容量を形成することができる。 For example, in a transmissive liquid crystal device, the pixel electrode is formed of a transparent material so that light supplied from a light source can be transmitted through the opening region. In addition, the dielectric film is formed in a solid shape from the opening region to the non-opening region. In the case of continuous formation, the dielectric film is also formed as a transparent film. Also, an interlayer insulating film is formed as a transparent film in the same manner as the dielectric film. Therefore, since the capacitor electrode is formed of a transparent material, light can be transmitted through the storage capacitor even if the capacitor electrode is disposed so as to overlap the opening region. That is, a storage capacitor can be formed here without narrowing the opening region.
従って、この態様では、画素内のより広い領域に蓄積容量を形成することができるため、その容量値を増大させつつ、高開口率を維持することが可能となる。 Therefore, in this aspect, since the storage capacitor can be formed in a wider area within the pixel, it is possible to maintain a high aperture ratio while increasing the capacitance value.
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を備える。 In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).
本発明の電子機器によれば、上述した本発明の電気光学装置を備えてなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。 According to the electronic apparatus of the present invention, since it includes the electro-optical device of the present invention described above, a projection display device, a television, a mobile phone, an electronic notebook, a word processor, capable of performing high-quality image display, Various electronic devices such as a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. In addition, as an electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper, an electron emission device (Field Emission Display and Conduction Electron-Emitter Display), and a display device using these electrophoretic device and electron emission device Is also possible.
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。 The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, a driving circuit built-in type TFT active matrix driving type liquid crystal device, which is an example of the electro-optical device of the present invention, is taken as an example.
＜第１実施形態＞
先ず、第１実施形態の液晶装置について説明する。本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。
<First Embodiment>
First, the liquid crystal device of the first embodiment will be described. The overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS.
図１は、ＴＦＴアレイ基板１０を、その上に形成された各構成要素と共に、対向基板２０の側から見た液晶装置の構成を示す概略的な平面図であり、図２は、図１のＨ−Ｈ’断面図である。
FIG. 1 is a schematic plan view showing a configuration of a liquid crystal device when the
図１及び図２において、本実施形態に係る液晶装置は、対向配置されたＴＦＴアレイ基板１０と対向基板２０とを備えている。ＴＦＴアレイ基板１０は例えば石英基板、ガラス基板等の透明基板又はシリコン基板である。対向基板２０は例えば石英基板、ガラス基板等の透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、電気光学動作の行われる画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
1 and 2, the liquid crystal device according to the present embodiment includes a
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材５６が散布されている。
The sealing
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
A light-shielding frame light-shielding
ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域には、データ線駆動回路１０１、走査線駆動回路１０４及び外部回路接続端子１０２が夫々形成されている。
On the
ＴＦＴアレイ基板１０上における周辺領域において、シール領域より外周側に、データ線駆動回路１０１及び複数の外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に夫々沿って設けられている。
In the peripheral region on the
また、走査線駆動回路１０４は、ＴＦＴアレイ基板１０の一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間を電気的に接続するため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
The scanning
また、ＴＦＴアレイ基板１０上の周辺領域において、対向基板２０の４つのコーナー部に対向する領域に、上下導通端子１０６が配置されると共に、このＴＦＴアレイ基板１０及び対向基板２０間には上下導通材が上下導通端子１０６に対応して該端子１０６に電気的に接続されて設けられている。
In the peripheral region on the
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９がマトリクス状に設けられている。画素電極９は、ＩＴＯ膜からなる透明電極として形成されている。画素電極９上には、配向膜１６が形成されている。
In FIG. 2, on the
他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上（図２中遮光膜２３より下側）に、ＩＴＯ膜からなる対向電極２１が複数の画素電極９と対向して例えばベタ状に形成され、更に対向電極２１上（図２中対向電極２１より下側）には配向膜２２が形成されている。
On the other hand, a
液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極９と対向電極２１との間には液晶保持容量が形成される。
The
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、データ線に画像信号をサンプリングして供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。
Although not shown here, on the
次に、本実施形態に係る液晶装置の画像表示領域の電気的な構成について、図３を参照して説明する。ここに図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。 Next, the electrical configuration of the image display area of the liquid crystal device according to the present embodiment will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming the image display area of the liquid crystal device according to this embodiment.
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の各々には、画素電極９及び画素スイッチング用のＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９に電気的に接続されており、本実施形態に係る液晶装置の動作時に画素電極９をスイッチング制御する。画像信号が供給されるデータ線６は、ＴＦＴ３０のソース領域に電気的に接続されている。データ線６に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、互いに隣り合う複数のデータ線６同士に対して、グループ毎に供給するようにしてもよい。
In FIG. 3, a
ＴＦＴ３０のゲートには走査線１１が電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線１１にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２０（図２参照）に形成された対向電極２１（図２参照）との間で一定期間保持される。
The
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。 The liquid crystal constituting the liquid crystal layer 50 (see FIG. 2) modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The transmittance for light is increased, and light having a contrast corresponding to an image signal is emitted from the liquid crystal device as a whole.
ここで保持された画像信号がリークすることを防ぐために、画素電極９と対向電極２１（図２参照）との間に形成される液晶容量に対して電気的に並列に、蓄積容量７０が付加されている。蓄積容量７０の一方の電極は、画素電極９と並列してＴＦＴ３０のドレインに電気的に接続され、他方の電極は、所定電位となるように、電位固定の容量配線３００に接続されている。
In order to prevent the image signal held here from leaking, a
次に、本実施形態に係る液晶装置において、画像表示領域１０ａの各画素における具体的な積層構造について、図４から図７を参照して詳しく説明する。
Next, in the liquid crystal device according to the present embodiment, a specific stacked structure in each pixel of the
図４は、画素の主要な構成要素の構成例を透過的に示した模式図である。図５は、基板上での容量電極の構成の一例を、データ線や走査線と共に透過的に示した模式図であり、図６は、基板上での画素電極の構成の一例を、データ線や走査線と共に透過的に示した模式図である。図７は、図４のＡ−Ａ’断面図である。尚、図４から図７では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については以下に説明する各図についても同様である。 FIG. 4 is a schematic diagram transparently showing a configuration example of main components of the pixel. FIG. 5 is a schematic diagram transparently showing an example of the configuration of the capacitor electrode on the substrate together with the data line and the scanning line. FIG. 6 shows an example of the configuration of the pixel electrode on the substrate. FIG. FIG. 7 is a cross-sectional view taken along line A-A ′ of FIG. 4. In FIGS. 4 to 7, the scales of the respective layers and members are made different in order to make each layer and each member recognizable on the drawing. The same applies to each drawing described below.
以下では、図４から図７を参照して、ＴＦＴアレイ基板１０上の画素の積層構造について特に詳細に説明することとし、各図においては説明に足りる主要な構成を示し、例えば図２に示す配向膜等の構成については図示を省略してある。
Hereinafter, with reference to FIGS. 4 to 7, the layered structure of the pixels on the
図４又は図６において、画素電極９はＴＦＴアレイ基板１０上にマトリクス状に複数設けられている。画素電極９の縦横の境界に夫々沿って、データ線６及び走査線１１が設けられている。即ち、走査線１１はＸ方向に沿って延びており、データ線６はＹ方向に沿って延びている。走査線１１及びデータ線６の交差に応じて、画素スイッチング素子の一例としてＴＦＴ３０が設けられている。
4 or 6, a plurality of
本実施形態の構成例によれば、走査線１１、データ線６、ＴＦＴ３０等は非開口領域内に配置される。非開口領域は、ＴＦＴアレイ基板１０上の積層構造における走査線１１やデータ線６等を構成する導電膜等と共に、図２に示す対向基板２０上の遮光膜２３によっても規定される。隣接する画素で互いに非開口領域により開口領域が区画され、開口領域に画素電極９と共に蓄積容量７０が配置される。
According to the configuration example of the present embodiment, the
以下、画素の積層構造について第１層から順に説明する。 Hereinafter, the stacked structure of the pixels will be described in order from the first layer.
図４又は図７において、第１層には、走査線１１が、遮光性の導電材料、例えば、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）等から形成されており、ＴＦＴ３０の半導体層３０ａを平面的に見て含むように、半導体層３０ａより幅広のパターン形状で形成されている。走査線１１は半導体層３０ａより下層側に配置されているので、このように走査線１１をＴＦＴ３０の半導体層３０ａよりも幅広に形成することによって、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してＴＦＴ３０のチャネル領域３０ａ２を殆ど或いは完全に遮光できる。その結果、液晶装置の動作時に、ＴＦＴ３０における光リーク電流は低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。
4 or 7, the
図７において、走査線１１は下地絶縁膜１２によって覆われている。尚、下地絶縁膜１２は、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能も有している。
In FIG. 7, the
図７において、下地絶縁膜１２より上層側の第２層には、ＴＦＴ３０が形成される。図４又は図７において、ＴＦＴ３０は、半導体層３０ａと、ゲート電極３０ｂとを有して構成されている。半導体層３０ａは、ソース領域３０ａ１、チャネル領域３０ａ２、ドレイン領域３０ａ３含んで形成されている。半導体層３０ａの構成はこれに限定されず、例えば、チャネル領域３０ａ２とソース領域３０ａ１、又は、チャネル領域３０ａ２とドレイン領域３０ａ３との界面にはＬＤＤ（Lightly Doped Drain）領域が形成されていてもよい。
In FIG. 7, the
ゲート電極３０ｂは例えば導電性ポリシリコン等の導電性材料により、ＴＦＴアレイ基板１０上で平面的に見て、半導体層３０ａのチャネル領域３０ａ２と重なる領域にゲート絶縁膜１３を介して形成されている。ゲート電極３０ｂは、下層側に配置された走査線１１に、図４に示すコンタクトホール３４を介して電気的に接続されており、走査信号が印加されることによってＴＦＴ３０をオン／オフ制御している。
The
図４又は図７において、ＴＦＴ３０のソース領域３０ａ１は、コンタクトホール３１を介して上層側に形成されたデータ線６に電気的に接続されている。一方、ＴＦＴ３０のドレイン領域３０ａ３は、コンタクトホール３２及び３３を介して、中継層７により画素電極９に電気的に接続されている。
4 or 7, the
図４又は図７において、第２層より上層側の第１層間絶縁膜１４にはコンタクトホール３１及び３２が夫々開孔されている。図７において、第１層間絶縁膜１４上の第３層において、上述のように半導体層３０ａの各領域に夫々電気的に接続されたデータ線６及び中継層７が設けられている。中継層７は、第２層間絶縁膜１５に開孔されたコンタクトホール３３を介して画素電極９に電気的に接続されている。データ線６或いは中継層７が、好ましくは走査線１１と共に遮光性の導電材料により、図４に示すように半導体層３０ａに重なるパターンとして形成されることで、走査線１１の側とは反対側から半導体層３０ａに対して進行してくる光を遮光することができる。
4 or 7, contact holes 31 and 32 are formed in the first
第３層より上層側に第２層間絶縁膜１５を介して第４層には、容量電極７１、及び容量電極７１に対して誘電体膜７２を介して対向する画素電極９を含む蓄積容量７０が形成される。
A
図４又は図６において、画素電極９は画素毎に島状に形成されている。図４では説明の便宜上、画素電極９全体の輪郭を点線ライン９´のみを図示している。画素電極９は、図７に示すように容量電極７１と誘電体膜７２のみを介して対向する部分において、蓄積容量７０の上側電極として機能する。また、図５において、蓄積容量７０の下側電極である容量電極７１は例えば各画素に跨って共通のベタ状のパターンで形成されており、画素毎に下層からのＴＦＴ３０に対する電気的な中継接続に対応して開口部５ａが設けられ、開口部５ａ内にコンタクトホール３３が配置される。
4 or 6, the
誘電体膜７２は、その平面的なレイアウトについては図示を省略してあるが、好ましくは容量電極７１と同様に、各画素に共通のベタ状のパターンとして形成される。図７において、誘電体膜７２は容量絶縁膜として蓄積容量７０の形成位置においては直に容量電極７１及び画素電極９の一部に挟持され、蓄積容量７０と異なる位置では、好ましくは第３層間絶縁膜１８と共に、容量電極７１と、画素電極９とを電気的に絶縁するように延在される。
Although the planar layout of the
蓄積容量７０において、上側電極は画素電極９の一部であるため画素電位側電極として機能し、容量電極７１は図５に示すようにベタ状のパターンとして、図３に示す容量配線３００と一体的に形成され、電位固定の固定電位側電極として機能する。従って、本実施形態では、例えば仮に一対の容量電極を有する蓄積容量７０と画素電極９とを別個に設ける場合に比べて、ＴＦＴアレイ基板１０上の画素の積層構造を簡易にすることができる。尚、蓄積容量７０を設けることによって、画素電極９の電圧を、実際に画像信号が印加されている時間よりも、例えば３桁も長い時間だけ保持することが可能となり、液晶容量の保持特性が改善されるため、高コントラスト比を有する液晶装置を実現することができる。
In the
本実施形態では、画素電極９と共に、ベタ状のパターンで形成された誘電体膜７２及び容量電極７１は夫々、透明材料により形成されるのが好ましい。この場合、開口領域において画素電極９、誘電体膜７２及び容量電極７１において光を透過させることが可能となる。容量電極７１は、例えば画素電極９と同一の透明導電材料、好ましくはＩＴＯ（Indium Tin Oxide）から形成される。従って、開口領域と重なるように配置させても蓄積容量７０において光を透過させることができる。即ち、開口領域を狭めることなく、ここに蓄積容量７０を形成することができる。よって、画素内のより広い領域に蓄積容量７０を形成することができるため、その容量値を増大させつつ、高開口率を維持することが可能となる。
In the present embodiment, it is preferable that the
ここに、第２層間絶縁膜１５は、本発明に係る「層間絶縁膜」の一例であり、蓄積容量７０の下地として形成されている。第２層間絶縁膜１５の蓄積容量７０に面する側の表面部分に少なくとも部分的に凹凸形状部分１５３が形成されている。蓄積容量７０は、第２層間絶縁膜１５上に凹凸形状部分１５３に少なくとも部分的に重なるように形成されている。図７に示す構成例では、第２層間絶縁膜１５の蓄積容量７０に面する側において、ＴＦＴアレイ基板１０の基板面のほぼ全体を概ね覆う表面部分の全体に、凹凸形状部分１５３が形成されるものとする。また図７では、蓄積容量７０が、第２層間絶縁膜１５上に凹凸形状部分１５３と概ね全体的に重なるように形成される構成を示してある。
Here, the second
第２層間絶縁膜１５は、好ましくは第１絶縁膜１５ａ及び第２絶縁膜１５ｂを含む。第１絶縁膜１５ａ及び第２絶縁膜１５ｂは夫々例えばシリコン酸化膜（ＳｉＯ２）又はシリコン窒化膜（ＳｉＮ）により形成される。第１絶縁膜１５ａは、下層側に形成された本発明に係る「配線」の一例である走査線１１やデータ線６、及び本発明に係る「電子素子」の一例であるＴＦＴ３０等の存在に基づいて生じる段差が緩和されるように、所定の平坦化処理が施され平坦化された表面を有する。また、第２絶縁膜１５ｂは蓄積容量７０の下地として第１絶縁膜１５ａより上層側に形成され、蓄積容量７０に面する側に凹凸形状部分１５３を有する。従って、第１絶縁膜１５ａに対して所定の平坦化処理を行うことで、下層側に配置されたＴＦＴ３０等の存在に基づいて生じる段差を緩和し、第２絶縁膜１５ｂにおいて蓄積容量７０に面する側の表面にＴＦＴ３０等の存在に基づく段差の大きい段差形状が形成されるのを抑制することができる。
The second
本実施形態では、液晶装置の製造時には例えば第２絶縁膜１５ｂはプラズマＣＶＤ法を１００〜２００℃の範囲内の所定温度で行って成膜され、この際、第２絶縁膜１５ｂの蓄積容量７０に面する側の表面部分に凹凸形状部分１５３が形成される。凹凸形状部分１５３は、図７に示すように凸状に突き出た凸部、及び凸部に対して凹状に窪んだ凹部が夫々複数の個所に所定パターンで配置されるか、或いは各凸部や各凹部が乱雑な形状で乱雑なパターンで配置されることで、その表面形状が凹凸形状となるように形成される。尚、プラズマＣＶＤ法により第２絶縁膜１５ｂを成膜後、装置内のクリーニングの際にクリーニングガス（例えばＮＦ３（三フッ化窒素）ガス等のフッ素系ガス）を第２絶縁膜１５ｂにおいて蓄積容量７０に面する側の表面に対して反応させることにより凹凸形状部分１５３を形成するようにしてもよい。
In the present embodiment, at the time of manufacturing the liquid crystal device, for example, the second
蓄積容量７０は、第２層間絶縁膜１５（より具体的には、第２絶縁膜１５ｂ）における凹凸形状部分１５３に、ＴＦＴアレイ基板１０上で平面的に見て重なるように形成される。よって、図７に示すように、蓄積容量７０において容量電極７１、容量絶縁膜である誘電体膜７２、更には画素電極９について、下層側から上層側に順次に、各々が互いに対向する側の表面に、凹凸形状部分１５３の表面形状が少なくとも部分的に反映された表面形状、即ち凹凸形状を形成することが可能となる。従って、容量電極７１及び画素電極９において、互いに対向する各々の対向面における表面積を増大させて、誘電体膜７２の表面積を増大させることができる。その結果、蓄積容量７０の容量値を増大させることが可能となる。
The
本実施形態では液晶装置の製造時、特許文献１又は２に開示されているような特殊な加工を画素電極９又は容量電極７１に対して行わなくても、上述したように対向面に少なくとも部分的に凹凸形状を形成することができる。凹凸形状部分１５３は、第２層間絶縁膜１５の成膜とは別個の新たな工程による加工を施さずに、例えば上述したように第２絶縁膜１５ｂを成膜することで、容易に形成することが可能である。
In the present embodiment, at the time of manufacturing the liquid crystal device, as described above, at least a part is provided on the facing surface without performing special processing as disclosed in
図７を参照して説明した以上のような構成例では、第１絶縁膜１５ａには平坦化処理が施され、第２絶縁膜１５ｂにおいて蓄積容量７０に面する側の表面部分の形状に、第２層間絶縁膜１５より下層側のＴＦＴ３０等の存在に基づく段差形状が生じるのが低減或いは抑制される。第２絶縁膜１５ｂにおける凹凸形状部分１５３は、下層側の例えば特許文献３のようなコンタクトホールの存在とは無関係の表面形状を有するように形成される。即ち、凹凸形状部分１５３は特許文献３とは異なり下層側のコンタクトホール等の存在に起因する形状とは別の凹凸形状として形成され、第１絶縁膜１５ａに対する平坦化処理が施せないか或いは不十分となる等のような制約や、このような制約に基づく煩雑さを回避し、より柔軟で自由度の高い製造プロセスを実現することが可能となる。
In the configuration example as described above with reference to FIG. 7, the first insulating
従って、以上説明したような本実施形態によれば、より簡易な製造プロセスにより、より容易に蓄積容量７０の容量値を向上させることができ、その結果、液晶装置において高品位な画像表示を行うことが可能となる。
Therefore, according to the present embodiment as described above, the capacitance value of the
＜第２実施形態＞
次に、第２実施形態について説明する。第２実施形態は、画素の積層構造が一部、第１実施形態とは異なっている。以下では第１実施形態と異なる構成についてのみ着目して詳細に説明し、同様の構成については特に図４から図７と同一の符号を付して示すと共に、説明を省略することもある。
<Second Embodiment>
Next, a second embodiment will be described. The second embodiment is partially different from the first embodiment in the layered structure of pixels. In the following, only the configuration different from that of the first embodiment will be described in detail, and the same configuration will be denoted by the same reference numerals as those in FIGS. 4 to 7 and description thereof may be omitted.
図８は、第２実施形態の画素の積層構造において、図７に対応する断面部分の構成例を示す断面図である。図８を参照して、ＴＦＴアレイ基板１０上の画素の積層構造について特に詳細に説明することとし、図においては説明に足りる主要な構成を示し、例えば配向膜等の構成については図示を省略してある。
FIG. 8 is a cross-sectional view illustrating a configuration example of a cross-sectional portion corresponding to FIG. 7 in the pixel stacked structure of the second embodiment. With reference to FIG. 8, the layered structure of the pixels on the
図８に示す積層構造では、第１層に走査線１１が形成され、第１層と下地絶縁膜１２によって絶縁されて、第２層にＴＦＴ３０が形成され、第２層より上層側の層間絶縁膜１４にコンタクトホール３１及び３２が夫々開孔される。
In the stacked structure shown in FIG. 8, the
層間絶縁膜１５上の図８中の最上層側には、容量電極７１、誘電体膜７２及び画素電極９が形成され、蓄積容量７０が設けられる。
A
蓄積容量７０の下地として形成された層間絶縁膜１５は、図７に示す第２絶縁膜１５と同様に好ましくは第１及び第２絶縁膜１５ａ及び１５ｂを含む。即ち、第１絶縁膜１５ａは平坦化されており、第２絶縁膜１５ｂは蓄積容量７０に面する側に凹凸形状部分１５３を有する。蓄積容量７０は凹凸形状部分１５３に重なるように形成される。従って、容量電極７１及び画素電極９において、互いに対向する各々の対向面に凹凸形状部分１５３に応じた凹凸形状が形成されるため、その表面積を増大させて、誘電体膜７２の表面積を増大させることができる。その結果、蓄積容量７０の容量値を増大させることが可能となる。よって、第２実施形態によれば、第１実施形態と同様の利益を得ることができる。
The
第２実施形態では、積層構造の第３層に、コンタクトホール３１を介してＴＦＴ３０のソース領域３０ａ１に電気的に接続された中継電極（或いは配線）８３１、並びにコンタクトホール３２を介してＴＦＴ３０のドレイン領域３０ａ３に電気的に接続された中継電極（或いは配線）７ａが設けられる。層間絶縁膜１７を介して第３層より上層側の第４層には、データ線６、及び層間絶縁膜１５に開孔されたコンタクトホール３３ａを介して画素電極９に電気的に接続された中継電極（或いは配線）８３３が設けられる。
In the second embodiment, the relay electrode (or wiring) 831 electrically connected to the source region 30a1 of the
層間絶縁膜１７にはコンタクトホール３３ｃ及び３４が開孔される。ＴＦＴ３０のソース領域３０ａ１は、コンタクトホール３１及び３４を介して中継電極８３１によりデータ線６に電気的に接続され、ＴＦＴ３０のドレイン領域３０ａ３は、コンタクトホール３２、３３ｃ及び３３ａを介して、中継電極７ａ及び８３３により画素電極９に電気的に接続される。
Contact holes 33 c and 34 are opened in the
データ線６に加えて、中継電極７ａ、８３１及び８３３が夫々、好ましくは遮光性の導電材料により、半導体層３０ａに重なるパターンとして形成されることで、データ線６の配置された側から半導体層３０ａに対して進行してくる光を遮光することができる。従って、データ線６に加えて、このデータ線６が配置された第４層及びそれよりも下層側の第３層の両方で、中継電極７ａ、８３１及び８３３によっても半導体層３０ａに対して入射する光を低減できる。これにより、より確実にＴＦＴ３０の光リーク電流を低減することが可能となる。
In addition to the
＜電子機器＞
次に、図９を参照しながら、上述した液晶装置を、電子機器の一例であるプロジェクタにライトバルブとして適用した例を説明する。図９は、プロジェクタの構成例を示す平面図である。
<Electronic equipment>
Next, an example in which the above-described liquid crystal device is applied as a light valve to a projector that is an example of an electronic device will be described with reference to FIG. FIG. 9 is a plan view showing a configuration example of the projector.
図９において、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
In FIG. 9, a
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
The configurations of the
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
Here, paying attention to the display images by the
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
In addition, since light corresponding to each primary color of R, G, and B is incident on the
尚、図９を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。 In addition to the electronic device described with reference to FIG. 9, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, an electronic device Examples include a notebook, a calculator, a word processor, a workstation, a videophone, a POS terminal, and a device equipped with a touch panel. Needless to say, the present invention can be applied to these various electronic devices.
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。 In addition to the liquid crystal devices described in the above embodiments, the present invention includes a reflective liquid crystal device (LCOS), a plasma display (PDP), a field emission display (FED, SED), an organic EL display, and a digital micromirror device. (DMD), electrophoresis apparatus and the like are also applicable.
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。 The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or concept of the invention that can be read from the claims and the entire specification. Electronic equipment including the electro-optical device is also included in the technical scope of the present invention.
９…画素電極、１０…ＴＦＴアレイ基板、１５…第２層間絶縁膜、７０…蓄積容量、７１…容量電極、７２…誘電体膜、１５３…凹凸形状部分
DESCRIPTION OF
Claims (5)
画素電極と、該画素電極の下層側に、前記画素電極に誘電体膜を介して対向するように設けられた容量電極とを有する蓄積容量と、
前記蓄積容量よりも下層側に形成された層間絶縁膜と
を備え、
前記層間絶縁膜における前記蓄積容量に面する側に凹凸形状部分が形成されており、前記蓄積容量は前記凹凸形状部分に少なくとも部分的に重なる
ことを特徴とする電気光学装置。 On the board
A storage capacitor having a pixel electrode and a capacitor electrode provided on a lower layer side of the pixel electrode so as to face the pixel electrode through a dielectric film;
An interlayer insulating film formed on a lower layer side than the storage capacitor, and
An electro-optical device, wherein an uneven portion is formed on a side of the interlayer insulating film facing the storage capacitor, and the storage capacitor at least partially overlaps the uneven portion.
前記層間絶縁膜は、
前記配線及び電子素子の少なくとも一部に基づいて表面に生じる段差形状が緩和するように平坦化された第１絶縁膜と、
該第１絶縁膜より上層側に形成され前記凹凸形状部分を有する第２絶縁膜とを含むことを特徴とする請求項１に記載の電気光学装置。 It is formed on the lower layer side than the interlayer insulating film, and includes a wiring and an electronic element electrically connected to at least one of the pixel electrode and the capacitor electrode,
The interlayer insulating film is
A first insulating film flattened so as to relax a step shape generated on the surface based on at least a part of the wiring and the electronic element;
The electro-optical device according to claim 1, further comprising a second insulating film formed on an upper layer side of the first insulating film and having the uneven portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009012684A JP5182116B2 (en) | 2009-01-23 | 2009-01-23 | Electro-optical device and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009012684A JP5182116B2 (en) | 2009-01-23 | 2009-01-23 | Electro-optical device and electronic apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010169913A true JP2010169913A (en) | 2010-08-05 |
| JP5182116B2 JP5182116B2 (en) | 2013-04-10 |
Family
ID=42702132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009012684A Expired - Fee Related JP5182116B2 (en) | 2009-01-23 | 2009-01-23 | Electro-optical device and electronic apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5182116B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150362776A1 (en) | 2014-06-13 | 2015-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Display Device |
| WO2019179513A1 (en) * | 2018-03-23 | 2019-09-26 | 京东方科技集团股份有限公司 | Display substrate, display panel, and display method |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001056485A (en) * | 1998-08-06 | 2001-02-27 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacture |
| JP2001111005A (en) * | 1999-10-05 | 2001-04-20 | Miyazaki Oki Electric Co Ltd | Manufacturing method of semiconductor capacitor |
| JP2004247434A (en) * | 2003-02-12 | 2004-09-02 | Nec Corp | Thin film transistor and method of manufacturing the same |
| JP2004335276A (en) * | 2003-05-08 | 2004-11-25 | Hitachi Displays Ltd | Organic el display device |
| JP2006135231A (en) * | 2004-11-09 | 2006-05-25 | Matsushita Electric Ind Co Ltd | Semiconductor apparatus and manufacturing method thereof |
| JP2006208541A (en) * | 2005-01-26 | 2006-08-10 | Seiko Epson Corp | Electrooptical device, electronic device, and manufacturing method of electrooptical device |
-
2009
- 2009-01-23 JP JP2009012684A patent/JP5182116B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001056485A (en) * | 1998-08-06 | 2001-02-27 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacture |
| JP2001111005A (en) * | 1999-10-05 | 2001-04-20 | Miyazaki Oki Electric Co Ltd | Manufacturing method of semiconductor capacitor |
| JP2004247434A (en) * | 2003-02-12 | 2004-09-02 | Nec Corp | Thin film transistor and method of manufacturing the same |
| JP2004335276A (en) * | 2003-05-08 | 2004-11-25 | Hitachi Displays Ltd | Organic el display device |
| JP2006135231A (en) * | 2004-11-09 | 2006-05-25 | Matsushita Electric Ind Co Ltd | Semiconductor apparatus and manufacturing method thereof |
| JP2006208541A (en) * | 2005-01-26 | 2006-08-10 | Seiko Epson Corp | Electrooptical device, electronic device, and manufacturing method of electrooptical device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150362776A1 (en) | 2014-06-13 | 2015-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Display Device |
| WO2015189735A1 (en) * | 2014-06-13 | 2015-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10342124B2 (en) | 2014-06-13 | 2019-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| WO2019179513A1 (en) * | 2018-03-23 | 2019-09-26 | 京东方科技集团股份有限公司 | Display substrate, display panel, and display method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5182116B2 (en) | 2013-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5589359B2 (en) | Electro-optical device and electronic apparatus | |
| JP4306737B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
| JP5245333B2 (en) | Electro-optical device and electronic apparatus | |
| JP5532568B2 (en) | Electro-optical device and electronic apparatus | |
| JP2011186293A (en) | Electrooptical device, electronic device and method of manufacturing electrooptical device | |
| JP2009047967A (en) | Electro-optical device and electronic apparatus | |
| JP2009122253A (en) | Electro-optical device and electronic equipment | |
| JP5287100B2 (en) | Electro-optical device and electronic apparatus | |
| JP2011237776A (en) | Electro-optic device and electronic apparatus | |
| JP2008191517A (en) | Electrooptical device, substrate for same, and electronic equipment | |
| JP2009122256A (en) | Electro-optical device and electronic equipment | |
| JP5909919B2 (en) | Electro-optical device and electronic apparatus | |
| JP2010096966A (en) | Electro-optical apparatus, method for manufacturing same, and electronic device | |
| JP5233618B2 (en) | Electro-optical device and electronic apparatus | |
| JP5182116B2 (en) | Electro-optical device and electronic apparatus | |
| JP5195455B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
| JP2010191408A (en) | Electro-optical device and electronic apparatus | |
| JP2008191518A (en) | Electrooptical device, substrate for same, and electronic equipment | |
| JP2009069247A (en) | Electro-optical apparatus, manufacturing method thereof, electronic equipment, and wiring structure | |
| JP5470894B2 (en) | Electro-optical device and electronic apparatus | |
| JP6146441B2 (en) | Electro-optical device and electronic apparatus | |
| JP5804113B2 (en) | Electro-optical device and electronic apparatus | |
| JP2010039209A (en) | Electrooptical device and method for manufacturing the same, and electronic equipment | |
| JP2010186118A (en) | Electro-optical device and electronic apparatus | |
| JP5145944B2 (en) | Electro-optical device and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121231 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |