JP2010161797A - 高性能信号発生 - Google Patents
高性能信号発生 Download PDFInfo
- Publication number
- JP2010161797A JP2010161797A JP2010057324A JP2010057324A JP2010161797A JP 2010161797 A JP2010161797 A JP 2010161797A JP 2010057324 A JP2010057324 A JP 2010057324A JP 2010057324 A JP2010057324 A JP 2010057324A JP 2010161797 A JP2010161797 A JP 2010161797A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- output
- input
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title description 2
- 230000000737 periodic effect Effects 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 13
- 230000001186 cumulative effect Effects 0.000 claims description 9
- 238000001914 filtration Methods 0.000 claims description 5
- 238000005070 sampling Methods 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 238000007689 inspection Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000012360 testing method Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 3
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007620 mathematical function Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
- G01R25/04—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents involving adjustment of a phase shifter to produce a predetermined phase difference, e.g. zero difference
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/31709—Jitter measurements; Jitter generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Measuring Phase Differences (AREA)
Abstract
【解決手段】位相検出器は、デジタル基準信号とサンプリングされた入力信号の間の位相差を蓄積し、位相誤差の指標を作る。位相検出器は、周波数合成器において用いられ、低位相ノイズおよび正確な位相制御で信号を発生することができる利点がある。さらに、この種類のシンセサイザは、低ジッタのクロックおよび波形を生成するATEシステムおよび他の電子システムにおいて、ビルディングブロックのように用いられる。
【選択図】 図3
Description
110 周波数発生器
112 位相固定ループ
200 位相固定ループ
210 アナログ位相検出器
212 高利得ループフィルタ
216 周波数デバイダ
218 周波数デバイダ
300 周波数合成器
310 変換器
312 デジタル位相検出器
314 デジタルループフィルタ
316 シグマデルタ変調器
320 アナログフィルタ
410 ダウンコンバータ
414 デジタルオシレータ
416 位相エクストラクタ
420 加算器
510 ダウンコンバータ
512 計算ユニット
514 デジタルオシレータ
516 位相エクストラクタ
518 アキュムレータ
520 加算器
522 加算器
610 遅延ユニット
612 ヒルベルトフィルタ
614 復調器
710 マルチプライヤ
712 マルチプライヤ
714 デジタルローパスフィルタ
1010 ホストコンピュータ
1012 自動検査システム
1014 システムクロック
1016a 周波数合成器
1018 パターン発生器
1020 アナログ計器
1022 デジタイザ
1026、1028、1030 デジタルピン
Claims (20)
- マルチビット離散時間 sampled フィードバック信号を受け取る入力と、前記マルチビット離散時間 sampledフィードバック信号とデジタル振動信号の位相差を示すデジタル位相エラー信号を供給する出力を備えるデジタル位相検出器と;入力と出力を備え、前記入力が前記デジタル位相検出器の前記出力と結合されたループフィルタと;入力と出力を備え、前記入力が前記ループフィルタの前記出力と結合されたVCOと;入力と出力を備え、前記入力が前記VCOの前記出力と結合され、前記出力が、前記マルチビット離散時間 sampledフィードバック信号を供給する前記デジタル位相検出器の前記入力と結合されたADCと;を備えることを特徴とする周期的な波形を生成する回路。
- 請求項1に記載の回路であって、前記デジタル位相検出器が、前記デジタル振動信号を受け取る第1の入力と、前記マルチビット離散時間 sampledフィードバック信号を受け取る第2の入力と、出力を有するダウンコンバータと;前記ダウンコンバータの前記出力と結合された入力と前記デジタル位相検出器の前記出力と結合された出力を有する位相エクストラクタを備えることを特徴とする回路。
- 請求項2に記載の回路であって、前記デジタル位相検出器が、前記デジタル振動信号を生成するデジタルオシレータをさらに備えることを特徴とする回路。
- 請求項3に記載の回路であって、前記デジタルオシレータが、前記デジタル振動信号を異なる周波数で供給するためにプログラマブルであることを特徴とする回路。
- 請求項4に記載の回路であって、前記デジタルオシレータが、さらに、前記デジタル振動信号を異なる位相で供給するためにプログラマブルであることを特徴とする回路。
- 請求項3に記載の回路であって、前記デジタル位相検出器が、前記位相エクストラクタの前記出力と前記デジタル位相検出器の前記出力の間に直接に結合された、前記デジタル位相エラー信号に対し所望の所定量の調整を行う加算器をさらに備えることを特徴とする回路。
- 請求項6に記載の回路であって、前記デジタル位相エラー信号に対する前記調整がプログラマブルであることを特徴とする回路。
- 請求項1に記載の回路であって、前記ループフィルタがデジタルループフィルタであることを特徴とする回路。
- 請求項8に記載の回路であって、前記回路が、既知の周波数を有するノイズ成分によって影響され、前記ループフィルタが伝達関数を有し、前記ループフィルタの前記伝達関数が前記ノイズ成分の前記既知の周波数で利得を低減したことを特徴とする回路。
- 請求項8に記載の回路であって、前記ループフィルタの前記出力と前記VCOの前記入力の間に直接に結合されたDACをさらに備えることを特徴とする回路。
- 請求項10に記載の回路であって、ループフィルタと前記DACの間に直接に結合されたシグマデルタ変調器をさらに備えることを特徴とする回路。
- 請求項10に記載の回路であって、前記DACと前記VCOの間に直接に結合されたアナログフィルタをさらに備えることを特徴とする回路。
- (A)振動デジタル信号を受け取ること;(B)マルチビット離散時間 sampledフィードバック信号を受け取ること;(C)前記振動デジタル信号と前記マルチビット離散時間 sampledフィードバック信号の間の位相差に対応してデジタル位相エラー信号を生成すること;(D)前記デジタル位相エラーをフィルタリングすること;(E)前記フィルタリングされたデジタル位相エラーを振動アナログ信号へと変換すること;(F)前記振動アナログ信号をサンプリングして、前記マルチビット離散時間 sampledフィードバック信号を発生すること;を含むことを特徴とする周期信号を生成する方法。
- 請求項13に記載の方法であって、前記デジタル位相エラー信号を生成する前記ステップが:前記振動デジタル信号と前記マルチビット離散時間 sampledフィードバック信号の間の周波数差に等しい周波数を有し、前記振動デジタル信号と前記マルチビット離散時間 sampledフィードバック信号の間の位相差に等しい位相を有する差信号を生成すること;前記差信号から累積的な位相エラーを抽出すること;を含むことを特徴とする方法。
- 請求項14に記載の方法であって、前記累積的な位相エラーに加算するかまたはそこから減算することによって前記デジタル位相エラーを調整することをさらに含むことを特徴とする方法。
- 請求項13に記載の方法であって、前記(E)フィルタリングされたデジタル位相エラーを前記振動アナログ信号へと変換するステップが:前記フィルタリングされたデジタル位相エラーをレベルを有する第1のアナログ信号へと変換することと;前記第1のアナログ信号を前記振動アナログ信号へと変換すること;を含み、前記振動アナログ信号が、前記第1のアナログ信号の前記レベルと関連して変化する周波数を有することを特徴とする方法。
- 請求項13に記載の方法であって、前記(D)フィルタリングするステップが前記デジタル位相エラーをデジタル的にフィルタリングすることを含むことを特徴とする回路。
- デジタル振動信号を受け取る第1の入力と、フィードバック信号を受け取る第2の入力と、デジタル差信号を供給する出力を有するダウンコンバータと;入力と出力を備え、前記入力が前記ダウンコンバータの前記出力と結合された位相エクストラクタと;入力と出力を備え、前記入力が前記位相エクストラクタの前記出力と結合されたループフィルタと;入力と出力を備え、前記入力が前記ループフィルタの前記出力と結合されたVCOと;入力と出力を備え、前記入力が前記VCOの前記出力と結合され、前記出力が前記フィードバック信号を供給する前記ダウンコンバータの前記第2の入力と結合されたADCと;を備えることを特徴とする周期的な波形を生成する回路。
- 請求項18に記載の回路であって、前記デジタル振動信号を生成するデジタルオシレータをさらに備える回路。
- 請求項18に記載の回路であって、前記位相エクストラクタの前記出力と前記ループフィルタの前記入力の間に結合され、所望の位相調整を加算または減算する加算器をさらに備えることを特徴とする回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/817,780 US7061276B2 (en) | 2004-04-02 | 2004-04-02 | Digital phase detector |
US10/817780 | 2004-04-02 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005086535A Division JP2005295544A (ja) | 2004-04-02 | 2005-03-24 | 高性能信号発生 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010161797A true JP2010161797A (ja) | 2010-07-22 |
JP5165712B2 JP5165712B2 (ja) | 2013-03-21 |
Family
ID=34912677
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005086535A Pending JP2005295544A (ja) | 2004-04-02 | 2005-03-24 | 高性能信号発生 |
JP2010057327A Active JP5154594B2 (ja) | 2004-04-02 | 2010-03-15 | 高性能信号発生 |
JP2010057324A Active JP5165712B2 (ja) | 2004-04-02 | 2010-03-15 | 高性能信号発生 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005086535A Pending JP2005295544A (ja) | 2004-04-02 | 2005-03-24 | 高性能信号発生 |
JP2010057327A Active JP5154594B2 (ja) | 2004-04-02 | 2010-03-15 | 高性能信号発生 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7061276B2 (ja) |
EP (1) | EP1584929A3 (ja) |
JP (3) | JP2005295544A (ja) |
CN (1) | CN100481711C (ja) |
TW (1) | TWI292656B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013207737A (ja) * | 2012-03-29 | 2013-10-07 | Fujitsu Ltd | 位相検出回路、半導体装置及び位相検出方法 |
WO2016093004A1 (ja) * | 2014-12-08 | 2016-06-16 | 古野電気株式会社 | 基準信号発生装置 |
US9811149B2 (en) | 2014-05-08 | 2017-11-07 | Fuji Xerox Co., Ltd. | Information processing apparatus, non-transitory computer readable medium, and information processing method |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10215087B4 (de) * | 2002-04-05 | 2004-08-19 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Phasendetektion |
DE102004006995B4 (de) * | 2004-02-12 | 2007-05-31 | Infineon Technologies Ag | Digitaler Phasenregelkreis für Sub-µ-Technologien |
US7340219B2 (en) * | 2004-02-24 | 2008-03-04 | Texas Instruments Incorporated | Method and system for multisite RF transceiver testing |
DE102004063935A1 (de) * | 2004-07-01 | 2006-03-30 | Krohne Meßtechnik GmbH & Co KG | Frequenzsynthesizer und Verfahren zum Betrieb eines Frequenzsynthesizers |
US7557623B2 (en) * | 2005-04-18 | 2009-07-07 | Nxp B.V. | Circuit arrangement, in particular phase-locked loop, as well as corresponding method |
US7711328B1 (en) | 2005-06-29 | 2010-05-04 | Xilinx, Inc. | Method of and circuit for sampling a frequency difference in an integrated circuit |
US7635997B1 (en) * | 2005-06-29 | 2009-12-22 | Xilinx, Inc. | Circuit for and method of changing a frequency in a circuit |
US7173462B1 (en) * | 2005-10-27 | 2007-02-06 | Mediatek Inc. | Second order delay-locked loop for data recovery |
US7847641B2 (en) * | 2005-12-15 | 2010-12-07 | International Business Machines Corporation | Digital phase and frequency detector |
US7443251B2 (en) * | 2005-12-15 | 2008-10-28 | International Business Machines Corporation | Digital phase and frequency detector |
US7345549B2 (en) * | 2006-02-28 | 2008-03-18 | Teradyne, Inc. | Phase locking on aliased frequencies |
US7680227B2 (en) * | 2006-03-02 | 2010-03-16 | Broadcom Corporation | Method and system for filter calibration using fractional-N frequency synthesized signals |
JP4231532B2 (ja) | 2006-06-29 | 2009-03-04 | 日本電波工業株式会社 | 周波数シンセサイザ |
GB0622948D0 (en) | 2006-11-17 | 2006-12-27 | Zarlink Semiconductor Inc | A digital phase locked loop |
US7825871B2 (en) * | 2007-03-19 | 2010-11-02 | Broadcom Corporation | Method and system for equalizing antenna circuit matching variations |
DE102007016642B4 (de) * | 2007-04-05 | 2015-12-17 | Austriamicrosystems Ag | Elektromechanisches System und Verfahren zum Betrieb eines elektromechanischen Systems |
CN101765974B (zh) * | 2007-07-23 | 2012-12-19 | 泰拉丁公司 | 混叠频率的锁相 |
US7724096B2 (en) * | 2007-09-28 | 2010-05-25 | Broadcom Corporation | Method and system for signal generation via a PLL with undersampled feedback |
US20090085678A1 (en) * | 2007-09-28 | 2009-04-02 | Ahmadreza Rofougaran | Method and system for signal generation via a digitally controlled oscillator |
US20090085674A1 (en) * | 2007-09-28 | 2009-04-02 | Ahmadreza Rofougaran | Method and system for signal generation via a pll with digital phase detection |
CN101842987B (zh) * | 2007-11-12 | 2013-11-06 | 松下电器产业株式会社 | Pll电路和使用该pll电路的角速度传感器 |
US20090243740A1 (en) * | 2008-03-27 | 2009-10-01 | Ahmadreza Rofougaran | Method and system for reduced jitter signal generation |
US8086190B2 (en) * | 2008-03-27 | 2011-12-27 | Broadcom Corporation | Method and system for reconfigurable devices for multi-frequency coexistence |
US20090243741A1 (en) * | 2008-03-27 | 2009-10-01 | Ahmadreza Rofougaran | Method and system for processing signals via an oscillator load embedded in an integrated circuit (ic) package |
PL2149990T3 (pl) * | 2008-07-29 | 2011-10-31 | Siemens Ag | System, zwłaszcza do digitalizacji okresowego sygnału z ciągłym czasem i ciągłą wartością, ze stałą z góry określoną liczbą wartości próbkowania przypadającą na jeden okres |
TW201230733A (en) * | 2011-01-12 | 2012-07-16 | Tsung-Hsien Lin | Receiver |
KR20120125096A (ko) * | 2011-05-06 | 2012-11-14 | 삼성전자주식회사 | 디지털 제어 발진기를 포함하는 위상동기루프 회로 |
US8862648B2 (en) | 2011-05-24 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fast filter calibration apparatus |
US8581644B2 (en) * | 2011-07-28 | 2013-11-12 | Intel Corporation | System and method providing bandwidth adjustment in integral path of phase locked loop circuitry |
CN103475363A (zh) * | 2013-09-04 | 2013-12-25 | 苏州苏尔达信息科技有限公司 | 一种二元相位比较器数字锁相环电路 |
US9246499B2 (en) * | 2014-05-21 | 2016-01-26 | Robert Bosch Gmbh | Digital phase lock loop circuit including finite impulse response filtering to reduce aliasing of quantization noise |
US10126884B2 (en) * | 2014-12-22 | 2018-11-13 | Synaptics Incorporated | Asynchronous interference detection in a capacitive sensing system |
US9755766B2 (en) * | 2015-12-07 | 2017-09-05 | Teradyne, Inc. | Front end module for automatic test equipment |
DE102016115785A1 (de) * | 2016-08-25 | 2018-03-01 | Infineon Technologies Ag | Integrierte RF-Schaltung mit Möglichkeit zum Testen von Phasenrauschen |
JP6862900B2 (ja) * | 2017-02-22 | 2021-04-21 | セイコーエプソン株式会社 | 回路装置、物理量測定装置、電子機器及び移動体 |
US11095295B2 (en) | 2018-06-26 | 2021-08-17 | Silicon Laboratories Inc. | Spur cancellation for spur measurement |
CN109324215B (zh) * | 2018-09-21 | 2022-04-19 | 北京无线电计量测试研究所 | 一种基于dds的标准相位产生方法和装置 |
US10659060B2 (en) | 2018-09-27 | 2020-05-19 | Silicon Laboratories Inc. | Spur cancellation with adaptive frequency tracking |
US10680622B2 (en) * | 2018-09-27 | 2020-06-09 | Silicon Laboratories Inc. | Spur canceller with multiplier-less correlator |
US10819353B1 (en) | 2019-10-04 | 2020-10-27 | Silicon Laboratories Inc. | Spur cancellation in a PLL system with an automatically updated target spur frequency |
US11038521B1 (en) | 2020-02-28 | 2021-06-15 | Silicon Laboratories Inc. | Spur and quantization noise cancellation for PLLS with non-linear phase detection |
CN111289864B (zh) * | 2020-04-02 | 2023-02-28 | 全球能源互联网研究院有限公司 | 一种局部放电高频电流抗干扰检测***及方法 |
US11316522B2 (en) | 2020-06-15 | 2022-04-26 | Silicon Laboratories Inc. | Correction for period error in a reference clock signal |
CN112710890B (zh) * | 2020-12-15 | 2024-02-27 | 特变电工西安电气科技有限公司 | 一种单相正弦交流相量实时计算方法及装置 |
CN113406453B (zh) * | 2021-06-30 | 2023-06-23 | 平顶山学院 | 一种基于mcu的prpd/prps图谱数据处理方法及检测装置 |
US11563444B1 (en) | 2021-09-09 | 2023-01-24 | Textron Systems Corporation | Suppressing spurious signals in direct-digital synthesizers |
KR20230039135A (ko) * | 2021-09-13 | 2023-03-21 | 삼성전자주식회사 | 패턴 생성기 및 이를 포함하는 내장 자체 시험 장치 |
CN114430262B (zh) * | 2022-01-14 | 2023-03-28 | 中星联华科技(北京)有限公司 | 适用于码型发生器的相位调节装置、***及方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174940A (ja) * | 1997-06-30 | 1999-03-16 | Hyundai Electron Ind Co Ltd | ディジタル復調器 |
US6252464B1 (en) * | 1999-10-06 | 2001-06-26 | Cubic Defense Systems, Inc. | Numerically-controlled nyquist-boundary hopping frequency synthesizer |
JP2001522206A (ja) * | 1997-10-31 | 2001-11-13 | トムソン ライセンシング ソシエテ アノニム | 高精細度テレビジョン残留側波帯(vsb)受信機 |
US20020084856A1 (en) * | 2000-03-14 | 2002-07-04 | Von Dolteren, Jr. George E. | Subsampling digitizer-based frequency synthesizer |
WO2003067751A2 (en) * | 2002-02-07 | 2003-08-14 | Philips Intellectual Property & Standards Gmbh | Digital phase locked loop |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4090145A (en) * | 1969-03-24 | 1978-05-16 | Webb Joseph A | Digital quadrature demodulator |
US4156204A (en) * | 1976-06-03 | 1979-05-22 | Motorola, Inc. | Voltage controlled oscillator with frequency and phase control loop |
US5444420A (en) * | 1994-09-29 | 1995-08-22 | Harris Corporation | Numerically controlled phase lock loop synthesizer/modulator and method |
MXPA02000555A (es) * | 1999-07-16 | 2002-07-02 | Thomson Licensing Sa | Ajuste de ganancia selectiva para cooperar con la adquisicion del portador en un receptor de television. |
US6807134B2 (en) * | 1999-12-28 | 2004-10-19 | Matsushita Electric Industrial Co., Ltd. | Asymmetry detection apparatus, jitter detection apparatus, and recording/reproduction apparatus |
-
2004
- 2004-04-02 US US10/817,780 patent/US7061276B2/en not_active Expired - Lifetime
-
2005
- 2005-02-01 EP EP05002023A patent/EP1584929A3/en not_active Withdrawn
- 2005-02-22 TW TW094105194A patent/TWI292656B/zh active
- 2005-03-24 JP JP2005086535A patent/JP2005295544A/ja active Pending
- 2005-03-29 CN CNB2005100593722A patent/CN100481711C/zh active Active
-
2006
- 2006-05-09 US US11/430,663 patent/US7432751B2/en not_active Expired - Lifetime
-
2010
- 2010-03-15 JP JP2010057327A patent/JP5154594B2/ja active Active
- 2010-03-15 JP JP2010057324A patent/JP5165712B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174940A (ja) * | 1997-06-30 | 1999-03-16 | Hyundai Electron Ind Co Ltd | ディジタル復調器 |
JP2001522206A (ja) * | 1997-10-31 | 2001-11-13 | トムソン ライセンシング ソシエテ アノニム | 高精細度テレビジョン残留側波帯(vsb)受信機 |
US6252464B1 (en) * | 1999-10-06 | 2001-06-26 | Cubic Defense Systems, Inc. | Numerically-controlled nyquist-boundary hopping frequency synthesizer |
US20020084856A1 (en) * | 2000-03-14 | 2002-07-04 | Von Dolteren, Jr. George E. | Subsampling digitizer-based frequency synthesizer |
WO2003067751A2 (en) * | 2002-02-07 | 2003-08-14 | Philips Intellectual Property & Standards Gmbh | Digital phase locked loop |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013207737A (ja) * | 2012-03-29 | 2013-10-07 | Fujitsu Ltd | 位相検出回路、半導体装置及び位相検出方法 |
US9811149B2 (en) | 2014-05-08 | 2017-11-07 | Fuji Xerox Co., Ltd. | Information processing apparatus, non-transitory computer readable medium, and information processing method |
WO2016093004A1 (ja) * | 2014-12-08 | 2016-06-16 | 古野電気株式会社 | 基準信号発生装置 |
JPWO2016093004A1 (ja) * | 2014-12-08 | 2017-09-14 | 古野電気株式会社 | 基準信号発生装置 |
US10063245B2 (en) | 2014-12-08 | 2018-08-28 | Furuno Electric Co., Ltd. | Reference signal generator |
Also Published As
Publication number | Publication date |
---|---|
CN1677844A (zh) | 2005-10-05 |
JP5165712B2 (ja) | 2013-03-21 |
US20050218997A1 (en) | 2005-10-06 |
US7061276B2 (en) | 2006-06-13 |
TW200534590A (en) | 2005-10-16 |
EP1584929A3 (en) | 2006-10-04 |
US20060202733A1 (en) | 2006-09-14 |
JP5154594B2 (ja) | 2013-02-27 |
US7432751B2 (en) | 2008-10-07 |
JP2010141933A (ja) | 2010-06-24 |
EP1584929A2 (en) | 2005-10-12 |
TWI292656B (en) | 2008-01-11 |
JP2005295544A (ja) | 2005-10-20 |
CN100481711C (zh) | 2009-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5165712B2 (ja) | 高性能信号発生 | |
Kumm et al. | An FPGA-based linear all-digital phase-locked loop | |
US6396313B1 (en) | Noise-shaped digital frequency synthesis | |
US8699985B1 (en) | Frequency generator including direct digital synthesizer and signal processor including the same | |
JP5202631B2 (ja) | 偽信号化された周波数上の位相ロック | |
JP5113368B2 (ja) | ジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイス | |
JP2014204432A (ja) | 疑似周波数減衰サーボ | |
TWI777418B (zh) | 用以將信號在數位與類比間轉換之電路及方法、測試設備以及電腦程式 | |
CN109391267A (zh) | 使用带adcs和dac的数字plls时的抖动减少技术 | |
JP6761630B2 (ja) | 周波数シンセサイザー | |
JP6794784B2 (ja) | 周波数シンセサイザー | |
Leis | Lock-in amplification based on sigma-delta oversampling | |
Patel et al. | End-to-end direct digital synthesis simulation and mathematical model to minimize quantization effects of digital signal generation | |
Galaviz-Aguilar et al. | Reliable Methodology to FPGA Design Verification and Noise Analysis for Digital Lock-In Amplifiers | |
Gui et al. | The effects of flying-adder clocks on digital-to-analog converters | |
Mankovskyy et al. | Digital Method of SSB Modulation | |
Napoli et al. | FPGA based system for the generation of noise with programmable power spectrum | |
Jördens | A radio frequency source for the preparation of quantum states | |
Jridi et al. | Two time-interleaved ADC channel structure: analysis and modeling | |
Ahmed et al. | Towards an FPGA implementation and performance evaluation of a digital carrier synchronizer with a portable emulation environment | |
Ahmed et al. | Fpga emulation environment of different digital carrier synchronizers | |
Rahman | On the FPGA implementation and performance analysis of a digital carrier synchronizer | |
D'Arco et al. | Synthesis and generation of critical waveforms by means of AWG | |
Kozak et al. | Fractional-N Pll frequency Synthesizers | |
Pogliano | FAST AND PRECISE ALGORITHM FOR TRACKING SINUSOIDAL SIGNALS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120420 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121005 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5165712 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |