JP2010153831A5

JP2010153831A5 - 配線基板および半導体装置

Info

Publication number: JP2010153831A5
Application number: JP2009264216A
Authority: JP
Filing date: 2009-11-19
Publication date: 2012-09-27

Description

本発明は配線基板および半導体装置に関する。

図１２（ａ）に示す従来の半導体素子１０２が搭載される配線基板１００の一面側には、搭載される半導体素子１０２よりも広面積に半導体素子搭載面が形成されている。この半導体素子搭載面には、半導体素子１０２の周縁近傍に形成された電極端子と接続するパッド１０４，１０４・・が形成されている。
かかるパッド１０４，１０４・・の各々からは、搭載される半導体素子１０２よりも外側の半導体素子搭載面の周縁近傍に形成された、配線基板１００を貫通する周縁ヴィア１０６が配線パターン１０８によって引き出されている。
かかる半導体素子搭載面に対して裏面側には、図１２（ｂ）に示す様に、外部接続用パッド１１４，１１４・・が格子状に配設されており、周縁ヴィア１０６，１０６・・に接続されたパッド１１０と配線パターン１１２を介して接続されている。

ところで、近年、半導体装置の高性能化・小型化が進展し、半導体素子の電極端子が高密度化し、図１０に示す様に、半導体素子２００の一面側全面に電極端子２０２，２０２・・が形成されるようになってきた。
図１０に示す半導体素子２００を搭載する配線基板では、その半導体素子搭載面に、半導体素子２００の電極端子２０２，２０２・・に対応するエリアパッドを形成し、且つエリアパッドの各々から配線基板の周縁近傍に形成された周縁ヴィア１０６まで配線パターン１０８を引き出すことを要する。
しかし、半導体素子２００の電極端子２０２，２０２・・に対応するエリアパッド間のピッチが狭いため、エリアパッド間に形成できる配線パターンの本数には制限がある。従って、形成できない配線パターンは、配線基板を多層にして、周縁ヴィア１０６まで配線パターンを引き出すことが必要となる。
この様に、配線基板を多層とすることなく、一面側の全面に電極端子２０２，２０２・・が形成された半導体素子２００を基板に搭載した半導体装置が、下記特許文献１に提案されている。
かかる半導体装置を図１１に示す。図１１に示す半導体装置では、半導体素子２００の電極端子２０２，２０２・・各々と対応する基板２０４に形成された外部接続端子２０６，２０６・・とが、はんだバンプ２０８によって電気的に接続されている。

図１１に示す半導体装置では、配線パターンを基板に引き回すことなく、半導体素子２００の電極端子２０２，２０２・・の各々と対応する外部接続端子２０６とを電気的に接続できる。
しかしながら、図１１に示す半導体装置では、半導体素子２００の電極端子２０２の直下に基板２０４の外部接続端子２０６が形成されている。このため、半導体素子２００の電極端子２０２，２０２間のピッチと基板２０４の外部接続端子２０６，２０６間のピッチとが同一ピッチであり、基板２０４に形成できる外部接続端子２０６の数には限界が存在する。
また、基板２０４に形成する外部接続端子２０６，２０６間のピッチは、半導体装置が実装される実装基板の実装パッドとの関係でも変更することが要請される。
本発明の目的は、半導体素子が搭載される配線基板の、外部接続端子間のピッチの変更を容易に行うことのできる配線基板および半導体装置を提供することにある。

本発明者等は、半導体素子の電極端子間のピッチよりも、外部接続端子間のピッチを広くすべく、電極端子と外部接続端子とを電気的に接続する、基板の厚さ方向に貫通して形成されたヴィアと、基板の一面または他面の少なくともいずれか一方に形成された配線パターンとを用いることによって、半導体素子が搭載される配線基板の、外部接続端子間のピッチの変更を容易に行うことができることを見出した。

本発明の一実施形態における配線基板は、一面（半導体素子搭載面）およびこれとは反対側の他面とを有する配線基板であって、前記一面に形成された複数の第１パッド（エリアパッド）と、前記他面に形成された複数の第２パッド（外部接続端子用パッド）と、前記一面に形成された第１配線パターンまたは前記他面に形成された第２配線パターンの少なくともいずれか一方と、前記一面から前記他面へ貫通して形成されたヴィア（エリアパッド用ヴィア）とを備え、隣接する前記第２パッドのピッチが、隣接する前記第１パッドのピッチよりも広く、前記ヴィアが、前記複数の第２パッドが形成された領域内に配置され、前記第１パッドが、前記ヴィアの一端と直接または前記第１配線パターンを介して電気的に接続され、前記第２パッドが、前記ヴィアの他端と直接または前記第２配線パターンを介して電気的に接続されていることを特徴とする。

本発明の他の実施形態における配線基板では、前記ヴィアを共用して、幾つかの前記第１パッドが前記ヴィアの一端と電気的に接続されていることを特徴とする。
また、本発明の他の実施形態における配線基板では、前記第１パッドが、前記第１配線パターンを介して前記ヴィアの一端と接続され、前記第２パッドが、前記第２配線パターンを介して前記ヴィアの他端と接続されていることを特徴とする。
また、本発明の他の実施形態における配線基板では、前記第１パッドが、前記ヴィアの一端と直接接続され、前記第２パッドが、前記第２配線パターンを介して前記ヴィアの他端と接続されていることを特徴とする。
また、本発明の他の実施形態における配線基板では、前記第１パッドが、前記第１配線パターンを介して前記ヴィアの一端と接続され、前記第２パッドが、前記ヴィアの他端と直接接続されていることを特徴とする。
また、本発明の他の実施形態における配線基板では、一端が前記第１パッドと直接接続され、他端が前記第２パッドと直接接続され、前記第１面から前記他面へ貫通して形成された直接接続用ヴィアを備え、前記直接接続用ヴィアが、前記複数の第２パッドが形成された領域内に配置されていることを特徴とする。
また、本発明の他の実施形態における配線基板では、複数の前記第１パッドの周囲における前記一面に形成された複数の第３パッド（周縁パッド）と、前記複数の第３パッドの周囲における前記一面から、前記複数の第２パッドの周囲における前記他面へ貫通して形成された周縁ヴィアと、前記一面に形成され、前記第３パッドから前記周縁ヴィアへ引き出される引き出し配線パターンとを備えることを特徴とする。

また、本発明の他の実施形態における半導体装置では、前記配線基板と、前記配線基板の一面に搭載された半導体素子と、前記配線基板の他面に設けられた外部接続端子とを備え、前記第１パッドと前記半導体素子が有する電極端子とが電気的に接続され、前記第２パッドと前記外部接続端子とが電気的に接続されていることを特徴とする。
また、本発明の他の実施形態における半導体装置では、前記半導体素子が、電源用または接地用の電極端子を有し、前記第１パッドが、前記電源用または接地用の電極端子に対応していることを特徴とする。
また、本発明の他の実施形態における半導体装置では、前記半導体素子が、信号用の電極端子を有し、前記第３パッドが、前記信号用の電極端子に対応していることを特徴とする。
また、本発明の他の実施形態における半導体装置では、前記半導体素子が、前記配線基板の一面と対向する対向面中央に形成された電源用または接地用の少なくともいずれか一方の電極端子と、前記対向面周縁に形成された信号用の電極端子とを有し、前記第１パッドが、前記半導体素子の前記対向面中央に形成された電極端子に対応し、前記第３パッドが、前記半導体素子の前記対向面周縁に形成された電極端子に対応していることを特徴とする。

図２〜図５に示す配線基板２０では、スルーホールヴィアであるエリアパッド用ヴィア３０の端部の一方は、その中空部が解放されている状態であるが、図６に示す様に、エリアパッド２２，２２・・の各々を、エリアパッド用ヴィア３０の端部の一方に直接接続してもよい。図６に示すエリアパッド２２と外部接続端子用パッド２８との接続の状態を図７に示す。図７（ａ）は、エリアパッド２２と外部接続端子用パッド２８とが１：１で接続された状態を示し、図７（ｂ）は、エリアパッド２２，２２が１個の外部接続端子用パッド２８を共用している状態を示す。
かかるエリアパッド用ヴィア３０としては、中実のヴィアを形成することによって、エリアパッド用ヴィア３０の両端部の各々に、エリアパッド２２と外部接続端子用パッド２８とを容易に形成できる。
図７に示す様に、エリアパッド２２，２２・・の各々は、エリアパッド用ヴィア３０の端部の一方に直接接続されている。更に、外部接続端子用パッド２８，２８・・の各々には、エリアパッド用ヴィア３０の他方の端部が直接接続されている。このようなエリアパッド用ヴィア３０は、一端がエリアパッド２２と直接接続され、他端が外部接続端子用パッド２８と直接接続されているので、直接接続用ヴィアとなっている。このため、エリアパッド２２と外部接続端子用パッド２８との接続距離を最も短縮できる。

１０半導体素子
１２電極端子
２０配線基板
２２エリアパッド（第１パッド）
２２ａ周縁パッド（第３パッド）
２４配線パターン（引き出し配線パターン）
２６周縁ヴィア
２８外部接続端子用パッド（第２パッド）
３０エリアパッド用ヴィア（ヴィア、直接接続用ヴィア）
３２はんだボール
３４配線パターン（第１配線パターン、第２配線パターン）

Claims

一面およびこれとは反対側の他面とを有する配線基板であって、
前記一面に形成された複数の第１パッドと、
前記他面に形成された複数の第２パッドと、
前記一面に形成された第１配線パターンまたは前記他面に形成された第２配線パターンの少なくともいずれか一方と、
前記一面から前記他面へ貫通して形成されたヴィアと
を備え、
隣接する前記第２パッドのピッチが、隣接する前記第１パッドのピッチよりも広く、
前記ヴィアが、前記複数の第２パッドが形成された領域内に配置され、
前記第１パッドが、前記ヴィアの一端と直接または前記第１配線パターンを介して電気的に接続され、
前記第２パッドが、前記ヴィアの他端と直接または前記第２配線パターンを介して電気的に接続されていることを特徴とする配線基板。
請求項１記載の配線基板において、
幾つかの前記第１パッドは、前記ヴィアの一端を共用して、前記第２パッドまたは前記第２配線パターンを介して前記第２パッドと電気的に接続されていることを特徴とする配線基板。
請求項１または２記載の配線基板において、
前記第１パッドが、前記第１配線パターンを介して前記ヴィアの一端と接続され、
前記第２パッドが、前記第２配線パターンを介して前記ヴィアの他端と接続されていることを特徴とする配線基板。
請求項１または２記載の配線基板において、
前記第１パッドが、前記ヴィアの一端と直接接続され、
前記第２パッドが、前記第２配線パターンを介して前記ヴィアの他端と接続されていることを特徴とする配線基板。
請求項１または２記載の配線基板において、
前記第１パッドが、前記第１配線パターンを介して前記ヴィアの一端と接続され、
前記第２パッドが、前記ヴィアの他端と直接接続されていることを特徴とする配線基板。
請求項１〜５のいずれか一項に記載の配線基板において、
一端が前記第１パッドと直接接続され、他端が前記第２パッドと直接接続され、前記第１面から前記他面へ貫通して形成された直接接続用ヴィアを備え、
前記直接接続用ヴィアが、前記複数の第２パッドが形成された領域内に配置されていることを特徴とする配線基板。
請求項１〜６のいずれか一項に記載の配線基板において、
複数の前記第１パッドの周囲における前記一面に形成された複数の第３パッドと、
前記複数の第３パッドの周囲における前記一面から、前記複数の第２パッドの周囲における前記他面へ貫通して形成された周縁ヴィアと、
前記一面に形成され、前記第３パッドから前記周縁ヴィアへ引き出される引き出し配線パターンと
を備えることを特徴とする配線基板。
請求項７記載の配線基板と、
前記配線基板の一面に搭載された半導体素子と、
前記配線基板の他面に設けられた外部接続端子と
を備え、
前記第１パッドと前記半導体素子が有する電極端子とが電気的に接続され、
前記第２パッドと前記外部接続端子とが電気的に接続されていることを特徴とする半導体装置。
請求項８記載の半導体装置において、
前記半導体素子が、電源用または接地用の電極端子を有し、
前記第１パッドが、前記電源用または接地用の電極端子に対応していることを特徴とする半導体装置。
請求項８または９記載の半導体装置において、
前記半導体素子が、信号用の電極端子を有し、
前記第３パッドが、前記信号用の電極端子に対応していることを特徴とする半導体装置。
請求項８記載の半導体装置において、
前記半導体素子が、前記配線基板の一面と対向する対向面中央に形成された電源用または接地用の少なくともいずれか一方の電極端子と、前記対向面周縁に形成された信号用の電極端子とを有し、
前記第１パッドが、前記半導体素子の前記対向面中央に形成された電極端子に対応し、
前記第３パッドが、前記半導体素子の前記対向面周縁に形成された電極端子に対応していることを特徴とする半導体装置。