JP2010153831A5 - 配線基板および半導体装置 - Google Patents
配線基板および半導体装置 Download PDFInfo
- Publication number
- JP2010153831A5 JP2010153831A5 JP2009264216A JP2009264216A JP2010153831A5 JP 2010153831 A5 JP2010153831 A5 JP 2010153831A5 JP 2009264216 A JP2009264216 A JP 2009264216A JP 2009264216 A JP2009264216 A JP 2009264216A JP 2010153831 A5 JP2010153831 A5 JP 2010153831A5
- Authority
- JP
- Japan
- Prior art keywords
- pad
- wiring board
- pads
- semiconductor element
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Description
本発明は配線基板および半導体装置に関する。
図12(a)に示す従来の半導体素子102が搭載される配線基板100の一面側には、搭載される半導体素子102よりも広面積に半導体素子搭載面が形成されている。この半導体素子搭載面には、半導体素子102の周縁近傍に形成された電極端子と接続するパッド104,104・・が形成されている。
かかるパッド104,104・・の各々からは、搭載される半導体素子102よりも外側の半導体素子搭載面の周縁近傍に形成された、配線基板100を貫通する周縁ヴィア106が配線パターン108によって引き出されている。
かかる半導体素子搭載面に対して裏面側には、図12(b)に示す様に、外部接続用パッド114,114・・が格子状に配設されており、周縁ヴィア106,106・・に接続されたパッド110と配線パターン112を介して接続されている。
かかるパッド104,104・・の各々からは、搭載される半導体素子102よりも外側の半導体素子搭載面の周縁近傍に形成された、配線基板100を貫通する周縁ヴィア106が配線パターン108によって引き出されている。
かかる半導体素子搭載面に対して裏面側には、図12(b)に示す様に、外部接続用パッド114,114・・が格子状に配設されており、周縁ヴィア106,106・・に接続されたパッド110と配線パターン112を介して接続されている。
ところで、近年、半導体装置の高性能化・小型化が進展し、半導体素子の電極端子が高密度化し、図10に示す様に、半導体素子200の一面側全面に電極端子202,202・・が形成されるようになってきた。
図10に示す半導体素子200を搭載する配線基板では、その半導体素子搭載面に、半導体素子200の電極端子202,202・・に対応するエリアパッドを形成し、且つエリアパッドの各々から配線基板の周縁近傍に形成された周縁ヴィア106まで配線パターン108を引き出すことを要する。
しかし、半導体素子200の電極端子202,202・・に対応するエリアパッド間のピッチが狭いため、エリアパッド間に形成できる配線パターンの本数には制限がある。従って、形成できない配線パターンは、配線基板を多層にして、周縁ヴィア106まで配線パターンを引き出すことが必要となる。
この様に、配線基板を多層とすることなく、一面側の全面に電極端子202,202・・が形成された半導体素子200を基板に搭載した半導体装置が、下記特許文献1に提案されている。
かかる半導体装置を図11に示す。図11に示す半導体装置では、半導体素子200の電極端子202,202・・各々と対応する基板204に形成された外部接続端子206,206・・とが、はんだバンプ208によって電気的に接続されている。
図10に示す半導体素子200を搭載する配線基板では、その半導体素子搭載面に、半導体素子200の電極端子202,202・・に対応するエリアパッドを形成し、且つエリアパッドの各々から配線基板の周縁近傍に形成された周縁ヴィア106まで配線パターン108を引き出すことを要する。
しかし、半導体素子200の電極端子202,202・・に対応するエリアパッド間のピッチが狭いため、エリアパッド間に形成できる配線パターンの本数には制限がある。従って、形成できない配線パターンは、配線基板を多層にして、周縁ヴィア106まで配線パターンを引き出すことが必要となる。
この様に、配線基板を多層とすることなく、一面側の全面に電極端子202,202・・が形成された半導体素子200を基板に搭載した半導体装置が、下記特許文献1に提案されている。
かかる半導体装置を図11に示す。図11に示す半導体装置では、半導体素子200の電極端子202,202・・各々と対応する基板204に形成された外部接続端子206,206・・とが、はんだバンプ208によって電気的に接続されている。
図11に示す半導体装置では、配線パターンを基板に引き回すことなく、半導体素子200の電極端子202,202・・の各々と対応する外部接続端子206とを電気的に接続できる。
しかしながら、図11に示す半導体装置では、半導体素子200の電極端子202の直下に基板204の外部接続端子206が形成されている。このため、半導体素子200の電極端子202,202間のピッチと基板204の外部接続端子206,206間のピッチとが同一ピッチであり、基板204に形成できる外部接続端子206の数には限界が存在する。
また、基板204に形成する外部接続端子206,206間のピッチは、半導体装置が実装される実装基板の実装パッドとの関係でも変更することが要請される。
本発明の目的は、半導体素子が搭載される配線基板の、外部接続端子間のピッチの変更を容易に行うことのできる配線基板および半導体装置を提供することにある。
しかしながら、図11に示す半導体装置では、半導体素子200の電極端子202の直下に基板204の外部接続端子206が形成されている。このため、半導体素子200の電極端子202,202間のピッチと基板204の外部接続端子206,206間のピッチとが同一ピッチであり、基板204に形成できる外部接続端子206の数には限界が存在する。
また、基板204に形成する外部接続端子206,206間のピッチは、半導体装置が実装される実装基板の実装パッドとの関係でも変更することが要請される。
本発明の目的は、半導体素子が搭載される配線基板の、外部接続端子間のピッチの変更を容易に行うことのできる配線基板および半導体装置を提供することにある。
本発明者等は、半導体素子の電極端子間のピッチよりも、外部接続端子間のピッチを広くすべく、電極端子と外部接続端子とを電気的に接続する、基板の厚さ方向に貫通して形成されたヴィアと、基板の一面または他面の少なくともいずれか一方に形成された配線パターンとを用いることによって、半導体素子が搭載される配線基板の、外部接続端子間のピッチの変更を容易に行うことができることを見出した。
本発明の一実施形態における配線基板は、一面(半導体素子搭載面)およびこれとは反対側の他面とを有する配線基板であって、前記一面に形成された複数の第1パッド(エリアパッド)と、前記他面に形成された複数の第2パッド(外部接続端子用パッド)と、前記一面に形成された第1配線パターンまたは前記他面に形成された第2配線パターンの少なくともいずれか一方と、前記一面から前記他面へ貫通して形成されたヴィア(エリアパッド用ヴィア)とを備え、隣接する前記第2パッドのピッチが、隣接する前記第1パッドのピッチよりも広く、前記ヴィアが、前記複数の第2パッドが形成された領域内に配置され、前記第1パッドが、前記ヴィアの一端と直接または前記第1配線パターンを介して電気的に接続され、前記第2パッドが、前記ヴィアの他端と直接または前記第2配線パターンを介して電気的に接続されていることを特徴とする。
本発明の他の実施形態における配線基板では、前記ヴィアを共用して、幾つかの前記第1パッドが前記ヴィアの一端と電気的に接続されていることを特徴とする。
また、本発明の他の実施形態における配線基板では、前記第1パッドが、前記第1配線パターンを介して前記ヴィアの一端と接続され、前記第2パッドが、前記第2配線パターンを介して前記ヴィアの他端と接続されていることを特徴とする。
また、本発明の他の実施形態における配線基板では、前記第1パッドが、前記ヴィアの一端と直接接続され、前記第2パッドが、前記第2配線パターンを介して前記ヴィアの他端と接続されていることを特徴とする。
また、本発明の他の実施形態における配線基板では、前記第1パッドが、前記第1配線パターンを介して前記ヴィアの一端と接続され、前記第2パッドが、前記ヴィアの他端と直接接続されていることを特徴とする。
また、本発明の他の実施形態における配線基板では、一端が前記第1パッドと直接接続され、他端が前記第2パッドと直接接続され、前記第1面から前記他面へ貫通して形成された直接接続用ヴィアを備え、前記直接接続用ヴィアが、前記複数の第2パッドが形成された領域内に配置されていることを特徴とする。
また、本発明の他の実施形態における配線基板では、複数の前記第1パッドの周囲における前記一面に形成された複数の第3パッド(周縁パッド)と、前記複数の第3パッドの周囲における前記一面から、前記複数の第2パッドの周囲における前記他面へ貫通して形成された周縁ヴィアと、前記一面に形成され、前記第3パッドから前記周縁ヴィアへ引き出される引き出し配線パターンとを備えることを特徴とする。
また、本発明の他の実施形態における配線基板では、前記第1パッドが、前記第1配線パターンを介して前記ヴィアの一端と接続され、前記第2パッドが、前記第2配線パターンを介して前記ヴィアの他端と接続されていることを特徴とする。
また、本発明の他の実施形態における配線基板では、前記第1パッドが、前記ヴィアの一端と直接接続され、前記第2パッドが、前記第2配線パターンを介して前記ヴィアの他端と接続されていることを特徴とする。
また、本発明の他の実施形態における配線基板では、前記第1パッドが、前記第1配線パターンを介して前記ヴィアの一端と接続され、前記第2パッドが、前記ヴィアの他端と直接接続されていることを特徴とする。
また、本発明の他の実施形態における配線基板では、一端が前記第1パッドと直接接続され、他端が前記第2パッドと直接接続され、前記第1面から前記他面へ貫通して形成された直接接続用ヴィアを備え、前記直接接続用ヴィアが、前記複数の第2パッドが形成された領域内に配置されていることを特徴とする。
また、本発明の他の実施形態における配線基板では、複数の前記第1パッドの周囲における前記一面に形成された複数の第3パッド(周縁パッド)と、前記複数の第3パッドの周囲における前記一面から、前記複数の第2パッドの周囲における前記他面へ貫通して形成された周縁ヴィアと、前記一面に形成され、前記第3パッドから前記周縁ヴィアへ引き出される引き出し配線パターンとを備えることを特徴とする。
また、本発明の他の実施形態における半導体装置では、前記配線基板と、前記配線基板の一面に搭載された半導体素子と、前記配線基板の他面に設けられた外部接続端子とを備え、前記第1パッドと前記半導体素子が有する電極端子とが電気的に接続され、前記第2パッドと前記外部接続端子とが電気的に接続されていることを特徴とする。
また、本発明の他の実施形態における半導体装置では、前記半導体素子が、電源用または接地用の電極端子を有し、前記第1パッドが、前記電源用または接地用の電極端子に対応していることを特徴とする。
また、本発明の他の実施形態における半導体装置では、前記半導体素子が、信号用の電極端子を有し、前記第3パッドが、前記信号用の電極端子に対応していることを特徴とする。
また、本発明の他の実施形態における半導体装置では、前記半導体素子が、前記配線基板の一面と対向する対向面中央に形成された電源用または接地用の少なくともいずれか一方の電極端子と、前記対向面周縁に形成された信号用の電極端子とを有し、前記第1パッドが、前記半導体素子の前記対向面中央に形成された電極端子に対応し、前記第3パッドが、前記半導体素子の前記対向面周縁に形成された電極端子に対応していることを特徴とする。
また、本発明の他の実施形態における半導体装置では、前記半導体素子が、電源用または接地用の電極端子を有し、前記第1パッドが、前記電源用または接地用の電極端子に対応していることを特徴とする。
また、本発明の他の実施形態における半導体装置では、前記半導体素子が、信号用の電極端子を有し、前記第3パッドが、前記信号用の電極端子に対応していることを特徴とする。
また、本発明の他の実施形態における半導体装置では、前記半導体素子が、前記配線基板の一面と対向する対向面中央に形成された電源用または接地用の少なくともいずれか一方の電極端子と、前記対向面周縁に形成された信号用の電極端子とを有し、前記第1パッドが、前記半導体素子の前記対向面中央に形成された電極端子に対応し、前記第3パッドが、前記半導体素子の前記対向面周縁に形成された電極端子に対応していることを特徴とする。
図2〜図5に示す配線基板20では、スルーホールヴィアであるエリアパッド用ヴィア30の端部の一方は、その中空部が解放されている状態であるが、図6に示す様に、エリアパッド22,22・・の各々を、エリアパッド用ヴィア30の端部の一方に直接接続してもよい。図6に示すエリアパッド22と外部接続端子用パッド28との接続の状態を図7に示す。図7(a)は、エリアパッド22と外部接続端子用パッド28とが1:1で接続された状態を示し、図7(b)は、エリアパッド22,22が1個の外部接続端子用パッド28を共用している状態を示す。
かかるエリアパッド用ヴィア30としては、中実のヴィアを形成することによって、エリアパッド用ヴィア30の両端部の各々に、エリアパッド22と外部接続端子用パッド28とを容易に形成できる。
図7に示す様に、エリアパッド22,22・・の各々は、エリアパッド用ヴィア30の端部の一方に直接接続されている。更に、外部接続端子用パッド28,28・・の各々には、エリアパッド用ヴィア30の他方の端部が直接接続されている。このようなエリアパッド用ヴィア30は、一端がエリアパッド22と直接接続され、他端が外部接続端子用パッド28と直接接続されているので、直接接続用ヴィアとなっている。このため、エリアパッド22と外部接続端子用パッド28との接続距離を最も短縮できる。
かかるエリアパッド用ヴィア30としては、中実のヴィアを形成することによって、エリアパッド用ヴィア30の両端部の各々に、エリアパッド22と外部接続端子用パッド28とを容易に形成できる。
図7に示す様に、エリアパッド22,22・・の各々は、エリアパッド用ヴィア30の端部の一方に直接接続されている。更に、外部接続端子用パッド28,28・・の各々には、エリアパッド用ヴィア30の他方の端部が直接接続されている。このようなエリアパッド用ヴィア30は、一端がエリアパッド22と直接接続され、他端が外部接続端子用パッド28と直接接続されているので、直接接続用ヴィアとなっている。このため、エリアパッド22と外部接続端子用パッド28との接続距離を最も短縮できる。
10 半導体素子
12 電極端子
20 配線基板
22 エリアパッド(第1パッド)
22a 周縁パッド(第3パッド)
24 配線パターン(引き出し配線パターン)
26 周縁ヴィア
28 外部接続端子用パッド(第2パッド)
30 エリアパッド用ヴィア(ヴィア、直接接続用ヴィア)
32 はんだボール
34 配線パターン(第1配線パターン、第2配線パターン)
12 電極端子
20 配線基板
22 エリアパッド(第1パッド)
22a 周縁パッド(第3パッド)
24 配線パターン(引き出し配線パターン)
26 周縁ヴィア
28 外部接続端子用パッド(第2パッド)
30 エリアパッド用ヴィア(ヴィア、直接接続用ヴィア)
32 はんだボール
34 配線パターン(第1配線パターン、第2配線パターン)
Claims (11)
- 一面およびこれとは反対側の他面とを有する配線基板であって、
前記一面に形成された複数の第1パッドと、
前記他面に形成された複数の第2パッドと、
前記一面に形成された第1配線パターンまたは前記他面に形成された第2配線パターンの少なくともいずれか一方と、
前記一面から前記他面へ貫通して形成されたヴィアと
を備え、
隣接する前記第2パッドのピッチが、隣接する前記第1パッドのピッチよりも広く、
前記ヴィアが、前記複数の第2パッドが形成された領域内に配置され、
前記第1パッドが、前記ヴィアの一端と直接または前記第1配線パターンを介して電気的に接続され、
前記第2パッドが、前記ヴィアの他端と直接または前記第2配線パターンを介して電気的に接続されていることを特徴とする配線基板。 - 請求項1記載の配線基板において、
幾つかの前記第1パッドは、前記ヴィアの一端を共用して、前記第2パッドまたは前記第2配線パターンを介して前記第2パッドと電気的に接続されていることを特徴とする配線基板。 - 請求項1または2記載の配線基板において、
前記第1パッドが、前記第1配線パターンを介して前記ヴィアの一端と接続され、
前記第2パッドが、前記第2配線パターンを介して前記ヴィアの他端と接続されていることを特徴とする配線基板。 - 請求項1または2記載の配線基板において、
前記第1パッドが、前記ヴィアの一端と直接接続され、
前記第2パッドが、前記第2配線パターンを介して前記ヴィアの他端と接続されていることを特徴とする配線基板。 - 請求項1または2記載の配線基板において、
前記第1パッドが、前記第1配線パターンを介して前記ヴィアの一端と接続され、
前記第2パッドが、前記ヴィアの他端と直接接続されていることを特徴とする配線基板。 - 請求項1〜5のいずれか一項に記載の配線基板において、
一端が前記第1パッドと直接接続され、他端が前記第2パッドと直接接続され、前記第1面から前記他面へ貫通して形成された直接接続用ヴィアを備え、
前記直接接続用ヴィアが、前記複数の第2パッドが形成された領域内に配置されていることを特徴とする配線基板。 - 請求項1〜6のいずれか一項に記載の配線基板において、
複数の前記第1パッドの周囲における前記一面に形成された複数の第3パッドと、
前記複数の第3パッドの周囲における前記一面から、前記複数の第2パッドの周囲における前記他面へ貫通して形成された周縁ヴィアと、
前記一面に形成され、前記第3パッドから前記周縁ヴィアへ引き出される引き出し配線パターンと
を備えることを特徴とする配線基板。 - 請求項7記載の配線基板と、
前記配線基板の一面に搭載された半導体素子と、
前記配線基板の他面に設けられた外部接続端子と
を備え、
前記第1パッドと前記半導体素子が有する電極端子とが電気的に接続され、
前記第2パッドと前記外部接続端子とが電気的に接続されていることを特徴とする半導体装置。 - 請求項8記載の半導体装置において、
前記半導体素子が、電源用または接地用の電極端子を有し、
前記第1パッドが、前記電源用または接地用の電極端子に対応していることを特徴とする半導体装置。 - 請求項8または9記載の半導体装置において、
前記半導体素子が、信号用の電極端子を有し、
前記第3パッドが、前記信号用の電極端子に対応していることを特徴とする半導体装置。 - 請求項8記載の半導体装置において、
前記半導体素子が、前記配線基板の一面と対向する対向面中央に形成された電源用または接地用の少なくともいずれか一方の電極端子と、前記対向面周縁に形成された信号用の電極端子とを有し、
前記第1パッドが、前記半導体素子の前記対向面中央に形成された電極端子に対応し、
前記第3パッドが、前記半導体素子の前記対向面周縁に形成された電極端子に対応していることを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009264216A JP2010153831A (ja) | 2008-11-25 | 2009-11-19 | 配線基板、半導体装置、及び半導体素子 |
US12/626,037 US7884463B2 (en) | 2008-11-25 | 2009-11-25 | Wiring board, semiconductor device and semiconductor element |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008299052 | 2008-11-25 | ||
JP2009264216A JP2010153831A (ja) | 2008-11-25 | 2009-11-19 | 配線基板、半導体装置、及び半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010153831A JP2010153831A (ja) | 2010-07-08 |
JP2010153831A5 true JP2010153831A5 (ja) | 2012-09-27 |
Family
ID=42195464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009264216A Pending JP2010153831A (ja) | 2008-11-25 | 2009-11-19 | 配線基板、半導体装置、及び半導体素子 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7884463B2 (ja) |
JP (1) | JP2010153831A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8853001B2 (en) | 2003-11-08 | 2014-10-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming pad layout for flipchip semiconductor die |
JP6375517B2 (ja) * | 2013-06-25 | 2018-08-22 | パナソニックIpマネジメント株式会社 | マイクロ波回路 |
JP6537748B2 (ja) | 2016-12-28 | 2019-07-03 | 三菱電機株式会社 | 電源装置 |
JP7278278B2 (ja) | 2018-06-27 | 2023-05-19 | 三菱電機株式会社 | 電源装置 |
TWI681527B (zh) * | 2019-03-21 | 2020-01-01 | 創意電子股份有限公司 | 線路結構及晶片封裝件 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3681855B2 (ja) | 1997-04-02 | 2005-08-10 | シチズン時計株式会社 | Icパッケージの構造 |
JP3838331B2 (ja) * | 1999-05-14 | 2006-10-25 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
US6335566B1 (en) * | 1999-06-17 | 2002-01-01 | Hitachi, Ltd. | Semiconductor device and an electronic device |
US6538213B1 (en) * | 2000-02-18 | 2003-03-25 | International Business Machines Corporation | High density design for organic chip carriers |
JP4746770B2 (ja) * | 2001-06-19 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4991637B2 (ja) * | 2008-06-12 | 2012-08-01 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2009
- 2009-11-19 JP JP2009264216A patent/JP2010153831A/ja active Pending
- 2009-11-25 US US12/626,037 patent/US7884463B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5185885B2 (ja) | 配線基板および半導体装置 | |
JP4746770B2 (ja) | 半導体装置 | |
JP2008187054A5 (ja) | ||
KR20140118908A (ko) | 배선 기판 | |
JP2010245455A5 (ja) | 基板 | |
JP6272173B2 (ja) | 配線基板 | |
JP2010153831A5 (ja) | 配線基板および半導体装置 | |
US7180182B2 (en) | Semiconductor component | |
JP2010153831A (ja) | 配線基板、半導体装置、及び半導体素子 | |
JP2011181642A5 (ja) | ||
JP2017084886A (ja) | 配線基板およびこれを用いた半導体素子の実装構造。 | |
JP2010232616A (ja) | 半導体装置及び配線基板 | |
JP2020025076A (ja) | モジュール | |
JP2008124072A (ja) | 半導体装置 | |
JP2012212831A (ja) | 複合配線基板 | |
JP2011146513A (ja) | 半導体装置 | |
KR101138469B1 (ko) | 칩 마운트용 기판 | |
JP2007288038A (ja) | 半導体装置 | |
JP2020025075A (ja) | モジュール | |
JP2010010413A (ja) | 多層プリント配線基板、及び多層プリント配線基板装置 | |
JP6320681B2 (ja) | 半導体装置 | |
JP2012109386A (ja) | 配線基板 | |
JP5388081B2 (ja) | 半導体装置 | |
JP6511181B2 (ja) | 半導体装置 | |
JP4545537B2 (ja) | 半導体装置及び半導体装置ユニット |