JP2012186511A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012186511A JP2012186511A JP2012150328A JP2012150328A JP2012186511A JP 2012186511 A JP2012186511 A JP 2012186511A JP 2012150328 A JP2012150328 A JP 2012150328A JP 2012150328 A JP2012150328 A JP 2012150328A JP 2012186511 A JP2012186511 A JP 2012186511A
- Authority
- JP
- Japan
- Prior art keywords
- underfill resin
- film
- semiconductor chip
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】本発明は、半導体チップがフリップチップ接続される配線基板と、半導体チップと配線基板との間を封止するアンダーフィル樹脂とを備えた半導体装置の製造方法に関し、ボイドの発生を防いで、半導体装置の歩留まりを向上させることのできる半導体装置の製造方法を提供することを課題とする。
【解決手段】基板本体21の上面21Aに、基板本体21の上面21A、パッド22、及びはんだ23との間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂31を真空雰囲気下において、ダイアフラム式ラミネート装置を用いて貼り付け、その後、フィルム状アンダーフィル樹脂31に半導体チップ12を押圧して、パッド22に半導体チップ12をフリップチップ接続した。
【選択図】図13
【解決手段】基板本体21の上面21Aに、基板本体21の上面21A、パッド22、及びはんだ23との間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂31を真空雰囲気下において、ダイアフラム式ラミネート装置を用いて貼り付け、その後、フィルム状アンダーフィル樹脂31に半導体チップ12を押圧して、パッド22に半導体チップ12をフリップチップ接続した。
【選択図】図13
Description
本発明は、半導体装置の製造方法に関し、特に、半導体チップがフリップチップ接続される配線基板と、半導体チップと配線基板との間を封止するアンダーフィル樹脂とを備えた半導体装置の製造方法に関する。
図1は、従来の半導体装置の断面図である。図1において、Jは、半導体チップ202と基板本体211との隙間(以下、「隙間J」とする)を示している。
図1を参照するに、従来の半導体装置200は、配線基板201と、半導体チップ202と、アンダーフィル樹脂203とを有する。配線基板201は、基板本体211と、パッド212と、はんだ213と、ソルダーレジスト層214とを有する。
基板本体211は、積層された複数の絶縁層(図示せず)と、複数の絶縁層に設けられ、パッド212と電気的に接続された配線パターン(図示せず)と、基板本体211の下面211B側に設けられ、配線パターンと電気的に接続された外部接続用パッド(図示せず)とを有する。
パッド212は、基板本体211の上面211Aに設けられている。パッド212は、半導体チップ202がフリップチップ接続されるパッドである。
はんだ213は、パッド212の上面212Aに設けられている。はんだ213は、半導体チップ202の電極パッド216と接続されたバンプ204をパッド212上に固定するためのものである。
ソルダーレジスト層214は、パッド212が形成された領域を囲むように、基板本体211の上面211Aに設けられている。半導体チップ202は、電極パッド216を有する。電極パッド216には、バンプ204が配設されている。半導体チップ202は、パッド212にフリップチップ接続されており、バンプ204を介して、配線基板201と電気的に接続されている。
図2〜図5は、従来の半導体装置の製造工程を示す図である。図2〜図5において、従来の半導体装置200と同一構成部分には同一符号を付す。
図2〜図5を参照して、従来の半導体装置200の製造方法について説明する。始めに、図2に示す工程では、周知の手法により、配線基板201を形成する。次いで、図3に示す工程では、はんだ213が形成されたパッド212上に、半導体チップ202をフリップチップ接続する。
次いで、図4に示す工程では、ディスペンサー219から供給された液状アンダーフィル樹脂221を、毛細管現象により、半導体チップ202と配線基板201との隙間に導入する。これにより、半導体チップ202と配線基板201との間に液状アンダーフィル樹脂221が形成される。
次いで、図5に示す工程では、図4に示す液状アンダーフィル樹脂221を硬化させることで、半導体チップ202と配線基板201との間にアンダーフィル樹脂203を形成する。これにより、従来の半導体装置200が製造される。
上記説明した半導体装置200の製造方法では、半導体チップ202をフリップチップ接続後に、半導体チップ202と配線基板201との間に液状アンダーフィル樹脂221を形成した場合を例に挙げて説明したが、後述する図6及び図7に示す工程のように、パッド212に半導体チップ202をフリップチップ接続する前に、配線基板201上に液状アンダーフィル樹脂221を形成してもよい。
図6及び図7は、従来の半導体装置の他の製造工程を示す図である。図6及び図7において、従来の半導体装置200と同一構成部分には同一符号を付す。
図6及び図7を参照して、従来の半導体装置200の他の製造方法について説明する。始めに、図6に示す工程では、先に説明した図2に示す配線基板201上に、液状アンダーフィル樹脂221を塗布する。次いで、図7に示す工程では、半導体チップ202を液状アンダーフィル樹脂221に押し当てて、パッド212に半導体チップ202をフリップチップ接続する。その後、先に説明した図5に示す工程と同様な処理を行うことで、従来の半導体装置200が製造される(例えば、特許文献1参照)。
図8は、従来の半導体装置の製造方法の問題点を説明するための図であり、図9は、従来の半導体装置の他の製造方法の問題点を説明するための図である。図8及び図9において、従来の半導体装置200と同一構成部分には同一符号を付す。
しかしながら、従来の半導体装置200の製造方法(図2〜図5参照)では、例えば、半導体チップ202と基板本体211との隙間Jが狭い場合(例えば、隙間Jが35μm以下の場合)や、半導体チップ202の面積が大きい場合(例えば、半導体チップ202の一辺の長さが10mm以上の場合)、液状アンダーフィル樹脂221の充填不良により、図8に示すようなボイド224がアンダーフィル樹脂203に形成されてしまう。これにより、半導体チップ202と配線基板201との間の電気的接続信頼性が低下するため、半導体装置200の歩留まりが低下してしまうという問題があった。
また、従来の半導体装置200の他の製造方法(図6及び図7参照)では、液状アンダーフィル樹脂221を塗布する工程や、半導体チップ202を液状アンダーフィル樹脂221に押し当てて半導体チップ202をフリップチップ接続する工程において、液状アンダーフィル樹脂221の内部に気泡が形成されてしまう。これにより、図9に示すようなボイド225,226がアンダーフィル樹脂203に形成され、半導体装置200の歩留まりが低下してしまうという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、ボイドの発生を防止することにより、半導体装置の歩留まりを向上させることのできる半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、半導体チップと、基板本体と、前記基板本体の一方の面に設けられ、前記半導体チップとフリップチップ接続されるパッドとを有する配線基板と、前記半導体チップと前記配線基板との間を封止するアンダーフィル樹脂と、を備えた半導体装置の製造方法であって、前記基板本体の一方の面に、前記基板本体の一方の面及び前記パッドとの間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂を貼り付けるフィルム状アンダーフィル樹脂貼付工程と、前記フィルム状アンダーフィル樹脂の上面側から前記半導体チップを押圧して、前記パッドに前記半導体チップをフリップチップ接続するチップ接続工程と、前記フィルム状アンダーフィル樹脂を硬化させて、前記半導体チップと前記配線基板との間に前記アンダーフィル樹脂を形成するアンダーフィル樹脂形成工程と、を含み、前記フィルム状アンダーフィル樹脂貼付工程では、真空雰囲気下において、ダイアフラム式ラミネート装置を用いて前記フィルム状アンダーフィル樹脂を貼り付けることを特徴とする半導体装置の製造方法が提供される。
本発明によれば、フィルム状アンダーフィル樹脂と基板本体及びパッドとの間、フィルム状アンダーフィル樹脂の内部、及び半導体チップとフィルム状アンダーフィル樹脂との間に気泡が形成されることがなくなる。これにより、フィルム状アンダーフィル樹脂を硬化させることで形成されるアンダーフィル樹脂にボイドが発生することがなくなるため、半導体装置の歩留まりを向上させることができる。
本発明の他の観点によれば、半導体チップと、基板本体と、前記基板本体の一方の面に設けられ、前記半導体チップとフリップチップ接続されるパッドとを有する配線基板と、前記半導体チップと前記配線基板との間を封止するアンダーフィル樹脂と、を備えた半導体装置の製造方法であって、前記基板本体の一方の面に、前記基板本体の一方の面及び前記パッドとの間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂を貼り付けるフィルム状アンダーフィル樹脂貼付工程と、前記フィルム状アンダーフィル樹脂の上面に、半硬化状態とされた他のフィルム状アンダーフィル樹脂又は液状アンダーフィル樹脂を形成して、前記フィルム状アンダーフィル樹脂及び前記他のフィルム状アンダーフィル樹脂、又は前記フィルム状アンダーフィル樹脂及び前記液状アンダーフィル樹脂からなるアンダーフィル樹脂母材を形成するアンダーフィル樹脂母材形成工程と、前記アンダーフィル樹脂母材の上面側から前記半導体チップを押圧して、前記パッドに前記半導体チップをフリップチップ接続するチップ接続工程と、前記アンダーフィル樹脂母材を硬化させて、前記半導体チップと前記配線基板との間に前記アンダーフィル樹脂を形成するアンダーフィル樹脂形成工程と、を含み、前記フィルム状アンダーフィル樹脂貼付工程では、真空雰囲気下において、ダイアフラム式ラミネート装置を用いて前記フィルム状アンダーフィル樹脂を貼り付けることを特徴とする半導体装置の製造方法が提供される。
本発明によれば、アンダーフィル樹脂母材と基板本体及びパッドとの間、アンダーフィル樹脂母材の内部、及びアンダーフィル樹脂母材と半導体チップとの間に気泡が形成されることがなくなる。これにより、アンダーフィル樹脂母材を硬化させることで形成されるアンダーフィル樹脂にボイドが発生することがなくなるため、半導体装置の歩留まりを向上させることができる。
本発明によれば、ボイドの発生を防止することにより、半導体装置の歩留まりを向上させることができる。
次に、図面に基づいて本発明の実施の形態について説明する。
(実施の形態)
図10は、本発明の実施の形態に係る半導体装置の断面図である。図10において、Aは配線基板11にフリップチップ接続された半導体チップ12と基板本体21との隙間(以下、「隙間A」とする)、Bはアンダーフィル樹脂13が形成される領域(以下、「アンダーフィル樹脂形成領域B」とする)をそれぞれ示している。
図10は、本発明の実施の形態に係る半導体装置の断面図である。図10において、Aは配線基板11にフリップチップ接続された半導体チップ12と基板本体21との隙間(以下、「隙間A」とする)、Bはアンダーフィル樹脂13が形成される領域(以下、「アンダーフィル樹脂形成領域B」とする)をそれぞれ示している。
図10を参照するに、本実施の形態の半導体装置10は、配線基板11と、半導体チップ12と、アンダーフィル樹脂13とを有する。
図11は、本発明の実施の形態の半導体装置に設けられた配線基板の平面図である。図11において、本実施の形態の半導体装置10と同一構成部分には同一符号を付す。
図10及び図11を参照するに、配線基板11は、基板本体21と、パッド22と、はんだ23と、ソルダーレジスト層24と、を有する。
基板本体21は、積層された複数の絶縁層(図示せず)と、複数の絶縁層に設けられ、パッド22と電気的に接続された配線パターン(図示せず)と、基板本体21の下面21B側に設けられ、配線パターンと電気的に接続された外部接続用パッド(図示せず)とを有する。外部接続用パッドは、半導体装置10をマザーボード等の実装基板(図示せず)に実装する際、外部接続端子(例えば、はんだボール)を介して、実装基板と電気的に接続されるパッドである。基板本体21としては、例えば、コア付きビルドアップ基板やコアレス基板等を用いることができる。
パッド22は、ソルダーレジスト層24の開口部25から露出された部分の基板本体21の上面21Aに設けられている。パッド22は、基板本体21の上面21Aに額縁状に配置されている。パッド22は、基板本体21に設けられた配線パターン及び外部接続用パッド(共に図示せず)と電気的に接続されている。パッド22の材料としては、例えば、Cuを用いることができる。パッド22の材料としてCuを用いた場合、パッド22の厚さは、例えば、10μmとすることができる。
はんだ23は、パッド22の上面22Aに設けられている。はんだ23は、半導体チップ12の電極パッド27と接続されたバンプ14(例えば、Auバンプ)をパッド22上に固定している。はんだ23としては、例えば、SnAgCu系はんだ、SnZnBi系はんだ、SnAgInBi系はんだ、SnAg系はんだ、SnCu系はんだ等を用いることができる。
ソルダーレジスト層24は、基板本体21の上面21Aに設けられている。ソルダーレジスト層24は、パッド22の形成領域を露出する開口部25を有する。開口部25は、額縁形状とされている。ソルダーレジスト層24の厚さは、例えば、25μmとすることができる。
図10を参照するに、半導体チップ12は、半導体基板(図示せず)と、半導体基板に形成された半導体集積回路(図示せず)と、半導体集積回路と電気的に接続された電極パッド27とを有する。半導体基板としては、例えば、シリコン基板を用いることができる。電極パッド27には、パッド22上に固定されるバンプ14が配設されている。半導体チップ12は、パッド22にフリップチップ接続されており、バンプ14を介して、配線基板11と電気的に接続されている。半導体チップ12は、平面視四角形とされており、その一辺の長さは、例えば、10mmとすることができる。また、配線基板11にフリップチップ接続された半導体チップ12と基板本体21との隙間Aは、例えば、5μm〜50μmとすることができる。
アンダーフィル樹脂13は、半導体チップ12と配線基板11との隙間Aを充填するように配置されている。アンダーフィル樹脂13は、半導体チップ12と配線基板11との間を封止(具体的には、バンプ14、はんだ23、及びパッド12を封止)している。アンダーフィル樹脂13としては、例えば、熱硬化性樹脂を用いることができる。熱硬化性樹脂としては、例えば、熱硬化性を有したエポキシ樹脂を用いることができる。
図12〜図16は、本発明の実施の形態に係る半導体装置の製造工程を示す図である。図12〜図16において、本実施の形態の半導体装置10と同一構成部分には同一符号を付す。
始めに、図12に示す工程では、周知の手法により、基板本体21と、パッド22と、はんだ23と、開口部25を有したソルダーレジスト層24とを備えた配線基板11を形成する。基板本体21としては、例えば、コア付きビルドアップ基板やコアレス基板等を用いることができる。パッド22の材料としては、例えば、Cuを用いることができる。パッド22の材料としてCuを用いた場合、パッド22の厚さは、例えば、10μmとすることができる。はんだ23としては、例えば、SnAgCu系はんだ、SnZnBi系はんだ、SnAgInBi系はんだ、SnAg系はんだ、SnCu系はんだ等を用いることができる。はんだ23の厚さは、例えば、10μmとすることができる。ソルダーレジスト層24の厚さは、例えば、25μmとすることができる。
次いで、図13に示す工程では、基板本体21の上面21A(基板本体21の一方の面)に、基板本体21の上面21A、パッド22、及びはんだ23との間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂31を貼り付ける(フィルム状アンダーフィル樹脂貼付工程)。
この段階(フィルム状アンダーフィル樹脂貼付工程)では、パッド22及びはんだ23の形状が転写されるため、図13に示すように、フィルム状アンダーフィル樹脂31の上面31A側は凹凸形状となる。半硬化状態とされたフィルム状アンダーフィル樹脂31は、アンダーフィル樹脂13の母材であり、完全に硬化することでアンダーフィル樹脂13となる。フィルム状アンダーフィル樹脂31の材料としては、例えば、熱硬化性樹脂(具体的には、例えば、熱硬化性を有したエポキシ樹脂)を用いることができる。フィルム状アンダーフィル樹脂31の厚さは、例えば、10μm〜50μmにすることができる。
このように、基板本体21の上面21A、パッド22、及びはんだ23との間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂31を貼り付けることにより、基板本体21の上面21A、パッド22、及びはんだ23とアンダーフィル樹脂13との間にボイドが発生することを防止できる。
フィルム状アンダーフィル樹脂貼付工程では、具体的には、例えば、真空雰囲気下において、ダイアフラム式ラミネート装置に設けられたダイアフラム32により、アンダーフィル樹脂形成領域Bに対応する部分の配線基板11に載置された半硬化状態のフィルム状アンダーフィル樹脂31を押圧することで、配線基板11にフィルム状アンダーフィル樹脂31を貼り付ける(図13参照)。ダイアフラム32は、ゴム風船のようなものであり、例えば、エアーにより膨らまされる。ダイアフラム32は、ダイアフラム32と接触する部分のフィルム状アンダーフィル樹脂31に対して略均一な圧力を印加することができる。ダイアフラム32の材料としては、例えば、シリコーンゴムを用いることができる。
このように、真空雰囲気下において、ダイアフラム式ラミネート装置を用いて、配線基板11に半硬化状態とされたフィルム状アンダーフィル樹脂31貼り付けることにより、ダイアフラム32と接触する部分のフィルム状アンダーフィル樹脂31に対して略均一な圧力が印加される(言い換えれば、隙間の形成されやすいパッド22の下部側面と基板本体21の上面21Aとにより形成される角部にフィルム状アンダーフィル樹脂31が移動するように、しっかりとフィルム状アンダーフィル樹脂31を押圧する)ため、アンダーフィル樹脂13と基板本体21の上面21A、パッド22、及びはんだ23との間、及びアンダーフィル樹脂13の内部にボイドが発生することを防止できる。
また、ダイアフラム式ラミネート装置を用いて半硬化状態とされたフィルム状アンダーフィル樹脂31を貼り付ける場合の処理条件としては、例えば、ダイアフラム式ラミネート装置の処理室(配線基板11が載置されるエリア)の真空度が100Pa、ダイアフラム32がフィルム状アンダーフィル樹脂31を押圧するときの圧力が0.3MPa、半硬化状態とされたフィルム状アンダーフィル樹脂31の加熱温度が100℃を用いることができる。
次いで、図14に示す工程では、凹凸形状を有する半硬化状態のフィルム状アンダーフィル樹脂31(図13に示すフィルム状アンダーフィル樹脂31)の上面31Aを平坦化する(平坦化工程)。これにより、フィルム状アンダーフィル樹脂31の上面31Aは、平坦な面になる。
このように、半硬化状態とされたフィルム状アンダーフィル樹脂31の上面31Aを平坦な面にすることにより、フィルム状アンダーフィル樹脂31に半導体チップ12を押圧して半導体チップ12をパッド22にフリップチップ接続する際、フィルム状アンダーフィル樹脂31に気泡が形成されにくくなるため、半導体チップ12とアンダーフィル樹脂13との間にボイドが形成されることを抑制できる。
平坦化工程では、具体的には、例えば、凹凸形状を有するフィルム状アンダーフィル樹脂31の上面31Aに、板体(図示せず)の平坦な面を接触させた後、フィルム状アンダーフィル樹脂31の上面31A側から板体を介してフィルム状アンダーフィル樹脂31を押圧することで、半硬化状態とされたフィルム状アンダーフィル樹脂31の上面31Aを平坦な面にする。
また、例えば、先に説明したダイアフラム式ラミネート装置のダイアフラム32の内部に平坦な面を有した板体(図示せず)を配置(このとき、ダイアフラム32の内面と板体の平坦な面とを対向させて配置)し、板体及びダイアフラム32により、凹凸形状を有するフィルム状アンダーフィル樹脂31の上面31Aを押圧することで、半硬化状態とされたフィルム状アンダーフィル樹脂31の上面31Aを平坦な面にしてもよい。この場合の処理条件としては、例えば、ダイアフラム式ラミネート装置の処理室(配線基板11が載置されるエリア)の真空度が100Pa、ダイアフラム32がフィルム状アンダーフィル樹脂31を押圧するときの圧力が0.3MPa、半硬化状態とされたフィルム状アンダーフィル樹脂31の加熱温度が100℃を用いることができる。
次いで、図15に示す工程では、図14に示す半硬化状態とされたフィルム状アンダーフィル樹脂31の上面31A(平坦な面)側から電極パッド27にバンプ14(例えば、Auバンプ)が設けられた半導体チップ12を押圧して、バンプ14と溶融したはんだ23(はんだ23を溶融させる際の加熱温度は、例えば、230℃、加熱時間は数秒)とを接触させて、パッド22に半導体チップ12をフリップチップ接続する(チップ接続工程)。配線基板11にフリップチップ接続された半導体チップ12と基板本体21との隙間Aは、例えば、5μm〜50μmとすることができる。
次いで、図16に示す工程では、図15に示す半硬化状態とされたフィルム状アンダーフィル樹脂31を完全に硬化させて、半導体チップ12と配線基板11との間を封止するアンダーフィル樹脂13を形成する(アンダーフィル樹脂形成工程)。これにより、本実施の形態の半導体装置10が製造される。アンダーフィル樹脂形成工程では、例えば、フィルム状アンダーフィル樹脂31の材料が熱硬化性樹脂(具体的には、例えば、熱硬化性のエポキシ樹脂)の場合、フィルム状アンダーフィル樹脂31を所定の時間加熱(例えば、150℃〜200℃で1時間程度加熱)することで、アンダーフィル樹脂13を形成する。
また、アンダーフィル樹脂形成工程では、例えば、真空雰囲気下において、半硬化状態とされたフィルム状アンダーフィル樹脂31を完全に硬化させることで、アンダーフィル樹脂13を形成してもよい。これにより、フィルム状アンダーフィル樹脂31が硬化する際に発生するガスが外部に放出されるため、アンダーフィル樹脂13にボイドが発生することを防止できる。
本実施の形態の半導体装置の製造方法によれば、基板本体21の上面21Aに、基板本体21の上面21A及びパッド22との間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂31を貼り付け、次いで、半硬化状態とされたフィルム状アンダーフィル樹脂31の上面31Aを平坦化し、その後、上面31Aが平坦な面とされたフィルム状アンダーフィル樹脂31に半導体チップ12を押圧して、パッド22に半導体チップ12をフリップチップ接続することにより、フィルム状アンダーフィル樹脂31と基板本体21及びパッド22との間、フィルム状アンダーフィル樹脂31の内部、及び半導体チップ12とフィルム状アンダーフィル樹脂31との間に気泡が形成されることがなくなる。これにより、半硬化状態とされたフィルム状アンダーフィル樹脂31を硬化させることで形成されるアンダーフィル樹脂13にボイドが発生することがなくなるため、半導体装置10の歩留まりを向上させることができる。
なお、本実施の形態では、チップ接続工程とアンダーフィル樹脂形成工程とを別々に行う場合を例に挙げて説明したが、チップ接続工程とアンダーフィル樹脂形成工程とを同時に行ってもよい。これにより、半導体装置10の製造工程を簡略化することができる。
図17及び図18は、アンダーフィル樹脂形成工程の他の例を示す図である。
なお、本実施の形態の半導体装置の製造方法では、半導体チップ12を押圧しない状態で、半硬化状態とされたフィルム状アンダーフィル樹脂31を完全に硬化させる場合を例に挙げて説明したが、図17に示すように、先に説明したダイアフラム32により半導体チップ12の面12A(電極パッド27が設けられた面12Bとは反対側の半導体チップ12の面)を略均一な圧力で押圧しながら(フィルム状アンダーフィル樹脂31が熱硬化性樹脂の場合、半導体チップ12の面12Aを押圧すると共に、フィルム状アンダーフィル樹脂31の加熱も行いながら)フィルム状アンダーフィル樹脂31を完全に硬化させてもよい。
また、図18に示すように、平坦な面35Aを有した板体35により半導体チップ12の面12Aを略均一な圧力で押圧しながら(フィルム状アンダーフィル樹脂31が熱硬化性樹脂の場合、半導体チップ12の面12Aを押圧すると共に、フィルム状アンダーフィル樹脂31の加熱も行いながら)フィルム状アンダーフィル樹脂31を完全に硬化させてもよい。
このように、アンダーフィル樹脂形成工程において、半導体チップ12の面12Aを略均一な圧力で押圧しながら、半硬化状態とされたフィルム状アンダーフィル樹脂31を完全に硬化させることにより、アンダーフィル樹脂13にボイドが発生することを防止できる。
図19〜図23は、本発明の実施の形態に係る半導体装置の第1変形例の製造工程を示す図である。図19〜図23において、本実施の形態の半導体装置10と同一構成部分には同一符号を付す。
図19〜図23を参照して、本実施の形態の半導体装置10の第1変形例の製造方法について説明する。始めに、図19に示す工程では、先に説明した図12及び図13に示す工程と同様な処理を行うことにより、図19に示す構造体(具体的には、凹凸形状を有する半硬化状態のフィルム状アンダーフィル樹脂31が形成された配線基板11)を形成する。
次いで、図20に示す工程では、開口部25に形成された部分のフィルム状アンダーフィル樹脂31の上面31Aに、半硬化状態とされた他のフィルム状アンダーフィル樹脂(図示せず)又は液状アンダーフィル樹脂38を形成して、半硬化状態とされたフィルム状アンダーフィル樹脂31及び他のフィルム状アンダーフィル樹脂、又は半硬化状態とされたフィルム状アンダーフィル樹脂31及び液状アンダーフィル樹脂38からなる半硬化状態とされたアンダーフィル樹脂母材41を形成する(アンダーフィル樹脂母材形成工程)。アンダーフィル樹脂母材41は、完全に硬化することでアンダーフィル樹脂13となる樹脂である。
アンダーフィル樹脂母材形成工程において、例えば、フィルム状アンダーフィル樹脂31の上面31Aに、他のフィルム状アンダーフィル樹脂(図示せず)を形成する場合、先に説明した図13に示す工程と同様な手法により他のフィルム状アンダーフィル樹脂を形成する。他のフィルム状アンダーフィル樹脂としては、先に説明したフィルム状アンダーフィル樹脂31と同様なものを用いることができる。
また、アンダーフィル樹脂母材形成工程において、例えば、フィルム状アンダーフィル樹脂31の上面31Aに、液状アンダーフィル樹脂38を形成する場合、塗布により液状アンダーフィル樹脂38を形成する。液状アンダーフィル樹脂38としては、例えば、液状とされた熱硬化性樹脂(例えば、熱硬化性のエポキシ樹脂)を用いることができる。
このように、フィルム状アンダーフィル樹脂31の上面31Aに、アンダーフィル樹脂13の一部となる他のフィルム状アンダーフィル樹脂又は液状アンダーフィル樹脂38を形成することにより、ソルダーレジスト層24の開口部25の面積が大きい場合やソルダーレジスト層24の開口部25の深さが深い場合でも、アンダーフィル樹脂13により半導体素子12と配線基板11との間を確実に封止することができる。
また、上記アンダーフィル樹脂母材形成工程において、例えば、フィルム状アンダーフィル樹脂31の上面31Aに、液状アンダーフィル樹脂38を形成する場合、フィルム状アンダーフィル樹脂31の上面31Aに形成された凹凸の凹部に液状アンダーフィル樹脂38が溜まることで、アンダーフィル樹脂母材41の上面41Aを略平坦な面にすることが可能となるので、液状アンダーフィル樹脂38を形成直後に平坦化工程を行うことなく、半導体チップ12を配線基板11にフリップチップ接続させてもよい。
また、液状アンダーフィル樹脂38の粘性が高く、アンダーフィル樹脂母材41の上面41Aが略平坦な面にならない場合には、後述する図21に示す平坦化工程を行い、平坦化工程後、配線基板11に半導体チップ12をフリップチップ接続することで、信頼性の高いフリップチップ接続が可能となる。
なお、図20では、フィルム状アンダーフィル樹脂31の上面31Aに、液状アンダーフィル樹脂38を塗布した場合を例に挙げて図示している。
次いで、図21に示す工程では、先に説明した図14に示す工程と同様な手法により、半硬化状態とされたアンダーフィル樹脂母材41の上面41Aを平坦化する(平坦化工程)。これにより、アンダーフィル樹脂母材41の上面41Aは、平坦な面となる。
このように、半硬化状態とされたアンダーフィル樹脂母材41の上面41Aを平坦な面にすることにより、アンダーフィル樹脂母材41に半導体チップ12を押圧して半導体チップ12をパッド22にフリップチップ接続する際、アンダーフィル樹脂母材41に気泡が形成されにくくなるため、半導体チップ12とアンダーフィル樹脂13との間にボイドが形成されることを抑制できる。
次いで、図22に示す工程では、図21に示す半硬化状態とされたアンダーフィル樹脂母材41の上面41A(平坦な面)側から電極パッド27にバンプ14(例えば、Auバンプ)が設けられた半導体チップ12を押圧して、バンプ14と溶融したはんだ23(はんだ23を溶融させる際の加熱温度は、例えば、230℃、加熱時間は数秒)とを接触させて、パッド22に半導体チップ12をフリップチップ接続する(チップ接続工程)。配線基板11にフリップチップ接続された半導体チップ12と基板本体21との隙間Aは、例えば、5μm〜50μmとすることができる。
次いで、図23に示す工程では、先に説明した図16に示す工程と同様な手法により、図22に示す半硬化状態とされたアンダーフィル樹脂母材41を完全に硬化させて、半導体チップ12と配線基板11との間を封止するアンダーフィル樹脂13を形成する(アンダーフィル樹脂形成工程)。これにより、本実施の形態の半導体装置10が製造される。
アンダーフィル樹脂形成工程では、例えば、アンダーフィル樹脂母材41の材料が熱硬化性樹脂(具体的には、例えば、熱硬化性のエポキシ樹脂)の場合、アンダーフィル樹脂母材41を所定の時間加熱(例えば、150℃〜200℃で1時間程度加熱)することで、アンダーフィル樹脂13を形成する。
また、アンダーフィル樹脂形成工程では、例えば、真空雰囲気下において、半硬化状態とされたアンダーフィル樹脂母材41を完全に硬化させることで、アンダーフィル樹脂13を形成してもよい。これにより、アンダーフィル樹脂母材41が硬化する際に発生するガスが外部に放出されるため、アンダーフィル樹脂13にボイドが発生することを防止できる。
本実施の形態の半導体装置の第1変形例の製造方法によれば、フィルム状アンダーフィル樹脂31の上面31Aに、アンダーフィル樹脂13の一部となる他のフィルム状アンダーフィル樹脂又は液状アンダーフィル樹脂38を形成することにより、ソルダーレジスト層24の開口部25の面積が大きい場合やソルダーレジスト層24の開口部25の深さが深い場合でも、アンダーフィル樹脂13により半導体素子12と配線基板11との間を確実に封止することができる。
また、本実施の形態の半導体装置10の第1変形例の製造方法は、先に説明した本実施の形態の半導体装置10の製造方法(図12〜16参照)と同様な効果を得ることができる。
なお、本実施の形態の半導体装置10の第1変形例の製造方法において、先に説明した図17及び図18に示す工程のように、半導体チップ12の面12Aを略均一な圧力で押圧しながら(アンダーフィル樹脂母材41が熱硬化性樹脂の場合、半導体チップ12の面12Aを押圧すると共に、アンダーフィル樹脂母材41の加熱も行いながら)アンダーフィル樹脂母材41を完全に硬化させて、アンダーフィル樹脂13を形成してもよい。
また、本実施の形態の半導体装置10の第1変形例の製造方法では、ソルダーレジスト層24の開口部25のみに、半硬化状態とされた他のフィルム状アンダーフィル樹脂又は液状アンダーフィル樹脂38を形成した場合を例に挙げて説明したが、フィルム状アンダーフィル樹脂31の上面31A全体を覆うように、半硬化状態とされた他のフィルム状アンダーフィル樹脂又は液状アンダーフィル樹脂38を形成してもよい。
図24〜図28は、本発明の実施の形態に係る半導体装置の第2変形例の製造工程を示す図であり、図29は、配線基板上に形成されるフィルム状アンダーフィル樹脂の形成領域を説明するための図である。図24〜図29において、本実施の形態の半導体装置10と同一構成部分には同一符号を付す。また、図24及び図29に示すCは、フィルム状アンダーフィル樹脂43の形成領域(以下、「フィルム状アンダーフィル樹脂形成領域C」とする)を示している。
図24〜図29を参照して、本発明の実施の形態に係る半導体装置10の第2変形例の製造方法について説明する。始めに、図24に示す工程では、先に説明した図13に示す工程と同様な手法により、フィルム状アンダーフィル樹脂形成領域Cに対応する部分の配線基板11(具体的には、フィルム状アンダーフィル樹脂形成領域Cに対応する部分の基板本体21の上面21Aと、パッド22、及びはんだ23)を覆う(図29参照)と共に、配線基板11との間に隙間が形成されないように、半硬化状態とされたフィルム状アンダーフィル樹脂形成43を貼り付ける(フィルム状アンダーフィル樹脂貼付工程)。
この段階では、図24に示すように、フィルム状アンダーフィル樹脂43の上面43A側は、凹凸形状となる。フィルム状アンダーフィル樹脂43は、アンダーフィル樹脂13の一部となる母材である。フィルム状アンダーフィル樹脂43の材料としては、例えば、熱硬化性樹脂(具体的には、例えば、熱硬化性のエポキシ樹脂)を用いることができる。フィルム状アンダーフィル樹脂43の厚さは、後述する図25に示す工程において、フィルム状アンダーフィル樹脂43がソルダーレジスト層24の開口部25を充填可能な厚さにするとよい。具体的には、フィルム状アンダーフィル樹脂43の厚さは、例えば、10μm〜50μmとすることができる。
次いで、図25に示す工程では、先に説明した図14に示す工程と同様な手法により、半硬化状態とされたフィルム状アンダーフィル樹脂43の上面43Aを平坦化する(平坦化工程)。これにより、フィルム状アンダーフィル樹脂43の上面43Aは、平坦な面とされる。このとき、ソルダーレジスト層24の開口部25が、半硬化状態とされたフィルム状アンダーフィル樹脂43により隙間なく充填されるように、半硬化状態とされたフィルム状アンダーフィル樹脂43を押圧する。また、平坦化工程では、フィルム状アンダーフィル樹脂43の平坦化された上面43Aと、ソルダーレジスト層25の上面とが略面一となるように押圧するとよい。
このように、配線基板11との間に隙間が形成されないように、フィルム状アンダーフィル樹脂形成領域Cに対応する部分の配線基板11を覆うフィルム状アンダーフィル樹脂43を形成し、その後、ソルダーレジスト層24の開口部25が、半硬化状態とされたフィルム状アンダーフィル樹脂43により隙間なく充填されるようにフィルム状アンダーフィル樹脂43を押圧することにより、フィルム状アンダーフィル樹脂43と配線基板11との間に隙間が形成されることを防止できる。
次いで、図26に示す工程では、フィルム状アンダーフィル樹脂43の上面43Aと、アンダーフィル樹脂形成領域Bに対応する部分のソルダーレジスト層24の上面とを覆うように、半硬化状態とされたフィルム状アンダーフィル樹脂45又は液状アンダーフィル樹脂(図示せず)を形成して、フィルム状アンダーフィル樹脂43及びフィルム状アンダーフィル樹脂45、又はフィルム状アンダーフィル樹脂43及び液状アンダーフィル樹脂からなるアンダーフィル樹脂母材46を形成する(アンダーフィル樹脂母材形成工程)。アンダーフィル樹脂母材46は、完全に硬化することでアンダーフィル樹脂13となる樹脂である。
アンダーフィル樹脂母材形成工程において、例えば、フィルム状アンダーフィル樹脂43の上面43Aと、アンダーフィル樹脂形成領域Bに対応する部分のソルダーレジスト層24の上面とを覆うように、フィルム状アンダーフィル樹脂45を形成する場合、先に説明した図13に示す工程と同様な手法により他のフィルム状アンダーフィル樹脂45を形成する。フィルム状アンダーフィル樹脂45としては、先に説明したフィルム状アンダーフィル樹脂31と同様なものを用いることができる。
また、アンダーフィル樹脂母材形成工程において、例えば、フィルム状アンダーフィル樹脂43の上面43Aに、液状アンダーフィル樹脂(図示せず)を形成する場合、塗布により液状アンダーフィル樹脂をする。液状アンダーフィル樹脂としては、例えば、液状とされた熱硬化性樹脂(例えば、熱硬化性のエポキシ樹脂)を用いることができる。
このように、フィルム状アンダーフィル樹脂43の上面43Aと、アンダーフィル樹脂形成領域Bに対応する部分のソルダーレジスト層24の上面とを覆うように、半硬化状態とされたフィルム状アンダーフィル樹脂45又は液状アンダーフィル樹脂(図示せず)を形成することにより、ソルダーレジスト層24の開口部25の面積が大きい場合やソルダーレジスト層24の開口部25の深さが深い場合でも、アンダーフィル樹脂13により半導体素子12と配線基板11との間を確実に封止することができる。
なお、図26では、フィルム状アンダーフィル樹脂43の上面43Aと、アンダーフィル樹脂形成領域Bに対応する部分のソルダーレジスト層24の上面とを覆うように、半硬化状態とされたフィルム状アンダーフィル樹脂45を形成した場合を例に挙げて図示している。
次いで、図27に示す工程では、図26に示す半硬化状態とされたアンダーフィル樹脂母材46の上面46A(平坦な面)側から電極パッド27にバンプ14(例えば、Auバンプ)が設けられた半導体チップ12を押圧して、バンプ14と溶融したはんだ23(はんだ23を溶融させる際の加熱温度は、例えば、230℃、加熱時間は数秒)とを接触させて、パッド22に半導体チップ12をフリップチップ接続する(チップ接続工程)。配線基板11にフリップチップ接続された半導体チップ12と基板本体21との隙間Aは、例えば、5μm〜50μmとすることができる。
次いで、図28に示す工程では、先に説明した図16に示す工程と同様な手法により、図27に示す半硬化状態とされたアンダーフィル樹脂母材46を完全に硬化させて、半導体チップ12と配線基板11との間を封止するアンダーフィル樹脂13を形成する(アンダーフィル樹脂形成工程)。これにより、本実施の形態の半導体装置10が製造される。
アンダーフィル樹脂形成工程では、例えば、アンダーフィル樹脂母材46の材料が熱硬化性樹脂(具体的には、例えば、熱硬化性のエポキシ樹脂)の場合、アンダーフィル樹脂母材46を所定の時間加熱(例えば、150℃〜200℃で1時間程度加熱)することで、アンダーフィル樹脂13を形成する。
また、アンダーフィル樹脂形成工程では、例えば、真空雰囲気下において、半硬化状態とされたアンダーフィル樹脂母材46を完全に硬化させることで、アンダーフィル樹脂13を形成してもよい。これにより、アンダーフィル樹脂母材46が硬化する際に発生するガスが外部に放出されるため、アンダーフィル樹脂13にボイドが発生することを防止できる。
本実施の形態の半導体装置の第2変形例の製造方法は、先に説明した本実施の形態の半導体装置10の第1変形例の製造方法と同様な効果を得ることができる。
なお、本実施の形態の半導体装置10の第2変形例の製造方法において、先に説明した図17及び図18に示す工程のように、半導体チップ12の面12Aを略均一な圧力で押圧しながら(アンダーフィル樹脂母材46が熱硬化性樹脂の場合、半導体チップ12の面12Aを押圧すると共に、アンダーフィル樹脂母材46の加熱も行いながら)アンダーフィル樹脂母材46を完全に硬化させて、アンダーフィル樹脂13を形成してもよい。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、半導体チップがフリップチップ接続される配線基板と、半導体チップと配線基板との間を封止するアンダーフィル樹脂とを備えた半導体装置の製造方法に適用できる。
10 半導体装置
11 配線基板
12 半導体チップ
12A,12B 面
13 アンダーフィル樹脂
14 バンプ
21 基板本体
21A,22A,31A,41A,43A,46A 上面
21B 下面
22 パッド
23 はんだ
24 ソルダーレジスト層
27 電極パッド
31,43,45 フィルム状アンダーフィル樹脂
32 ダイアフラム
35 板体
35A 平坦な面
38 液状アンダーフィル樹脂
41,46 アンダーフィル樹脂母材
A 隙間
B アンダーフィル樹脂形成領域
C フィルム状アンダーフィル樹脂形成領域
11 配線基板
12 半導体チップ
12A,12B 面
13 アンダーフィル樹脂
14 バンプ
21 基板本体
21A,22A,31A,41A,43A,46A 上面
21B 下面
22 パッド
23 はんだ
24 ソルダーレジスト層
27 電極パッド
31,43,45 フィルム状アンダーフィル樹脂
32 ダイアフラム
35 板体
35A 平坦な面
38 液状アンダーフィル樹脂
41,46 アンダーフィル樹脂母材
A 隙間
B アンダーフィル樹脂形成領域
C フィルム状アンダーフィル樹脂形成領域
Claims (10)
- 半導体チップと、
基板本体と、前記基板本体の一方の面に設けられ、前記半導体チップとフリップチップ接続されるパッドとを有する配線基板と、
前記半導体チップと前記配線基板との間を封止するアンダーフィル樹脂と、を備えた半導体装置の製造方法であって、
前記基板本体の一方の面に、前記基板本体の一方の面及び前記パッドとの間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂を貼り付けるフィルム状アンダーフィル樹脂貼付工程と、
前記フィルム状アンダーフィル樹脂の上面側から前記半導体チップを押圧して、前記パッドに前記半導体チップをフリップチップ接続するチップ接続工程と、
前記フィルム状アンダーフィル樹脂を硬化させて、前記半導体チップと前記配線基板との間に前記アンダーフィル樹脂を形成するアンダーフィル樹脂形成工程と、を含み、
前記フィルム状アンダーフィル樹脂貼付工程では、真空雰囲気下において、ダイアフラム式ラミネート装置を用いて前記フィルム状アンダーフィル樹脂を貼り付けることを特徴とする半導体装置の製造方法。 - 前記フィルム状アンダーフィル樹脂貼付工程において、
前記ダイアフラム式ラミネート装置のダイアフラムはエアーにより膨張し、前記フィルム状アンダーフィル樹脂と接触し、
前記ダイアフラムは、前記フィルム状アンダーフィル樹脂と、前記基板本体の一方の面及び前記パッドとの間に隙間が形成されないように均一な圧力を前記フィルム状アンダーフィル樹脂に印加することを特徴とする請求項1記載の半導体装置の製造方法。 - 前記半導体チップは、前記パッドと電気的に接続される電極パッドを有し、
前記アンダーフィル樹脂形成工程では、前記電極パッドが設けられた面とは反対側に位置する前記半導体チップの面を押圧しながら、前記フィルム状アンダーフィル樹脂を硬化させることを特徴とする請求項1又は2記載の半導体装置の製造方法。 - 前記アンダーフィル樹脂形成工程では、真空雰囲気下において、前記フィルム状アンダーフィル樹脂を硬化させることを特徴とする請求項1ないし3のうち、いずれか1項記載の半導体装置の製造方法。
- 半導体チップと、
基板本体と、前記基板本体の一方の面に設けられ、前記半導体チップとフリップチップ接続されるパッドとを有する配線基板と、
前記半導体チップと前記配線基板との間を封止するアンダーフィル樹脂と、を備えた半導体装置の製造方法であって、
前記基板本体の一方の面に、前記基板本体の一方の面及び前記パッドとの間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂を貼り付けるフィルム状アンダーフィル樹脂貼付工程と、
前記フィルム状アンダーフィル樹脂の上面に、半硬化状態とされた他のフィルム状アンダーフィル樹脂又は液状アンダーフィル樹脂を形成して、前記フィルム状アンダーフィル樹脂及び前記他のフィルム状アンダーフィル樹脂、又は前記フィルム状アンダーフィル樹脂及び前記液状アンダーフィル樹脂からなるアンダーフィル樹脂母材を形成するアンダーフィル樹脂母材形成工程と、
前記アンダーフィル樹脂母材の上面側から前記半導体チップを押圧して、前記パッドに前記半導体チップをフリップチップ接続するチップ接続工程と、
前記アンダーフィル樹脂母材を硬化させて、前記半導体チップと前記配線基板との間に前記アンダーフィル樹脂を形成するアンダーフィル樹脂形成工程と、を含み、
前記フィルム状アンダーフィル樹脂貼付工程では、真空雰囲気下において、ダイアフラム式ラミネート装置を用いて前記フィルム状アンダーフィル樹脂を貼り付けることを特徴とする半導体装置の製造方法。 - 前記フィルム状アンダーフィル樹脂貼付工程において、
前記ダイアフラム式ラミネート装置のダイアフラムはエアーにより膨張し、前記フィルム状アンダーフィル樹脂と接触し、
前記ダイアフラムは、前記フィルム状アンダーフィル樹脂と、前記基板本体の一方の面及び前記パッドとの間に隙間が形成されないように均一な圧力を前記フィルム状アンダーフィル樹脂に印加することを特徴とする請求項5記載の半導体装置の製造方法。 - 前記アンダーフィル樹脂母材形成工程と前記チップ接続工程との間に、前記アンダーフィル樹脂母材の上面を平坦化する平坦化工程を設けたことを特徴とする請求項5又は6記載の半導体装置の製造方法。
- 前記半導体チップは、前記パッドと電気的に接続される電極パッドを有し、
前記アンダーフィル樹脂形成工程では、前記電極パッドが設けられていない側の前記半導体チップの面を押圧しながら、前記アンダーフィル樹脂母材を硬化させることを特徴とする請求項5ないし7のうち、いずれか1項記載の半導体装置の製造方法。 - 前記アンダーフィル樹脂形成工程では、真空雰囲気下において、前記アンダーフィル樹脂母材を硬化させることを特徴とする請求項5ないし8のうち、いずれか1項記載の半導体装置の製造方法。
- 前記チップ接続工程と前記アンダーフィル樹脂形成工程とを同時に行うことを特徴とする請求項1ないし9のうち、いずれか1項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012150328A JP2012186511A (ja) | 2012-07-04 | 2012-07-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012150328A JP2012186511A (ja) | 2012-07-04 | 2012-07-04 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008105314A Division JP5064288B2 (ja) | 2008-04-15 | 2008-04-15 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012186511A true JP2012186511A (ja) | 2012-09-27 |
Family
ID=47016218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012150328A Pending JP2012186511A (ja) | 2012-07-04 | 2012-07-04 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012186511A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000286302A (ja) * | 1999-03-31 | 2000-10-13 | Towa Corp | 半導体チップ組立方法及び組立装置 |
JP2001053112A (ja) * | 1999-08-17 | 2001-02-23 | Mitsubishi Electric Corp | 回路基体の接続方法および複合回路基体 |
JP2006334912A (ja) * | 2005-06-01 | 2006-12-14 | Dainippon Printing Co Ltd | ラミネート装置 |
-
2012
- 2012-07-04 JP JP2012150328A patent/JP2012186511A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000286302A (ja) * | 1999-03-31 | 2000-10-13 | Towa Corp | 半導体チップ組立方法及び組立装置 |
JP2001053112A (ja) * | 1999-08-17 | 2001-02-23 | Mitsubishi Electric Corp | 回路基体の接続方法および複合回路基体 |
JP2006334912A (ja) * | 2005-06-01 | 2006-12-14 | Dainippon Printing Co Ltd | ラミネート装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5064288B2 (ja) | 半導体装置の製造方法 | |
JP5325736B2 (ja) | 半導体装置及びその製造方法 | |
JP5208205B2 (ja) | フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート | |
WO2010070806A1 (ja) | 半導体装置とフリップチップ実装方法およびフリップチップ実装装置 | |
JP2009182201A (ja) | 半導体装置およびその製造方法 | |
TWI525755B (zh) | 半導體裝置之製造方法及電子裝置之製造方法 | |
JP2009259924A5 (ja) | ||
JP2012069903A (ja) | 半導体装置及びその製造方法 | |
KR20150051358A (ko) | 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지 | |
JP2003100943A (ja) | 半導体素子の実装方法及びその半導体装置 | |
TW201214584A (en) | Flip-chip bonding method to reduce voids in underfill material | |
JP4636090B2 (ja) | 半導体装置およびその製造方法 | |
JP5180137B2 (ja) | 半導体装置の製造方法 | |
JP6467775B2 (ja) | 部品内蔵基板の製造方法 | |
JP2011243724A (ja) | 半導体装置およびその製造方法 | |
JP6196893B2 (ja) | 半導体装置の製造方法 | |
JP2009182202A (ja) | 半導体装置の製造方法 | |
JP5172590B2 (ja) | 積層配線基板の樹脂封止方法及び樹脂封止装置 | |
JP2012186511A (ja) | 半導体装置の製造方法 | |
JP2010153670A (ja) | フリップチップ実装方法と半導体装置 | |
TWI416641B (zh) | 製造一半導體結構之方法 | |
JP2009043858A (ja) | 半導体装置およびその製造方法 | |
JP5058144B2 (ja) | 半導体素子の樹脂封止方法 | |
JP4316623B2 (ja) | 半導体装置の製造方法 | |
JP4913372B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130903 |