WO2018147172A1

WO2018147172A1 - 電源回路

Info

Publication number: WO2018147172A1
Application number: PCT/JP2018/003510
Authority: WO
Inventors: 拓也恒川
Original assignee: シャープ株式会社
Priority date: 2017-02-09
Filing date: 2018-02-02
Publication date: 2018-08-16

Abstract

電源回路２０は、入力電圧Ｖｉｎを昇圧する昇圧回路２１と、昇圧回路２１の出力端子に接続され、電源オフ時に昇圧回路２１の出力電圧を低下させる放電回路２２と、昇圧回路２１の出力端子に接続され、昇圧回路２１の出力電圧に基づき電源オフ時の放電期間を検出する検出回路２３とを備える。昇圧回路２１は、検出回路２３で検出された電源オフ時の放電期間では動作を停止する。電源回路は、昇圧回路に代えて、降圧回路を備えていてもよい。これにより、電源をオフした後にすぐに電源をオンしたときでも正しく動作する電源回路を提供する。

Description

電源回路

　本発明は、入力電圧を昇圧または降圧して出力する電源回路に関する。

　電子機器に対して必要な電圧を供給するために、入力電圧を昇圧または降圧し、昇圧または降圧後の電圧を出力する電源回路が広く利用されている。このような電源回路には、電圧の入力が任意のタイミングで開始されたときでも昇圧または降圧を正しく行うことが必要とされる。

　本願発明に関連して、特許文献１には、図７に示す液晶パネル用の電源回路が記載されている。図７に示す電源回路では、動作開始が指示されると、ハイサイドトランジスタＭ１とローサイドトランジスタＭ２がオフし、レベルシフタ９１の出力端子がハイインピーダンス状態になる。次に、入力電圧が所定レベルに到達すると、スイッチングレギュレータが動作を開始する。次に、電源回路の起動が完了すると、レベルシフタ９１のハイインピーダンス状態が解除される。

日本国特開２０１３－９５３５号公報

　一般に、電源回路には、出力電圧を平滑化するためのコンデンサ（以下、出力平滑コンデンサという）が設けられる。電源回路の動作中に、出力平滑コンデンサには電荷が蓄積される。電源をオフした後には出力平滑コンデンサに蓄積された電荷が放電される経路がなくなるので、しばらくの間（例えば、数ミリ秒～数秒の間）、平滑コンデンサに電荷が蓄積された状態が続く。このとき、電源回路の出力電圧は０ではない。以下、電源をオフした後の電源回路の出力電圧（非ゼロの出力電圧）を「残留電圧」という。

　電源をオフした後にすぐに電源をオンした場合、電源回路に含まれる電源ＩＣが残留電圧の影響によって誤動作し、電源回路が昇圧または降圧を正しく行わないことがある。例えば、図８に示すように、時刻ｔ１で電源をオフし、時刻ｔ３で電源をオンする場合を考える。この場合、電源回路の入力電圧Ｖｉｎは時刻ｔ１から時刻ｔ２までの間にＶａから０まで低下し、電源回路の出力電圧Ｖｏｕｔは時刻ｔ１以降にＶｂから低下する。しかし、出力電圧Ｖｏｕｔは、時刻ｔ３ではまだ０に到達していない。このため、入力電圧Ｖｉｎが電源オフ前のレベルＶａに到達した後でも、出力電圧Ｖｏｕｔが電源オフ前のレベルＶｂよりも低いレベルＶｃまでしか上昇しないことがある。

　図７に示す電源回路では、電源をオフした後にすぐに電源をオンしたときに、出力前段の電圧が中間レベルになり、出力を行うか否かにかかわらず電圧のフィードバックが正常に動作しないために、昇圧や降圧を正しく行えないことがある。

　それ故に、電源をオフした後にすぐに電源をオンしたときでも正しく動作する電源回路を提供することが課題として挙げられる。

　上記の課題は、例えば、入力電圧を昇圧または降圧する電圧変換回路と、前記電圧変換回路の出力端子に接続され、電源オフ時に前記電圧変換回路の出力電圧を低下させる放電回路とを備えた電源装置によって解決することができる。

　上記の電源装置によれば、電源オフ時に電圧変換回路の出力電圧を放電回路を用いて低下させることにより、電源オフ時に電源回路の出力電圧は速やかに０になる。したがって、電源をオフした後にすぐに電源をオンしたときでも、電源をオンするときに残留電圧が残っている場合を減らし、昇圧または降圧を正しく行える場合を増やすことができる。

第１の実施形態に係る電源回路の構成を示すブロック図である。図１に示す電源回路の回路図である。図１に示す電源回路において電源を再びオンしたときの入力電圧と出力電圧の変化を示す図である。第２の実施形態に係る電源回路の構成を示すブロック図である。図４に示す電源回路の回路図である。図４に示す電源回路において電源を再びオンしたときの入力電圧と出力電圧の変化を示す図である。従来の電源回路の回路図である。従来の電源回路において電源を再びオンしたときの入力電圧と出力電圧の変化を示す図である。

　（第１の実施形態）
　図１は、第１の実施形態に係る電源回路の構成を示すブロック図である。図１に示す電源回路１０は、昇圧回路１１と放電回路１２を備えている。電源回路１０には、外部から入力電圧Ｖｉｎが入力される。電源回路１０は、入力電圧Ｖｉｎを昇圧し、昇圧後の電圧を出力電圧Ｖｏｕｔとして出力する。電源回路１０は、表示装置など、各種の電子機器に対して必要な電圧を供給するために使用される。

　昇圧回路１１は、入力端子Ｔ１、出力端子Ｔ２、および、フィードバック端子Ｔ３を有する。昇圧回路１１は、入力端子Ｔ１から入力された入力電圧Ｖｉｎを昇圧し、出力端子Ｔ２から昇圧後の電圧を出力する。昇圧後の電圧は、電源回路１０の出力電圧Ｖｏｕｔとなる。フィードバック端子Ｔ３には、出力端子Ｔ２から出力された昇圧後の電圧（出力電圧Ｖｏｕｔ）がフィードバック電圧として与えられる。

　図２は、電源回路１０の回路図である。図２に示す電源回路１０は、昇圧ＩＣ１３、制御ＩＣ１４、Ｎチャネル型のトランジスタＱ１、ダイオードＤ１、抵抗Ｒ１～Ｒ４、コイルＬ１、および、コンデンサＣ１、Ｃ２を含んでいる。昇圧ＩＣ１３、ダイオードＤ１、抵抗Ｒ１、Ｒ２、コイルＬ１、および、コンデンサＣ１、Ｃ２は、昇圧回路１１として機能する。制御ＩＣ１４、トランジスタＱ１、および、抵抗Ｒ３、Ｒ４は、放電回路１２として機能する。

　電源回路１０は、入力端子１５と出力端子１６を有する。コイルＬ１の一端は、入力端子１５に接続される。コイルＬ１の他端は、昇圧ＩＣ１３の接続端子とダイオードＤ１のアノード端子に接続される。ダイオードＤ１のカソード端子は、出力端子１６に接続される。抵抗Ｒ１、Ｒ２は直列に接続され、出力端子１６と接地の間に設けられる。抵抗Ｒ１、Ｒ２の接続点は、昇圧ＩＣ１３の制御端子に接続される。抵抗Ｒ３とトランジスタＱ１と抵抗Ｒ４は直列に接続され、出力端子１６と接地の間に設けられる。制御ＩＣ１４の入力端子は、入力端子１５に接続される。制御ＩＣ１４の出力端子は、トランジスタＱ１のゲート端子（制御端子）に接続される。コンデンサＣ１は、入力端子１５と接地との間に設けられる。コンデンサＣ２は、出力端子１６と接地との間に設けられ、出力平滑コンデンサとして機能する。

　昇圧ＩＣ１３には、フィードバック電圧として、出力電圧Ｖｏｕｔを抵抗Ｒ１、Ｒ２を用いて抵抗分割した電圧が入力される。昇圧ＩＣ１３は、ダイオードＤ１およびコイルＬ１と共に、フィードバック電圧を参照して入力電圧Ｖｉｎに基づき出力電圧Ｖｏｕｔを生成する。制御ＩＣ１４は、通常動作時（入力電圧Ｖｉｎが所定の範囲内にあるとき）には、ローレベルの信号を出力する。このとき、トランジスタＱ１はオフする。

　電源をオフしたときに、入力電圧Ｖｉｎは低下する。制御ＩＣ１４は、電源オフ時（入力電圧Ｖｉｎが所定の範囲外にあるとき）には、ハイレベルの信号を出力する。このとき、トランジスタＱ１はオンし、電源回路１０の出力端子と接地との間に抵抗Ｒ３、トランジスタＱ１、および、抵抗Ｒ４を経由する電流経路が形成される。電源回路１０の通常動作時にコンデンサＣ２に蓄積された電荷は、この経路を通って速やかに放電される。

　このように放電回路１２は、電源オフ時に電源回路１０に残っていた電荷（出力平滑コンデンサＣ２に蓄積されていた電荷）を速やかに放電する。このため、電源オフ時に、電源回路１０の出力電圧Ｖｏｕｔは速やかに０になる。したがって、電源回路１０によれば、電源をオフした後にすぐに電源をオンしたときでも、電源をオンするときに残留電圧が残っている場合を減らし、昇圧を正しく行える場合を増やすことができる。電源回路１０を表示装置の電源回路として使用した場合、表示装置における誤表示や電源回路の誤動作を防止することができる。

　図３は、電源回路１０において電源を再びオンしたときの入力電圧と出力電圧の変化を示す図である。ここでは、時刻ｔ１で電源をオフし、時刻ｔ３で電源をオンする場合を考える。この場合、電源回路１０の入力電圧Ｖｉｎは時刻ｔ１から時刻ｔ２までの間にＶａから０まで低下し、電源回路１０の出力電圧Ｖｏｕｔは時刻ｔ１以降にＶｂから低下する。電源回路１０では、放電回路１２が電源オフ時に電源回路１０に残っていた電荷を速やかに放電するので、出力電圧Ｖｏｕｔは時刻ｔ３では既に０に到達している。したがって、入力電圧Ｖｉｎが電源オフ前のレベルＶａに到達した後に、出力電圧Ｖｏｕｔは電源オフ前のレベルＶｂまで正しく上昇する。

　以上に示すように、本実施形態に係る電源回路１０は、入力電圧を昇圧する電圧変換回路（昇圧回路１１）と、電圧変換回路の出力端子に接続され、電源オフ時に電圧変換回路の出力電圧を低下させる放電回路１２とを備えている。電源回路１０では、電源オフ時に電圧変換回路の出力電圧を放電回路１２を用いて低下させることにより、電源オフ時に出力電圧Ｖｏｕｔは速やかに０になる。したがって、本実施形態に係る電源回路１０によれば、電源をオフした後にすぐに電源をオンしたときでも、電源をオンするときに残留電圧が残っている場合を減らし、昇圧を正しく行える場合を増やすことができる。

　また、放電回路１２は、電圧変換回路の出力端子と接地との間に設けられ、電源オフ時にオンするトランジスタＱ１を含んでいる。このようなトランジスタＱ１を設けることにより、電源オフ時に電圧変換回路の出力電圧を低下させる放電回路１２を構成することができる。

　（第２の実施形態）
　図４は、第２の実施形態に係る電源回路の構成を示すブロック図である。図４に示す電源回路２０は、昇圧回路２１、放電回路２２、および、検出回路２３を備えている。本実施形態の構成要素のうち第１の実施形態と同一の要素については、同一の参照符号を付して説明を省略する。

　昇圧回路２１は、第１の実施形態に係る昇圧回路１１と同様に、入力端子Ｔ１から入力された入力電圧Ｖｉｎを昇圧し、出力端子Ｔ２から昇圧後の電圧を出力する。検出回路２３の入力端子は、昇圧回路２１の出力端子Ｔ２に接続される。検出回路２３の出力端子は、昇圧回路２１の制御端子Ｔ４と放電回路２２の制御端子に接続される。検出回路２３は、出力端子Ｔ２から出力された昇圧後の電圧に基づき、電源オフ後の放電期間か否かを示す制御信号Ｓ１を出力する。制御信号Ｓ１は、例えば、電源オフ後の放電期間ではローレベルになり、それ以外の期間ではハイレベルになる。昇圧回路２１は、制御信号Ｓ１がローレベルである間は昇圧を行わず、制御信号Ｓ１がハイレベルに変化した後に昇圧を開始する。放電回路２２は、制御信号Ｓ１がローレベルである間は放電を行い、制御信号Ｓ１がハイレベルに変化すると放電を停止する。このように昇圧回路２１と放電回路２２は、制御信号Ｓ１に従い、互いに異なる期間で動作する。

　図５は、電源回路２０の回路図である。図５に示す電源回路２０は、図３に示す電源回路１０において、制御ＩＣ１４を制御ＩＣ２４に置換し、トランジスタＱ２、レベルシフタ２５、および、比較回路２６を追加したものである。レベルシフタ２５と比較回路２６は、検出回路２３として機能する。

　レベルシフタ２５は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔを比較回路２６で比較可能な電圧に変換する。比較回路２６は、レベルシフタ２５から出力された２つの電圧を比較することにより、電源オフ後の放電期間か否かを示す制御信号Ｓ１を出力する。

　昇圧回路２１は、昇圧回路１１に対してトランジスタＱ２を追加したものである。トランジスタＱ２のドレイン端子には、入力電圧Ｖｉｎが与えられる。トランジスタＱ２のソース端子は、コイルＬ１の一端に接続される。トランジスタＱ２のゲート端子には、検出回路２３から出力された制御信号Ｓ１が与えられる。

　上述したように、制御信号Ｓ１は、電源オフ時の放電期間ではローレベルになり、それ以外の期間ではハイレベルになる。制御信号Ｓ１がローレベルである間、トランジスタＱ２はオフし、入力電圧Ｖｉｎは昇圧ＩＣ１３に供給されない。制御信号Ｓ１がハイレベルになると、トランジスタＱ２はオンし、入力電圧Ｖｉｎは昇圧ＩＣ１３に供給される。昇圧ＩＣ１３は、制御信号Ｓ１がローレベルである間（電源オフ後の放電期間）は昇圧を行わず、制御信号Ｓ１がハイレベルに変化した後に昇圧を開始する。

　制御ＩＣ２４の制御端子には、検出回路２３から出力された制御信号Ｓ１が与えられる。制御ＩＣ２４の出力端子は、トランジスタＱ１のゲート端子に接続される。制御ＩＣ２４は、制御信号Ｓ１がハイレベルのときには、ローレベルの信号を出力する。このとき、トランジスタＱ１はオフする。制御ＩＣ２４は、制御信号Ｓ１がローレベルのときには、ハイレベルの信号を出力する。このとき、トランジスタＱ１はオンし、電源回路２０の出力端子と接地との間に抵抗Ｒ３、トランジスタＱ１、および、抵抗Ｒ４を経由する電流経路が形成される。電源回路２０の通常動作時にコンデンサＣ２に蓄積された電荷は、この経路を通って速やかに放電される。

　このように検出回路２３は昇圧回路２１の出力電圧に基づき電源オフ後の放電期間を検出し、昇圧回路２１は検出回路２３で検出された電源オフ後の放電期間では昇圧を行わず、電源オフ後の放電期間が完了した後に昇圧を開始する。したがって、電源回路２０によれば、電源をオフした後にすぐに電源をオンしたときでも、電源回路２０の出力電圧Ｖｏｕｔが０になるまで待機し、出力電圧Ｖｏｕｔが０になった後に昇圧を正しく行うことができる。

　図６は、電源回路２０において電源を再びオンしたときの入力電圧と出力電圧の変化を示す図である。ここでは、時刻ｔ１で電源をオフし、時刻ｔ４で電源をオンする場合を考える。ただし、時刻ｔ４は、図３に示す時刻ｔ３よりも時刻ｔ１に近い。この場合も、電源回路２０の入力電圧Ｖｉｎは時刻ｔ１から時刻ｔ２までの間にＶａから０まで低下し、電源回路２０の出力電圧Ｖｏｕｔは時刻ｔ１以降にＶｂから低下する。

　電源回路２０では、放電回路２２が電源オフ時に電源回路２０に残っていた電荷を速やかに放電するが、それでも出力電圧Ｖｏｕｔは時刻ｔ４ではまだに０に到達してない。時刻ｔ４において電源をオンした場合、電源回路２０は、出力電圧Ｖｏｕｔが０になる時刻ｔ５まで動作を停止し、時刻ｔ５以降に昇圧を行う。したがって、電源回路２０によれば、入力電圧Ｖｉｎが電源オフ前のレベルＶａに到達した後に、出力電圧Ｖｏｕｔは電源オフ前のレベルＶｂまで正しく上昇する。

　以上に示すように、本実施形態に係る電源回路２０は、電圧変換回路（昇圧回路２１）の出力端子に接続され、電圧変換回路の出力電圧に基づき電源オフ時の放電期間を検出する検出回路２３を備えている。電圧変換回路は、検出回路２３で検出された電源オフ時の放電期間では動作を停止する。したがって、電源をオフした後にすぐに電源をオンしたときでも、電源回路２０の出力電圧Ｖｏｕｔが０になるまで待機し、出力電圧Ｖｏｕｔが０になった後に昇圧を正しく行うことができる。

　また、検出回路２３は、入力電圧Ｖｉｎと電圧変換回路の出力電圧（出力電圧Ｖｏｕｔ）とを比較することにより、電源オフ時の放電期間を示す制御信号Ｓ１を出力する。このように入力電圧Ｖｉｎと電圧変換回路の出力電圧を比較することにより、電源オフ時の放電期間を検出することができる。

　なお、第１および第２の実施形態の変形例として、入力電圧Ｖｉｎを昇圧する昇圧回路に代えて、入力電圧Ｖｉｎを降圧する降圧回路を備えた電源回路を構成してもよい。

　以上に示すように、電源回路は、入力電圧を昇圧または降圧する電圧変換回路と、前記電圧変換回路の出力端子に接続され、電源オフ時に前記電圧変換回路の出力電圧を低下させる放電回路とを備えていてもよい（第１の局面）。

　電源装置は、前記電圧変換回路の出力端子に接続され、前記電圧変換回路の出力電圧に基づき電源オフ時の放電期間を検出する検出回路をさらに備え、前記電圧変換回路は、前記検出回路で検出された電源オフ時の放電期間では動作を停止してもよい（第２の局面）。前記放電回路は、前記電圧変換回路の出力端子と接地との間に設けられ、電源オフ時にオンするトランジスタを含んでいてもよい（第３の局面）。前記検出回路は、前記入力電圧と前記電圧変換回路の出力電圧とを比較することにより、電源オフ時の放電期間を示す制御信号を前記電圧変換回路に対して出力してもよい（第４の局面）。

　第１の局面によれば、電源オフ時に電圧変換回路の出力電圧を放電回路を用いて低下させることにより、電源オフ時に電源回路の出力電圧は速やかに０になる。したがって、電源をオフした後にすぐに電源をオンしたときでも、電源をオンするときに残留電圧が残っている場合を減らし、昇圧または降圧を正しく行える場合を増やすことができる。

　第２の局面によれば、電圧変換回路は、検出回路で検出された電源オフ後の放電期間では動作せず、電源オフ後の放電期間が完了した後に昇圧または降圧を開始する。したがって、電源をオフした後にすぐに電源をオンしたときでも、電源回路の出力電圧が０になるまで待機し、出力電圧が０になった後に昇圧または降圧を正しく行うことができる。第３の局面によれば、電圧変換回路の出力端子と接地との間に電源オフ時にオンするトランジスタを設けることにより、電源オフ時に電圧変換回路の出力電圧を低下させる放電回路を構成することができる。第４の局面によれば、入力電圧と電圧変換回路の出力電圧とを比較することにより、電源オフ時の放電期間を検出することができる。

　本願は、２０１７年２月９日に出願された「電源回路」という名称の日本国特願２０１７－２１９５８号に基づく優先権を主張する出願であり、この出願の内容は引用することによって本願の中に含まれる。

　１０、２０…電源回路
　１１、２１…昇圧回路
　１２、２２…放電回路
　１３…昇圧ＩＣ
　１４、２４…制御ＩＣ
　２３…検出回路
　２５…レベルシフタ
　２６…比較回路

Claims

　入力電圧を昇圧または降圧する電圧変換回路と、
　前記電圧変換回路の出力端子に接続され、電源オフ時に前記電圧変換回路の出力電圧を低下させる放電回路とを備えた、電源回路。
　前記電圧変換回路の出力端子に接続され、前記電圧変換回路の出力電圧に基づき電源オフ時の放電期間を検出する検出回路をさらに備え、
　前記電圧変換回路は、前記検出回路で検出された電源オフ時の放電期間では動作を停止することを特徴とする、請求項１に記載の電源回路。
　前記放電回路は、前記電圧変換回路の出力端子と接地との間に設けられ、電源オフ時にオンするトランジスタを含むことを特徴とする、請求項１に記載の電源回路。
　前記検出回路は、前記入力電圧と前記電圧変換回路の出力電圧とを比較することにより、電源オフ時の放電期間を示す制御信号を前記電圧変換回路に対して出力することを特徴とする、請求項２に記載の電源回路。