JP2010147366A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010147366A JP2010147366A JP2008325085A JP2008325085A JP2010147366A JP 2010147366 A JP2010147366 A JP 2010147366A JP 2008325085 A JP2008325085 A JP 2008325085A JP 2008325085 A JP2008325085 A JP 2008325085A JP 2010147366 A JP2010147366 A JP 2010147366A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- semiconductor device
- drift region
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 電力損失の増大を抑えながら宇宙線の入射による影響を抑制する技術を提供する。
【解決手段】 半導体装置1の半導体層30は、n型のドリフト領域33とp型のボディ領域34を有している。ドリフト領域33は、ボディ領域34とのpn接合面から離反した領域に高抵抗な下部ドリフト領域33bを含む。オフ状態では、pn接合面からドリフト領域33内に向けて伸びる空乏層が形成され、下部ドリフト領域33bはその空乏層が伸びる範囲外に配置されている。
【選択図】 図1
【解決手段】 半導体装置1の半導体層30は、n型のドリフト領域33とp型のボディ領域34を有している。ドリフト領域33は、ボディ領域34とのpn接合面から離反した領域に高抵抗な下部ドリフト領域33bを含む。オフ状態では、pn接合面からドリフト領域33内に向けて伸びる空乏層が形成され、下部ドリフト領域33bはその空乏層が伸びる範囲外に配置されている。
【選択図】 図1
Description
本発明は、宇宙線による破壊が抑制された半導体装置に関する。
宇宙線が半導体装置に及ぼす影響を低減する技術が求められている。特許文献1には、宇宙線の影響を低減するために、比抵抗の高いウェハを用いて半導体装置を形成する技術が開示されている。この技術では、宇宙線の入射によってウェハ内に発生する電子・正孔対に起因して、ウェハ内に二次的に電子・正孔対が発生することを抑制する。これにより、宇宙線による半導体装置の破壊耐量が向上される。
しかしながら、特許文献1の技術のようにウェハの比抵抗を大きくすると、半導体装置の電力損失が増大するという問題がある。本発明は、半導体装置の電力損失の増大を抑制しながら、宇宙線の入射による影響を抑制する技術を提供することを目的としている。
宇宙線の入射によって半導体装置が破壊されるメカニズムを詳細に検討すると、以下のことが分かってきた。まず、半導体装置の半導体層に宇宙線が入射すると、電子・正孔対が発生する。発生した電子・正孔対はそれぞれ、一対の主電極間に向けて流れる。これにより、半導体層内の局所に大電流が流れる。この大電流が半導体層内を流れると、半導体層内の電位分布が不均一になり、大電流の経路上の一部に電界が集中する。この電界集中箇所では、インパクトイオン化現象によってさらに電子・正孔対が発生する。この結果、このインパクトイオン化現象が契機となり、半導体装置が破壊に至る。
したがって、半導体装置の破壊を抑えるためには、インパクトイオン化現象の発生を抑えるのが有効である。インパクトイオン化現象は温度に依存しており、高温なほどインパクトイオン化現象によって発生する電子・正孔対の量が抑えられる。例えば、特許文献1のように、ウェハの比抵抗を大きくすれば、半導体装置全体の温度が上昇することから、インパクトイオン化現象によって発生する電子・正孔対の量が抑えられる。しかしながら、ウェハの比抵抗を大きくすると、半導体装置の電力損失が大きくなってしまう。
本明細書で開示される技術では、半導体層内の電界が集中し易い箇所に対して高抵抗な部分領域が選択的に設けられていることを特徴としている。これにより、インパクトイオン化現象によって発生する電子・正孔対の量を抑えながら、半導体装置の電力損失の増大も抑えることができる。
本明細書で開示される半導体装置は、半導体層と、第1主電極と、第2主電極を備えている。第1主電極は、半導体層の表面の一部に設けられているとともに電源の高電位側に接続される。第2主電極は、半導体層の表面の他の一部に設けられているとともに電源の低電位側に接続される。上記した半導体層は、第1主電極と第2主電極を結ぶ方向に沿って接する第1導電型の第1半導体領域と第2導電型の第2半導体領域を有している。第1半導体領域は第1主電極側に配置されており、第2半導体領域は第2主電極側に配置されている。第1半導体領域は、第2半導体領域とのpn接合面から離反した領域に残部よりも高抵抗な部分領域を含む。半導体装置がオフの状態では、上記pn接合面から第1半導体領域内に伸びる空乏層が形成される。上記した高抵抗部分領域は、この空乏層が伸びる範囲外に配置されている。
上記の半導体装置は、縦型の半導体装置、横型の半導体装置の双方を含む。縦型の半導体装置の場合、第1主電極が半導体層の第1主面に設けられ、第2主電極が半導体層の第2主面に設けられる。横型の半導体装置の場合、第1主電極と第2主電極はいずれも、半導体層の一方の主面に設けられる。
上記の半導体装置は、縦型の半導体装置、横型の半導体装置の双方を含む。縦型の半導体装置の場合、第1主電極が半導体層の第1主面に設けられ、第2主電極が半導体層の第2主面に設けられる。横型の半導体装置の場合、第1主電極と第2主電極はいずれも、半導体層の一方の主面に設けられる。
上記の半導体装置では、半導体層に宇宙線が入射すると、半導体層内に電子・正孔対が発生する。発生した電子・正孔対はそれぞれ、第1主電極と第2主電極を結ぶ方向に沿って流れる。これにより、半導体層内の電位分布が不均一になり、電界集中が発生する。電界集中は、半導体層のうちの高電位側で発生する。上記の半導体装置では、この電界が集中し易い箇所に対して高抵抗部分領域が選択的に設けられている。高抵抗部分領域は、電流が流れる際の抵抗値が高いので発熱し易い。これにより、電界集中箇所を局所的に高温化させることができ、インパクトイオン化現象によって発生する電子・正孔対の量を抑制することができる。さらに、高抵抗部分領域が部分的に設けられているので、半導体装置の電力損失の増大も抑えることができる。また、高抵抗部分領域は、空乏層が伸びる範囲外に配置されている。このため、高抵抗部分領域は、空乏層が伸縮する現象を妨害することがない。したがって、空乏層が伸縮する過程において電力損失が増大することも抑えられる。上記の半導体装置は、電力損失の増大を抑えながら、宇宙線の入射による影響を低減化することができる。
高抵抗部分領域には、複数個の絶縁部分が散在していることが好ましい。絶縁部分が散在していることによって、高抵抗部分領域の抵抗値を増大させることができる。
前記絶縁部分を形成するためには、様々な態様を採用することができる。例えば、絶縁部分を空洞とすることができる。この態様の高抵抗部分領域には、多孔質体を利用することができる。空洞は熱伝導率が低いので、絶縁部分が空洞であると、より局所で高温化させることができる。
また、絶縁部分を絶縁体とすることもできる。この場合、絶縁体の材料には、シリコン酸化膜、シリコン窒化膜等を用いることができる。
また、絶縁部分を絶縁体とすることもできる。この場合、絶縁体の材料には、シリコン酸化膜、シリコン窒化膜等を用いることができる。
本明細書で開示される半導体装置によると、電力損失の増大を抑えながら宇宙線の入射による影響を低減することができる。
本明細書で開示される技術の特徴を以下に整理しておく。
(1)縦型の半導体装置は、半導体層と、前記半導体層の第1主面に形成されているとともに電源の高電位側に接続される第1主電極と、前記半導体層の第2主面に形成されているとともに電源の低電位側に接続される第2主電極を備えている。前記半導体層は、前記半導体層の厚み方向に沿って接する第1導電型の第1半導体領域と第2導電型の第2半導体領域を有している。前記第1半導体領域は前記第1主面側に配置されており、前記第2半導体領域は前記第2主面側に配置されている。前記第1半導体領域は、第2半導体領域とのpn接合面から離反した領域に残部よりも高抵抗な部分領域を含む。オフ状態では、前記pn接合面から前記第1半導体領域内に伸びる空乏層が形成され、前記高抵抗部分領域はその空乏層が伸びる範囲外に配置されている。
(2)半導体装置がパンチスルー型の縦型IGBTの場合には、ドリフト領域が高抵抗部分領域を有する。その高抵抗部分領域は、フィールドストップ領域に接している。
(3)半導体装置がノンパンチスルー型の縦型IGBTの場合には、ドリフト領域が高抵抗部分領域を有する。その高抵抗部分領域は、コレクタ領域に接している。
(4)半導体装置が縦型MOSFETの場合には、ドリフト領域が高抵抗部分領域を有する。その高抵抗部分領域は、ドレイン領域に接している。
(1)縦型の半導体装置は、半導体層と、前記半導体層の第1主面に形成されているとともに電源の高電位側に接続される第1主電極と、前記半導体層の第2主面に形成されているとともに電源の低電位側に接続される第2主電極を備えている。前記半導体層は、前記半導体層の厚み方向に沿って接する第1導電型の第1半導体領域と第2導電型の第2半導体領域を有している。前記第1半導体領域は前記第1主面側に配置されており、前記第2半導体領域は前記第2主面側に配置されている。前記第1半導体領域は、第2半導体領域とのpn接合面から離反した領域に残部よりも高抵抗な部分領域を含む。オフ状態では、前記pn接合面から前記第1半導体領域内に伸びる空乏層が形成され、前記高抵抗部分領域はその空乏層が伸びる範囲外に配置されている。
(2)半導体装置がパンチスルー型の縦型IGBTの場合には、ドリフト領域が高抵抗部分領域を有する。その高抵抗部分領域は、フィールドストップ領域に接している。
(3)半導体装置がノンパンチスルー型の縦型IGBTの場合には、ドリフト領域が高抵抗部分領域を有する。その高抵抗部分領域は、コレクタ領域に接している。
(4)半導体装置が縦型MOSFETの場合には、ドリフト領域が高抵抗部分領域を有する。その高抵抗部分領域は、ドレイン領域に接している。
以下、図面を参照して実施例を説明する。以下の実施例では、半導体層の材料にシリコン単結晶を用いた例を説明するが、この例に代えて、半導体層の材料に炭化シリコン、窒化ガリウム、ガリウム砒素等の化合物半導体を用いてもよい。また、以下の実施例では、実質的に共通する構成要素に関しては共通の符号を付し、その説明を省略する。
図1に、ノンパンチスルー型の縦型IGBT(Insulated Gate Bipolar Transistor)である半導体装置1の要部断面図を示す。半導体装置1は、シリコン単結晶の半導体層30と、半導体層30の裏面30b(第1主面の一例)に設けられているコレクタ電極20と、半導体層30の表面30a(第2主面の一例)に設けられているエミッタ電極40と、トレンチゲート電極37を備えている。半導体層30は、p+型のコレクタ領域31と、n+型のフィールドストップ領域32と、n-型のドリフト領域33(第1半導体領域の一例)と、p-型のボディ領域34(第2半導体領域の一例)と、n+型のエミッタ領域35と、p+型のボディコンタクト領域36を備えている。
コレクタ領域31は、半導体層30の裏層部に設けられており、コレクタ電極20に接している。
フィールドストップ領域32は、エピタキシャル成長技術を利用して、コレクタ領域31上に形成されている。
ドリフト領域33は、エピタキシャル成長技術を利用して、フィールドストップ領域32上に形成されている。ドリフト領域33は、下部ドリフト領域33b(高抵抗部分領域の一例)と上部ドリフト領域33aを備えている。下部ドリフト領域33bは、ドリフト領域33のうちのコレクタ電極20側に配置されており、フィールドストップ領域32に接している。上部ドリフト領域33aは、ドリフト領域33のうちのエミッタ電極40側に配置されており、ボディ領域34に接している。下部ドリフト領域33bは、ドリフト領域33とボディ領域34のpn接合面から上部ドリフト領域33aによって隔てられている。下部ドリフト領域33bには、複数個の絶縁部分33dが設けられている。この絶縁部分33dは空洞によって構成されている。すなわち、下部ドリフト領域33bは、多孔質な形態を有している。下部ドリフト領域33bは、多孔質な形態を有しているので、その抵抗値が上部ドリフト領域33aの抵抗値よりも高い。
ボディ領域34は、ドリフト領域33上に形成されている。ボディ領域34は、イオン注入技術を利用して、半導体層30の表面30aからp型不純物のボロンを導入することで形成されている。
エミッタ領域35は、ボディ領域34上に選択的に形成されており、エミッタ電極40に電気的に接続されている。エミッタ領域35は、ゲート絶縁膜38を介してトレンチゲート電極37に対向している。エミッタ領域35は、図1に示すトレンチゲート電極37の各々の両側面に沿って形成されている。エミッタ領域35は、イオン注入技術を利用して半導体層30の表面30aからn型不純物のリンを導入することで形成されている。
ボディコンタクト領域36は、ボディ領域34上に選択的に形成されており、エミッタ電極40に電気的に接続されている。ボディコンタクト領域36は、イオン注入技術を利用して、半導体層30の表面30aからp型不純物のボロンを導入することで形成されている。
トレンチゲート電極37は、半導体層30の表面30aから深さ方向に伸びており、ボディ領域34を貫通してドリフト領域33内に達している。トレンチゲート電極37は、ゲート絶縁膜38で被覆されている。トレンチゲート電極37とエミッタ電極40は、層間絶縁膜39で分離されている。
次に、半導体装置1の動作を説明する。エミッタ電極40を接地するとともにコレクタ電極20に正電圧を印加した状態(順方向電圧を印加した状態)で、トレンチゲート電極37に閾値以上のゲート電圧を印加すると、半導体装置1がオン状態となる。トレンチゲート電極37に印加される電圧が閾値未満となると、半導体装置1がオフ状態となる。半導体装置1がオフ状態になると、ボディ領域34とドリフト領域33のpn接合界面からドリフト領域33内に空乏層が伸びていく。図1では、定格電圧が印加されている半導体装置1がオフしたときの空乏層が伸びる領域を範囲L1として示されている。下部ドリフト領域33bは、この範囲L1の外に配置されている。
図2に、半導体装置1の半導体層30に宇宙線が入射したときの等電位線分布を模式的に示す。半導体層30に宇宙線が入射すると、入射した道程に沿って半導体層30内に電子・正孔対が発生する。半導体装置1に順方向電圧が印加されていると、発生した電子はコレクタ電極20に向けて流れ、正孔はエミッタ電極40に向けて流れる。これにより、半導体層30内の局所に大電流が流れる。この大電流が半導体層30内を流れると、半導体層30内の電位分布が不均一になり、図2の1Aに示すように、ドリフト領域33とフィールドストップ領域32の界面近傍に電界が集中する(カーク効果)。この電界集中箇所1Aでは、インパクトイオン化現象によってさらに電子・正孔対が発生する。下部ドリフト領域33bが設けられていないと仮定すると、インパクトイオン化現象によって多量の電子・正孔対が発生するので、コレクタ領域31とドリフト領域33とボディ領域34で構成される寄生PNPトランジスタが動作し、次に、ドリフト領域33とボディ領域34とエミッタ領域35で構成されるNPNトランジスタが動作し、最終的にシリコンの融点を超えて熱破壊に至ってしまう。半導体装置1では、電界集中箇所1Aに対して下部ドリフト領域33bが選択的に設けられている。下部ドリフト領域33bは抵抗値が高いので、電界集中箇所1Aの温度が局所的に高温状態となっている。インパクトイオン化現象は温度に依存しており、高温なほどインパクトイオン化現象によって発生する電子・正孔対の量が抑えられる。これは、温度が高い領域では、シリコンの原子の運動が活発であり、宇宙線によって発生したキャリアが十分なエネルギーを持つ前にシリコン原子に衝突するためである。したがって、半導体装置1では、電界集中箇所1Aが高温状態になっているので、インパクトイオン化現象による電子・正孔対の発生が抑えられ、寄生トランジスタ動作による熱破壊も抑えられる。また、半導体装置1では、下部ドリフト領域33bが多孔質な形態を有しているので、熱伝導率が低い。このため、下部ドリフト領域33bは、他の領域に比して高温化される。このように、局所で高温化させることによって、他の領域の特性に影響を与えることも抑制されている。
また、下部ドリフト領域33bは、ドリフト領域33の一部にのみ設けられている。このため、ドリフト領域33の全体の抵抗値が大きく増加しない。したがって、下部ドリフト領域33bを設けたとしても、半導体装置1の電力損失の増加は抑えられる。さらに、下部ドリフト領域33bは、空乏層が伸びる範囲外に配置されている。このため、下部ドリフト領域33bは、空乏層の伸縮する現象を妨害することがなく、素子内部のジュール熱(電流密度×電界強度)が発生する空乏層領域内部に熱伝導率の低いドリフト領域33bがないので発熱も促進されない。したがって、下部ドリフト領域33bを設けたとしても、空乏層が伸縮する過程において電力損失が増大することも抑えられる。
図3から図7を参照して半導体装置1の製造方法を説明する。
まず、図3に示すように、エピタキシャル成長技術を利用して、p+型の半導体基板S1上にn+型のフィールドストップ領域32を成長させる。次に、図4に示すように、エピタキシャル成長技術を利用して、フィールドストップ領域32上にn-型の半導体領域S2を成長させる。
まず、図3に示すように、エピタキシャル成長技術を利用して、p+型の半導体基板S1上にn+型のフィールドストップ領域32を成長させる。次に、図4に示すように、エピタキシャル成長技術を利用して、フィールドストップ領域32上にn-型の半導体領域S2を成長させる。
次に、図5に示すように、光アシストエッチング法を利用して、半導体領域S2を多孔質化する。光アシストエッチング法では、半導体領域S2をフッ化水素酸(HF)に浸漬させ、半導体領域S2の表面から所定波長の光を照射する。なお、照射する光の波長は、590nm以上であり、1000nm未満が好ましい。また、半導体領域S2を多孔質化するために、光アシストエッチング法に代えて陽極酸化法を利用してもよい。多孔質化した半導体領域S2は、半導体装置1の下部ドリフト領域33bとなる。
次に、図6に示すように、エピタキシャル成長技術を利用して、下部ドリフト領域33b上にn-型の半導体領域S3を成長させる。次に、図7に示すように、イオン注入技術を利用して、半導体領域S3の表面30aからp型の不純物となるボロンを導入して熱処理を実施し、ボディ領域34を形成する。残存した半導体領域S3は、半導体装置1の上部ドリフト領域33aとなる。
次に、表面構造を形成して図1に示す半導体装置1を形成する。具体的には、表面30aからトレンチを形成し、トレンチ内を熱酸化してゲート絶縁膜38を形成する。トレンチ内をポリシリコンで充填してトレンチゲート電極37を形成する。その後、マスクの形成とイオン注入と熱処理を繰り返すことによって、エミッタ領域35とボディコンタクト領域36を形成する。トレンチゲート電極37の表面を覆う層間絶縁膜39を形成した後に、エミッタ電極40を形成する。最後に、p+型の半導体基板S1を裏面から研磨する。残存した半導体基板S1がコレクタ領域31となる。裏面30bにコレクタ電極20を形成する。これにより、半導体装置1が製造される。
(変形例1)
図8に、変形例1の半導体装置2の要部断面図を模式的に示す。半導体装置2は、下部ドリフト領域33cに、複数個の絶縁体R1が散在していることを特徴としている。絶縁体R1の材料には、シリコン酸化膜、シリコン窒化膜等を用いることができる。絶縁体R1が散在しているので、下部ドリフト領域33cの抵抗値が上部ドリフト領域33bの抵抗値よりも高い。散在させる絶縁体R1の大きさや間隔によって下部ドリフト領域33cの抵抗値を設定することができる。このように、下部ドリフト領域33cは、多孔質な形態に代えて、絶縁体R1が散在していてもよい。このような形態であっても、電力損失の増大を抑えながら宇宙線の入射による影響を抑えることができる。
図8に、変形例1の半導体装置2の要部断面図を模式的に示す。半導体装置2は、下部ドリフト領域33cに、複数個の絶縁体R1が散在していることを特徴としている。絶縁体R1の材料には、シリコン酸化膜、シリコン窒化膜等を用いることができる。絶縁体R1が散在しているので、下部ドリフト領域33cの抵抗値が上部ドリフト領域33bの抵抗値よりも高い。散在させる絶縁体R1の大きさや間隔によって下部ドリフト領域33cの抵抗値を設定することができる。このように、下部ドリフト領域33cは、多孔質な形態に代えて、絶縁体R1が散在していてもよい。このような形態であっても、電力損失の増大を抑えながら宇宙線の入射による影響を抑えることができる。
(変形例2)
図9に、変形例2の半導体装置3の要部断面図を模式的に示す。半導体装置3は、縦型のサイリスタである。本明細書で開示される技術は、縦型のサイリスタにも有用である。ここで、半導体装置3の構成を簡単に説明する。半導体装置3は、半導体層60と、アノード電極50(第1主電極の一例)と、カソード電極70(第2主電極の一例)と、ゲート電極80を備えている。半導体層60は、p型のアノード領域61と、n型のn型半導体領域62(第1半導体領域の一例)と、p型のp型半導体領域63(第2半導体領域の一例)と、n型のカソード領域64を備えている。n型半導体領域62は、高抵抗の下部領域62bと上部領域62aを備えている。下部領域62bは多孔質化されており、その抵抗値は上部領域62aの抵抗値よりも高い。下部領域62bは、n型半導体領域62とp型半導体領域63の間のpn接合面から離反した領域に設けられている。また、下部領域62bは、半導体装置4がオフ状態の際に、上記したpn接合面から伸びる空乏層の範囲L2の外に配置されている。このように、サイリスタに高抵抗な下部領域62bを設けた場合でも、電力損失の増大を抑えながら宇宙線の入射による影響を抑えることができる。
図9に、変形例2の半導体装置3の要部断面図を模式的に示す。半導体装置3は、縦型のサイリスタである。本明細書で開示される技術は、縦型のサイリスタにも有用である。ここで、半導体装置3の構成を簡単に説明する。半導体装置3は、半導体層60と、アノード電極50(第1主電極の一例)と、カソード電極70(第2主電極の一例)と、ゲート電極80を備えている。半導体層60は、p型のアノード領域61と、n型のn型半導体領域62(第1半導体領域の一例)と、p型のp型半導体領域63(第2半導体領域の一例)と、n型のカソード領域64を備えている。n型半導体領域62は、高抵抗の下部領域62bと上部領域62aを備えている。下部領域62bは多孔質化されており、その抵抗値は上部領域62aの抵抗値よりも高い。下部領域62bは、n型半導体領域62とp型半導体領域63の間のpn接合面から離反した領域に設けられている。また、下部領域62bは、半導体装置4がオフ状態の際に、上記したpn接合面から伸びる空乏層の範囲L2の外に配置されている。このように、サイリスタに高抵抗な下部領域62bを設けた場合でも、電力損失の増大を抑えながら宇宙線の入射による影響を抑えることができる。
上記実施例では、本明細書で開示される技術を縦型IGBT又は縦型サイリスタに適用した例を説明した。しかしながら、本明細書で開示される技術は、その他の半導体装置、例えば、MOSFET、GTO、トライアックにも適用することができる。上記で説明したように、本明細書で開示される技術は、高抵抗な部分領域が電界集中箇所に対して選択的に設けられていることを特徴としている。例えば、この電界集中箇所は、半導体装置がオフしたときに空乏層が伸びて形成される半導体領域が高電位側の半導体領域と接触する箇所であることが多い。電界集中箇所は、濃度が変化する箇所や、導電型が変化する箇所であることが多い。MOSFETの場合、電界集中箇所は、ドリフト領域とドレイン領域の接合面となる。本明細書で開示される技術は、このような電界集中箇所が半導体層内に存在する半導体装置に対して広く適用可能である。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
20:コレクタ電極
30:半導体層
30a:表面
30b:裏面
33:ドリフト領域
33a:上部ドリフト領域
33b:下部ドリフト領域
33c:下部ドリフト領域
34:ボディ領域
40:エミッタ電極
30:半導体層
30a:表面
30b:裏面
33:ドリフト領域
33a:上部ドリフト領域
33b:下部ドリフト領域
33c:下部ドリフト領域
34:ボディ領域
40:エミッタ電極
Claims (4)
- 半導体装置であって、
半導体層と、
前記半導体層の表面の一部に設けられているとともに電源の高電位側に接続される第1主電極と、
前記半導体層の表面の他の一部に形成されているとともに電源の低電位側に接続される第2主電極を備えており、
前記半導体層は、前記第1主電極と第2主電極を結ぶ方向に沿って接する第1導電型の第1半導体領域と第2導電型の第2半導体領域を有し、前記第1半導体領域は前記第1主電極側に配置されており、前記第2半導体領域は前記第2主電極側に配置されており、
前記第1半導体領域は、第2半導体領域とのpn接合面から離反した領域に残部よりも高抵抗な部分領域を含み、
オフ状態では、前記pn接合面から前記第1半導体領域内に伸びる空乏層が形成され、前記高抵抗部分領域はその空乏層が伸びる範囲外に配置されている半導体装置。 - 前記高抵抗部分領域には、複数個の絶縁部分が散在していることを特徴とする請求項1に記載の半導体装置。
- 前記絶縁部分が、空洞であることを特徴とする請求項2に記載の半導体装置。
- 前記絶縁部分が、絶縁体であることを特徴とする請求項2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008325085A JP2010147366A (ja) | 2008-12-22 | 2008-12-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008325085A JP2010147366A (ja) | 2008-12-22 | 2008-12-22 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010147366A true JP2010147366A (ja) | 2010-07-01 |
Family
ID=42567451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008325085A Pending JP2010147366A (ja) | 2008-12-22 | 2008-12-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010147366A (ja) |
-
2008
- 2008-12-22 JP JP2008325085A patent/JP2010147366A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6676988B2 (ja) | 半導体装置 | |
JP5787853B2 (ja) | 電力用半導体装置 | |
CN103986447B (zh) | 双极半导体开关及其制造方法 | |
US7952143B2 (en) | Semiconductor device having IGBT and diode | |
JP2019021931A (ja) | 逆導通型絶縁ゲートバイポーラトランジスタの製造方法および逆導通型絶縁ゲートバイポーラトランジスタ | |
US20150014742A1 (en) | Semiconductor device and production method for semiconductor device | |
JP5865618B2 (ja) | 半導体装置 | |
US20130221403A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2005317751A (ja) | 逆導通型半導体素子とその製造方法 | |
JP2002319676A (ja) | 半導体装置とその製造方法およびその制御方法 | |
JP2017079234A (ja) | 半導体装置 | |
JP2009055063A (ja) | ゲートターンオフサイリスタ | |
JP7271659B2 (ja) | 絶縁ゲートパワー半導体装置、およびそのような装置を製造するための方法 | |
JP4904625B2 (ja) | 半導体装置 | |
JP2011082220A (ja) | 半導体装置 | |
JP2018078216A (ja) | 半導体装置およびその製造方法 | |
WO2016113865A1 (ja) | 半導体装置及びその製造方法 | |
US11699744B2 (en) | Semiconductor device and semiconductor apparatus | |
JP2020155581A (ja) | 半導体装置 | |
JP2004247593A (ja) | 半導体装置及びその製造方法 | |
JP2010267767A (ja) | 半導体装置およびその製造方法 | |
JP6588774B2 (ja) | 半導体装置 | |
US9245986B2 (en) | Power semiconductor device and method of manufacturing the same | |
JP6739659B2 (ja) | 半導体装置 | |
CN109564939B (zh) | 半导体装置 |