JP2010145820A - Electro-optical device and method of manufacturing the same, and electronic apparatus - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To form a storage capacitor of high reliability to improve the quality of a display image in an electro-optical device like a liquid crystal device. <P>SOLUTION: In the electro-optical device, a pixel electrode (9), a storage capacitor (70) formed by laminating a lower electrode (71), a dielectric film (72), and an upper electrode (9) in order from the bottom layer side, and dielectric layers (7 and 30a) disposed on the lower layer side of the storage capacitor with a first interlayer insulating film (15) therebetween are provided on a substrate (10). The upper electrode includes a first electrode layer (9a) facing the dielectric film and a second electrode layer (9b) which is formed on the upper layer side of the first electrode layer and is electrically connected to a conductive layer through a first contact hole (33) opened in the first electrode layer, the dielectric film, and the first interlayer insulating film. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、例えば液晶装置等の電気光学装置、及びその製造方法、並びに該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to an electro-optical device such as a liquid crystal device, a manufacturing method thereof, and a technical field of an electronic apparatus such as a liquid crystal projector including the electro-optical device.

この種の電気光学装置では、基板上に、画素電極と、該画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング用のＴＦＴ（Thin Film Transistor）とを備えることにより、アクティブマトリクス駆動可能に構成されている。ここで、アクティブマトリクス駆動では、走査線に走査信号を供給することで画素スイッチング用のＴＦＴの動作を制御すると共に、該ＴＦＴがＯＮ（オン）駆動されるタイミングでデータ線に画像信号を供給することによって、画像表示が実現される。このような電気光学装置では、表示画像の高コントラスト化等を目的として、画素スイッチング用のＴＦＴと画素電極との間に蓄積容量が設けられることがある。例えば特許文献１には、蓄積容量を、容量絶縁膜を介して対向する一対の透明電極から構成することで、透過率を確保する技術が開示されている。   In this type of electro-optical device, a pixel electrode, a scanning line for selectively driving the pixel electrode, a data line, and a TFT (Thin Film Transistor) for pixel switching are provided on the substrate. The active matrix driving is possible. Here, in active matrix driving, the operation of the pixel switching TFT is controlled by supplying a scanning signal to the scanning line, and an image signal is supplied to the data line at a timing when the TFT is turned on. Thus, image display is realized. In such an electro-optical device, a storage capacitor may be provided between a pixel switching TFT and a pixel electrode for the purpose of increasing the contrast of a display image. For example, Patent Document 1 discloses a technique for ensuring transmittance by configuring a storage capacitor from a pair of transparent electrodes that are opposed to each other with a capacitor insulating film interposed therebetween.

特開平６−１４８６８４号公報Japanese Patent Laid-Open No. 6-148684

容量絶縁膜を介して対向する一対の容量電極からなる蓄積容量の上層側の容量電極（以下、上側電極という）を、蓄積容量より層間絶縁膜を介して下層側に配置された画素スイッチング用のＴＦＴに電気的に接続する場合、一般的には、上側電極と画素スイッチング用のＴＦＴとを電気的に接続するためのコンタクトホールが、容量絶縁膜及び層間絶縁膜に対してエッチング処理が施されることにより形成される。このエッチング処理において、レジスト膜を容量絶縁膜の直上に所定のパターンで形成する必要があり、レジスト膜のパターニングの際に使用される剥離液等に容量絶縁膜が曝され、容量絶縁膜が剥離又は破損してしまうおそれがある。このため、蓄積容量の容量値が不安定になったり、一対の容量電極間が短絡（即ち、ショート）してしまったり、耐圧が低下するなど、蓄積容量に種々の不良が発生してしまうおそれがあるという技術的問題点がある。この結果、電気光学装置の信頼性の低下や電気光学装置の歩留まり率の低下を招いてしまうおそれもある。   A capacitor electrode on the upper layer side of a storage capacitor (hereinafter referred to as an upper electrode) composed of a pair of capacitor electrodes facing each other with a capacitor insulating film interposed between the storage capacitor and the lower layer side through an interlayer insulating film. When electrically connecting to the TFT, generally, a contact hole for electrically connecting the upper electrode and the pixel switching TFT is etched into the capacitor insulating film and the interlayer insulating film. Is formed. In this etching process, it is necessary to form a resist film in a predetermined pattern directly on the capacitive insulating film. The capacitive insulating film is exposed to a stripping solution used for patterning the resist film, and the capacitive insulating film is peeled off. Or it may be damaged. For this reason, the storage capacitor may become unstable, the pair of capacitor electrodes may be short-circuited (that is, short-circuited), or the breakdown voltage may be reduced. There is a technical problem that there is. As a result, there is a possibility that the reliability of the electro-optical device is lowered and the yield rate of the electro-optical device is lowered.

本発明は、例えば上述した問題点に鑑みなされたものであり、信頼性の高い蓄積容量を形成することができ、高品位な画像表示が可能な電気光学装置及びその製造方法、並びにそのような電気光学装置を備える電子機器を提供することを課題とする。   The present invention has been made in view of, for example, the above-described problems, and can form a highly reliable storage capacitor, and can display a high-quality image, a manufacturing method thereof, and such a method. It is an object to provide an electronic device including an electro-optical device.

本発明の電気光学装置は上記課題を解決するために、基板上に、画素電極と、下側電極、誘電体膜、及び前記画素電極に電気的に接続された上側電極が下層側から順に積層されてなる蓄積容量と、前記蓄積容量よりも第１層間絶縁膜を介して下層側に配置された導電層とを備え、前記上側電極は、前記誘電体膜に面する第１電極層と、該第１電極層よりも上層側に形成され、前記第１電極層、前記誘電体膜及び前記第１層間絶縁膜を貫通して開孔された第１コンタクトホールを介して前記導電層に電気的に接続された第２電極層とを有する。   In order to solve the above problems, the electro-optical device of the present invention has a pixel electrode, a lower electrode, a dielectric film, and an upper electrode electrically connected to the pixel electrode stacked on the substrate in order from the lower layer side. And a conductive layer disposed on a lower layer side than the storage capacitor via a first interlayer insulating film, and the upper electrode includes a first electrode layer facing the dielectric film, The conductive layer is electrically connected to the conductive layer through a first contact hole formed on the upper layer side of the first electrode layer and opened through the first electrode layer, the dielectric film, and the first interlayer insulating film. Second electrode layers connected to each other.

本発明の電気光学装置では、基板上に、例えば、走査線、データ線等の配線や画素スイッチング用のトランジスタ等の電子素子が、絶縁膜を介して相互に絶縁されつつ必要に応じて積層されることで画素電極を駆動するための回路が構成され、その上層側に画像電極が配置されている。電気光学装置の動作時には、例えば、走査線を通じて、画素電極に電気的に接続された画素スイッチング用のＴＦＴのスイッチング動作が制御されると共に、データ線を通じて画像信号が供給されることで、該ＴＦＴを介して画素電極に対し、画像信号に応じた電圧を印加する。これにより、複数の画素電極が配列された画素領域或いは画素アレイ領域（又は「画像表示領域」とも呼ぶ）における画像表示が可能となる。   In the electro-optical device of the present invention, electronic elements such as wirings such as scanning lines and data lines and pixel switching transistors are stacked on the substrate as needed while being insulated from each other via an insulating film. Thus, a circuit for driving the pixel electrode is configured, and the image electrode is disposed on the upper layer side. During the operation of the electro-optical device, for example, the switching operation of the pixel switching TFT electrically connected to the pixel electrode is controlled through the scanning line, and an image signal is supplied through the data line. A voltage corresponding to the image signal is applied to the pixel electrode via the. As a result, it is possible to display an image in a pixel region or a pixel array region (or also referred to as an “image display region”) in which a plurality of pixel electrodes are arranged.

本発明の電気光学装置は、画素電極に印加される駆動電圧を一定期間保持するための蓄積容量を有する。蓄積容量は、下側電極、誘電体膜、及び上側電極が基板上に下層側から順に積層されることによって形成される。上側電極は、画素電極に電気的に接続されており、画素電位側電極として機能する。下側電極は、典型的には固定電位に電気的に接続されており、電位固定の固定電位側電極として機能する。誘電体膜は、典型的には、基板上のほぼ全面にベタ状に形成される。尚、誘電体膜を基板上のほぼ全面にベタ状に形成することで、誘電体膜をパターニングするためのエッチング処理を行う必要がないので、誘電体膜上にレジスト膜を形成しなくて済む。   The electro-optical device of the present invention has a storage capacitor for holding a driving voltage applied to the pixel electrode for a certain period. The storage capacitor is formed by sequentially laminating a lower electrode, a dielectric film, and an upper electrode on the substrate from the lower layer side. The upper electrode is electrically connected to the pixel electrode and functions as a pixel potential side electrode. The lower electrode is typically electrically connected to a fixed potential and functions as a fixed potential-side electrode with a fixed potential. The dielectric film is typically formed in a solid form on almost the entire surface of the substrate. In addition, since the dielectric film is formed in a solid shape on almost the entire surface of the substrate, it is not necessary to perform an etching process for patterning the dielectric film, so that it is not necessary to form a resist film on the dielectric film. .

導電層は、蓄積容量よりも第１層間絶縁膜を介して下層側に配置され、画素電極に電気的に接続される配線、電極及び電子素子の少なくとも一部を構成する。例えば、導電層は、当該導電層よりも下層側に配置された画素スイッチング用のトランジスタと上側電極とを電気的に中継接続するための、中継層として形成されてもよいし、画素スイッチング用のトランジスタを構成する半導体層を含んで構成されてもよい。   The conductive layer is disposed on a lower layer side than the storage capacitor via the first interlayer insulating film, and constitutes at least a part of a wiring, an electrode, and an electronic element that are electrically connected to the pixel electrode. For example, the conductive layer may be formed as a relay layer for electrically relay-connecting the pixel switching transistor and the upper electrode disposed on the lower layer side of the conductive layer, or for pixel switching. A semiconductor layer that forms a transistor may be included.

本発明では特に、上側電極は、第１電極層及び第２電極層を有する。上側電極のうち第１電極層は、誘電体膜に面するように形成されており、上側電極のうち第２電極層は、第１電極層よりも上層側に形成されている。ここで、第１電極層及び第２電極層は、同じ材料で形成されてもよいし、互いに異なる種類の導電性材料で形成されてもよい。   Particularly in the present invention, the upper electrode has a first electrode layer and a second electrode layer. The first electrode layer of the upper electrode is formed so as to face the dielectric film, and the second electrode layer of the upper electrode is formed on the upper layer side of the first electrode layer. Here, the first electrode layer and the second electrode layer may be formed of the same material, or may be formed of different types of conductive materials.

第２電極層は、第１電極層、誘電体膜及び第１層間絶縁膜を貫通して開孔された第１コンタクトホールを介して、下側電極よりも第１層間絶縁膜を介して下層側に配置された導電層に電気的に接続するように形成されている。つまり、第２電極層及び導電層間を接続するための第１コンタクトホールが、第１電極層、誘電体膜及び第１層間絶縁膜に形成されており、第２電極層が例えば第１電極層に重なると共に第１コンタクトホールを埋めるように形成される。尚、第１コンタクトホール内に導電性の金属プラグや導電性のシリサイドプラグなどのプラグを形成し、第２電極層と導電層との間が第１コンタクトホール内に形成されたプラグによって電気的に接続されるようにしてもよい。   The second electrode layer is lower than the lower electrode via the first interlayer insulating film through the first contact hole opened through the first electrode layer, the dielectric film, and the first interlayer insulating film. It is formed so as to be electrically connected to the conductive layer disposed on the side. That is, the first contact hole for connecting the second electrode layer and the conductive layer is formed in the first electrode layer, the dielectric film, and the first interlayer insulating film, and the second electrode layer is, for example, the first electrode layer. And to fill the first contact hole. A plug such as a conductive metal plug or a conductive silicide plug is formed in the first contact hole, and the gap between the second electrode layer and the conductive layer is electrically formed by the plug formed in the first contact hole. You may make it connect to.

よって、誘電体膜上に第１電極層を成膜した後、第１電極層上にレジスト膜を所定パターンで形成し、該レジスト膜をマスクとして、第１電極層、誘電体膜及び第１層間絶縁膜に対してエッチング処理を施すことによって、第１コンタクトホールを、形成することができる。   Therefore, after the first electrode layer is formed on the dielectric film, a resist film is formed on the first electrode layer in a predetermined pattern, and the first electrode layer, the dielectric film, and the first electrode are formed using the resist film as a mask. The first contact hole can be formed by performing an etching process on the interlayer insulating film.

このように上側電極を第１層及び第２層から形成することで、電気光学装置の製造プロセスの第１コンタクトホールを形成する工程において、誘電体膜が剥離又は破損することを防ぐことができる。仮に、上側電極が単層からなる場合、第１コンタクトホールを形成しようとすると、誘電体膜及び第１層間絶縁膜をエッチングする際に、容量絶縁膜の直上にレジスト膜等を形成する必要がある。そして、レジスト膜を露光及び現像等する際に、誘電体膜が剥離液等の溶液に曝されることよって、該誘電体膜が損傷を受けてしまい、形成された蓄積容量の容量値が不安定になったり、誘電体膜が部分的に欠けることにより、上側電極及び下側電極間が短絡するショート部が生じたり、蓄積容量の耐圧が低下するなどの不具合が増加し、電気光学装置の歩留まり率が悪化してしまう。   By forming the upper electrode from the first layer and the second layer in this way, it is possible to prevent the dielectric film from being peeled off or damaged in the step of forming the first contact hole in the electro-optical device manufacturing process. . If the upper electrode is formed of a single layer, when the first contact hole is to be formed, it is necessary to form a resist film or the like immediately above the capacitor insulating film when etching the dielectric film and the first interlayer insulating film. is there. Further, when the resist film is exposed and developed, the dielectric film is exposed to a solution such as a stripping solution, so that the dielectric film is damaged and the capacitance value of the formed storage capacitor is not good. Due to stabilization or partial loss of the dielectric film, a short-circuited portion between the upper electrode and the lower electrode is generated, or the breakdown voltage of the storage capacitor is reduced. The yield rate will deteriorate.

しかるに本発明によれば、上側電極が第１及び第２電極層を有するので、誘電体膜上に第１電極層を形成した後に第１コンタクトホールをエッチング処理によって形成することにより、誘電体膜と該エッチング処理におけるレジスト膜とが直接接触することを防ぐことができる。従って、蓄積容量の容量値が不安定になったり、上側電極及び下側電極間が電気的にショートしてしまったり、蓄積容量の耐圧が低下したりするなどの不具合の発生を低減或いは防止できる。   However, according to the present invention, since the upper electrode has the first and second electrode layers, the first electrode hole is formed on the dielectric film, and then the first contact hole is formed by the etching process. Can be prevented from coming into direct contact with the resist film in the etching process. Accordingly, it is possible to reduce or prevent the occurrence of problems such as the capacitance value of the storage capacitor becoming unstable, the upper electrode and the lower electrode being electrically shorted, or the breakdown voltage of the storage capacitor being lowered. .

以上説明したように、本発明に係る電気光学装置によれば、レジスト膜を誘電体膜の直上に形成せずに、上側電極が、下側電極よりも下層側に配置された導電層に電気的に接続された蓄積容量を形成することができ、その結果、高品位な誘電体膜を有する信頼性の高い電気光学装置を実現することができる。   As described above, according to the electro-optical device according to the present invention, the upper electrode is electrically connected to the conductive layer disposed on the lower layer side than the lower electrode without forming the resist film directly on the dielectric film. Connected storage capacitors can be formed, and as a result, a highly reliable electro-optical device having a high-quality dielectric film can be realized.

本発明の電気光学装置の一の態様では、前記第１電極層の膜厚は、前記第２電極層の膜厚よりも小さい。   In one aspect of the electro-optical device of the present invention, the film thickness of the first electrode layer is smaller than the film thickness of the second electrode layer.

この態様によれば、第１電極層は、製造時に、誘電体膜の直上にレジスト膜が形成されることを防ぐために設けられているので、その膜厚は薄くてもよい。即ち、薄いながらにも第１電極層は誘電体膜の表面を覆うように形成されていればよい。   According to this aspect, since the first electrode layer is provided in order to prevent the resist film from being formed immediately above the dielectric film during manufacturing, the film thickness may be small. That is, the first electrode layer may be formed so as to cover the surface of the dielectric film even though it is thin.

本発明の電気光学装置の他の態様では、前記下側電極は、前記基板上で平面的に見て、前記第１コンタクトホールに重なるように形成された開口部を有する。   In another aspect of the electro-optical device according to the aspect of the invention, the lower electrode includes an opening formed so as to overlap the first contact hole when viewed in plan on the substrate.

この態様によれば、例えば、下側電極は、基本的に画素領域全体に渡ってベタ状に形成されている一方で、画素毎に一定の領域が開口するように（即ち、画素毎に穴が開けられるように）開口部が形成されている。この場合、基板上で平面的に見て、当該開口部に重なる領域内に第１コンタクトホールを形成することによって、導電層及び上側電極間を電気的に接続することができる。   According to this aspect, for example, the lower electrode is basically formed in a solid shape over the entire pixel region, while a certain region is opened for each pixel (that is, a hole is formed for each pixel). An opening is formed (so that can be opened). In this case, the conductive layer and the upper electrode can be electrically connected by forming the first contact hole in a region overlapping with the opening as viewed in plan on the substrate.

本発明の電気光学装置の他の態様では、前記下側電極は、前記基板上で平面的に見て、前記第１コンタクトホールに重ならないように当該下側電極が部分的に切欠かれた切欠部を有する。   In another aspect of the electro-optical device according to the aspect of the invention, the lower electrode may be a cutout in which the lower electrode is partially cut away so as not to overlap the first contact hole when viewed in plan on the substrate. Part.

この態様によれば、下側電極は、例えば画素電極のように、画素毎に島状に形成されており、その一部が部分的に切欠かれた切欠部を有している。この場合も、前述の開口部を有する場合と同様に、基板上で平面的に見て、当該切欠部に重なる領域内に第１コンタクトホールを形成することによって、導電層及び上側電極間を電気的に接続することができる。   According to this aspect, the lower electrode is formed in an island shape for each pixel, for example, like a pixel electrode, and has a cutout part of which is partially cut out. In this case as well, as in the case of having the above-described opening, the first contact hole is formed in a region overlapping the notch when viewed in plan on the substrate, thereby electrically connecting the conductive layer and the upper electrode. Can be connected.

本発明の電気光学装置の他の態様では、前記上側電極は、前記画素電極を兼ねる。   In another aspect of the electro-optical device of the invention, the upper electrode also serves as the pixel electrode.

この態様によれば、画素電極をそのまま蓄積容量の片方の容量電極として用いることができるので、画素電極の他に、別途容量電極を設ける場合に比べて、基板上の積層構造をシンプルに形成することができる。その結果、製造時における工程数の削減等により、低コストで製造可能な電気光学装置を実現することができる。   According to this aspect, since the pixel electrode can be used as it is as one capacitor electrode of the storage capacitor, the laminated structure on the substrate is simply formed as compared with the case where a separate capacitor electrode is provided in addition to the pixel electrode. be able to. As a result, it is possible to realize an electro-optical device that can be manufactured at a low cost by reducing the number of processes during manufacturing.

また、このように上側電極が画素電極を兼ねる場合、画素電極は画素毎に島状に配置されるので、各々の画素電極を、下層側に配置された導電層に電気的に接続すべく、開口部又は切欠部もまた画素毎に複数形成するとよい。   In addition, when the upper electrode also serves as the pixel electrode in this way, the pixel electrode is arranged in an island shape for each pixel, so that each pixel electrode is electrically connected to the conductive layer arranged on the lower layer side. A plurality of openings or notches may be formed for each pixel.

本発明の電気光学装置の他の態様では、前記第１導電層よりも第２層間絶縁膜を介して下層側に配置されると共に前記第２層間絶縁膜に開孔された第２コンタクトホールを介して前記第１導電層に電気的に接続された半導体層を有するトランジスタを備え、前記上側電極は、前記画素電極に電気的に接続される。   In another aspect of the electro-optical device according to the aspect of the invention, a second contact hole that is disposed on a lower layer side than the first conductive layer via the second interlayer insulating film and is opened in the second interlayer insulating film is provided. A transistor having a semiconductor layer electrically connected to the first conductive layer, and the upper electrode is electrically connected to the pixel electrode.

この態様によれば、トランジスタは、画素電極に所定のタイミングで画像信号に対応する電圧信号を供給するために、例えば画素電極の書き込みオン／オフをスイッチング制御するための薄膜トランジスタであり、画素毎に設けられている。この場合、トランジスタは、第１導電層よりも更に下層側に形成される。そして、トランジスタの半導体層は、第１及び第２コンタクトホールを介して、画素電極に接続されている。   According to this aspect, the transistor is a thin film transistor for switching the writing on / off of the pixel electrode, for example, in order to supply a voltage signal corresponding to the image signal to the pixel electrode at a predetermined timing. Is provided. In this case, the transistor is formed on a lower layer side than the first conductive layer. The semiconductor layer of the transistor is connected to the pixel electrode through the first and second contact holes.

本発明の電気光学装置の他の態様では、前記画素電極、前記第１電極層、前記第２電極層及び前記下側電極は、透明導電材料から形成される。   In another aspect of the electro-optical device of the present invention, the pixel electrode, the first electrode layer, the second electrode layer, and the lower electrode are formed of a transparent conductive material.

この態様によれば、第１電極層、第２電極層及び下側電極は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電材料で形成されていることから、画素毎の開口領域（即ち、例えば、各画素において表示に寄与する光が出射される領域）を小さくしなくて済む。   According to this aspect, since the first electrode layer, the second electrode layer, and the lower electrode are formed of a transparent conductive material such as ITO (Indium Tin Oxide), for example, an opening region for each pixel (ie, for example, It is not necessary to reduce the area in which light contributing to display is emitted in each pixel.

本発明の電気光学装置の製造方法は上記課題を解決するために、基板上に導電層を形成する工程と、前記導電層よりも第１層間絶縁膜を介して上層側に、下側電極、誘電体膜及び上側電極を下層側から順に積層することにより、蓄積容量を形成する工程と、前記上側電極に電気的に接続されるように、画素電極を形成する工程とを含み、前記蓄積容量を形成する工程は、前記上側電極を、前記誘電体膜に面する第１電極層と、該第１電極層よりも上層側に形成され、前記第１電極層、前記誘電体膜及び前記第１層間絶縁膜を貫通して開孔された第１コンタクトホールを介して前記導電層に電気的に接続される第２電極層とを有するように形成する。   In order to solve the above problems, a method for manufacturing an electro-optical device of the present invention includes a step of forming a conductive layer on a substrate, a lower electrode on the upper layer side of the conductive layer via a first interlayer insulating film, The storage capacitor includes a step of forming a storage capacitor by stacking a dielectric film and an upper electrode in order from the lower layer side, and a step of forming a pixel electrode so as to be electrically connected to the upper electrode. Forming the upper electrode on the first electrode layer facing the dielectric film, and on the upper layer side of the first electrode layer, the first electrode layer, the dielectric film, and the first electrode layer. And a second electrode layer electrically connected to the conductive layer through a first contact hole opened through the first interlayer insulating film.

本発明の電気光学装置の製造方法によれば、上述した本発明の電気光学装置を製造することができる。ここで特に、蓄積容量を形成する工程は、上側電極を、誘電体膜に面する第１電極層と、該第１電極層よりも上層側に形成され、第１電極層、誘電体膜及び第１層間絶縁膜を貫通して開孔された第１コンタクトホールを介して導電層に電気的に接続される第２電極層とを有するように形成するので、信頼性の高い蓄積容量を形成することができる。   According to the method for manufacturing an electro-optical device of the present invention, the above-described electro-optical device of the present invention can be manufactured. Here, in particular, in the step of forming the storage capacitor, the upper electrode is formed on the first electrode layer facing the dielectric film, on the upper layer side of the first electrode layer, and the first electrode layer, the dielectric film, and And a second electrode layer that is electrically connected to the conductive layer through the first contact hole opened through the first interlayer insulating film, so that a highly reliable storage capacitor is formed. can do.

本発明の電気光学装置の製造方法における一の態様では、前記蓄積容量を形成する工程は、前記導電層よりも前記第１層間絶縁膜を介して上層側に前記下側電極を形成する工程と、前記下側電極を覆うように前記誘電体膜を形成する工程と、前記誘電体膜上に前記第１電極層を形成する工程と、該第１電極層上に所定パターンのレジスト膜を形成する工程と、前記レジスト膜をマスクとして、前記第１電極層、前記誘電体膜及び前記第１層間絶縁膜に対してエッチング処理を施すことにより、前記第１コンタクトホールを形成する工程と、前記第１電極層よりも上層側に、前記第２電極層を、前記基板上で平面的に見て前記第１電極層に重なると共に当該第２導電層が前記第１コンタクトホールを介して前記第１導電層に電気的に接続されるように、形成する工程とを含む。   In one aspect of the method of manufacturing an electro-optical device according to the aspect of the invention, the step of forming the storage capacitor includes the step of forming the lower electrode on the upper layer side of the conductive layer via the first interlayer insulating film. Forming the dielectric film so as to cover the lower electrode; forming the first electrode layer on the dielectric film; and forming a resist film having a predetermined pattern on the first electrode layer Forming the first contact hole by etching the first electrode layer, the dielectric film and the first interlayer insulating film using the resist film as a mask; and The second electrode layer is overlapped with the first electrode layer when viewed in plan on the substrate, and the second conductive layer is disposed above the first electrode layer via the first contact hole. Electrically connected to one conductive layer Sea urchin, and forming.

この態様によれば、第１コンタクトホールを形成するために、所定パターンのレジスト膜を第１電極層上に形成する。つまり、レジスト膜と誘電体膜とが直接接触しないように、誘電体膜上に第１電極層を予め形成した後にレジスト膜が形成される。そのため、レジスト膜のパターニングやエッチング処理時において用いられる剥離液等の溶液に誘電体膜が曝されることによって、誘電体膜が損傷又は剥離することを防止することができる。   According to this aspect, a resist film having a predetermined pattern is formed on the first electrode layer in order to form the first contact hole. That is, the resist film is formed after the first electrode layer is formed in advance on the dielectric film so that the resist film and the dielectric film are not in direct contact. Therefore, it is possible to prevent the dielectric film from being damaged or peeled off by exposing the dielectric film to a solution such as a stripping solution used during patterning or etching of the resist film.

尚、誘電体膜を形成する工程では、誘電体膜を、典型的には、基板上のほぼ全面に形成するとよい。これにより、誘電体膜をエッチング処理によってパターニングする必要がなく、レジスト膜を剥離する剥離液に誘電体膜が曝されることを回避することができる。また、蓄積容量を画素毎に形成する場合には、工程数を減らすことに寄与できるため、製造コストの削減などのメリットを得ることができる。   In the step of forming the dielectric film, the dielectric film is typically formed on almost the entire surface of the substrate. Thereby, it is not necessary to pattern the dielectric film by etching, and the exposure of the dielectric film to the stripping solution for stripping the resist film can be avoided. In addition, when the storage capacitor is formed for each pixel, it can contribute to reducing the number of processes, so that it is possible to obtain merits such as a reduction in manufacturing cost.

尚、本発明に係る電気光学装置の製造方法において、上述した本発明に係る電気光学装置の各種態様に対応する各種態様を採ることも可能である。   In the electro-optical device manufacturing method according to the present invention, various aspects corresponding to the various aspects of the electro-optical apparatus according to the present invention described above can be employed.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を備える。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).

本発明の電子機器によれば、上述した本発明の電気光学装置を備えてなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。   According to the electronic apparatus of the present invention, since it includes the electro-optical device of the present invention described above, a projection display device, a television, a mobile phone, an electronic notebook, a word processor, capable of performing high-quality image display, Various electronic devices such as a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. In addition, as an electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper, an electron emission device (Field Emission Display and Conduction Electron-Emitter Display), and a display device using these electrophoretic device and electron emission device Is also possible.

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。   The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.

以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, a driving circuit built-in type TFT active matrix driving type liquid crystal device, which is an example of the electro-optical device of the present invention, is taken as an example.

＜液晶装置＞
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。 <Liquid crystal device>
First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 and 2.

図１は、ＴＦＴアレイ基板１０を、その上に形成された各構成要素と共に、対向基板２０の側から見た液晶装置の構成を示す概略的な平面図であり、図２は、図１のＨ−Ｈ´断面図である。   FIG. 1 is a schematic plan view showing a configuration of a liquid crystal device when the TFT array substrate 10 is viewed from the counter substrate 20 side together with each component formed thereon, and FIG. 2 is a plan view of FIG. It is HH 'sectional drawing.

図１及び図２において、本実施形態に係る液晶装置は、対向配置されたＴＦＴアレイ基板１０と対向基板２０とを備えている。ＴＦＴアレイ基板１０は例えば石英基板、ガラス基板等の透明基板又はシリコン基板である。対向基板２０も例えばＴＦＴアレイ基板１０と同様の材料からなる基板である。ＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、電気光学動作の行われる画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。   1 and 2, the liquid crystal device according to the present embodiment includes a TFT array substrate 10 and a counter substrate 20 that are arranged to face each other. The TFT array substrate 10 is, for example, a transparent substrate such as a quartz substrate or a glass substrate, or a silicon substrate. The counter substrate 20 is also a substrate made of the same material as the TFT array substrate 10, for example. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are sealed around the image display region 10a where the electro-optical operation is performed. They are bonded to each other by a sealing material 52 provided in the region.

シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材５６が散布されている。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the TFT array substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. It is. Further, for example, in the sealing material 52, a gap material 56 such as a glass fiber or a glass bead for dispersing the distance (inter-substrate gap) between the TFT array substrate 10 and the counter substrate 20 to a predetermined value is dispersed.

シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。   A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the sealing material 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域には、データ線駆動回路１０１、サンプリング回路７、走査線駆動回路１０４及び外部回路接続端子１０２が夫々形成されている。   A data line driving circuit 101, a sampling circuit 7, a scanning line driving circuit 104, and an external circuit connection terminal 102 are formed in the peripheral area located around the image display area 10 a on the TFT array substrate 10.

ＴＦＴアレイ基板１０上における周辺領域において、シール領域より外周側に、データ線駆動回路１０１及び複数の外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に夫々沿って設けられている。   In the peripheral region on the TFT array substrate 10, a data line driving circuit 101 and a plurality of external circuit connection terminals 102 are provided along one side of the TFT array substrate 10 on the outer peripheral side of the seal region.

また、ＴＦＴアレイ基板１０上の周辺領域のうちシール領域より内側に位置する領域には、ＴＦＴアレイ基板１０の一辺に沿う画像表示領域１０ａの一辺に沿って且つ額縁遮光膜５３に覆われるようにしてサンプリング回路７が配置されている。   Further, a region located on the inner side of the seal region in the peripheral region on the TFT array substrate 10 is covered with the frame light shielding film 53 along one side of the image display region 10 a along one side of the TFT array substrate 10. A sampling circuit 7 is arranged.

また、走査線駆動回路１０４は、ＴＦＴアレイ基板１０の一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間を電気的に接続するため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。   The scanning line driving circuit 104 is provided along two sides adjacent to one side of the TFT array substrate 10 so as to be covered with the frame light shielding film 53. Further, in order to electrically connect the two scanning line driving circuits 104 provided on both sides of the image display region 10a in this way, the TFT array substrate 10 is covered with the frame light shielding film 53 along the remaining side. A plurality of wirings 105 are provided.

また、ＴＦＴアレイ基板１０上の周辺領域において、対向基板２０の４つのコーナー部に対向する領域に、上下導通端子１０６が配置されると共に、このＴＦＴアレイ基板１０及び対向基板２０間には上下導通材が上下導通端子１０６に対応して該端子１０６に電気的に接続されて設けられている。   In the peripheral region on the TFT array substrate 10, vertical conduction terminals 106 are disposed in regions facing the four corners of the counter substrate 20, and vertical conduction is provided between the TFT array substrate 10 and the counter substrate 20. A material is provided corresponding to the vertical conduction terminal 106 and electrically connected to the terminal 106.

図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９がマトリクス状に設けられている。画素電極９は、ＩＴＯ膜からなる透明電極として形成されている。画素電極９上には、配向膜１６が形成されている。   In FIG. 2, on the TFT array substrate 10, a laminated structure is formed in which wirings such as TFTs for pixel switching, scanning lines, and data lines are formed. In the image display area 10a, pixel electrodes 9 are provided in a matrix form on the upper layer of wiring such as pixel switching TFTs, scanning lines, and data lines. The pixel electrode 9 is formed as a transparent electrode made of an ITO film. An alignment film 16 is formed on the pixel electrode 9.

他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上（図２中遮光膜２３より下側）に、ＩＴＯ膜からなる対向電極２１が複数の画素電極９と対向して例えばベタ状に形成され、更に対向電極２１上（図２中対向電極２１より下側）には配向膜２２が形成されている。   On the other hand, a light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. The light shielding film 23 is formed of, for example, a light shielding metal film or the like, and is patterned, for example, in a lattice shape in the image display region 10a on the counter substrate 20. On the light shielding film 23 (below the light shielding film 23 in FIG. 2), the counter electrode 21 made of an ITO film is formed, for example, in a solid shape so as to face the plurality of pixel electrodes 9, and further on the counter electrode 21 (FIG. 2, below the counter electrode 21), an alignment film 22 is formed.

液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極９と対向電極２１との間には液晶保持容量が形成される。   The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films. A liquid crystal storage capacitor is formed between the pixel electrode 9 and the counter electrode 21 by applying a voltage to each of the liquid crystal devices during driving.

尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。   Although not shown here, on the TFT array substrate 10, in addition to the data line driving circuit 101 and the scanning line driving circuit 104, a plurality of data lines are precharged at a predetermined voltage level prior to the image signal. A precharge circuit to be supplied, an inspection circuit for inspecting the quality, defects, etc. of the liquid crystal device during manufacture or at the time of shipment may be formed.

次に、本実施形態に係る液晶装置の画像表示領域の電気的な構成について、図３を参照して説明する。ここに図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。   Next, the electrical configuration of the image display area of the liquid crystal device according to the present embodiment will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming the image display area of the liquid crystal device according to this embodiment.

図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の
各々には、画素電極９及び画素スイッチング用のＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９に電気的に接続されており、本実施形態に係る液晶装置の動作時に画素電極９をスイッチング制御する。画像信号が供給されるデータ線６は、ＴＦＴ３０のソース領域に電気的に接続されている。データ線６に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、互いに隣り合う複数のデータ線６同士に対して、グループ毎に供給するようにしてもよい。 In FIG. 3, a pixel electrode 9 and a pixel switching TFT 30 are formed in each of a plurality of pixels formed in a matrix that forms the image display region 10a. The TFT 30 is electrically connected to the pixel electrode 9, and performs switching control of the pixel electrode 9 when the liquid crystal device according to the present embodiment operates. The data line 6 to which the image signal is supplied is electrically connected to the source region of the TFT 30. Image signals S1, S2,..., Sn to be written to the data lines 6 may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6. Good.

ＴＦＴ３０のゲートには走査線１１が電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線１１にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２０（図２参照）に形成された対向電極２１（図２参照）との間で一定期間保持される。   The scanning line 11 is electrically connected to the gate of the TFT 30, and the liquid crystal device according to the present embodiment applies the scanning signals G1, G2,..., Gm to the scanning line 11 in a pulsed manner at a predetermined timing. It is configured to apply in a line sequential order. The pixel electrode 9 is electrically connected to the drain of the TFT 30, and the image signal S1, S2,..., Sn supplied from the data line 6 is obtained by closing the switch of the TFT 30 serving as a switching element for a certain period. It is written at a predetermined timing. A predetermined level of image signals S1, S2,..., Sn written to the liquid crystal via the pixel electrode 9 is constant between the counter electrode 21 (see FIG. 2) formed on the counter substrate 20 (see FIG. 2). Hold for a period.

液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。   The liquid crystal constituting the liquid crystal layer 50 (see FIG. 2) modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The transmittance for light is increased, and light having a contrast corresponding to an image signal is emitted from the liquid crystal device as a whole.

ここで保持された画像信号がリークすることを防ぐために、画素電極９と対向電極２１（図２参照）との間に形成される液晶容量に対して電気的に並列に、本発明における「蓄積容量」の一例たる蓄積容量７０が付加されている。蓄積容量７０の一方の電極は、画素電極９と並列してＴＦＴ３０のドレインに電気的に接続され、他方の電極は、所定電位となるように、電位固定の容量配線３００に接続されている。   In order to prevent the stored image signal from leaking, “storage” in the present invention is electrically parallel to the liquid crystal capacitance formed between the pixel electrode 9 and the counter electrode 21 (see FIG. 2). A storage capacity 70 as an example of “capacity” is added. One electrode of the storage capacitor 70 is electrically connected to the drain of the TFT 30 in parallel with the pixel electrode 9, and the other electrode is connected to the capacitor wiring 300 with a fixed potential so as to have a predetermined potential.

次に、本実施形態に係る液晶装置において、画像表示領域１０ａにおける具体的な積層構造について詳しく説明する。   Next, in the liquid crystal device according to the present embodiment, a specific stacked structure in the image display region 10a will be described in detail.

図４は、本実施形態に係る液晶装置の画像表示領域１０ａにおける、電気光学動作を行うために配置された電極及び配線等の位置関係を透過的に示した模式図である。尚、図４では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。   FIG. 4 is a schematic diagram transparently showing the positional relationship between electrodes and wirings arranged for performing an electro-optical operation in the image display region 10a of the liquid crystal device according to the present embodiment. In FIG. 4, in order to make each layer and each member recognizable on the drawing, the scale is different for each layer and each member.

ＴＦＴアレイ基板１０上には、走査線１１及びデータ線６が、夫々Ｘ方向及びＹ方向に沿って配置されており、データ線６と走査線１１の交差付近にＴＦＴ３０（即ち、半導体層３０ａ及びゲート電極３０ｂ）が形成されている。走査線１１は、遮光性の導電材料、例えば、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）等から形成されており、ＴＦＴ３０の半導体層３０aを含むように半導体層ａより幅広に形成されている。走査線１１は半導体層３０ａより下層側に配置されているので、このように走査線１１をＴＦＴ３０の半導体層３０ａよりも幅広に形成することによって、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してＴＦＴ３０のチャネル領域３０ｂを殆ど或いは完全に遮光できる。その結果、液晶装置の動作時に、ＴＦＴ３０における光リーク電流は低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。   On the TFT array substrate 10, scanning lines 11 and data lines 6 are arranged along the X direction and the Y direction, respectively. The TFTs 30 (that is, the semiconductor layers 30 a and A gate electrode 30b) is formed. The scanning line 11 is made of a light-shielding conductive material, for example, W (tungsten), Ti (titanium), TiN (titanium nitride) or the like, and is wider than the semiconductor layer a so as to include the semiconductor layer 30a of the TFT 30. Is formed. Since the scanning line 11 is arranged on the lower layer side than the semiconductor layer 30a, the scanning line 11 is formed wider than the semiconductor layer 30a of the TFT 30 in this way, thereby reflecting the back surface of the TFT array substrate 10 or a double-plate type. The channel region 30b of the TFT 30 can be almost or completely shielded from return light such as light emitted from another liquid crystal device by a projector or the like and penetrating through the composite optical system. As a result, the light leakage current in the TFT 30 is reduced during the operation of the liquid crystal device, the contrast ratio can be improved, and high-quality image display can be performed.

ＴＦＴ３０は、半導体層３０ａと、ゲート電極３０ｂとを有して構成されている。半導体層３０ａは、ソース領域３０ａ１、チャネル領域３０ａ２、ドレイン領域３０ａ３含んで形成されている。ここで、 チャネル領域３０ａ２とソース領域３０ａ１、又は、チャネル領域３０ａ２とドレイン領域３０ａ３との界面にはＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が形成されていてもよい。   The TFT 30 includes a semiconductor layer 30a and a gate electrode 30b. The semiconductor layer 30a is formed including a source region 30a1, a channel region 30a2, and a drain region 30a3. Here, an LDD (Lightly Doped Drain) region may be formed at the interface between the channel region 30a2 and the source region 30a1 or between the channel region 30a2 and the drain region 30a3.

ゲート電極３０ｂは、ＴＦＴアレイ基板１０上で平面的に見て、半導体層３０ａのチャネル領域と重なる領域にゲート絶縁膜を介して形成されている。ゲート電極３０ｂは、下層側に配置された走査線１１にコンタクトホール３４を介して電気的に接続されており、走査信号が印加されることによってＴＦＴ３０をオン／オフ制御している。   The gate electrode 30b is formed through a gate insulating film in a region overlapping the channel region of the semiconductor layer 30a when viewed in plan on the TFT array substrate 10. The gate electrode 30b is electrically connected to the scanning line 11 disposed on the lower layer side via the contact hole 34, and the TFT 30 is on / off controlled by applying a scanning signal.

ＴＦＴ３０のソース領域３０ａ１は、コンタクトホール３１を介して上層側に形成されたデータ線６に電気的に接続されている。一方、ドレイン領域３０ａ３は、コンタクトホール３２及び３３に形成されたドレイン中継配線（図４において省略）を介して、画素電極９に電気的に接続されている。   The source region 30 a 1 of the TFT 30 is electrically connected to the data line 6 formed on the upper layer side through the contact hole 31. On the other hand, the drain region 30a3 is electrically connected to the pixel electrode 9 via drain relay wiring (not shown in FIG. 4) formed in the contact holes 32 and 33.

画素電極９は、画素毎に島状に形成されている。本実施形態では、後に詳述するように、画素電極９は第１層及び第２層を含んだ２層構造を有している。図４では説明の便宜上、画素電極９全体の輪郭を点線ライン９´のみを図示している。図４に示すように、画素電極９は、データ線６及び走査線１１によってマトリクス状に区分けされた画素毎に配置されている。   The pixel electrode 9 is formed in an island shape for each pixel. In the present embodiment, as will be described in detail later, the pixel electrode 9 has a two-layer structure including a first layer and a second layer. In FIG. 4, for convenience of explanation, only the dotted line 9 ′ is illustrated as the outline of the entire pixel electrode 9. As shown in FIG. 4, the pixel electrode 9 is arranged for each pixel divided in a matrix by the data line 6 and the scanning line 11.

続いて、図５を参照して、図４のＡ−Ａ´線断面における積層構造について説明する。ＴＦＴアレイ基板１０上には、上述した走査線１１が、上層側に形成されたＴＦＴ３０の半導体層３０ａよりも幅広に形成されている。走査線１１は下地絶縁膜１２によって覆われており、その表面が平坦化されている。尚、下地絶縁膜１２は、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能も有している。   Next, the laminated structure in the cross section taken along the line AA ′ of FIG. 4 will be described with reference to FIG. On the TFT array substrate 10, the scanning line 11 described above is formed wider than the semiconductor layer 30a of the TFT 30 formed on the upper layer side. The scanning line 11 is covered with a base insulating film 12, and the surface thereof is flattened. The underlying insulating film 12 also has a function of preventing changes in the characteristics of the TFT 30 for pixel switching due to roughness during the surface polishing of the TFT array substrate 10 and dirt remaining after cleaning.

ＴＦＴ３０は、半導体層３０ａ（即ち、ソース領域３０ａ１、チャネル領域３０ａ２及びドレイン領域３０ａ３）及びゲート電極３０ｂから構成されている。ゲート電極３０ｂは、例えば導電性ポリシリコンから形成されており、ゲート絶縁膜１３に開口されたコンタクトホール３４（図５において図示省略）を介して、走査線１１に電気的に接続されている。   The TFT 30 includes a semiconductor layer 30a (that is, a source region 30a1, a channel region 30a2, and a drain region 30a3) and a gate electrode 30b. The gate electrode 30b is made of, for example, conductive polysilicon, and is electrically connected to the scanning line 11 through a contact hole 34 (not shown in FIG. 5) opened in the gate insulating film 13.

画像信号が供給されるデータ線６は、ゲート絶縁膜１３及び第１層間絶縁膜１４に開口されたコンタクトホール３１を介してソース領域３０ａ１と電気的に接続されている。一方、ドレイン領域３０ａ３は、上層側に形成された画素電極９に、コンタクトホール３２に形成された中継層７を介して電気的に接続されている。中継層７は、本発明における「第１コンタクトホール」に対応するコンタクトホール３３を介して画素電極９が電気的に接続されている。   The data line 6 to which the image signal is supplied is electrically connected to the source region 30a1 through the contact hole 31 opened in the gate insulating film 13 and the first interlayer insulating film 14. On the other hand, the drain region 30 a 3 is electrically connected to the pixel electrode 9 formed on the upper layer side via the relay layer 7 formed in the contact hole 32. The relay layer 7 is electrically connected to the pixel electrode 9 through a contact hole 33 corresponding to the “first contact hole” in the present invention.

データ線６上には相関絶縁膜１５が積層され、その上に本発明における「下側電極」に対応する容量電極７１が形成されている。後述する上層側に形成された画素電極９を下層側に形成された中継層７に電気的に接続するためのコンタクトホール３３を形成するスペースを確保するために、容量電極７１には、第１開口部が形成されている。   A correlation insulating film 15 is laminated on the data line 6, and a capacitor electrode 71 corresponding to the “lower electrode” in the present invention is formed thereon. In order to secure a space for forming a contact hole 33 for electrically connecting a pixel electrode 9 formed on the upper layer side, which will be described later, to the relay layer 7 formed on the lower layer side, the capacitor electrode 71 includes a first electrode. An opening is formed.

また、容量電極７１上には、本発明に係る「誘電体膜」の一例である容量絶縁膜７２が形成されている。容量絶縁膜７２上には画素電極９が形成されており、画素電極９及び容量電極７１は、蓄積容量７０を構成する一対の容量電極として機能するように形成されている。即ち、画素電極９は、蓄積容量７０を構成する一対の容量電極のうち一方の容量電極を兼ねている。このように本実施形態では、画素電極９は、液晶５０を構成する液晶分子の配向状態を制御するという本来の画素電極としての機能を有することに加えて、蓄積容量７０の一方の容量電極としても機能する。従って、例えば仮に一対の容量電極を有する蓄積容量と画素電極とを別個に設ける場合に比べて、ＴＦＴアレイ基板１０上の積層構造をシンプルにすることができる。   On the capacitor electrode 71, a capacitor insulating film 72, which is an example of the “dielectric film” according to the present invention, is formed. A pixel electrode 9 is formed on the capacitor insulating film 72, and the pixel electrode 9 and the capacitor electrode 71 are formed so as to function as a pair of capacitor electrodes constituting the storage capacitor 70. In other words, the pixel electrode 9 also serves as one of the pair of capacitor electrodes constituting the storage capacitor 70. As described above, in the present embodiment, the pixel electrode 9 has a function as an original pixel electrode for controlling the alignment state of the liquid crystal molecules constituting the liquid crystal 50, and also serves as one capacitor electrode of the storage capacitor 70. Also works. Therefore, for example, the stacked structure on the TFT array substrate 10 can be simplified as compared with a case where a storage capacitor having a pair of capacitor electrodes and a pixel electrode are provided separately.

尚、画像信号に対応する電圧が印加される画素電極に接続される蓄積容量７０を設けることによって、画素電極９の電圧を、実際に画像信号が印加されている時間よりも、例えば３桁も長い時間だけ保持することが可能となり、液晶素子の保持特性が改善されるため、高コントラスト比を有する液晶装置を実現することができる。   In addition, by providing the storage capacitor 70 connected to the pixel electrode to which the voltage corresponding to the image signal is applied, the voltage of the pixel electrode 9 is set to, for example, three digits longer than the time when the image signal is actually applied. Since the liquid crystal element can be held for a long time and the holding characteristics of the liquid crystal element are improved, a liquid crystal device having a high contrast ratio can be realized.

本実施形態では特に、画素電極９は、第１電極層９ａ及び第２電極層９ｂからなる。第１電極層９ａは、容量絶縁膜７２上を覆うように形成されており、上層側に形成されている第２電極層９ｂに比べて薄く形成されている。一方、第２電極層９ｂは、第１電極層９ａ上に形成され、コンタクトホール３３を介して中継層７に接続されている。コンタクトホール３３は、第１電極層９ａ、容量絶縁膜７１及び第２層間絶縁膜１５に開孔されており、第２電極層９ｂは、当該コンタクトホール３３を埋めるように形成されている。   Particularly in the present embodiment, the pixel electrode 9 includes a first electrode layer 9a and a second electrode layer 9b. The first electrode layer 9a is formed so as to cover the capacitor insulating film 72, and is formed thinner than the second electrode layer 9b formed on the upper layer side. On the other hand, the second electrode layer 9 b is formed on the first electrode layer 9 a and is connected to the relay layer 7 through the contact hole 33. The contact hole 33 is opened in the first electrode layer 9 a, the capacitor insulating film 71 and the second interlayer insulating film 15, and the second electrode layer 9 b is formed so as to fill the contact hole 33.

第１電極層９ａ及び第２電極層９ｂは共に、ＩＴＯを材料として形成されている。ＩＴＯは、透明な導電性材料であるので、画像表示領域１０ａの開口領域に配置される画素電極９や、画素電極の下層側に形成される容量電極７１に用いることによって、液晶装置の透過率を低下させることなく、高品位な画像表示を実現することができる。また、本実施形態では、容量電極７１もまた、画素電極９（即ち、第１電極層９ａ及び第２電極層９ｂ）と同様にＩＴＯを材料として形成されている。このように、同一の材料で容量電極７１及び画素電極９を形成することによって、液晶装置の製造プロセスを簡略化することができるし、異なるイオン化傾向を有する導電性材料同士が接触することによって製造時に電蝕が生じる起こることを防ぐこともできる。   Both the first electrode layer 9a and the second electrode layer 9b are made of ITO. Since ITO is a transparent conductive material, it is used for the pixel electrode 9 disposed in the opening region of the image display region 10a and the capacitor electrode 71 formed on the lower layer side of the pixel electrode, so that the transmittance of the liquid crystal device can be obtained. High-quality image display can be realized without lowering the image quality. In the present embodiment, the capacitor electrode 71 is also made of ITO as a material, similarly to the pixel electrode 9 (that is, the first electrode layer 9a and the second electrode layer 9b). Thus, by forming the capacitor electrode 71 and the pixel electrode 9 with the same material, the manufacturing process of the liquid crystal device can be simplified, and the conductive material having different ionization tendencies are in contact with each other. Occasional electrical corrosion can also be prevented.

ここで、容量電極７１及び第１電極層９ａの平面構造について、図６を参照して説明する。図６（ａ）及び（ｂ）は夫々、画像表示領域における容量電極７１及び第１電極層９ａの平面構造を示す模式図である。尚、図６では、説明の便宜上、容量電極７１より下層側に形成されているデータ線６及び走査線１１等の構成要素の詳細な図示を省略している。また、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。   Here, the planar structure of the capacitive electrode 71 and the first electrode layer 9a will be described with reference to FIG. 6A and 6B are schematic views showing the planar structures of the capacitor electrode 71 and the first electrode layer 9a in the image display area, respectively. In FIG. 6, for convenience of explanation, detailed illustration of components such as the data line 6 and the scanning line 11 formed on the lower layer side of the capacitor electrode 71 is omitted. Further, in order to make each layer and each member recognizable on the drawing, the scale is different for each layer and each member.

データ線６及び走査線１１は夫々、Ｙ方向及びＸ方向に延在している。各画素は、データ線６及び走査線１１によって区分けされている。容量電極７１に設けられた第１開口部１は、図６（ａ）に示すように画素毎に形成されており、容量電極７１は当該第１開口部１を除いた領域にベタ状に形成されている。いる。一方、図６（ｂ）に示すように、第１電極層９ａに設けられた第２開口部２もまた画素毎に形成されている。但し、第１電極層９ａは画素電極９の一部であるため、容量電極７１とは異なり、第１電極層は画素毎に島状に分割されている。また、ＴＦＴアレイ基板上で平面的に見て、第２開口部２は、容量電極７１に形成された第１開口部１に比べて小さく形成されている。   The data line 6 and the scanning line 11 extend in the Y direction and the X direction, respectively. Each pixel is divided by a data line 6 and a scanning line 11. The first opening 1 provided in the capacitor electrode 71 is formed for each pixel as shown in FIG. 6A, and the capacitor electrode 71 is formed in a solid shape in a region excluding the first opening 1. Has been. Yes. On the other hand, as shown in FIG. 6B, the second opening 2 provided in the first electrode layer 9a is also formed for each pixel. However, since the first electrode layer 9a is a part of the pixel electrode 9, unlike the capacitor electrode 71, the first electrode layer is divided into islands for each pixel. In addition, the second opening 2 is formed smaller than the first opening 1 formed in the capacitor electrode 71 when viewed in plan on the TFT array substrate.

再び、図５に戻って、画素電極９とドレイン領域３０ａとは、中継層７を介して電気的に接続されている。仮に画素電極９及びドレイン領域３０ａ３間を直接接続しようとすると、両者の層間に存在する絶縁膜（即ち、ゲート絶縁膜１３、第１層間絶縁膜１４及び第２層間絶縁膜１５）の膜厚が大きいために、良好な電気的接続を行うことが困難である。つまり、画素電極９及びドレイン領域３０ａ３が夫々離れた層に形成されているため、深い一つのコンタクトホールを介して直接接続しようとすると、本来良好な導電性を有すべきコンタクトホールにその製造過程において欠陥等が生じ、コンタクトホールの導電性が低下してしまう。その点、本実施形態のように、中継層７を設けることによって、深さの浅いコンタクトホール（即ち、コンタクトホール３２及び３３）を用いて画素電極９及びドレイン領域３０ａ３間の電気的な接続を良好な状態に形成することができる。   Returning again to FIG. 5, the pixel electrode 9 and the drain region 30 a are electrically connected via the relay layer 7. If an attempt is made to directly connect the pixel electrode 9 and the drain region 30a3, the film thickness of the insulating film (that is, the gate insulating film 13, the first interlayer insulating film 14, and the second interlayer insulating film 15) existing between the two layers is increased. Due to its large size, it is difficult to make a good electrical connection. In other words, since the pixel electrode 9 and the drain region 30a3 are formed in separate layers, when a direct connection is made through a deep contact hole, the manufacturing process of the contact hole that should originally have good conductivity is performed. In this case, defects or the like occur, and the conductivity of the contact hole decreases. In this regard, as in the present embodiment, by providing the relay layer 7, the electrical connection between the pixel electrode 9 and the drain region 30 a 3 can be achieved using the contact holes with a shallow depth (that is, the contact holes 32 and 33). It can be formed in a good state.

＜変形例＞
以上の実施形態では、容量電極７１は、ＴＦＴアレイ基板１０上に概ねベタ状に（即ちベタ一面に）形成されているが、容量電極７１は、図７に示すように、画素毎に島状に、且つ、部分的に切欠かれた切欠部１９０を有するように形成されてもよい。この場合にも、上述した実施形態と同様に、ＴＦＴアレイ基板１０上で平面的に見て、切欠部１９０に重なる領域内にコンタクトホール３３を形成することによって、中継層７及び画素電極９間を電気的に接続することができる。尚、この場合、画素毎に配置された容量電極７１は、例えば下層側に別途設けられた容量配線３００（図３参照、図７において省略）に電気的に接続されることによって、所定電位に保持されている。 <Modification>
In the above embodiment, the capacitor electrode 71 is formed on the TFT array substrate 10 in a substantially solid shape (that is, on the entire surface). However, the capacitor electrode 71 is island-shaped for each pixel as shown in FIG. In addition, it may be formed so as to have a cutout portion 190 that is partially cutout. Also in this case, as in the above-described embodiment, the contact hole 33 is formed in the region overlapping the notch 190 when viewed in plan on the TFT array substrate 10, thereby forming the space between the relay layer 7 and the pixel electrode 9. Can be electrically connected. In this case, the capacitor electrode 71 arranged for each pixel is electrically connected to a capacitor wiring 300 (see FIG. 3 and omitted in FIG. 7) separately provided on the lower layer side, for example, so that a predetermined potential is obtained. Is retained.

＜製造方法＞
次に、図８から図１０を参照して、上述の液晶装置の製造方法について工程毎に説明する。 <Manufacturing method>
Next, with reference to FIGS. 8 to 10, the above-described method for manufacturing the liquid crystal device will be described for each step.

図８（ａ）に示すように、ＴＦＴアレイ基板１０上に、走査線１１及びＴＦＴ３０を形成する。具体的には、まず、ＴＦＴアレイ基板１０上にスパッタリング等により、非透明な金属等で走査線１１を形成する。例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の遮光性材料で形成すればよい。ここで、走査線１１の幅が、後の工程で形成する半導体層３０ａの幅よりも広くなるように形成することが好ましい。このように走査線１１を幅広に形成することで、走査線１１はＴＦＴアレイ基板１０の下側から半導体層３０ａに入射しようとする光を効率的に遮光することが可能となる。続いて、走査線１１上に、蒸着等により下地絶縁膜１２を形成し、半導体層３０ａ、ゲート絶縁膜１３及びゲート電極３０ｂの順で積層する。尚、半導体層３０ａは、例えばイオンインプランテーション法等の不純物打ち込みによって、半導体層に不純物を打ち込めばよく、部分的に不純物の少ない低濃度な不純物領域としてＬＤＤ領域を設けてもよい。尚、ゲート電極は例えばポリシリコン等から形成されており、積層構造中に設けたコンタクトホール３４（図８において図示省略。図４参照のこと）を介して走査線１１と電気的に接続されている。   As shown in FIG. 8A, the scanning lines 11 and the TFTs 30 are formed on the TFT array substrate 10. Specifically, first, the scanning lines 11 are formed on the TFT array substrate 10 by a non-transparent metal or the like by sputtering or the like. For example, it is made of a light shielding material such as a simple metal, an alloy, a metal silicide, a polysilicide, or a laminate of these including at least one of refractory metals such as Ti, Cr, W, Ta, Mo, and Pd. do it. Here, it is preferable that the width of the scanning line 11 is formed so as to be wider than the width of the semiconductor layer 30a formed in a later step. By forming the scanning lines 11 wide in this way, the scanning lines 11 can efficiently block light that is about to enter the semiconductor layer 30a from the lower side of the TFT array substrate 10. Subsequently, the base insulating film 12 is formed on the scanning line 11 by vapor deposition or the like, and the semiconductor layer 30a, the gate insulating film 13, and the gate electrode 30b are stacked in this order. The semiconductor layer 30a may be formed by implanting impurities into the semiconductor layer, for example, by implanting an impurity such as an ion implantation method, and an LDD region may be provided as a low-concentration impurity region with a small amount of impurities. The gate electrode is made of, for example, polysilicon, and is electrically connected to the scanning line 11 via a contact hole 34 (not shown in FIG. 8; see FIG. 4) provided in the laminated structure. Yes.

続いて、図８（ｂ）に示すように、ゲート絶縁膜１３及びゲート電極３０ｂ上に、第１層間絶縁膜１４を積層し、その上にデータ線６及び中継層７を形成する。データ線６及び中継層７は、夫々、半導体層３０ａのソース領域３０ａ１及びドレイン領域３０ａ３に接続すべく、第１層間絶縁膜１４及びゲート絶縁膜１３に開口されたコンタクトホール３１及び３２を埋めるように形成する。   Subsequently, as shown in FIG. 8B, the first interlayer insulating film 14 is laminated on the gate insulating film 13 and the gate electrode 30b, and the data line 6 and the relay layer 7 are formed thereon. The data line 6 and the relay layer 7 fill the contact holes 31 and 32 opened in the first interlayer insulating film 14 and the gate insulating film 13 so as to be connected to the source region 30a1 and the drain region 30a3 of the semiconductor layer 30a, respectively. To form.

次に図８（ｃ）に示すように、データ線６及び中継層７上に第２層間絶縁膜１５を形成し、その上に容量電極７１を形成する。本形態では特に、容量電極７１は透明な導電性材料であるＩＴＯで形成する。具体的にはＩＴＯをスパッタリング等の手法で第２層間絶縁膜１５上にベタ状に形成したのち、エッチング等によって第１開口部１を形成することによって、図８（ｃ）に示す容量電極７１を形成するとよい。   Next, as shown in FIG. 8C, the second interlayer insulating film 15 is formed on the data line 6 and the relay layer 7, and the capacitor electrode 71 is formed thereon. Particularly in this embodiment, the capacitor electrode 71 is made of ITO, which is a transparent conductive material. Specifically, ITO is formed in a solid shape on the second interlayer insulating film 15 by a technique such as sputtering, and then the first opening 1 is formed by etching or the like, whereby the capacitive electrode 71 shown in FIG. It is good to form.

容量電極７１上には、図８（ｄ）に示すように、蓄積容量７０を構成する容量絶縁膜７２をベタ状に形成する。   On the capacitor electrode 71, as shown in FIG. 8D, a capacitor insulating film 72 constituting the storage capacitor 70 is formed in a solid shape.

尚、以下の工程では、容量絶縁膜７２上に画素電極９を形成する。ここで、画素電極９は、容量電極７１に短絡することなく、下層側に形成した中継層７に電気的に接続する必要がある。しかしながら、仮に中継層７に画素電極９を接続するためにコンタクトホール３３を形成するべく、容量絶縁膜７２の直上にレジスト膜を塗布し、エッチングを行おうとすると、その過程において容量絶縁膜７２が、剥離液等の種々の溶液によってダメージを受けてしまい、容量絶縁膜７２が損傷したり、部分的に剥離するなどの不良を招く原因となってしまう。このような問題は、液晶装置の歩留まりの観点からも問題となる。   In the following process, the pixel electrode 9 is formed on the capacitor insulating film 72. Here, the pixel electrode 9 needs to be electrically connected to the relay layer 7 formed on the lower layer side without being short-circuited to the capacitor electrode 71. However, if an attempt is made to apply a resist film directly on the capacitor insulating film 72 and perform etching in order to form the contact hole 33 in order to connect the pixel electrode 9 to the relay layer 7, the capacitor insulating film 72 is formed in the process. In other words, the capacitor insulating film 72 may be damaged or may be partially peeled off by being damaged by various solutions such as a peeling solution. Such a problem also becomes a problem from the viewpoint of the yield of the liquid crystal device.

そこで、本態様に係る製造方法では、図９（ｅ）に示すように、コンタクトホール８を形成する前に、容量絶縁膜７２上に予め第１電極層９ａをベタ状に形成する。その後、図９（ｆ）に示すように、第１電極層９ａ上にレジスト膜３を積層し、露光及び現像を行うことで、図９（ｇ）のように、レジスト膜３がコンタクトホール８に重なる領域で開口するように、レジスト膜をパターニングする。そして、図１０（ｈ）に示すようにコンタクトホール３３を形成したのち、残存しているレジスト膜３を除去する（図１０（ｉ）参照）。このように、本態様では、容量絶縁膜７２の直上ではなく、第１電極層９ａ上にレジスト膜３を形成するので、レジスト膜３のパターニングや除去の際に、剥離液等の種々の溶液によってダメージを受けてしまったり、容量絶縁膜７２が損傷又は剥離することを防止することができる。   Therefore, in the manufacturing method according to this aspect, as shown in FIG. 9E, the first electrode layer 9a is previously formed in a solid shape on the capacitor insulating film 72 before the contact hole 8 is formed. Thereafter, as shown in FIG. 9 (f), the resist film 3 is laminated on the first electrode layer 9a, and exposure and development are performed, so that the resist film 3 becomes the contact hole 8 as shown in FIG. 9 (g). The resist film is patterned so that an opening is formed in a region overlapping with. Then, after forming the contact hole 33 as shown in FIG. 10 (h), the remaining resist film 3 is removed (see FIG. 10 (i)). As described above, in this embodiment, since the resist film 3 is formed on the first electrode layer 9a, not directly on the capacitor insulating film 72, various solutions such as a stripping solution are used when the resist film 3 is patterned and removed. Therefore, it is possible to prevent the capacitor insulating film 72 from being damaged or peeled off.

そして、図１０（ｊ）に示すように、形成したコンタクトホール３３を埋めるように、第２電極層９ｂを積層し、第１電極層９ａ及び第２電極層９ｂを画素毎に島状に分割することで、画素電極９が完成する。尚、画素電極９上には、図１０では図示を省略しているが、画素電極９上には配向膜等が形成される。   Then, as shown in FIG. 10J, the second electrode layer 9b is stacked so as to fill the formed contact hole 33, and the first electrode layer 9a and the second electrode layer 9b are divided into islands for each pixel. As a result, the pixel electrode 9 is completed. Although not shown in FIG. 10 on the pixel electrode 9, an alignment film or the like is formed on the pixel electrode 9.

このようにして完成されたＴＦＴアレイ基板１０は、対向電極や配向膜が積層されることによって完成された対向基板２０と、液晶５０を介して対向配置されることによって、液晶装置が完成する。   The TFT array substrate 10 completed in this way is arranged to face the counter substrate 20 completed by laminating the counter electrode and the alignment film via the liquid crystal 50, thereby completing the liquid crystal device.

＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。 <Electronic equipment>
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described.

図１１は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。   FIG. 11 is a plan view showing a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.

図１１に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。   As shown in FIG. 11, a lamp unit 1102 including a white light source such as a halogen lamp is provided inside the projector 1100. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Therefore, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R and 1110B.

尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   In addition, since light corresponding to each primary color of R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

尚、図１１を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic device described with reference to FIG. 11, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type, a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic device Examples include a notebook, a calculator, a word processor, a workstation, a videophone, a POS terminal, and a device equipped with a touch panel. Needless to say, the present invention can be applied to these various electronic devices.

また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。   In addition to the liquid crystal devices described in the above embodiments, the present invention includes a reflective liquid crystal device (LCOS), a plasma display (PDP), a field emission display (FED, SED), an organic EL display, and a digital micromirror device. (DMD), electrophoresis apparatus and the like are also applicable.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change, In addition, an electronic apparatus including the electro-optical device is also included in the technical scope of the present invention.

本実施形態に係る液晶装置の全体構成を示す平面図である。It is a top view which shows the whole structure of the liquid crystal device which concerns on this embodiment. 図１のＨ−Ｈ´断面図である。It is HH 'sectional drawing of FIG. 本実施形態に係る液晶装置の電気的な構成を示す回路図である。It is a circuit diagram which shows the electrical structure of the liquid crystal device which concerns on this embodiment. 本実施形態に係る液晶装置の画像表示領域における配線等の位置関係を透過的に示す模式図である。It is a schematic diagram which shows transparently the positional relationship of wiring etc. in the image display area of the liquid crystal device concerning this embodiment. 図４のＡ−Ａ´断面図である。It is AA 'sectional drawing of FIG. 本実施形態に係る液晶装置の基板上における容量電極及び第１電極層の位置関係を周辺配線と共に透過的に示した模式図である。It is the schematic diagram which showed transparently the positional relationship of the capacitive electrode and 1st electrode layer on the board | substrate of the liquid crystal device which concerns on this embodiment with peripheral wiring. 変形例に係る液晶装置の基板上における容量電極の位置関係を周辺配線と共に透過的に示した模式図である。It is the schematic diagram which showed transparently the positional relationship of the capacitive electrode on the board | substrate of the liquid crystal device which concerns on a modification with peripheral wiring. 本実施形態に係る液晶装置のＴＦＴアレイ基板上の積層構造の製造方法を、工程毎に示す断面図である。It is sectional drawing which shows the manufacturing method of the laminated structure on the TFT array substrate of the liquid crystal device which concerns on this embodiment for every process. 図８に続いて、本実施形態に係る液晶装置のＴＦＴアレイ基板上の積層構造の製造方法を、工程毎に示す断面図である。FIG. 9 is a cross-sectional view showing the manufacturing method of the stacked structure on the TFT array substrate of the liquid crystal device according to the embodiment for each step following FIG. 8. 図８及び図９に続いて、本実施形態に係る液晶装置のＴＦＴアレイ基板上の積層構造の製造方法を、工程毎に示す断面図である。FIG. 10 is a cross-sectional view illustrating, for each step, a method for manufacturing a stacked structure on the TFT array substrate of the liquid crystal device according to the embodiment, following FIGS. 本実施形態の電気光学装置を適用した電子機器の例である。It is an example of an electronic apparatus to which the electro-optical device of the present embodiment is applied.

符号の説明Explanation of symbols

１ 第１開口領域、 ２ 第２開口領域、 ６ データ線、 ７ 中継層、 ９ 画素電極、 ９ａ 第１電極層、 ９ｂ 第２電極層、 １０ ＴＦＴアレイ基板、 １０ａ 画像表示領域、 １１ 走査線、 １２ 下地絶縁膜、 ３０ ＴＦＴ、 ３０ａ 半導体層、 ３３ コンタクトホール、 ５０ 液晶、 ７０ 蓄積容量、 ７１ 容量電極、 ７２ 容量絶縁膜、 １９０ 切欠部   DESCRIPTION OF SYMBOLS 1 1st opening area | region, 2 2nd opening area | region, 6 Data line, 7 Relay layer, 9 Pixel electrode, 9a 1st electrode layer, 9b 2nd electrode layer, 10 TFT array substrate, 10a Image display area, 11 Scan line, 12 Base insulating film, 30 TFT, 30a Semiconductor layer, 33 Contact hole, 50 Liquid crystal, 70 Storage capacity, 71 Capacity electrode, 72 Capacity insulating film, 190 Notch

Claims (10)

基板上に、
画素電極と、
下側電極、誘電体膜、及び前記画素電極に電気的に接続された上側電極が下層側から順に積層されてなる蓄積容量と、
前記蓄積容量よりも第１層間絶縁膜を介して下層側に配置された導電層と
を備え、
前記上側電極は、
前記誘電体膜に面する第１電極層と、
該第１電極層よりも上層側に形成され、前記第１電極層、前記誘電体膜及び前記第１層間絶縁膜を貫通して開孔された第１コンタクトホールを介して前記導電層に電気的に接続された第２電極層と
を有する
ことを特徴とする電気光学装置。 On the board
A pixel electrode;
A storage capacitor in which a lower electrode, a dielectric film, and an upper electrode electrically connected to the pixel electrode are sequentially stacked from the lower layer side;
A conductive layer disposed on a lower layer side through the first interlayer insulating film than the storage capacitor,
The upper electrode is
A first electrode layer facing the dielectric film;
The conductive layer is electrically connected to the conductive layer through a first contact hole formed on the upper layer side of the first electrode layer and opened through the first electrode layer, the dielectric film, and the first interlayer insulating film. And an electrically connected second electrode layer. An electro-optical device comprising: 前記第１電極層の膜厚は、前記第２電極層の膜厚よりも小さいことを特徴とする請求項１に記載の電気光学装置。   The electro-optical device according to claim 1, wherein a film thickness of the first electrode layer is smaller than a film thickness of the second electrode layer. 前記下側電極は、前記基板上で平面的に見て、前記第１コンタクトホールに重なるように形成された開口部を有することを特徴とする請求項１又は２に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the lower electrode has an opening formed so as to overlap the first contact hole when viewed in plan on the substrate. 前記下側電極は、前記基板上で平面的に見て、前記第１コンタクトホールに重ならないように当該下側電極が部分的に切欠かれた切欠部を有することを特徴とする請求項１又は２に記載の電気光学装置。   The lower electrode has a cutout part in which the lower electrode is partially cut out so as not to overlap the first contact hole when viewed in plan on the substrate. 2. The electro-optical device according to 2. 前記上側電極は、前記画素電極を兼ねることを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the upper electrode also serves as the pixel electrode. 前記第１導電層よりも第２層間絶縁膜を介して下層側に配置されると共に前記第２層間絶縁膜に開孔された第２コンタクトホールを介して前記第１導電層に電気的に接続された半導体層を有するトランジスタを備え、
前記上側電極は、前記画素電極に電気的に接続される
ことを特徴とする請求項１から５のいずれか一項に記載の電気光学装置。 It is arranged on the lower layer side through the second interlayer insulating film than the first conductive layer and is electrically connected to the first conductive layer through a second contact hole opened in the second interlayer insulating film A transistor having a semiconductor layer formed;
The electro-optical device according to claim 1, wherein the upper electrode is electrically connected to the pixel electrode. 前記画素電極、前記第１電極層、前記第２電極層及び前記下側電極は、透明導電材料から形成されることを特徴とする請求項１から６のいずれか一項に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the pixel electrode, the first electrode layer, the second electrode layer, and the lower electrode are formed of a transparent conductive material. . 基板上に導電層を形成する工程と、
前記導電層よりも第１層間絶縁膜を介して上層側に、下側電極、誘電体膜及び上側電極を下層側から順に積層することにより、蓄積容量を形成する工程と、
前記上側電極に電気的に接続されるように、画素電極を形成する工程と
を含み、
前記蓄積容量を形成する工程は、前記上側電極を、前記誘電体膜に面する第１電極層と、該第１電極層よりも上層側に形成され、前記第１電極層、前記誘電体膜及び前記第１層間絶縁膜を貫通して開孔された第１コンタクトホールを介して前記導電層に電気的に接続される第２電極層とを有するように形成する
ことを特徴とする電気光学装置の製造方法。 Forming a conductive layer on the substrate;
Forming a storage capacitor by laminating a lower electrode, a dielectric film and an upper electrode in order from the lower layer side on the upper layer side through the first interlayer insulating film from the conductive layer;
Forming a pixel electrode so as to be electrically connected to the upper electrode,
In the step of forming the storage capacitor, the upper electrode is formed on the first electrode layer facing the dielectric film and on the upper layer side of the first electrode layer, and the first electrode layer, the dielectric film And a second electrode layer electrically connected to the conductive layer through a first contact hole opened through the first interlayer insulating film. Device manufacturing method. 前記蓄積容量を形成する工程は、
前記導電層よりも前記第１層間絶縁膜を介して上層側に前記下側電極を形成する工程と、
前記下側電極を覆うように前記誘電体膜を形成する工程と、
前記誘電体膜上に前記第１電極層を形成する工程と、
該第１電極層上に所定パターンのレジスト膜を形成する工程と、
前記レジスト膜をマスクとして、前記第１電極層、前記誘電体膜及び前記第１層間絶縁膜に対してエッチング処理を施すことにより、前記第１コンタクトホールを形成する工程と、
前記第１電極層よりも上層側に、前記第２電極層を、前記基板上で平面的に見て前記第１電極層に重なると共に当該第２導電層が前記第１コンタクトホールを介して前記第１導電層に電気的に接続されるように、形成する工程と
を含むことを特徴とする請求項８に記載の電気光学装置の製造方法。 The step of forming the storage capacitor includes:
Forming the lower electrode on the upper layer side of the conductive layer via the first interlayer insulating film;
Forming the dielectric film so as to cover the lower electrode;
Forming the first electrode layer on the dielectric film;
Forming a resist film having a predetermined pattern on the first electrode layer;
Forming the first contact hole by etching the first electrode layer, the dielectric film, and the first interlayer insulating film using the resist film as a mask;
The second electrode layer overlaps with the first electrode layer when viewed in plan on the substrate, on the upper layer side of the first electrode layer, and the second conductive layer passes through the first contact hole. The method of manufacturing an electro-optical device according to claim 8, further comprising a step of forming the first conductive layer so as to be electrically connected to the first conductive layer. 請求項１から７のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.

Images