JP2010097598A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010097598A
JP2010097598A JP2009207617A JP2009207617A JP2010097598A JP 2010097598 A JP2010097598 A JP 2010097598A JP 2009207617 A JP2009207617 A JP 2009207617A JP 2009207617 A JP2009207617 A JP 2009207617A JP 2010097598 A JP2010097598 A JP 2010097598A
Authority
JP
Japan
Prior art keywords
circuit
layer
constant voltage
input
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009207617A
Other languages
English (en)
Other versions
JP2010097598A5 (ja
Inventor
Yutaka Shionoiri
豊 塩野入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009207617A priority Critical patent/JP2010097598A/ja
Publication of JP2010097598A publication Critical patent/JP2010097598A/ja
Publication of JP2010097598A5 publication Critical patent/JP2010097598A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H02M1/126—Arrangements for reducing harmonics from ac input or output using passive filters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

【課題】無線通信によりデータの交信が可能な半導体装置において、ノイズの影響を抑える。またノイズが抑制された定電圧を用いて、受信電力が大きい場合において、正常な通信を行う。
【解決手段】交流信号から直流電圧を生成する入力回路と、前記直流電圧以下の定電圧を生成する回路と、前記定電圧が供給される回路部と、フィルタと、前記定電圧を生成する回路から入力される前記定電圧によりインピーダンスが変化するフィードバック回路と、を有し、前記フィルタは前記入力回路と前記定電圧を生成する回路との間に電気的に接続されている。
【選択図】図１

Description

本発明は無線通信によりデータの交信（受信、送信）が可能な半導体装置に関する。
近年、無線通信を利用した個体識別技術（以下、無線通信システムという）が注目を集めている。特に、ＲＦＩＤタグ（ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグとも呼ばれる）は、個々の対象物の生産、管理等に役立てられ始めている。また、個人認証への応用も期待されている。
無線通信システムとは、通信器（質問器、リーダ／ライタ、インテロゲータなどとも呼ばれる）等の電力供給源兼送受信器または送受信器と、ＲＦＩＤタグ等の送受信器（以下、ＲＦＩＤタグ）との間での無線信号にてデータのやりとりを行うシステムのことである。
無線通信システムにおいて、通信器とＲＦＩＤタグ間の通信距離を伸ばすために、通信器からＲＦＩＤタグへの電力供給効率を高める研究開発が盛んに行われている。
一般的に、電力は放射される地点から観測地点までの距離の二乗に比例して減衰する。つまり、通信器とＲＦＩＤタグの距離（以下、通信距離という）が遠いほど、ＲＦＩＤタグが受信する電力は小さく、通信距離が近いほど、ＲＦＩＤタグが受信する電力は大きくなる。
ＲＦＩＤタグが受信する電力が大きいということは、受信する信号の振幅が大きく、受信する電力が小さいということは、受信する信号の振幅が小さい。
ＲＦＩＤタグを使用する場合、ノイズが問題となることがある（特許文献１）。受信する信号振幅が大きければ、ノイズは大きくなり、ノイズによりＲＦＩＤタグが動作するための定電圧が変動し、誤動作を引き起こす可能性が高くなる。また、受信する信号振幅が小さければ、ノイズは小さいが、受信する信号自体が瞬間的な外部のノイズによる影響を強く受けて、ＲＦＩＤタグが動作するための定電圧が変動し、誤動作を引き起こす可能性が高くなる。
特表２００６−５０３５０２号公報
上記の実情を鑑み、無線通信によりデータの交信が可能な半導体装置において、定電圧が受けるノイズの影響を最小限に抑えることを課題とする。また、ノイズが抑制された定電圧を用いることで、ＲＦＩＤタグが受信する電力が大きい場合においても、正常な通信を行うことを課題とする。
本発明は前述した課題を解決するために、以下の構成を有する半導体装置を提供する。
本発明の一態様の半導体装置は、入力回路と、レギュレータ、定電圧回路およびリミッタ回路等の定電圧を生成する回路の間に、フィルタを設けることを特徴とする。
定電圧を生成する回路が生成する定電圧が入力する回路（以下、フィードバック回路）により、半導体装置のインピーダンスを変えることができることを特徴とする。
フィードバック回路は、生成された定電圧が入力することで、半導体装置のインピーダンスを変えることができる回路、素子であればどのようなものでも良い。例えば、可変抵抗および可変容量等の素子でもよいし、ダイオード素子を直列につなげた回路などがある。
本発明の一態様は、交流信号から直流電圧を生成する入力回路と、直流電圧以下の定電圧を生成する回路と、定電圧が供給される回路部と、フィルタと、定電圧を生成する回路から入力される定電圧によりインピーダンスが変化するフィードバック回路と、を有し、フィルタは入力回路と定電圧を生成する回路との間に電気的に接続されている半導体装置である。
また無線通信によりデータの交信が可能なアンテナを有し、入力回路はアンテナから送られてきた交流信号から直流電圧を生成してもよい。
またフィルタは、第１の抵抗素子と容量素子を有し、フィードバック回路は、第２の抵抗素子とトランジスタを有し、定電圧を生成する回路の出力は、トランジスタのゲート及び回路部の入力と電気的に接続され、第１の抵抗素子の一端は容量素子の一端及び定電圧を生成する回路の入力と電気的に接続され、他端は入力回路の出力と電気的に接続され、トランジスタのソース及びドレインの一方は第２の抵抗素子の一端に接続され、他方は容量素子の他端と電気的に接続されていてもよい。
またフィルタはインダクタ素子と容量素子を有し、フィードバック回路は抵抗素子とトランジスタを有し、定電圧を生成する回路の出力は、トランジスタのゲート及び回路部の入力と電気的に接続され、インダクタ素子の一端は容量素子の一端及び定電圧を生成する回路の入力と電気的に接続され、他端は入力回路の出力と電気的に接続され、トランジスタのソース及びドレインの一方は抵抗素子の一端に接続され、他方は容量素子の他端と電気的に接続されていてもよい。
無線通信によりデータの交信が可能な半導体装置において、前記入力回路と、レギュレータ、定電圧回路およびリミッタ回路等の定電圧を生成する回路の間に、フィルタを設ける。フィルタを設けることで、レギュレータ、定電圧回路およびリミッタ回路等の定電圧を生成する回路に入力するノイズを除去する。そして、定電圧が変動し難くなり、誤動作、あるいは、全く動作しない等の動作不良を抑制することができる。また、フィードバック回路に入力する定電圧の変動が抑制され、そのようにして生成された定電圧でフィードバックをかけることで入力インピーダンスを変化させて、大電力が入力しても回路が破壊され難い回路を提供することができる。
本発明の一態様である実施の形態１を説明する図。 本発明の一態様である実施の形態２を説明する図。 本発明の一態様である実施の形態２を説明する図。 本発明の一態様である実施の形態３を説明する図。 本発明の一態様である実施の形態４を説明する図。 実施の形態５における本発明の一態様である半導体装置の構成を示す斜視図。 実施の形態５における本発明の一態様である半導体装置の構成を示す断面図。 実施の形態５における織布の上面図。 実施の形態５における本発明の一態様である半導体装置の半導体素子層の構成を示す断面図。 実施の形態５における本発明の一態様である半導体装置の半導体素子層の構成を示す断面図。 実施の形態５における本発明の一態様である半導体装置の他の構成を示す断面図。 実施の形態５における本発明の一態様である半導体装置の作製方法を示す断面図。 実施の形態５における本発明の一態様である半導体装置の作製方法を示す断面図。 実施の形態５における本発明の一態様である半導体装置の作製方法を示す断面図。 実施の形態５における本発明の一態様である半導体装置の作製方法を示す断面図。 実施の形態５における本発明の一態様である半導体装置の他の構成を示す斜視図。 実施の形態５における本発明の一態様である半導体装置の他の構成を示す断面図。 実施の形態５における本発明の一態様である半導体装置の作製方法を示す断面図。 実施の形態６における本発明の一態様である半導体装置の使用例を示す図。
本発明の一態様の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
また、本発明において、接続されているとは電気的に接続されていることと同義である。したがって、素子と素子との間に、別の素子などが配置されていてもよい。
（実施の形態１）
本発明の一態様である、無線通信によりデータの交信が可能な半導体装置を説明する。
半導体装置２０１は、入力回路２０４、定電圧を生成する回路２０５、フィードバック回路２０６、フィルタ２０７および回路部２０８を有する（図１）。
入力回路２０４は、入力された交流信号を整流し、直流電圧を生成する。入力回路２０４は、入力された信号を整流し、直流電圧を生成する回路であればどのような回路でもよい。例えば、半波整流回路や全波整流回路などの整流回路と、容量素子やコイルなどの素子を組み合わせた回路がある。
定電圧を生成する回路２０５は、入力回路２０４が生成した直流電圧の電圧以下の定電圧を生成する。定電圧を生成する回路２０５は、生成した電圧を一定に保つことができればどのような回路でもよい。例えば、レギュレータがある。
フィードバック回路２０６は、定電圧を生成する回路２０５で生成された定電圧により、半導体装置２０１のインピーダンスを変化させて、受信する電波が強くても、大きな電源が生成されないようにする。フィードバック回路２０６は、半導体装置２０１のインピーダンスを変化させることができればどのような回路でもよい。例えば、１個のトランジスタを用いたスイッチング素子と抵抗素子を組み合わせた回路がある。
フィルタ２０７は、入力回路２０４と定電圧を生成する回路２０５の間に設けられ、入力回路２０４が生成した直流電圧に加わったノイズを除去し、定電圧を生成する回路２０５に、ノイズが除去された直流電圧を供給する。
フィルタ２０７は、例えば、抵抗素子と容量素子を直列に接続する回路がある。抵抗素子の抵抗値と容量素子の容量値の積を調整することで、除去したいノイズの周波数を調整することができる。
抵抗素子と容量素子を直列に接続した場合、周波数をｆｃ、容量値をＣ、抵抗値をＲとすると、ｆｃ＜１／（２πＣＲ）と表される。この計算式は、１／（２πＣＲ）よりも小さい周波数を通しやすく、１／（２πＣＲ）よりも大きい周波数は通しにくいことを表している。そして、直流電圧に加わっている、除去したいノイズの周波数から、この計算式を用いて、容量値Ｃ、抵抗値Ｒを見積もることが出来る。
例えば、１ＭＨｚより大きいノイズを除去するには、上述の計算式から、ＣＲを１６０×１０−９よりも小さくすればよい。例えば、Ｃ＝１６ｐＦ、Ｒ＝１０ｋΩとすればよい。
本発明の一態様の半導体装置は、レギュレータ、定電圧回路およびリミッタ回路等の定電圧を生成する回路に入力するノイズを除去する。そして、定電圧が変動し難くなり、誤動作、あるいは、全く動作しない等の動作不良を抑制することができる。また、結果として、フィードバック回路に入力する定電圧の変動が抑制される。変動が抑制された定電圧でフィードバックをかけることで入力インピーダンスを変化させて、大電力が入力しても回路が破壊され難い回路を提供することができる。
（実施の形態２）
本発明の一態様である半導体装置をＲＦＩＤタグに使用した際の構成および動作を説明する。
はじめに、構成について説明する。
図３は無線通信システムの概略図である。無線通信システムは、主に、通信器３０１０、通信器３０１０に接続されたアンテナユニット３０２０、ＲＦＩＤタグ３００、通信器を制御する制御用端末３０３０から構成される。
ＲＦＩＤタグ３００の回路構成を図２に示す。ＲＦＩＤタグ３００は、アンテナ３０１及び半導体集積回路３１３を有する。なお本発明の一態様のＲＦＩＤタグ３００は必ずしもアンテナ回路を有していなくとも良い。半導体集積回路３１３は、本発明の一態様の半導体装置の構成要素である入力回路４４０、定電圧を生成する回路４５０、フィードバック回路４６０、フィルタ４７０および回路部３６０を有する。そして、回路部３６０は、リセット回路３４０、復調回路３５０、クロック生成回路３７０、コード抽出回路３８０、コード判定回路３９０、変調回路４００、信号出力制御回路４１０、Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ（以下、ＣＲＣ）回路４２０およびメモリ４３０を有する。
次に、図２および図３を用いて、動作について説明する。
通信器３０１０に接続されたアンテナユニット３０２０から無線信号が送信される。無線信号には通信器３０１０からＲＦＩＤタグ３００への命令が含まれている。そして、無線信号はＲＦＩＤタグ３００が有するアンテナ３０１により受信される。
アンテナ３０１により受信された無線信号は、電気信号である交流信号として入力回路４４０に送られる。入力回路４４０は整流回路および容量を有する。受信された無線信号は整流回路を通ることで整流され、さらに、容量により平滑される。そして、入力回路４４０は直流電圧（以下ＶＩＮ）を生成する。
ＶＩＮを生成する際に容量を用いているが、コイルまたはコイルと容量を用いても良い。整流された信号から直流電圧を生成することができれば、どのような構成でも良い。
ＶＩＮは、フィルタ４７０を通り、定電圧を生成する回路４５０に送られ、定電圧（以下ＶＤＤ）が生成される。フィルタ４７０により、ＶＩＮに加わっているノイズは除去される。そして、ＶＤＤの変動は抑制される。また、ＶＤＤはフィードバック回路４６０に入力される。フィードバック回路４６０が動作し、入力インピーダンスを変化させて、大電力が入力しても回路が破壊され難い回路を提供することができる。
ＶＤＤは、各回路ブロックに供給される。なお、本実施例において、低電源電位（ＶＳＳ）は共通である。
アンテナ３０１より受信された無線信号は交流信号として復調回路３５０にも送られる。復調回路３５０において、当該信号は整流され、復調される。
復調回路３５０の後にアナログアンプを設けて、復調された信号を増幅してもよい。復調された信号を増幅することで、信号波形が成形される。信号波形が鈍っていると、信号の遅延が大きくなってしまい、動作が不安定になる場合があるが、信号波形が成形されていれば、信号の遅延が小さく、安定動作が可能となる。
アンテナ３０１により受信された無線信号は交流信号としてクロック生成回路３７０にも送られる。クロック生成回路３７０は交流信号を分周し、基本クロック信号を発生させる。クロック生成回路３７０にて生成された基本クロック信号は各回路ブロックに送られ、各回路ブロック内の信号のラッチおよび選択、時間のカウント等に用いられる。
復調された信号および基本クロック信号は、コード抽出回路３８０に送られる。コード抽出回路３８０は、復調された信号から、通信器３０１０からＲＦＩＤタグ３００へ送られた命令を抽出する。また、コード判定回路３９０を制御する信号も生成している。
コード抽出回路３８０において抽出された命令は、コード判定回路３９０に送られる。コード判定回路３９０では、通信器３０１０からどのような命令が送られてきたのかを判別する。また、ＣＲＣ回路４２０、メモリ４３０、信号出力制御回路４１０を制御する。
上記のように、通信器３０１０からどのような命令が送られてきたのかを判別し、判別された命令により、ＣＲＣ回路４２０、メモリ４３０、信号出力制御回路４１０を動作させる。そして、メモリ４３０に記憶または書き込まれたＩＤ番号等の固有データを含んだ信号を出力する。または、メモリ４３０にデータを記録する。
また、信号出力制御回路４１０は、メモリ４３０に記憶または書き込まれたＩＤ番号等の固有データを含んだ信号を、ＩＳＯ等の規格に則った符号化方式で符号化した信号に変える。そして、符号化された信号にしたがって、変調回路４００により、アンテナ３０１が受信する信号に変調をかける。
変調をかけられた信号は、通信器３０１０に接続されたアンテナユニット３０２０で受信される。そして、受信された信号は通信器３０１０で解析され、本発明の一態様の半導体装置を使用したＲＦＩＤタグ３００のＩＤ番号等の固有データを認識することができる。
上記構成により、本発明の一態様の半導体装置は、レギュレータ、定電圧回路およびリミッタ回路等の定電圧を生成する回路に入力するノイズを除去する。そして、定電圧が変動し難くなり、誤動作、あるいは、全く動作しない等の動作不良を抑制することができる。また、結果として、フィードバック回路に入力する定電圧の変動が抑制される。変動が抑制された定電圧でフィードバックをかけることで入力インピーダンスを変化させて、大電力が入力しても回路が破壊され難い回路を提供することができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本発明の一態様の半導体装置の回路構成について説明する。
半導体装置２３３は、入力回路２２４、定電圧を生成する回路２２５、フィードバック回路２２６、フィルタ２２７および回路部２２８を有する（図４）。
半導体装置２３３の２つの入力端子＋Ｖおよび−Ｖは、それぞれ、アンテナ等の無線信号を受信する素子の＋端子および−端子に接続されている。
入力回路２２４は、第一の容量素子２２０、第一のトランジスタ２２１、第二のトランジスタ２２２および第二の容量素子２２３を有する。第一の容量素子２２０の一端は＋Ｖ端子、他端は第一のトランジスタ２２１のゲート端子およびソース端子に接続されている。第一のトランジスタ２２１はゲート端子とソース端子が接続されており、ダイオードとして機能する。また、第一のトランジスタ２２１のドレイン端子は第二の容量素子２２３の一端と接続されている。第二のトランジスタ２２２は第一のトランジスタ２２１と同様に、ゲート端子とソース端子が接続されており、ダイオードとして機能する。また、第二のトランジスタ２２２のドレイン端子は第一のトランジスタ２２１のゲート端子およびソース端子に接続されている。さらに、第二のトランジスタ２２２のゲート端子およびソース端子は第二の容量素子２２３の他端と接続されている。なお、第二の容量素子２２３の他端は−Ｖ端子とも接続されている。第一の容量素子２２０、第一のトランジスタ２２１および第二のトランジスタ２２２で半波２倍圧整流回路を構成している。
フィルタ２２７は、第一の抵抗素子２３０および第三の容量素子２２９を有する。第一の抵抗素子２３０の一端は入力回路２２４の出力（第一のトランジスタ２２１のドレイン端子及び第二の容量素子２２３の一端）に、他端は第三の容量素子２２９の一端および定電圧を生成する回路２２５の入力に接続されている。第三の容量素子２２９の他端は−Ｖ端子に接続されている。図４においては、第三の容量素子２２９は−Ｖ端子と第一の抵抗素子２３０の他端と接続されているが、−Ｖ端子と第一の抵抗素子２３０の一端に接続されていてもよい。
フィードバック回路２２６は、第三のトランジスタ２３１および第二の抵抗素子２３２を有する。第三のトランジスタ２３１のソース端子は−Ｖ端子、ゲート端子は定電圧を生成する回路２２５の出力、ドレイン端子は第二の抵抗素子２３２の一端に接続されている。第二の抵抗素子２３２の他端は、入力回路２２４の第一の容量素子２２０の他端、および、第一のトランジスタ２２１のゲート端子およびソース端子に接続されている。
また、フィードバック回路２２６は、第三のトランジスタ２３１および第二の抵抗素子２３２を有する例を示しているが、第二の抵抗素子が容量素子であってもよいし、ダイオードであってもよい。半導体装置２３３のインピーダンスを変化させることができればどのような回路でもよい。
半導体装置２３３の動作について簡単に説明する。アンテナが受信した無線信号は交流信号として入力回路２２４に入力される。入力回路２２４に入力された交流信号は、前記半波２倍圧整流回路により整流され、交流信号の半波長の振幅のおよそ２倍の振幅の信号を生成する。そして、生成された信号は第二の容量素子２２３により平滑され、直流電圧（以下、ＶＩＮ）となる。
ＶＩＮはフィルタ２２７を通り、定電圧を生成する回路２２５に送られ、ＶＩＮ以下で、かつ、より安定した定電圧（以下、ＶＤＤ）が生成される。定電圧を生成する回路２２５の回路構成は、電圧や電流または両方により生成した電圧を一定に保つことができればどのような回路でもよい。例えば、レギュレータ回路などがある。
フィルタ２２７により、入力回路２２４が生成したＶＩＮに加わっているノイズは除去され、定電圧を生成する回路２２５に、ノイズが除去された直流電圧を供給することができる。
そして、定電圧を生成する回路２２５により生成されるＶＤＤの変動は抑制される。
上記構成のフィルタ２２７のように一つの抵抗素子と一つの容量素子を接続した場合、周波数をｆｃ、容量値をＣ、抵抗値をＲとすると、ｆｃ＜１／（２πＣＲ）と表される。この計算式は、１／（２πＣＲ）よりも小さい周波数を通しやすく、１／（２πＣＲ）よりも大きい周波数は通しにくいことを表している。そして、ＶＤＤに加わっている、除去したいノイズの周波数から、この計算式を用いて、容量値Ｃ、抵抗値Ｒを見積もることが出来る。
例えば、１ＭＨｚより大きいノイズを除去するには、上述の計算式から、ＣＲを１６０×１０−９よりも小さくすればよい。例えば、Ｃ＝１６ｐＦ、Ｒ＝１０ｋΩとすればよい。
ＶＤＤは回路部２２８に供給される。また、ＶＤＤはフィードバック回路２２６にも入力される。
ＶＤＤがフィードバック回路２２６内の第三のトランジスタ２３１の閾値電圧を超えると、第三のトランジスタ２３１は導通する。導通とはトランジスタがＯＮして電流が流れる状態をいう。そして、交流信号が入力する入力回路２２４内の第一の容量素子２２０の他端、第一のトランジスタ２２１のゲート端子およびソース端子、および、第二のトランジスタ２２２のドレイン端子から、第二の抵抗素子２３２および第三のトランジスタ２３１を通って電流が流れ、半導体装置２３３のインピーダンスを変えることができる。
上記構成では、トランジスタはすべてＮ型を使用しているが、Ｐ型のトランジスタを用いても良い。
上記構成により、定電圧を生成する回路に入力するノイズを除去する。そして、定電圧が変動し難くなり、誤動作、あるいは、全く動作しない等の動作不良を抑制することができる。また、結果として、フィードバック回路に入力する定電圧の変動が抑制される。変動が抑制された定電圧でフィードバックをかけることで入力インピーダンスを変化させて、大電力が入力しても回路が破壊され難い回路を提供することができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
実施の形態４では、本発明の一態様の半導体装置内のフィルタ回路の別の例について説明する。
半導体装置３３３は、入力回路３２４、定電圧を生成する回路３２５、フィードバック回路３２６、フィルタ３２７および回路部３２８を有する（図５）。
半導体装置３３３の２つの入力端子＋Ｖおよび−Ｖは、それぞれ、アンテナ等の無線信号を受信する素子の＋端子および−端子に接続されている。
入力回路３２４は、第一の容量素子３２０、第一のトランジスタ３２１、第二のトランジスタ３２２および第二の容量素子３２３を有する。第一の容量素子３２０の一端は＋Ｖ端子、他端は第一のトランジスタ３２１のゲート端子およびソース端子に接続されている。第一のトランジスタ３２１はゲート端子とソース端子が接続されており、ダイオードとして機能する。また、第一のトランジスタ３２１のドレイン端子は第二の容量素子３２３の一端と接続されている。第二のトランジスタ３２２は第一のトランジスタ３２１と同様に、ゲート端子とソース端子が接続されており、ダイオードとして機能する。また、第二のトランジスタ３２２のドレイン端子は第一のトランジスタ３２１のゲート端子およびソース端子に接続されている。さらに、第二のトランジスタ３２２のゲート端子およびソース端子は第二の容量素子３２３の他端と接続されている。なお、第二の容量素子３２３の他端は−Ｖ端子とも接続されている。第一の容量素子３２０、第一のトランジスタ３２１および第二のトランジスタ３２２で半波２倍圧整流回路を構成している。
フィルタ３２７は、第一のインダクタ素子３３０および第三の容量素子３２９を有する。第一のインダクタ素子３３０の一端は入力回路３２４の出力（第一のトランジスタ３２１のドレイン端子及び第三の容量素子３２９の一端）および定電圧を生成する回路３２５の入力に、他端は第二の容量素子３２３および入力回路３２４の出力に接続されている。第三の容量素子３２９の他端は−Ｖ端子に接続されている。図５においては、第三の容量素子３２９は−Ｖ端子と第一のインダクタ素子３３０の一端と接続されているが、−Ｖ端子と第一のインダクタ素子３３０の他端に接続されていてもよい。
フィードバック回路３２６は、第三のトランジスタ３３１および第二の抵抗素子３３２を有する。第三のトランジスタ３３１のソース端子は−Ｖ端子、ゲート端子は定電圧を生成する回路３２５の出力、ドレイン端子は第二の抵抗素子３３２の一端に接続されている。第二の抵抗素子３３２の他端は、入力回路３２４の第一の容量素子３２０の他端、および、第一のトランジスタ３２１のゲート端子およびソース端子に接続されている。
図５のフィードバック回路３２６は、第三のトランジスタ３３１および第二の抵抗素子３３２を有する例を示しているが、第二の抵抗素子が容量素子であってもよいし、ダイオードであってもよい。半導体装置３３３のインピーダンスを変化させることができればどのような回路でもよい。
半導体装置３３３の動作について簡単に説明する。アンテナが受信した無線信号は交流信号として入力回路３２４に入力される。入力回路３２４に入力された交流信号は、前記半波２倍圧整流回路により整流され、交流信号の半波長の振幅のおよそ２倍の振幅の信号を生成する。そして、生成された信号は第二の容量素子３２３により平滑され、直流電圧（以下、ＶＩＮ）となる。
ＶＩＮはフィルタ３２７を通り、定電圧を生成する回路３２５に送られ、ＶＩＮ以下で、かつ、より安定した定電圧（以下、ＶＤＤ）が生成される。定電圧を生成する回路３２５の回路構成は、電圧や電流または両方により生成した電圧を一定に保つことができればどのような回路でもよい。例えば、レギュレータ回路などがある。
フィルタ３２７により、入力回路３２４が生成したＶＩＮに加わっているノイズは除去され、定電圧を生成する回路３２５に、ノイズが除去された直流電圧を供給することができる。
そして、定電圧を生成する回路３２５により生成されるＶＤＤの変動は抑制される。
上記構成のフィルタ３２７のように一つのインダクタ素子と一つの容量素子を接続した場合、周波数をｆｃ、インダクタンスをＬ、容量値をＣとすると、ｆｃ＜１／（２π（ＬＣ）１／２）と表される。この計算式は、１／（２π（ＬＣ）１／２）よりも小さい周波数ｆｃを通しやすく、１／（２π（ＬＣ）１／２）よりも大きい周波数は通しにくいことを表している。そして、この計算式を用いて、交流信号の透過を抑制したい交流信号の周波数から、インダクタンスＬ、容量値Ｃを見積もることが出来る。なお、公称インピーダンスをＲとすると、Ｒ＝（Ｌ／Ｃ）１／２と表される。
例えば、１ＭＨｚより大きい周波数を通しにくくしたければ、上述の計算式から、ＬＣを１．３８×１０−１６よりも小さくすればよい。例えば、Ｌ＝３μＨ、Ｃ＝４６ｐＦ、Ｒを約２５６Ωとすればよい。
ＶＤＤは回路部３２８に供給される。また、ＶＤＤはフィードバック回路３２６にも入力される。
ＶＤＤがフィードバック回路３２６内の第三のトランジスタ３３１の閾値電圧を超えると、第三のトランジスタ３３１は導通する。そして、交流信号が入力する入力回路３２４内の第一の容量素子３２０の他端、第一のトランジスタ３２１のゲート端子およびソース端子、および、第二のトランジスタ３２２のドレイン端子から、第二の抵抗素子３３２および第三のトランジスタ３３１を通って電流が流れ、半導体装置３３３のインピーダンスを変えることができる。
上記構成では、トランジスタはすべてＮ型を使用しているが、Ｐ型のトランジスタを用いても良い。
上記構成により、定電圧を生成する回路に入力するノイズを除去する。そして、定電圧が変動し難くなり、誤動作、あるいは、全く動作しない等の動作不良を抑制することができる。また、結果として、フィードバック回路に入力する定電圧の変動が抑制される。変動が抑制された定電圧でフィードバックをかけることで入力インピーダンスを変化させて、大電力が入力しても回路が破壊され難い回路を提供することができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置の構成の一例について説明する。
まず本発明の一態様の半導体装置の構成の一例について説明する。図６は、本実施の形態における半導体装置の構成を示す斜視図である。
本実施の形態における半導体装置は、封止層５００と、封止層５０１と、封止層５００及び封止層５０１に覆われた複数の機能回路５０２（点線部）と、を有する（図６（Ａ））。
図６（Ｂ）は、便宜のため、図６（Ａ）の複数の機能回路５０２を実線で示し、封止層５０１を点線で示した図である。図６（Ｂ）に示すように、封止層５００及び封止層５０１に覆われた複数の機能回路５０２は、機能回路５０２上に設けられたアンテナ５０３と、を有する。
次に本実施の形態における半導体装置の断面構造について図７を用いて説明する。図７は、図６（Ｂ）の線分Ａ−Ｂにおける断面図である。
本実施の形態における半導体装置は、封止層５００と、封止層５０１とを有し、封止層５００上に設けられた剥離層５０４と、剥離層５０４上に設けられた半導体素子層５０５と、半導体素子層５０５上に設けられ、開口部を有する第１の絶縁層５０６及び第２の絶縁層５０７と、一部が開口部を介して半導体素子層５０５に接するように設けられた導電層５０８と、導電層５０８及び第２の絶縁層５０７を覆うように設けられた第３の絶縁層５０９と、を有する複数の機能回路５０２と、を有する（図７）。
封止層５００は、第１の封止層であり、封止層５０１は、第２の封止層である。封止層５００及び封止層５０１は、端部において接しており、剥離層５０４、半導体素子層５０５、第１の絶縁層５０６、第２の絶縁層５０７、導電層５０８、及び第３の絶縁層５０９が、封止層５００及び封止層５０１からなる封止層に覆われている。封止層５００及び封止層５０１としては、例えば図７に示すように繊維体５１０などに樹脂を含浸させた材料（例えばプリプレグ）などを適用することができる。このとき繊維体５１０は、有機化合物または無機化合物の高強度繊維を用いた織布または不織布である。高強度繊維としては、具体的には引張弾性率が高い繊維である。または、ヤング率が高い繊維である。高強度繊維の代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維である。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維を用いることができる。なお、繊維体５１０は、一種類の上記高強度繊維で形成されてもよい。複数の上記高強度繊維で形成されてもよい。
繊維体５１０として、カーボン繊維を用いて、繊維体５１０に導電性を持たせると、静電破壊を抑制することができる。
繊維体５１０は、繊維（単糸）の束（以下、糸束という）を経糸及び緯糸に使って製織した織布、または複数種の繊維の糸束をランダムまたは一方向に堆積させた不織布で構成されてもよい。織布の場合、例えば平織り、綾織り、またはしゅす織りなどを用いることができる。
糸束の断面は、円形でも楕円形でもよい。繊維糸束として、高圧水流、液体を媒体とした高周波の振動、連続超音波の振動、ロールによる押圧等によって、開繊加工をした繊維糸束を用いてもよい。開繊加工をした繊維糸束は、糸束幅が広くなり、厚み方向の単糸数を削減することが可能であり、糸束の断面が楕円形または平板状となる。また、繊維糸束として低撚糸を用いることで、糸束が扁平化やすく、糸束の断面形状が楕円形状または平板形状となる。このように、断面が楕円形または平板状の糸束を用いることで、繊維体５１０の厚さを薄くすることが可能である。このため、封止層５００及び封止層５０１の厚さを薄くすることが可能であり、薄型の半導体装置を作製することができる。繊維の糸束径は４μｍ以上４００μｍ以下、さらには４μｍ以上２００μｍ以下であればよく、また、繊維の太さは、４μｍ以上２０μｍ以下であればよいが、繊維の材料によってはさらに薄くすることもでき、繊維の材料の種類に応じて適宜設定することができる。
繊維体５１０の繊維糸束を経糸及び緯糸に使って製織した織布の上面図を図８に示す。
繊維体５１０は、一定間隔をあけた経糸５１０ａ及び一定間隔をあけた緯糸５１０ｂが織られている（図８（Ａ））。繊維体は経糸５１０ａ及び一緯糸５１０ｂが存在しない領域（バスケットホール５１０ｃという）を有する。このような繊維体５１０は、有機樹脂が繊維体に含浸される割合が高まり、繊維体５１０及び素子層の密着性を高めることができる。
繊維体５１０は、経糸５１０ａ及び緯糸５１０ｂの密度が高く、バスケットホール５１０ｃの割合が低いものでもよい（図８（Ｂ））。代表的には、バスケットホール５１０ｃの大きさが、局所的に押圧される面積より小さいことが好ましい。代表的には、一辺が０．０１ｍｍ以上０．２ｍｍ以下の矩形であることが好ましい。繊維体５１０のバスケットホール５１０ｃの面積がこのように小さいと、先端の細い部材（代表的には、ペンや鉛筆等の筆記用具）により押圧されても、当該圧力を繊維体５１０全体で吸収させることが可能である。
繊維糸束内部への有機樹脂の浸透率を高めるため、繊維に表面処理が施されても良い。例えば、繊維表面を活性化させるためのコロナ放電処理、プラズマ放電処理等がある。また、シランカップリング剤、チタネートカップリング剤を用いた表面処理がある。
繊維体５１０に含浸され、且つ半導体素子層５０５の表面を封止する樹脂は、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、またはシアネート樹脂等の熱硬化性樹脂を用いることができる。また、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂、またはフッ素樹脂等の熱可塑性樹脂を用いることができる。さらにＵＶ硬化性樹脂や可塑性有機樹脂を用いてもよい。また、上記熱可塑性樹脂及び上記熱硬化性樹脂の複数を用いてもよい。上記樹脂を用いることで、熱処理により繊維体５１０を機能回路５０２に固着することが可能である。なお、樹脂はガラス転移温度が高いほど、局所的押圧に対して破壊しにくいため好ましい。
封止層５００及び封止層５０１の厚さは、それぞれ１０μｍ以上１００μｍ以下、さらには１０μｍ以上３０μｍが好ましい。このような厚さの封止層を用いることで、薄型で湾曲することが可能な半導体装置を作製することができる。
樹脂または繊維体５１０の糸束内に高熱伝導性フィラーを分散させてもよい。高熱伝導性フィラーとしては、窒化アルミニウム、窒化ホウ素、窒化珪素、アルミナ等がある。また、高熱伝導性フィラーとしては、銀、銅等の金属粒子がある。導電性フィラーが有機樹脂または繊維糸束内に含まれることにより素子層での発熱を外部に放出しやすくなるため、半導体装置の蓄熱を抑制することが可能であり、半導体装置の破壊を低減することができる。
樹脂または繊維体５１０の糸束内に、カーボン粒子を分散させてもよい。特に半導体素子層５０５に薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が含まれている場合、ＴＦＴの下方にカーボン粒子が分散された樹脂または繊維体５１０を有する封止層５００及び封止層５０１を設けると、静電気によりＴＦＴが破壊されるのを防ぐことができる。
剥離層５０４は、別の基板上に設けられる半導体素子層５０５と半導体素子層５０５を形成するために用いられる基板とを剥離するための層として機能し、例えばタングステン、モリブデン、チタン、タンタル、ニオブ、ニッケル、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、及び珪素などの中から選択された元素、又は元素を主成分とする合金材料、又は元素を主成分とする化合物材料からなる層を、単層または複数の層を積層させて形成することができる。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。
剥離層５０４が単層構造の場合、好ましくは、タングステン、モリブデン、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。
剥離層５０４が積層構造の場合、好ましくは、１層目として金属層を形成し、２層目として金属酸化物層を形成する。代表的には、１層目の金属層として、タングステン、モリブデン、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン、又はタングステンとモリブデンの混合物の酸化物、タングステン、モリブデン、又はタングステンとモリブデンの混合物の窒化物、タングステン、モリブデン、又はタングステンとモリブデンの混合物の酸化窒化物、又はタングステン、モリブデン、又はタングステンとモリブデンの混合物の窒化酸化物を含む層を形成する。
剥離層５０４として、１層目として金属層、２層目として金属酸化物層の積層構造を形成する場合、金属層としてタングステンを含む層を形成し、その上層に酸化物で形成される絶縁層を形成することで、タングステンを含む層と絶縁層との界面に、金属酸化物層としてタングステンの酸化物を含む層が形成されることを活用してもよい。さらには、金属層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等を行って金属酸化物層を形成してもよい。
タングステンの酸化物は、ＷＯ２、Ｗ２Ｏ５、Ｗ４Ｏ１１、ＷＯ３などがある。
半導体素子層５０５は、上記実施の形態１に示した半導体集積回路が形成される層である。半導体素子層５０５は、１μｍ以上１０μｍ以下、さらには１μｍ以上５μｍ以下の厚さで形成されることが好ましい。半導体素子層５０５の厚さを上記の範囲にすることにより、湾曲することが可能な半導体装置を作製することができる。また半導体装置の上面の面積は、４ｍｍ２以上、さらには９ｍｍ２以上が好ましい。
半導体素子層５０５のより具体的な構成について図９、１０を用いて説明する。図９、１０は、本実施の形態における半導体素子層の構成を示す断面図である。
本実施の形態における半導体素子層５０５は、下地層６００と、下地層６００上に設けられた複数のトランジスタ６０１を有し、複数のトランジスタ６０１は、不純物領域を有する半導体層６０２と、半導体層６０２を覆うように設けられたゲート絶縁層６０３と、ゲート絶縁層６０３を介して半導体層６０２の一部の上に設けられたゲート電極６０４と、ゲート電極６０４及びゲート絶縁層６０３上に設けられ、開口部を有する第１の層間絶縁層６０５及び第２の層間絶縁層６０６と、開口部を介して半導体層６０２の不純物領域の一部に接するように設けられた電極６０７と、を有する（図９）。
トランジスタ６０１の電極６０７と同一層に設けられた電極６０８に図７における第１の絶縁層５０６及び第２の絶縁層５０７の開口部を介して導電層５０８の一部が接している。
下地層６００は、酸化珪素膜、窒素を含む酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜のいずれか１つ、あるいは２つ以上の積層膜を用いればよい。
下地層６００を下地層６００ａと、下地層６００ｂの２層構造とし、一方の下地層の一部がエッチングにより除去された構造とすることもできる（図１０）。他方の下地層をエッチング後においても残すことにより、不純物の混入を抑制することができる。
半導体層６０２は、チャネル領域、ソース領域、及びドレイン領域を有する。半導体層６０２としては、非晶質（アモルファス）半導体、微結晶（マイクロクリスタル）半導体またはセミアモルファス半導体、または多結晶半導体層を用いることができる。微結晶半導体は、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、０．５以上２０ｎｍ以下の結晶領域を観測することができ、珪素を主成分とする場合にはラマンスペクトルが５２０ｃｍ−１よりも低波数側にシフトしている。Ｘ線回折では珪素結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。未結合手（ダングリングボンド）の補償するものとして水素又はハロゲンを少なくとも１原子％又はそれ以上含ませている。例えば微結晶半導体を用いる場合には、材料ガスをグロー放電分解（プラズマＣＶＤ）して形成する。このときの材料ガスとしては、ＳｉＨ４、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることができる。また、ＧｅＦ４を混合させても良い。この材料ガスをＨ２、あるいは、Ｈ２とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種又は複数種の希ガス元素で希釈してもよい。このときの希釈率は２倍以上１０００倍以下の範囲である。また、圧力は０．１Ｐａ以上１３３Ｐａ以下の範囲である。また、電源周波数は１ＭＨｚ以上１２０ＭＨｚ以下、好ましくは１３ＭＨｚ以上６０ＭＨｚ以下の範囲である。また、基板加熱温度は３００℃以下の範囲とする。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物濃度は、酸素、窒素、炭素ともそれぞれ１×１０２０／ｃｍ３以下とすることが望ましく、特に、酸素濃度は５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下とする。
半導体層６０２の不純物領域は、ソース領域またはドレイン領域として機能し、例えばリンやヒ素などのｎ型不純物元素、またはボロンなどのｐ型不純物元素を添加することにより形成される。さらに不純物領域に接する電極は、ソース電極またはドレイン電極として機能する。また、半導体層６０２のそれぞれに同じ導電型を付与する不純物元素を添加することもできる。また、それぞれの半導体層６０２において異なる導電型を付与する不純物元素を添加することもできる。また、本実施の形態において、ソース領域またはドレイン領域となる不純物領域より不純物濃度の低い低濃度不純物領域（ＬＤＤ領域ともいう）を設けることもできる。低濃度不純物領域を設けることによりオフ電流を抑えることができる。
ゲート絶縁層６０３としては、例えば酸化珪素膜、窒素を含む酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜のいずれか１つ、あるいは２つ以上の積層膜などを用いることができる。ゲート絶縁層６０３は、スパッタ法又はプラズマＣＶＤ法などによって形成することができる。
ゲート電極６０４としては、例えば単層の導電膜、又は２層、３層の導電膜の積層構造とすることができる。ゲート電極６０４の材料としては、導電膜を用いることができる。例えば、タンタル、チタン、モリブデン、タングステン、クロム、シリコンなどの元素の単体膜、あるいは、元素の窒化膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、あるいは、元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、あるいは、元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）などを用いることができる。なお、上述した単体膜、窒化膜、合金膜、シリサイド膜などは、単層または積層して用いることができる。
第１の層間絶縁層６０５及び第２の層間絶縁層６０６としては、例えば酸化珪素膜、窒素を含む酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜のいずれか１つ、あるいは２つ以上の積層膜などを用いることができる。
電極６０７としては、アルミニウム、ニッケル、炭素、タングステン、モリブデン、チタン、白金、銅、タンタル、金、またはマンガンなどの元素の単体膜、あるいは、元素の窒化膜、あるいは、元素を組み合わせた合金膜、あるいは、元素のシリサイド膜などを用いることができる。例えば、元素を複数含む合金として、炭素及びチタンを含有したアルミニウム合金、ニッケルを含有したアルミニウム合金、炭素及びニッケルを含有したアルミニウム合金、炭素及びマンガンを含有したアルミニウム合金などを用いることができる。例えば、積層構造で設ける場合、アルミニウムをモリブデン又はチタンなどで挟み込んだ構造とすることで、アルミニウムにおける、熱や化学反応に対する耐性を向上することができる。
なお、本実施の形態における半導体素子層５０５の構成は、図９及び図１０に示した構成に限定されず、ダイオード、抵抗素子、容量素子、またはフローティングゲートを有するトランジスタなどの半導体素子を設けることもできる。
また、トランジスタ６０１は、図９及び図１０に示した構成に限定されず、例えば逆スタガ構造、フィンＦＥＴ構造等の構造のトランジスタの構造とすることもできる。例えばフィンＦＥＴ構造とすることで、トランジスタサイズの微細化に伴う短チャネル効果を抑制することができる。また、トランジスタ６０１として、ＳＯＩ基板など、半導体基板を用いることもできる。半導体基板を用いて作製されたトランジスタは、移動度が高いため、トランジスタサイズを小さくすることができる。また、有機半導体を用いたトランジスタ、またはカーボンナノチューブを用いたトランジスタなども用いることができる。
第１の絶縁層５０６は、層間絶縁層としての機能を有し、例えば酸化珪素膜、窒素を含む酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜のいずれか１つ、あるいは２つ以上の積層膜などを用いることができる。第１の絶縁層５０６で半導体素子層５０５を覆うことにより、半導体集積回路となる半導体素子層５０５への不純物の混入を抑制することができる。
第２の絶縁層５０７は、層間絶縁層としての機能を有し、例えば樹脂などを用いることができる。
導電層５０８は、図６（Ｂ）におけるアンテナ５０３として機能し、例えば銀、金、銅、ニッケル、白金、パラジウム、タンタル、モリブデン、チタン、アルミニウム等のいずれか１つあるいは２つ以上を用いて形成することができる。本実施の形態においてアンテナの形状をループ状としているが、ループ状にすることにより、機能回路の面積を小さくすることができる。ただし、これに限定されず、アンテナ５０３の形状は、電波を受信できる形であればよい。例えば、ダイポールアンテナ、折り返しダイポールアンテナ、スロットアンテナ、メアンダラインアンテナ、マイクロストリップアンテナ等なども用いることができる。
第３の絶縁層５０９としては、非晶質珪素膜、酸化珪素膜、窒素を含む酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜のいずれか１つ、あるいは２つ以上の積層膜などを用いることができる。また、非晶質珪素膜を用いる場合、一導電性を付与する不純物元素を添加することもできる。一導電性型を付与する不純物元素を添加することにより素子の静電破壊を防止することができる。なお、第３の絶縁層５０９を設けない構成とし、半導体装置の厚さを薄くすることもできる。
図７に示す半導体装置は、複数の半導体素子層５０５、第１の絶縁層５０６、及び導電層５０８が封止層５００及び封止層５０１により覆われた構造となっている。これにより半導体集積回路となる半導体素子層５０５への不純物の混入を抑制することができる。
また、本実施の形態では図１１に示すように、領域５１４において封止層５００及び封止層５０１が接する構成とし、半導体素子層５０５、第１の絶縁層５０６、及び導電層５０８が封止層５００及び封止層５０１により覆われた構造とすることもできる。これにより半導体集積回路となる半導体素子層への不純物の混入を抑制することができる。
以上のように、本発明の半導体装置を上記の構成とすることにより、冗長性を高めることができるため、信頼性を向上させることができる。また、半導体集積回路への不純物の混入を抑制し、曲げに対するストレスを緩和することができ、外力に対する耐性を高めることができるため、各機能回路において信頼性を向上させることができる。
次に本実施の形態における半導体装置の作製方法について図１２乃至図１５を用いて説明する。図１２乃至図１５は、本実施の形態における半導体装置の作製方法を示す断面図である。ここでは例として、図９に示した構成における半導体装置の作製方法について説明する。
基板５１１上に剥離層５０４を形成し、剥離層５０４上に半導体素子層５０５を形成する（図１２（Ａ））。剥離層５０４は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等を用いることにより形成することができる。なお、塗布法とは、溶液を被処理物上に吐出させて成膜する方法であり、例えばスピンコーティング法や液滴吐出法を含む。また、液滴吐出法とは、微粒子を含む組成物の液滴を微細な孔から吐出して所定の形状のパターンを形成する方法である。
半導体素子層５０５を覆うように第１の絶縁層５０６及び第２の絶縁層５０７を形成する。
第１の絶縁層５０６及び第２の絶縁層５０７の一部をエッチングにより除去する（図１２（Ｂ））。このとき、少なくとも半導体素子層５０５を覆っている部分の第１の絶縁層５０６及び第２の絶縁層５０７が残るようにする。また、半導体素子層５０５上に残った第１の絶縁層５０６及び第２の絶縁層５０７の一部には、開口部を設ける。
第１の絶縁層５０６及び第２の絶縁層５０７を介して半導体素子層５０５における電極と一部が接するように導電層５０８を形成する（図１３（Ａ））。導電層５０８は、例えば上記に挙げた導電層５０８として適用可能な材料の金属粒子を有する液滴やペーストなどを、別途基板上に液滴吐出法（インクジェット法、ディスペンス法など）により吐出し、乾燥焼成して形成することができる。液滴吐出法により導電層５０８を形成することで工程数の削減が可能であり、それに伴うコスト削減が可能である。
第２の絶縁層５０７及び導電層５０８を覆うように第３の絶縁層５０９を形成する（図１３（Ｂ））。
第３の絶縁層５０９上に封止層５０１を接着する（図１４（Ａ））。接着する方法としては例えば封止層５０１をプレスして接着する方法などが挙げられる。
封止層５０１上に光または熱により剥離可能な粘着テープ５１２を設けて、粘着テープ５１２上にローラ５１３を回転させながら剥離層５０４を剥離して、基板５１１を分離する（図１４（Ｂ））。
剥離層５０４が形成されている面からレーザを照射し、剥離層５０４、第３の絶縁層５０９、及び封止層５０１の一部に溝５１５を形成する（図１５（Ａ））。なお粘着テープ５１２は、溝５１５を形成後に剥離してもよいし、溝５１５を形成する前に剥離してもよい。
第３の絶縁層５０９の基板５１１が剥離された側の面に封止層５００を接着する（図１５（Ｂ））。接着する方法としては例えば封止層５００をプレスして接着する方法などが挙げられる。封止層５００を接着することにより封止層５００及び封止層５０１における樹脂が溝５１５に流れる。そして封止層５００と封止層５０１とが接着される。このとき溝５１５より端部の封止層５００及び封止層５０１が合わさっていない部分は除去してもよい。
以上により、図９に示す構成の半導体装置を作製することができる。本実施の形態の作製方法を用いることにより、半導体素子層５０５が封止層５００及び封止層５０１に挟持された構造を形成することができる。なお、本実施の形態に示す半導体装置の作製方法は、一例であり、他の作製方法を用いることもできる。
また、本実施の形態において半導体装置の機能回路のアンテナとは別にブースターアンテナを設けた場合について図１６を用いて説明する。図１６は、本実施の形態における半導体装置の他の構成を示す斜視図である。
本実施の形態における半導体装置の他の構成は、機能回路７００と、機能回路７００上に設けられた基板７０１（点線部）と、基板７０１の一方の上に設けられたアンテナ７０２と、を有する（図１６）。
機能回路７００は、図７に示した機能回路５０２の構成と同じである。
なお、本実施の形態において、アンテナ７０２の形状をループ状としているが、ループ状とすることで半導体装置の面積を小さくすることができる。またループ状に限定されず、アンテナ７０２の形状は、電波を受信できる形であればよく、例えば、ダイポールアンテナ、折り返しダイポールアンテナ、スロットアンテナ、メアンダラインアンテナ、マイクロストリップアンテナ等の形状を用いることができる。
また、基板７０１を用いずにアンテナ７０２を機能回路７００に貼り合わせることもできる。基板７０１を用いないことにより、半導体装置の厚さを薄くすることができる。
次に本実施の形態における半導体装置の断面構造について図１７を用いて説明する。図１７は、図１６の線分Ａ−Ｂにおける断面図である。
本実施の形態における半導体装置は、封止層７０３と、封止層７０３上に設けられた剥離層７０４と、剥離層７０４上に設けられた半導体素子層７０５と、半導体素子層７０５上に設けられ、開口部を有する第１の絶縁層７０６及び第２の絶縁層７０７と、一部が開口部を介して半導体素子層７０５に接するように設けられた導電層７０８と、導電層７０８及び第２の絶縁層７０７を覆うように設けられた第３の絶縁層７０９と、第３の絶縁層７０９上に設けられた封止層７１０と、を有する機能回路７００と、封止層７１０上に設けられ、導電層７１１を有する基板７０１と、を有する（図１７）。
なお、封止層７０３、剥離層７０４、半導体素子層７０５、第１の絶縁層７０６、第２の絶縁層７０７、導電層７０８、第３の絶縁層７０９、及び封止層７１０のそれぞれは、図７における封止層５００、剥離層５０４、半導体素子層５０５、第１の絶縁層５０６、第２の絶縁層５０７、導電層５０８、第３の絶縁層５０９、及び封止層５０１のそれぞれに適用可能な構成及び材料を適用することができる（図１７）。
導電層７１１は、図１６において、ブースターアンテナであるアンテナ７０２として機能し、例えば銀、金、銅、ニッケル、白金、パラジウム、タンタル、モリブデン、チタン、アルミニウム等のいずれか１つあるいは２つ以上を用いて形成することができる。
なお、本実施の形態において、アンテナ７０２の形状をループ状の形状としているが、ループ状にすることにより、機能回路の面積を小さくすることができる。ただし、これに限定されず、アンテナ７０２の形状は、電波を受信できる形であればよい。例えば、ダイポールアンテナ、折り返しダイポールアンテナ、スロットアンテナ、メアンダラインアンテナ、マイクロストリップアンテナ等の形状なども用いることができる。
以上のように第１のアンテナとなる導電層７０８と、ブースターアンテナとして機能する第２のアンテナとなる導電層７１１とを設けた構成の場合には、第１のアンテナと第２のアンテナとの間における電力の授受を非接触で行うことができる。また第２のアンテナを設けることにより、受信可能な電波の周波数帯が限定されず、通信距離を伸ばすことができる。
次に図１７における半導体装置の作製方法について説明する（図１８）。図１８は、本実施の形態における半導体装置の他の構成の作製方法を示す断面図である。
上記図１２乃至図１５に示した半導体装置の作製方法を用いて機能回路７００、封止層７０３及び封止層７１０を形成する（図１８（Ａ））。
機能回路７００と導電層７１１が形成された基板７０１とを、導電層７１１が形成された面が機能回路７００側になるように貼り合わせる（図１８（Ｂ））。このとき別途接着層を介して基板７０１と機能回路７００とを貼り合わせることもできる。接着層を設けることにより、貼り合わせ面の接着強度を向上させることができる。
以上のように、第２のアンテナ（アンテナ７０２）を設けた半導体装置を作製することができる。本実施の形態の作製方法を用いることにより、半導体素子層７０５が封止層７０３及び封止層７１０に挟持された構造を形成することができる。また、第２のアンテナの下に複数の機能回路を配置することにより、第２のアンテナを用いる場合においても面積を小さくすることができる。
なお、本実施の形態に示す半導体装置の作製方法は一例であり、他の作製方法を用いることもできる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、本発明の半導体装置の使用例について説明する。
本発明の半導体装置の具体的な使用例について説明する（図１９）。図１９は、本実施の形態における半導体装置の使用例を示す図である。
上記実施の形態における半導体装置の使用例を示す（図１９）。半導体装置の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１９（Ａ）参照）、包装用容器類（包装紙やボトル等、図１９（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１９（Ｂ）参照）、乗り物類（自転車等、図１９（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図１９（Ｅ）、図１９（Ｆ）参照）等に設けて使用することができる。
本発明の半導体装置８００は、プリント基板に実装、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込む、または有機樹脂からなるパッケージであれば当該有機樹脂に埋め込み、各物品に固定される。本発明の半導体装置８００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の半導体装置８００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の半導体装置を取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の半導体装置を取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
以上のように、本発明の半導体装置は、高い信頼性を有するため、本実施例に挙げた各用途に用いることにより、物品の認証性、または安全性などをさらに高めることができる。
２０１ 半導体装置
２０４ 入力回路
２０５ 定電圧を生成する回路
２０６ フィードバック回路
２０７ フィルタ
２０８ 回路部
２２０ 第一の容量素子
２２１ 第一のトランジスタ
２２２ 第二のトランジスタ
２２３ 第二の容量素子
２２４ 入力回路
２２５ 定電圧を生成する回路
２２６ フィードバック回路
２２７ フィルタ
２２８ 回路部
２２９ 第三の容量素子
２３０ 第一の抵抗素子
２３１ 第三のトランジスタ
２３２ 第二の抵抗素子
２３３ 半導体装置
３００ ＲＦＩＤタグ
３０１ アンテナ
３１３ 半導体集積回路
３２０ 第一の容量素子
３２１ 第一のトランジスタ
３２２ 第二のトランジスタ
３２３ 第二の容量素子
３２４ 入力回路
３２５ 定電圧を生成する回路
３２６ フィードバック回路
３２７ フィルタ
３２８ 回路部
３２９ 第三の容量素子
３３０ 第一のインダクタ素子
３３１ 第三のトランジスタ
３３２ 第二の抵抗素子
３３３ 半導体装置
３４０ リセット回路
３５０ 復調回路
３６０ 回路部
３７０ クロック生成回路
３８０ コード抽出回路
３９０ コード判定回路
４００ 変調回路
４１０ 信号出力制御回路
４２０ ＣＲＣ回路
４３０ メモリ
４４０ 入力回路
４５０ 定電圧を生成する回路
４６０ フィードバック回路
４７０ フィルタ
５００ 封止層
５０１ 封止層
５０２ 機能回路
５０３ アンテナ
５０４ 剥離層
５０５ 半導体素子層
５０６ 第１の絶縁層
５０７ 第２の絶縁層
５０８ 導電層
５０９ 第３の絶縁層
５１０ 繊維体
５１０ａ 経糸
５１０ｂ 緯糸
５１０ｃ バスケットホール
５１１ 基板
５１２ 粘着テープ
５１３ ローラ
５１４ 領域
５１５ 溝
６００ 下地層
６０１ トランジスタ
６０２ 半導体層
６０３ ゲート絶縁層
６０４ ゲート電極
６０５ 第１の層間絶縁層
６０６ 第２の層間絶縁層
６０７ 電極
７００ 機能回路
７０１ 基板
７０２ アンテナ
７０３ 封止層
７０４ 剥離層
７０５ 半導体素子層
７０６ 第１の絶縁層
７０７ 第２の絶縁層
７０８ 導電層
７０９ 第３の絶縁層
７１０ 封止層
７１１ 導電層
８００ 半導体装置

Claims (4)

  1. 交流信号から直流電圧を生成する入力回路と、
    前記直流電圧以下の定電圧を生成する回路と、
    前記定電圧が供給される回路部と、
    フィルタと、
    前記定電圧を生成する回路から入力される前記定電圧によりインピーダンスが変化するフィードバック回路と、を有し、
    前記フィルタは前記入力回路と前記定電圧を生成する回路との間に電気的に接続されていることを特徴とする半導体装置。
  2. 請求項１において、無線通信によりデータの交信が可能なアンテナを有し、
    前記入力回路は前記アンテナから送られてきた交流信号から前記直流電圧を生成することを特徴とする半導体装置。
  3. 請求項１又は２において、
    前記フィルタは、第１の抵抗素子と容量素子を有し、
    前記フィードバック回路は、第２の抵抗素子とトランジスタを有し、
    前記定電圧を生成する回路の出力は、前記トランジスタのゲート及び前記回路部の入力と電気的に接続され、
    前記第１の抵抗素子の一端は前記容量素子の一端及び前記定電圧を生成する回路の入力と電気的に接続され、他端は前記入力回路の出力と電気的に接続され、
    前記トランジスタのソース及びドレインの一方は前記第２の抵抗素子の一端に接続され、他方は前記容量素子の他端と電気的に接続されていることを特徴とする半導体装置。
  4. 請求項１又は２において、
    前記フィルタはインダクタ素子と容量素子を有し、
    前記フィードバック回路は抵抗素子とトランジスタを有し、
    前記定電圧を生成する回路の出力は、前記トランジスタのゲート及び前記回路部の入力と電気的に接続され、
    前記インダクタ素子の一端は前記容量素子の一端及び前記定電圧を生成する回路の入力と電気的に接続され、他端は前記入力回路の出力と電気的に接続され、
    前記トランジスタのソース及びドレインの一方は前記抵抗素子の一端に接続され、他方は前記容量素子の他端と電気的に接続されていることを特徴とする半導体装置。
JP2009207617A 2008-09-17 2009-09-09 半導体装置 Withdrawn JP2010097598A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009207617A JP2010097598A (ja) 2008-09-17 2009-09-09 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008237863 2008-09-17
JP2009207617A JP2010097598A (ja) 2008-09-17 2009-09-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2010097598A true JP2010097598A (ja) 2010-04-30
JP2010097598A5 JP2010097598A5 (ja) 2012-09-13

Family

ID=42006631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009207617A Withdrawn JP2010097598A (ja) 2008-09-17 2009-09-09 半導体装置

Country Status (5)

Country Link
US (1) US8284579B2 (ja)
EP (1) EP2329429A4 (ja)
JP (1) JP2010097598A (ja)
TW (1) TWI455035B (ja)
WO (1) WO2010032573A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130061678A (ko) * 2010-04-16 2013-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전원 회로
US8928466B2 (en) * 2010-08-04 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9106205B2 (en) * 2010-12-29 2015-08-11 University Of Central Florida Research Foundation, Inc. Wireless SAW sensors having integrated antennas
US9793039B1 (en) 2011-05-04 2017-10-17 The Board Of Trustees Of The University Of Alabama Carbon nanotube-based integrated power inductor for on-chip switching power converters
JP5447433B2 (ja) * 2011-05-13 2014-03-19 株式会社安川電機 電子機器および電子機器が設けられた電力変換装置
US9590514B1 (en) * 2013-03-15 2017-03-07 The Board Of Trustees Of The University Of Alabama, For And On Behalf Of The University Of Alabama Carbon nanotube-based integrated power converters
JP6460592B2 (ja) 2013-07-31 2019-01-30 株式会社半導体エネルギー研究所 Ｄｃｄｃコンバータ、及び半導体装置
KR101452642B1 (ko) * 2013-09-02 2014-10-22 엘에스산전 주식회사 역률 보상 회로
EP3009956B1 (de) * 2014-10-13 2016-09-14 Sick Ag Verfahren zum Erkennen ob sich ein Transponder eines RFID Systems in einem Grenzbereich befindet, RFID-System und Sicherheitsschalter
JP6622649B2 (ja) * 2015-12-21 2019-12-18 ホシデン株式会社 非接触通信モジュール
CN106909952A (zh) * 2017-02-20 2017-06-30 安徽正鑫厨房科技有限公司 一种基于电子射频的农产品质量监管***
WO2019245979A1 (en) * 2018-06-18 2019-12-26 Avery Dennison Retail Information Services, Llc Small footprint high performing passive rfid tag

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10260741A (ja) * 1997-03-17 1998-09-29 Oki Electric Ind Co Ltd 定電圧発生回路
JP2000224846A (ja) * 1999-02-01 2000-08-11 Nec Gumma Ltd 電源装置
WO2002007173A1 (fr) * 2000-07-14 2002-01-24 Yamatake Corporation Dispositif à couplage électromagnétique
JP2005173862A (ja) * 2003-12-10 2005-06-30 Toshiba Corp 非接触式ｉｃカード
US20060038658A1 (en) * 2004-08-17 2006-02-23 Tagent Corporation Product identification tag device and reader
JP2006195730A (ja) * 2005-01-13 2006-07-27 Konica Minolta Photo Imaging Inc 非接触型ｉｃカードのリーダ／ライタ装置
JP2007200291A (ja) * 2005-12-27 2007-08-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2008181495A (ja) * 2006-12-26 2008-08-07 Semiconductor Energy Lab Co Ltd 送受信回路及び当該送受信回路を具備する半導体装置
JP2008269583A (ja) * 2007-03-22 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2326239B2 (de) * 1973-05-23 1977-06-23 Standard Elektrik Lorenz Ag, 7000 Stuttgart Anordnung zur erzeugung einer drehzahlabhaengigen gleichspannung ohne restwelligkeit
DE69228473T3 (de) 1991-12-04 2002-07-11 Citizen Watch Co., Ltd. Datenträger
JPH08186513A (ja) 1994-12-27 1996-07-16 Toshiba Corp 無線カード通信装置
US5804997A (en) 1995-09-19 1998-09-08 Fujitsu Limited Current-to-voltage converting device and light receiver
US5841641A (en) * 1996-05-01 1998-11-24 Compaq Computer Corporation Protected zero-crossing detection using switching transistor's on-resistance
JP3940939B2 (ja) * 1997-09-08 2007-07-04 吉川アールエフシステム株式会社 データキャリア
JP3892563B2 (ja) 1998-01-22 2007-03-14 株式会社東芝 情報記憶媒体
JP3335987B2 (ja) * 1998-07-22 2002-10-21 日本電信電話株式会社 非接触ｉｃカード読み取り装置
US5955950A (en) * 1998-07-24 1999-09-21 Checkpoint Systems, Inc. Low noise signal generator for use with an RFID system
US6134130A (en) 1999-07-19 2000-10-17 Motorola, Inc. Power reception circuits for a device receiving an AC power signal
JP3475888B2 (ja) * 2000-01-11 2003-12-10 株式会社村田製作所 スイッチング電源装置
US6229443B1 (en) * 2000-06-23 2001-05-08 Single Chip Systems Apparatus and method for detuning of RFID tag to regulate voltage
US6509727B2 (en) 2000-11-24 2003-01-21 Texas Instruments Incorporated Linear regulator enhancement technique
JP2002368647A (ja) 2001-06-06 2002-12-20 Matsushita Electric Ind Co Ltd データキャリア
JP2003124832A (ja) * 2001-07-26 2003-04-25 Sharp Corp 衛星放送受信用コンバータ及び衛星放送受信システム
JP2003085506A (ja) * 2001-09-12 2003-03-20 Yoshikawa Rf System Kk データキャリアにおける過電圧防止回路
US6954053B2 (en) 2002-07-10 2005-10-11 Atmel Corporation Interface for shunt voltage regulator in a contactless smartcard
JP3614157B2 (ja) 2002-07-30 2005-01-26 オムロン株式会社 Ｒｆｉｄタグならびにｒｆｉｄタグにおける共振周波数の調整方法
KR20060063769A (ko) 2002-10-18 2006-06-12 심볼테크놀로지스,인코포레이티드 잡음이 있는 에어 채널 상에서 고유 식별 번호들을 갖는ｒｆｉｄ 태그들의 집단을 효율적으로 판독하기 위한 방법
JP4380275B2 (ja) 2003-09-12 2009-12-09 ソニー株式会社 データ通信装置
US7026824B2 (en) 2003-10-31 2006-04-11 Faraday Technology Corp. Voltage reference generator with negative feedback
JP2005202721A (ja) * 2004-01-16 2005-07-28 Matsushita Electric Ind Co Ltd 非接触データキャリア
JP2005234827A (ja) 2004-02-18 2005-09-02 Sony Corp アンテナモジュール及びこれを備えた携帯情報端末
JP4096315B2 (ja) 2004-08-04 2008-06-04 セイコーエプソン株式会社 表示システム
KR100554889B1 (ko) 2005-03-21 2006-03-03 주식회사 한림포스텍 무접점 충전 시스템
JP4387323B2 (ja) * 2005-04-08 2009-12-16 富士通株式会社 Ｒｆｉｄ用送受信装置
US20060267769A1 (en) 2005-05-30 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Terminal device and communication system
KR20080036168A (ko) 2005-06-24 2008-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 무선 통신 시스템
US7538673B2 (en) * 2005-08-26 2009-05-26 Texas Instruments Incorporated Voltage regulation circuit for RFID systems
GB0610227D0 (en) * 2006-05-23 2006-07-05 Innovision Res & Tech Plc Near field rf communicators and near field communications enabled devices
EP1863090A1 (en) 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
EP1909384A3 (en) 2006-10-06 2015-11-25 Semiconductor Energy Laboratory Co., Ltd. Rectifier circuit with variable capacitor, semiconductor device using the circuit, and driving method therefor
US7889528B2 (en) * 2006-11-29 2011-02-15 Semiconductor Energy Laroratory Co., Ltd. Rectifier circuit, power supply circuit, and semiconductor device
WO2008069259A1 (en) 2006-12-05 2008-06-12 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus, film formation method, manufacturing apparatus, and method for manufacturing light-emitting device
US8358202B2 (en) 2006-12-26 2013-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7741823B2 (en) 2007-01-29 2010-06-22 Agere Systems Inc. Linear voltage regulator with improved large transient response
EP1976001A3 (en) 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8314685B2 (en) * 2007-08-27 2012-11-20 Texas Instruments Incorporated Data detector for UHF RFID tags
JP5248240B2 (ja) 2007-08-30 2013-07-31 株式会社半導体エネルギー研究所 半導体装置
US7738272B2 (en) * 2007-11-30 2010-06-15 Infineon Technologies Ag Circuit and method for rectifying and regulating voltages

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10260741A (ja) * 1997-03-17 1998-09-29 Oki Electric Ind Co Ltd 定電圧発生回路
JP2000224846A (ja) * 1999-02-01 2000-08-11 Nec Gumma Ltd 電源装置
WO2002007173A1 (fr) * 2000-07-14 2002-01-24 Yamatake Corporation Dispositif à couplage électromagnétique
JP2005173862A (ja) * 2003-12-10 2005-06-30 Toshiba Corp 非接触式ｉｃカード
US20060038658A1 (en) * 2004-08-17 2006-02-23 Tagent Corporation Product identification tag device and reader
JP2006195730A (ja) * 2005-01-13 2006-07-27 Konica Minolta Photo Imaging Inc 非接触型ｉｃカードのリーダ／ライタ装置
JP2007200291A (ja) * 2005-12-27 2007-08-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2008181495A (ja) * 2006-12-26 2008-08-07 Semiconductor Energy Lab Co Ltd 送受信回路及び当該送受信回路を具備する半導体装置
JP2008269583A (ja) * 2007-03-22 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20100066325A1 (en) 2010-03-18
WO2010032573A1 (en) 2010-03-25
EP2329429A4 (en) 2015-07-29
EP2329429A1 (en) 2011-06-08
TWI455035B (zh) 2014-10-01
TW201108122A (en) 2011-03-01
US8284579B2 (en) 2012-10-09

Similar Documents

Publication Publication Date Title
JP2010097598A (ja) 半導体装置
TWI442513B (zh) 半導體裝置的製造方法
JP5514925B2 (ja) 半導体装置
TWI458027B (zh) 半導體裝置及其製造方法
JP2020150277A (ja) 半導体装置
TWI475748B (zh) 半導體裝置及其製造方法
TWI447822B (zh) 半導體裝置及使用具有上及下纖維體密封層的半導體裝置的商品追蹤系統以及其製造方法
JP5464914B2 (ja) 半導体装置の作製方法
US20090057875A1 (en) Semiconductor device
JP5675939B2 (ja) 構造体の作製方法
JP5460108B2 (ja) 半導体装置及び半導体装置の作製方法
KR101758105B1 (ko) 단자 구조, 및 전자 장치 및 그 제작 방법
JP5268459B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20131029