JP5514925B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5514925B2
JP5514925B2 JP2013027904A JP2013027904A JP5514925B2 JP 5514925 B2 JP5514925 B2 JP 5514925B2 JP 2013027904 A JP2013027904 A JP 2013027904A JP 2013027904 A JP2013027904 A JP 2013027904A JP 5514925 B2 JP5514925 B2 JP 5514925B2
Authority
JP
Japan
Prior art keywords
circuit
antenna
layer
semiconductor device
functional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013027904A
Other languages
English (en)
Other versions
JP2013127812A (ja
Inventor
潤 小山
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013027904A priority Critical patent/JP5514925B2/ja
Publication of JP2013127812A publication Critical patent/JP2013127812A/ja
Application granted granted Critical
Publication of JP5514925B2 publication Critical patent/JP5514925B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F1/00—Refuse receptacles; Accessories therefor
    • B65F1/14—Other constructional features; Accessories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61L—METHODS OR APPARATUS FOR STERILISING MATERIALS OR OBJECTS IN GENERAL; DISINFECTION, STERILISATION OR DEODORISATION OF AIR; CHEMICAL ASPECTS OF BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES; MATERIALS FOR BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES
    • A61L9/00—Disinfection, sterilisation or deodorisation of air
    • A61L9/01—Deodorant compositions
    • A61L9/014—Deodorant compositions containing sorbent material, e.g. activated carbon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F1/00—Refuse receptacles; Accessories therefor
    • B65F1/04—Refuse receptacles; Accessories therefor with removable inserts
    • B65F1/08—Refuse receptacles; Accessories therefor with removable inserts with rigid inserts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F1/00—Refuse receptacles; Accessories therefor
    • B65F1/14—Other constructional features; Accessories
    • B65F1/16—Lids or covers
    • B65F1/1615—Lids or covers with means for locking, fastening or permanently closing thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F1/00—Refuse receptacles; Accessories therefor
    • B65F1/14—Other constructional features; Accessories
    • B65F1/16—Lids or covers
    • B65F1/1646—Lids or covers provided with means for mounting on receptacles, e.g. hinges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07758—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for adhering the record carrier to further objects or living beings, functioning as an identification tag
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F1/00—Refuse receptacles; Accessories therefor
    • B65F1/14—Other constructional features; Accessories
    • B65F2001/1653—Constructional features of lids or covers
    • B65F2001/1669—Constructional features of lids or covers relating to means for fixing or latching the lid or cover in a certain angle
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F2210/00—Equipment of refuse receptacles
    • B65F2210/102—Absorbing means
    • B65F2210/1026—Absorbing means for smelling substances
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F2210/00—Equipment of refuse receptacles
    • B65F2210/132—Draining means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F2210/00—Equipment of refuse receptacles
    • B65F2210/148—Locking means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F2210/00—Equipment of refuse receptacles
    • B65F2210/181—Ventilating means, e.g. holes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Health & Medical Sciences (AREA)
  • Materials Engineering (AREA)
  • Epidemiology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • Chemical & Material Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Details Of Aerials (AREA)
  • Credit Cards Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Description

無線通信可能な半導体装置に関する。
近年、電磁界または電波等の無線通信を利用した個体識別技術が注目を集めている。特
に、無線通信によりデータの交信を行う半導体装置として、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒ
ｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ（例えば非接触ＩＣ（Ｉｎｔｅｇ
ｒａｔｅｄ Ｃｉｒｃｕｉｔ）タグ、ＲＦタグ、無線タグ、電子タグ、トランスポンダ、
またはデータキャリアなどを含む）を利用した個体識別技術が注目を集めている。ＲＦＩ
Ｄタグ（以下ＲＦＩＤという）を用いた個体識別技術は、個々の対象物の生産、管理等に
役立てられ始めており、個人認証への応用も期待されている。
上記のようなＲＦＩＤなどの半導体装置は、外力などに対する耐性を高めるため、また
、可撓性を得るために機能回路本体が樹脂などの封止材によって封止された構造が用いら
れる。しかし、半導体装置において可撓性を得るために樹脂の膜厚を薄くする必要があり
、膜厚が薄いと外力に対する耐性を十分に高めることができず、破壊する可能性が高くな
る。
外力による破壊対策の一例としては、同じ機能を有する回路を複数設けて冗長性を高め
る構成が挙げられる（例えば特許文献１）。同じ機能を有する回路を複数設けることによ
り、外力などによる破壊により、複数の同じ機能を有する回路（以下冗長回路という）の
うち、一つの回路において不良を検出すると、他のいずれかの回路を不良と判断された回
路の代わりに動作させることができる。
特開２００２−０８３２７７号公報
ＲＦＩＤなどの半導体装置において、より冗長性を高めた構成とし、信頼性を向上させ
ることを課題とする。
本発明の一態様は、互いに同じ機能を有し、それぞれ外部から送信された電波により正
常であるか否かが判定され、正常であると判定されたときに外部から送信された電波によ
り動作させるか否かが制御される複数の機能回路を有し、機能回路は、アンテナと、アン
テナに電気的に接続され、識別情報が記憶された半導体集積回路と、を有し、複数の機能
回路の識別情報はそれぞれ異なり、複数の機能回路は、同一の封止層に覆われている半導
体装置である。
半導体集積回路は、アンテナに電気的に接続された送受信回路と、送受信回路に電気的
に接続された電源回路と、送受信回路及び電源回路に電気的に接続されたロジック回路と
、を有する構成とすることもできる。
また、本発明の一態様は、互いに同じ機能を有し、それぞれ外部から送信された電波に
より正常であるか否かが判定され、正常であると判定されたときに外部から送信された電
波により動作させるか否かが制御される複数の機能回路と、第１のアンテナと、を有し、
機能回路は、第１のアンテナと電磁結合することで電波の送受信を行う第２のアンテナと
、第２のアンテナに電気的に接続され、識別情報が記憶された半導体集積回路と、を有し
、複数の機能回路の識別情報はそれぞれ異なり、複数の機能回路は、同一の封止層に覆わ
れている半導体装置である。
半導体集積回路は、第２のアンテナに電気的に接続された送受信回路と、送受信回路に
電気的に接続された電源回路と、送受信回路及び電源回路に電気的に接続されたロジック
回路と、を有する構成とすることもできる。
また、本発明の一態様は、互いに同じ機能を有し、それぞれ外部から送信された電波に
より正常であるか否かが判定され、正常であると判定されたときに外部から送信された電
波により動作させるか否かが制御される複数の機能回路を有し、機能回路は、アンテナと
、半導体集積回路と、を有し、半導体集積回路は、アンテナに電気的に接続された送受信
回路と、送受信回路に電気的に接続された電源回路と、送受信回路及び電源回路に電気的
に接続され、識別情報が記憶されたロジック回路と、電源回路及びロジック回路に電気的
に接続された電源制御回路と、ロジック回路及び電源制御回路に電気的に接続された判定
回路と、を有し、複数の機能回路の識別情報はそれぞれ異なる半導体装置である。
また、本発明の一態様は、互いに同じ機能を有し、それぞれ外部から送信された電波に
より正常であるか否かが判定され、正常であると判定されたときに外部から送信された電
波により動作させるか否かが制御される複数の機能回路と、第１のアンテナと、を有し、
機能回路は、第１のアンテナと電磁結合することで電波の送受信を行う第２のアンテナと
、半導体集積回路と、を有し、半導体集積回路は、第２のアンテナに電気的に接続された
送受信回路と、送受信回路に電気的に接続された電源回路と、送受信回路及び電源回路に
電気的に接続され、識別情報が記憶されたロジック回路と、電源回路及びロジック回路に
電気的に接続された電源制御回路と、ロジック回路及び電源制御回路に電気的に接続され
た判定回路と、を有し、複数の機能回路の識別情報はそれぞれ異なる半導体装置である。
複数の機能回路は、同一の封止層に覆われた構成とすることもできる。
なお、本書類（明細書、特許請求の範囲または図面など）において、トランジスタは、
ゲート端子、ソース端子、及びドレイン端子の少なくとも３つの端子を有し、ゲート端子
とは、ゲート電極の部分（導電層、及び配線などを含む）または、ゲート電極と電気的に
接続されている部分の一部のことを言う。また、ソース端子とは、ソース電極の部分（導
電層、及び配線などを含む）や、ソース電極と電気的に接続されている部分の一部のこと
を言う。また、ドレイン端子とは、ドレイン電極の部分（導電層、及び配線などを含む）
や、ドレイン電極と電気的に接続されている部分の一部のことを言う。
また、本書類（明細書、特許請求の範囲または図面など）において、トランジスタのソ
ース端子とドレイン端子は、トランジスタの構造や動作条件などによって変わるため、い
ずれがソース端子またはドレイン端子であるかを限定することが困難である。そこで、本
書類（明細書、特許請求の範囲または図面など）においては、ソース端子及びドレイン端
子から任意に選択した一方の端子をソース端子及びドレイン端子の一方と表記し、他方の
端子をソース端子及びドレイン端子の他方と表記する。
無線通信可能な半導体装置において、信頼性を向上させることができる。
実施の形態１における半導体装置の構成を示すブロック図である。 実施の形態１における半導体装置の他の構成を示すブロック図である。 実施の形態１の半導体装置における機能回路の選択動作を示すフローチャートである。 実施の形態２における半導体装置の構成を示すブロック図である。 実施の形態２における半導体装置における機能回路の構成を示すブロック図である。 実施の形態２における半導体装置の他の構成を示すブロック図である。 実施の形態２の半導体装置における機能回路の選択動作を示すフローチャートである。 実施の形態３における半導体装置の構成を示す斜視図である。 実施の形態３における半導体装置の構成を示す断面図である。 実施の形態３における織布を示す上面図である。 実施の形態３における半導体装置の半導体素子層の構成を示す断面図である。 実施の形態３における半導体装置の半導体素子層の構成を示す断面図である。 実施の形態３における半導体装置の他の構成を示す断面図である。 実施の形態３における半導体装置の作製方法を示す断面図である。 実施の形態３における半導体装置の作製方法を示す断面図である。 実施の形態３における半導体装置の作製方法を示す断面図である。 実施の形態３における半導体装置の作製方法を示す断面図である。 実施の形態３における半導体装置の他の構成を示す斜視図である。 実施の形態３における半導体装置の他の構成を示す断面図である。 実施の形態３における半導体装置の作製方法を示す断面図である。 実施の形態４における半導体装置の使用例を示す図である。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は、以下の
説明に限定されず、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変
更し得ることは当業者であれば容易に理解される。従って、本発明は、以下に示す実施の
形態の記載内容に限定して解釈されるものではないとする。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置について説明する。
まず本実施の形態における半導体装置の回路構成について図１を用いて説明する。図１
は、本実施の形態における半導体装置の回路構成を示すブロック図である。
図１に示すように、半導体装置１００は、複数の機能回路１０１を有し、機能回路１０
１は、アンテナ１０２と、アンテナ１０２に電気的に接続された半導体集積回路１０３を
有する。
機能回路１０１は、アンテナ１０２で受信した電波（搬送波など）を用いて電源電圧を
生成し、電源電圧を用いてアンテナ１０２で受信した電波における信号の命令に従った動
作を行う機能を有する。また、複数の機能回路１０１は、同じ機能を有し、それぞれ互い
に同等の動作を行うことができる冗長回路として機能する。
また、複数の機能回路１０１は、互いに異なる識別情報を有する。異なる識別情報は、
例えば各機能回路１０１の位置の差、信号の送信または受信にかかる時間の差、若しくは
応答信号の周波数の差などを用いて生成することができる。
アンテナ１０２は、例えば外部無線通信装置（例えばリーダ、リーダライタ、または質
問器など、半導体装置１００と無線通信によるデータの送受信が可能なもの）１０７など
と電波の送受信によりデータのやりとりを行う機能を有する。例えば機能回路１０１は、
機能回路１０１内において生成された信号を電波１０８によりアンテナ１０２を介して外
部無線通信装置１０７に送信することができる。また、アンテナ１０２は、例えばオンチ
ップアンテナとすることでアンテナ１０２と半導体集積回路１０３との接触不良を抑制す
ることもできる。
なお、外部無線通信装置１０７と半導体装置１００との間において、用いられる電波の
周波数は、３０ＭＨｚ以上５ＧＨｚ以下程度が望ましく、例えば９５０ＭＨｚ、２．４５
ＧＨｚなどの周波数帯を用いればよい。
また、アンテナ１０２に適用する信号の伝送方式は、周波数に合わせて例えば電磁結合
方式、電磁誘導方式又はマイクロ波方式などを用いることができる。伝送方式は、適宜使
用用途を考慮して選択すればよく、伝送方式に伴って最適な長さや形状のアンテナを設け
ればよい。
半導体集積回路１０３は、特定の機能を得るために、複数の半導体素子を一つにまとめ
た回路である。半導体素子としては、例えばトランジスタ、ダイオード、抵抗素子、及び
容量素子のいずれか１つまたは複数などを適宜用いることができる。また、半導体集積回
路１０３には上記識別情報が記憶されている。
なお、複数の機能回路１０１は、同一の封止層に覆われていることが好ましい。同一の
封止層で複数の機能回路１０１を覆うことにより、外部から水などの不純物の混入を抑制
することができ、また外力に対する耐性を向上させることができる。封止層としては、例
えば繊維体に樹脂が含浸された材料（例えばプリプレグ）などを用いることができる。
さらに半導体集積回路１０３は、アンテナ１０２に電気的に接続された送受信回路１０
４と、送受信回路１０４に電気的に接続された電源回路１０５と、送受信回路１０４及び
電源回路１０５に電気的に接続されたロジック回路１０６と、により構成される。しかし
上記構成に限定されず、例えば他の回路を加えた構成とすることもできる。
送受信回路１０４は、アンテナ１０２で受信した電波から信号を生成し、電源回路１０
５及びロジック回路１０６に出力する機能を有する。送受信回路１０４は、例えば整流回
路、変調回路、及び復調回路などにより構成することができる。
電源回路１０５は、送受信回路１０４で生成された信号から電源電圧を生成する機能を
有する。生成された電源電圧は、ロジック回路１０６に出力される。
ロジック回路１０６は、電源回路１０５から電源電圧が供給されることにより、アンテ
ナ１０２で受信した電波の信号における命令の内容に従って、所定の動作を行う機能を有
する。ロジック回路１０６には、記憶回路が設けられ、記憶回路にはアンテナ１０２で受
信した電波の信号における命令に応じた動作を行うためのデータ（識別情報など）が書き
込まれる。
なお、図１において、複数の機能回路として機能回路を４つ設ける構成について説明し
ているが、これに限定されない。少なくとも２つ以上の機能回路を有していれば複数の機
能回路とすることができ、例えば機能回路を４つより多く設けることもできる。
また、本実施の形態において、機能回路に設けられたアンテナとは別にブースターアン
テナを半導体装置に設けることもできる。ブースターアンテナを設けた半導体装置の構成
例について図２を用いて説明する。図２は、本実施の形態における半導体装置の他の構成
を示すブロック図である。
図２に示す本実施の形態における半導体装置２００は、複数の機能回路２０１と、第１
のアンテナ２０２と、を有し、機能回路２０１は、第２のアンテナ２０３と、第２のアン
テナ２０３に電気的に接続された半導体集積回路２０４と、を有する。
さらに半導体集積回路２０４は、第２のアンテナ２０３に電気的に接続された送受信回
路２０５と、送受信回路２０５に電気的に接続された電源回路２０６と、送受信回路２０
５及び電源回路２０６に電気的に接続されたロジック回路２０７と、により構成される。
半導体集積回路２０４は、図１における半導体集積回路１０３に相当し、構成及び機能
については、図１の半導体集積回路１０３の説明を援用する。
また、送受信回路２０５、電源回路２０６、及びロジック回路２０７は、それぞれ図１
における送受信回路１０４、電源回路１０５、及びロジック回路１０６に相当する。それ
ぞれの回路の機能については、送受信回路１０４、電源回路１０５、及びロジック回路１
０６における説明を援用する。
第２のアンテナ２０３は、図１におけるアンテナ１０２に相当する。また、第１のアン
テナ２０２は、ブースターアンテナともいい、第２のアンテナ２０３と磁界結合すること
で信号の授受を行うことができる。また第１のアンテナ２０２は、例えば外部無線通信装
置２０８などと電波２０９の送受信によりデータのやりとりを行う機能を有する。例えば
外部無線通信装置２０８から第１のアンテナ２０２に電波が送信されると、第１のアンテ
ナ２０２内に交流の電流が生じ、第１のアンテナ２０２の周囲に磁界が発生する。そして
、第１のアンテナ２０２と、第２のアンテナ２０３とが磁界結合することで、第２のアン
テナ２０３に誘導起電力が生じる。機能回路２０１は、誘導起電力を用いることで動作し
、第１のアンテナ２０２を介して電波２０９の送受信を行うことができる。また、機能回
路２０１から外部無線通信装置２０８に信号を電波として送信する場合には、機能回路２
０１内で生成された信号に従って、第２のアンテナ２０３に電流を流して磁界結合させる
。磁界結合させた第１のアンテナ２０２には、誘導起電力が生じ、第１のアンテナ２０２
を介して外部無線通信装置２０８に電波２０９が送信される。
上記のように、機能回路に設けられたアンテナとは別にブースターアンテナを設けた構
成にすることにより、受信可能な電波の周波数帯が限定されず、通信距離を伸ばすことが
できる。
本実施の形態における半導体装置は、複数の機能回路のそれぞれにおいて、正常である
否かが判定される。
次に複数の機能回路の選択動作について説明する。なおここでは例として、半導体装置
の構成を図１の構成であるとして説明する。
機能回路の選択動作としては、電源回路１０５において、正常または不良の判定（以下
判定処理という）を行う。電源回路１０５における判定処理について図３を用いて説明す
る。図３は、本発明の一態様である半導体装置における機能回路の選択動作を示すフロー
チャート図である。
図３に示すように、開始後まず第１のステップ（図３におけるＳ１）として外部無線通
信装置１０７から電波が複数の機能回路に送信される。
次に第２のステップ（図３におけるＳ２）として各機能回路１０１が動作するか否かを
判定することにより電源回路１０５の判定処理が行われる。動作した（Ｙｅｓである）機
能回路１０１は、アンテナ１０２を介して応答信号に応じた電波を外部無線通信装置１０
７に送信する。応答信号に応じた電波を外部無線通信装置１０７に送信した機能回路１０
１は、正常であると判定される。また、動作しなかった（Ｎｏである）機能回路１０１は
、応答信号が生成されないため、外部無線通信装置１０７に電波が送信されず、不良と判
定される。正常と判定された機能回路１０１は、判定処理後も機能回路として外部無線通
信装置１０７とのデータのやりとりを行い、不良と判定された機能回路１０１は、判定処
理後は外部無線通信装置１０７から電波を送信しないようにする。以上により選択動作は
終了となる。
なお、複数の機能回路１０１は、衝突防止機能（アンチコリジョン機能）を有し、外部
無線通信装置１０７から受信した電波に対して各機能回路１０１がそれぞれ異なるタイミ
ングで応答できることが好ましい。例えば機能回路１０１毎に異なる識別情報を有する場
合には、識別情報に基づいて応答させる機能回路１０１を選択することができるため、各
機能回路１０１は、異なるタイミングで応答することができる。
さらに判定処理により正常であると判定された機能回路１０１が複数ある場合には、外
部無線通信装置１０７から機能回路１０１に電波を送信し、正常な機能回路１０１のいず
れか１つのみを動作させ、他の正常な機能回路を停止するようにすることが好ましい。
以上のように、本実施の形態の半導体装置は、機能回路を複数設けることにより、いず
れか１つの機能回路だけでも正常であれば半導体装置を動作させることが可能であるため
、信頼性を向上させることができる。
また、本実施の形態の半導体装置は、正常である機能回路のいずれかを選択して用いる
ことができる。よって、例えば出荷前などに上記判定動作を行い、不良な機能回路を予め
把握し、正常な機能回路のみを用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様である半導体装置の他の構成について説明する。
まず本実施の形態における半導体装置の構成について機能回路の構成について図４を用
いて説明する。図４は、本実施の形態における機能回路の構成を示すブロック図である。
図４に示すように本実施の形態における半導体装置３００は、複数の機能回路３０１を
有し、機能回路３０１は、アンテナ３０２と、アンテナ３０２に電気的に接続された半導
体集積回路３０３と、を有する。
機能回路３０１は、アンテナ３０２で受信した電波（搬送波など）を用いて電源電圧を
生成し、電源電圧を用いてアンテナ３０２で受信した電波における信号の命令に従った動
作を行う機能を有する。また、複数の機能回路３０１は同じ機能を有し、それぞれ互いに
同等の動作を行うことができる冗長回路として機能する。
また、複数の機能回路３０１は、互いに異なる識別情報を有する。異なる識別情報は、
例えば各機能回路３０１の位置の差、信号の送信または受信にかかる時間の差、若しくは
応答信号の周波数などの差を用いて生成することができる。
アンテナ３０２は、例えば外部無線通信装置３０９などと電波の送受信によりデータの
やりとりを行う機能を有する。例えば機能回路３０１は、機能回路３０１内において生成
された信号を電波によりアンテナ３０２を介して外部無線通信装置３０９に送信すること
ができる。また、アンテナ３０２は、例えばオンチップアンテナとすることでアンテナと
半導体集積回路との接触不良を抑制することもできる。
なお、外部無線通信装置３０９と半導体装置３００との間において、用いられる電波の
周波数は、３０ＭＨｚ以上５ＧＨｚ以下程度が望ましく、例えば９５０ＭＨｚ、２．４５
ＧＨｚなどの周波数帯を用いればよい。
また、アンテナ３０２に適用する信号の伝送方式は、周波数に合わせて例えば電磁結合
方式、電磁誘導方式又はマイクロ波方式などを用いることができる。伝送方式は、適宜使
用用途を考慮して選択すればよく、伝送方式に伴って最適な長さや形状のアンテナを設け
ればよい。
半導体集積回路３０３は、特定の機能を得るために、複数の半導体素子を一つにまとめ
た回路である。半導体素子としては、例えばトランジスタ、ダイオード、抵抗素子、及び
容量素子のいずれか１つまたは複数などを適宜用いることができる。
なお、複数の機能回路３０１は、同一の封止層に覆われていることが好ましい。同一の
封止層で覆うことにより、外部から水などの不純物の混入を抑制することができ、また外
力に対する耐性を向上させることができる。封止層としては、例えば繊維体に樹脂が含浸
された材料（例えばプリプレグ）などを用いることができる。
さらに半導体集積回路３０３は、アンテナ３０２に電気的に接続された送受信回路３０
４と、送受信回路３０４に電気的に接続された電源回路３０５及びロジック回路３０６と
、電源回路３０５及びロジック回路３０６に電気的に接続された電源制御回路３０７と、
電源制御回路３０７に電気的に接続された判定回路３０８と、により構成される。ただし
、上記構成に限定されず、例えば他の回路を加えた構成とすることもできる。
送受信回路３０４は、アンテナ３０２で受信した電波から信号を生成し、電源回路３０
５及びロジック回路３０６に出力する機能を有する。送受信回路３０４は、例えば整流回
路、変調回路、及び復調回路などにより構成される。
電源回路３０５は、送受信回路３０４で生成された信号から電源電圧を生成する機能を
有する。生成された電源電圧は、ロジック回路３０６に出力される。
ロジック回路３０６は、電源回路３０５から電源電圧が供給されることにより、アンテ
ナ３０２で受信した電波の信号における命令の内容に従って、所定の動作を行う機能を有
する。ロジック回路３０６には、記憶回路が設けられ、アンテナ３０２で受信した電波の
信号における命令に応じた動作を行うためのデータ（識別情報など）が書き込まれる。
電源制御回路３０７は、電源回路３０５を動作させるか否かを制御する機能を有する。
判定回路３０８は、少なくとも記憶回路を有し、ロジック回路３０６が正常に動作する
か否かに従って、記憶回路にハイまたはロウのデータが書き込まれる。なお、本明細書に
おいてロウとは、接地電位またはそれと同等の低電位の状態のことをいい。ハイとはロウ
より高電位の状態のことをいい、任意の値に設定することができるものとする。
ロジック回路３０６及び判定回路３０８の記憶回路としては、例えば不揮発性メモリま
たは揮発性メモリなどを用いることができる。例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎ
ｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃ
ｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏ
ｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ
Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂ
ｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラ
ッシュメモリ、有機メモリ、または無機メモリなどを用いることができる。例えばデータ
の書き換えが不可能なメモリを用いれば、出荷後においても書き込まれたハイまたはロウ
のデータを維持することができる。また、データの書き換えが不可能なメモリを用いれば
、出荷後においても機能回路の不良の判定を行い、すでに書き込まれたハイまたはロウの
データを書き換えることができる。
本実施の形態の半導体装置は、上記構成である複数の機能回路３０１のそれぞれが正常
である否か判定され、判定された複数の機能回路３０１のうち、正常である機能回路３０
１のいずれか一つは、判定された後も外部無線通信装置３０９とデータのやりとりを行う
。
さらに本実施の形態の半導体装置の具体的な構成について図５を用いて説明する。図５
は、本実施の形態の半導体装置における機能回路の構成を示す図である。
図５に示すように本実施の形態の半導体装置における機能回路３０１は、アンテナ３０
２と、アンテナ３０２に電気的に接続された送受信回路３０４と、送受信回路３０４に電
気的に接続された電源回路３０５及びロジック回路３０６と、ロジック回電源回路３０５
及びロジック回路３０６に電気的に接続された電源制御回路３０７と、電源制御回路３０
７に電気的に接続された判定回路３０８と、を有する。
アンテナ３０２、送受信回路３０４、ロジック回路３０６、及び判定回路３０８は、図
４と同様の構成または機能を有する。
電源回路３０５は、トランジスタ３１５と、トランジスタ３１０と、トランジスタ３１
１と、抵抗素子３１２と、トランジスタ３１３と、を有する。
トランジスタ３１５は、ゲート端子と、ソース端子と、ドレイン端子と、を有し、ゲー
ト端子がソース端子及びドレイン端子の一方に電気的に接続され、ソース端子及びドレイ
ン端子の他方が送受信回路３０４に電気的に接続される。
トランジスタ３１０は、ゲート端子がトランジスタ３１５のゲート端子に電気的に接続
され、ソース端子及びドレイン端子の一方が送受信回路３０４に電気的に接続される。
トランジスタ３１１は、ゲート端子がトランジスタ３１０のソース端子及びドレイン端
子の他方に電気的に接続され、ソース端子及びドレイン端子の一方がトランジスタ３１５
のソース端子及びドレイン端子の一方に電気的に接続され、ソース端子及びドレイン端子
の他方がロジック回路３０６及び電源制御回路３０７に電気的に接続される。
抵抗素子３１２は、一方の端子がトランジスタ３１１のソース端子及びドレイン端子の
他方に電気的に接続され、他方の端子は接地される。
トランジスタ３１３は、ゲート端子がロジック回路３０６、電源制御回路３０７、トラ
ンジスタ３１１のソース端子及びドレイン端子の他方、及び抵抗素子３１２の一方の端子
に電気的に接続され、ソース端子及びドレイン端子の一方が接地され、ソース端子及びド
レイン端子の他方がトランジスタ３１０のソース端子及びドレイン端子の他方及びトラン
ジスタ３１１のゲート端子に電気的に接続される。
なお、図５においてトランジスタ３１５及びトランジスタ３１０は、Ｐ型トランジスタ
であり、トランジスタ３１１及びトランジスタ３１３はＮ型トランジスタであるが、これ
に限定されず、図５に示した電源回路３０５と同様の動作を行うことが可能であれば、各
トランジスタにおいて異なる導電型のトランジスタを適用することもできる。また、電源
回路３０５は、図５に示した構成に限定されず、例えば他の素子などを用いて構成するこ
ともできる。
電源制御回路３０７は、ゲート端子、ソース端子、及びドレイン端子を有するトランジ
スタ３１４を有し、トランジスタ３１４は、ゲート端子が判定回路３０８に電気的に接続
され、ソース端子及びドレイン端子の一方が電源回路３０５及びロジック回路３０６に電
気的に接続され、ソース端子及びドレイン端子の他方が接地される。なお、電源制御回路
３０７は、図５に示した構成に限定されず、他の素子を用いて構成することもできる。
また、本実施の形態において、機能回路に設けられたアンテナとは別にブースターアン
テナを半導体装置に設けることもできる。ブースターアンテナを設けた半導体装置の構成
例について図６を用いて説明する。図６は、本実施の形態における半導体装置の他の構成
を示すブロック図である。
図６に示す本実施の形態における半導体装置４００は、複数の機能回路４０１と、第１
のアンテナ４０２と、を有し、機能回路４０１は、第２のアンテナ４０３と、第２のアン
テナ４０３に電気的に接続された半導体集積回路４０４を有する。
さらに半導体集積回路４０４は、第２のアンテナ４０３に電気的に接続された送受信回
路４０５と、送受信回路４０５に電気的に接続された電源回路４０６及びロジック回路４
０７と、電源回路４０６及びロジック回路４０７に電気的に接続された電源制御回路４０
８と、ロジック回路４０７及び電源制御回路４０８に電気的に接続された判定回路４０９
と、により構成される。
半導体集積回路４０４は、図４における半導体集積回路３０３に相当し、構成及び機能
については、半導体集積回路３０３の説明を援用する。
また、送受信回路４０５、電源回路４０６、ロジック回路４０７、電源制御回路４０８
、及び判定回路４０９は、それぞれ図４における送受信回路３０４、電源回路３０５、ロ
ジック回路３０６、電源制御回路３０７、及び判定回路３０８に相当する。それぞれの回
路の機能については、送受信回路３０４、電源回路３０５、ロジック回路３０６、電源制
御回路３０７、及び判定回路３０８における説明を援用する。
第２のアンテナ４０３は、図４におけるアンテナ３０２に相当する。第１のアンテナ４
０２は、ブースターアンテナともいい、第２のアンテナ４０３と磁界結合することで信号
の授受を行うことができる。また第１のアンテナ４０２は、例えば外部無線通信装置４１
０などと電波４１１の送受信によりデータのやりとりを行う機能を有する。例えば外部無
線通信装置４１０から第１のアンテナ４０２に電波が送信されると、第１のアンテナ４０
２内に交流の電流が生じ、第１のアンテナ４０２の周囲に磁界が発生する。そして、第１
のアンテナ４０２と、第２のアンテナ４０３とが磁界結合することで、第２のアンテナ４
０３に誘導起電力が生じる。機能回路４０１は、誘導起電力を用いることで動作し、第１
のアンテナ４０２を介して電波４１１の送受信を行うことができる。また、機能回路４０
１から外部無線通信装置４１０に電波を送信する場合には、機能回路４０１内で生成され
た信号に従って、第２のアンテナ４０３に電流を流して磁界結合させる。磁界結合させた
第１のアンテナ４０２には誘導起電力を生じ、第１のアンテナ４０２を介して外部無線通
信装置４１０に電波が送信される。
上記のように、本実施の形態の半導体装置は、機能回路に設けられたアンテナとは別に
半導体装置にブースターアンテナを設けた構成にすることにより、受信可能な電波の周波
数帯が限定されず、通信距離を伸ばすことができる。
次に本実施の形態の半導体装置における機能回路の選択動作について説明する。ここで
は例として、半導体装置の構成を図４に示す構成とし、さらに機能回路３０１の構成を図
５に示す構成として説明する。
機能回路の選択動作としては、上記実施の形態１に示す機能回路の選択動作と同じであ
るため、図３に示すフローチャートを適宜援用して説明する。まず電源回路３０５におけ
る判定処理を行うことにより各機能回路３０１において正常であるか否かを判定する。
なお、このとき、複数の機能回路３０１は、衝突防止機能（アンチコリジョン機能）を
有し、外部無線通信装置３０９からの電波の受信に対して各機能回路３０１がそれぞれ異
なるタイミングで応答することが好ましい。例えば機能回路３０１毎に異なる識別情報を
有する場合には、識別情報に基づいて応答する機能回路を選択することができるため、各
機能回路３０１は、異なるタイミングで応答することができる。
次にロジック回路３０６が正常であるか否かの判定処理を行う。
ロジック回路３０６における判定処理について図７を用いて説明する。図７は、本実施
の形態の半導体装置におけるロジック回路の判定処理を示すフローチャート図である。
図７に示すように、開始後まず第１のステップ（図７におけるＳ１）として、判定処理
を行う。判定処理の具体的な方法について、以下に説明する。
例えば任意に選択された機能回路３０１のロジック回路３０６において判定処理が行わ
れた場合、正常の場合には、判定回路３０８の記憶回路に正常を示すデータ（本実施の形
態ではハイとする）が書き込まれ、不良の場合には、判定回路３０８の記憶回路に不良を
示すデータ（本実施の形態ではロウとする）が書き込まれる。
なお、このときの判定処理の方法としては、電源回路３０５が正常であれば、外部無線
通信装置などから電波を機能回路３０１に送信してロジック回路３０６が動作するか否か
を判定する方法などを用いることができる。また、出荷前の段階などの場合には、例えば
プローバーなどを用いて外部からロジック回路３０６に電源電圧を印加してロジック回路
３０６が動作するか否かを判定する方法などを用いることもできる。
判定回路３０８の記憶回路に不良を示すデータが書き込まれると、電源制御回路３０７
のトランジスタ３１４がオン状態となり、トランジスタ３１４を介して電源回路３０５に
接地電位が与えられるため、電源回路３０５は停止し、電源電圧が生成されなくなる。こ
れにより機能回路３０１は、動作できなくなる。
上記のように、複数の機能回路３０１のうち、選択されたいずれかの機能回路３０１に
おいて不良と判断されると、まだ選択されていない別の機能回路３０１において上記と同
様の判定処理が行われる。これにより、例えば一つの機能回路３０１において、電源回路
３０５が正常と判定されたがロジック回路３０６が不良と判定された場合に機能回路３０
１を停止させることができるため、不良と判定されたロジック回路３０６を有する機能回
路３０１の誤動作を防止することができる。
さらに、第２のステップ（図７におけるＳ２）として、ロジック回路３０６における判
定処理で正常と判定された機能回路３０１の数により、第１の書き込み処理乃至第５の書
き込み処理のいずれか一つの書き込み処理が行われる。それぞれの書き込み処理について
以下に説明する。
正常と判定された機能回路３０１の数が１の場合、第１の書き込み処理として正常と判
定された機能回路３０１における判定回路３０８の記憶回路に正常を示すデータが書き込
まれる。正常なデータが書き込まれた機能回路３０１は、判定処理後も外部（外部無線通
信装置３０９など）とデータのやりとりを行う。
正常と判定された機能回路３０１の数が２の場合、第２の書き込み処理として、正常と
判定された２つの機能回路３０１のうち、いずれか一方の機能回路３０１における判定回
路３０８の記憶回路に正常を示すデータが書き込まれ、いずれか他方の機能回路３０１に
おける判定回路３０８の記憶回路に停止を示すデータ（本実施の形態ではロウとする）が
書き込まれる。停止を示すデータが書き込まれた機能回路３０１は停止状態となり、正常
を示すデータが書き込まれた機能回路３０１のみが判定処理後も外部（外部無線通信装置
３０９など）とデータのやりとりを行う。
正常と判定された機能回路３０１の数が３の場合、第３の書き込み処理として、正常と
判定された３つの機能回路３０１のうち、いずれか一つの機能回路３０１における判定回
路３０８の記憶回路に正常を示すデータが書き込まれ、それ以外の機能回路３０１におけ
る判定回路３０８の記憶回路に停止を示すデータ（本実施の形態ではロウとする）が書き
込まれる。停止を示すデータが書き込まれた機能回路３０１は停止状態となり、正常を示
すデータが書き込まれた機能回路３０１のみが判定処理後も外部（外部無線通信装置３０
９など）とデータのやりとりを行う。
正常と判定された機能回路３０１の数が４の場合、第４の書き込み処理として、正常と
判定された４つの機能回路３０１のうち、いずれか一つの機能回路３０１における判定回
路３０８の記憶回路に正常を示すデータが書き込まれ、それ以外の機能回路３０１におけ
る判定回路３０８の記憶回路に停止を示すデータ（本実施の形態ではロウとする）が書き
込まれる。停止を示すデータが書き込まれた機能回路３０１は停止状態となり、正常を示
すデータが書き込まれた機能回路３０１のみが判定処理後も外部（外部無線通信装置３０
９など）とデータのやりとりを行う。
なお、本実施の形態において、正常を示すデータをロウとし、異常及び停止を示すデー
タをハイとしてもよい。また、ハイ及びロウ以外の電位の状態を用いて正常、若しくは異
常または停止を示すデータとしてもよい。
正常と判定された機能回路３０１の数が０の場合、第５の書き込み処理として、全ての
機能回路３０１における判定回路３０８の記憶回路に不良を示すデータが書き込まれる。
このとき複数の機能回路３０１のうち、最後に判定される機能回路３０１については、判
定処理を行わなくてもよい。
上記複数の書き込み処理のいずれかが行われることにより、選択動作は終了となる。
以上のように、本実施の形態の半導体装置は、機能回路を複数設けることにより、いず
れか１つの機能回路だけでも正常であれば動作が可能であるため、信頼性を向上させるこ
とができる。
また、本実施の形態の半導体装置は、各機能回路において、判定処理による選択動作を
行うことにより、正常である機能回路を選択して用いることができる。よって、例えば出
荷前などに上記判定動作を行い、不良な機能回路を予め把握し、正常である機能回路のみ
を用いることができる。また、正常である機能回路が複数ある場合、正常である機能回路
のいずれか１つを選択して用いることもできるため、消費電力を低減することができる。
（実施の形態３）
本実施の形態では、本発明の一態様である半導体装置の構造の一例について説明する。
まず本実施の形態における半導体装置の構造の一例について図８を用いて説明する。図
８は、本実施の形態における半導体装置の構造の一例を示す斜視図である。
図８（Ａ）に示すように、本実施の形態における半導体装置は、封止層５００と、封止
層５０１と、封止層５００及び封止層５０１に覆われた複数の機能回路５０２（点線部）
と、を有する。
また、図８（Ｂ）は、便宜のため、図８（Ａ）の複数の機能回路５０２を実線で示し、
封止層５００を点線で示した図である。図８（Ｂ）に示すように、封止層５００（点線部
）及び封止層５０１に覆われた複数の機能回路５０２は、機能回路５０２上に設けられた
アンテナ５０３と、を有する。
次に本実施の形態における半導体装置の断面構造について図９を用いて説明する。図９
は、図８（Ｂ）の線分Ａ−Ｂにおける断面図である。
図９に示すように、本実施の形態における半導体装置は、封止層５００と、封止層５０
０上に設けられた剥離層５０４と、剥離層５０４上に設けられた半導体素子層５０５と、
半導体素子層５０５上に設けられ、開口部を有する第１の絶縁層５０６及び第２の絶縁層
５０７と、一部が開口部を介して半導体素子層５０５に接するように設けられた導電層５
０８と、導電層５０８及び第２の絶縁層５０７を覆うように設けられた第３の絶縁層５０
９と、第３の絶縁層５０９上に設けられた封止層５０１と、を有する複数の機能回路５０
２と、を有する。
封止層５００は、第１の封止層であり、封止層５０１は、第２の封止層である。封止層
５００及び封止層５０１は、端部において接しており、剥離層５０４、半導体素子層５０
５、第１の絶縁層５０６、第２の絶縁層５０７、導電層５０８、及び第３の絶縁層５０９
が、封止層５００及び封止層５０１からなる一つの封止層に覆われている。封止層５００
及び封止層５０１としては、例えば図９に示すように繊維体５１０などに樹脂を含浸させ
た材料（例えばプリプレグ）などを適用することができる。このとき繊維体５１０は、有
機化合物または無機化合物の高強度繊維を用いた織布または不織布である。高強度繊維と
しては、具体的には引張弾性率が高い繊維、または、ヤング率が高い繊維である。高強度
繊維の代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド
系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾ
ール繊維、ガラス繊維、または炭素繊維である。ガラス繊維としては、Ｅガラス、Ｓガラ
ス、Ｄガラス、Ｑガラス等を用いたガラス繊維を用いることができる。なお、繊維体５１
０は、一種類の上記高強度繊維で形成されてもよい。また、複数の上記高強度繊維で形成
されてもよい。
また繊維体５１０として、カーボン繊維を用いて、繊維体５１０に導電性を持たせると
、静電破壊を抑制することができる。
また、繊維体５１０は、繊維（単糸）の束（以下、糸束という）を経糸及び緯糸に使っ
て製織した織布、または複数種の繊維の糸束をランダムまたは一方向に堆積させた不織布
で構成されてもよい。織布の場合、例えば平織り、綾織り、またはしゅす織りなどを用い
ることができる。
糸束の断面は、円形でも楕円形でもよい。繊維糸束として、高圧水流、液体を媒体とし
た高周波の振動、連続超音波の振動、ロールによる押圧等によって、開繊加工をした繊維
糸束を用いてもよい。開繊加工をした繊維糸束は、糸束幅が広くなり、厚み方向の単糸数
を削減することが可能であり、糸束の断面が楕円形または平板状となる。また、繊維糸束
として低撚糸を用いることで、糸束が扁平化やすく、糸束の断面形状が楕円形状または平
板形状となる。このように、断面が楕円形または平板状の糸束を用いることで、繊維体５
１０の厚さを薄くすることが可能である。このため、封止層５００及び封止層５０１の厚
さを薄くすることが可能であり、薄型の半導体装置を作製することができる。繊維の糸束
径は４μｍ以上４００μｍ以下、さらには４μｍ以上２００μｍ以下であればよく、また
、繊維の太さは、４μｍ以上２０μｍ以下であればよいが、繊維の材料によってはさらに
薄くすることもでき、繊維の材料の種類に応じて適宜設定することができる。
繊維体５１０の繊維糸束を経糸及び緯糸に使って製織した織布の上面図を図１０に示す
。
図１０（Ａ）に示すように、繊維体５１０は、一定間隔をあけた経糸５１０ａ及び一定
間隔をあけた緯糸５１０ｂが織られている。このような繊維体には、経糸５１０ａ及び一
緯糸５１０ｂが存在しない領域（バスケットホール５１０ｃという）を有する。このよう
な繊維体５１０は、有機樹脂が繊維体に含浸される割合が高まり、繊維体５１０及び素子
層の密着性を高めることができる。
また、図１０（Ｂ）に示すように、繊維体５１０は、経糸５１０ａ及び緯糸５１０ｂの
密度が高く、バスケットホール５１０ｃの割合が低いものでもよい。代表的には、バスケ
ットホール５１０ｃの大きさが、局所的に押圧される面積より小さいことが好ましい。代
表的には、一辺が０．０１ｍｍ以上０．２ｍｍ以下の矩形であることが好ましい。繊維体
５１０のバスケットホール５１０ｃの面積がこのように小さいと、先端の細い部材（代表
的には、ペンや鉛筆等の筆記用具）により押圧されても、当該圧力を繊維体５１０全体で
吸収させることが可能である。
また、繊維糸束内部への有機樹脂の浸透率を高めるため、繊維に表面処理が施されても
良い。例えば、繊維表面を活性化させるためのコロナ放電処理、プラズマ放電処理等があ
る。また、シランカップリング剤、チタネートカップリング剤を用いた表面処理がある。
繊維体５１０に含浸され、且つ半導体素子層５０５の表面を封止する樹脂は、エポキシ
樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、また
はシアネート樹脂等の熱硬化性樹脂を用いることができる。また、ポリフェニレンオキシ
ド樹脂、ポリエーテルイミド樹脂、またはフッ素樹脂等の熱可塑性樹脂を用いることがで
きる。さらにＵＶ硬化性樹脂や可塑性有機樹脂を用いてもよい。また、上記熱可塑性樹脂
及び上記熱硬化性樹脂の複数を用いてもよい。上記樹脂を用いることで、熱処理により繊
維体５１０を半導体素子層５０５に固着することが可能である。なお、樹脂はガラス転移
温度が高いほど、局所的押圧に対して破壊しにくいため好ましい。
また、封止層５００及び封止層５０１の厚さは、それぞれ１０μｍ以上１００μｍ以下
、さらには１０μｍ以上３０μｍ以下が好ましい。このような厚さの封止層を用いること
で、薄型で湾曲することが可能な半導体装置を作製することができる。
また、樹脂または繊維体５１０の糸束内に高熱伝導性フィラーを分散させてもよい。高
熱伝導性フィラーとしては、窒化アルミニウム、窒化ホウ素、窒化珪素、アルミナ等があ
る。また、高熱伝導性フィラーとしては、銀、銅等の金属粒子がある。高熱伝導性フィラ
ーが有機樹脂または繊維糸束内に含まれることにより素子層での発熱を外部に放出しやす
くなるため、半導体装置の蓄熱を抑制することが可能であり、半導体装置の破壊を低減す
ることができる。
また樹脂または繊維体５１０の糸束内に、カーボン粒子を分散させてもよい。特に半導
体素子層５０５に薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が含
まれている場合、ＴＦＴの下方にカーボン粒子が分散された樹脂または繊維体５１０を有
する封止層５００及び封止層５０１を設けると、静電気によりＴＦＴが破壊されるのを防
ぐことができる。
剥離層５０４は、別の基板上に設けられる半導体素子層５０５と半導体素子層５０５を
形成するために用いられる基板とを剥離するための層として機能し、例えばタングステン
、モリブデン、チタン、タンタル、ニオブ、ニッケル、コバルト、ジルコニウム、亜鉛、
ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、及び珪素などの中から選
択された元素、又は元素を主成分とする合金材料、又は元素を主成分とする化合物材料か
らなる層を、単層または複数の層を積層させて形成することができる。
剥離層５０４が単層構造の場合、好ましくは、タングステン、モリブデン、又はタング
ステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは
酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステ
ンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タング
ステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する
。
剥離層５０４が積層構造の場合、好ましくは、１層目として金属層を形成し、２層目と
して金属酸化物層を形成する。代表的には、１層目の金属層として、タングステン、モリ
ブデン、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タン
グステン、モリブデン、又はタングステンとモリブデンの混合物の酸化物、タングステン
、モリブデン、又はタングステンとモリブデンの混合物の窒化物、タングステン、モリブ
デン、又はタングステンとモリブデンの混合物の酸化窒化物、又はタングステン、モリブ
デン、又はタングステンとモリブデンの混合物の窒化酸化物を含む層を形成する。
剥離層５０４として、１層目として金属層、２層目として金属酸化物層の積層構造を形
成する場合、金属層としてタングステンを含む層を形成し、その上層に酸化物で形成され
る絶縁層を形成することで、タングステンを含む層と絶縁層との界面に、金属酸化物層と
してタングステンの酸化物を含む層が形成されることを活用してもよい。さらには、金属
層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等
を行って金属酸化物層を形成してもよい。
また、タングステンの酸化物としては、例えばＷＯ２、Ｗ２Ｏ５、Ｗ４Ｏ１１、ＷＯ３
などがある。
半導体素子層５０５は、上記実施の形態１に示した半導体集積回路が形成される層であ
る。半導体素子層５０５は、１μｍ以上１０μｍ以下、さらには１μｍ以上５μｍ以下の
厚さで形成されることが好ましい。半導体素子層５０５の厚さを上記の範囲にすることに
より、湾曲することが可能な半導体装置を作製することができる。また半導体装置の上面
の面積は、４ｍｍ２以上、さらには９ｍｍ２以上が好ましい。
ここで半導体素子層５０５のより具体的な構成について図１１を用いて説明する。図１
１は、本実施の形態における半導体素子層の構成を示す断面図である。
図１１に示すように、本実施の形態における半導体素子層５０５は、下地層６００と、
下地層６００上に設けられた複数のトランジスタ６０１を有し、複数のトランジスタ６０
１は、不純物領域を有する半導体層６０２と、半導体層６０２を覆うように設けられたゲ
ート絶縁層６０３と、ゲート絶縁層６０３を介して半導体層６０２の一部の上に設けられ
たゲート電極６０４と、ゲート電極６０４及びゲート絶縁層６０３上に設けられ、開口部
を有する第１の層間絶縁層６０５及び第２の層間絶縁層６０６と、開口部を介して半導体
層６０２の不純物領域の一部に接するように設けられた電極６０７と、を有する。
また、トランジスタ６０１の電極６０７と同一層に設けられた電極６０８に図９におけ
る第１の絶縁層５０６及び第２の絶縁層５０７の開口部を介して導電層５０８の一部が接
している。
下地層６００は、酸化珪素膜、窒素を含む酸化珪素膜、窒化珪素膜、酸素を含む窒化珪
素膜のいずれか１つ、あるいは２つ以上の積層膜を用いればよい。
また、図１２に示す半導体素子層５０５の構造のように、下地層６００を下地層６００
ａと、下地層６００ｂの２層構造とし、一方の下地層の一部がエッチングにより除去され
た構造とすることもできる。他方の下地層をエッチング後においても残すことにより、不
純物の混入を抑制することができる。
半導体層６０２は、チャネル領域、ソース領域、及びドレイン領域を有する。半導体層
６０２としては、非晶質（アモルファス）半導体、微結晶（マイクロクリスタル）半導体
、または多結晶半導体を用いることができる。微結晶半導体は、非晶質と結晶構造（単結
晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な状態を有する半導
体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも
膜中の一部の領域には、０．５以上２０ｎｍ以下の結晶領域を観測することができ、珪素
を主成分とする場合にはラマンスペクトルが５２０ｃｍ−１よりも低波数側にシフトして
いる。Ｘ線回折では珪素結晶格子に由来するとされる（１１１）、（２２０）の回折ピー
クが観測される。未結合手（ダングリングボンド）の補償するものとして水素又はハロゲ
ンを少なくとも１原子％又はそれ以上含ませている。例えば微結晶シリコンを用いる場合
には、材料ガスをグロー放電分解（プラズマＣＶＤ）して形成する。このときの材料ガス
としては、ＳｉＨ４、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ
４、ＳｉＦ４などを用いることができる。また、ＧｅＦ４を混合させても良い。この材料
ガスをＨ２、あるいは、Ｈ２とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種又は複数種の希
ガス元素で希釈してもよい。このときの希釈率は２倍以上１０００倍以下の範囲である。
また、圧力は０．１Ｐａ以上１３３Ｐａ以下の範囲である。また、電源周波数は１ＭＨｚ
以上１２０ＭＨｚ以下、好ましくは１３ＭＨｚ以上６０ＭＨｚ以下の範囲である。また、
基板加熱温度は３００℃以下の範囲とする。膜中の不純物元素として、酸素、窒素、炭素
などの大気成分の不純物濃度は、酸素、窒素、炭素ともそれぞれ１×１０２０／ｃｍ３以
下とすることが望ましく、特に、酸素濃度は５×１０１９／ｃｍ３以下、好ましくは１×
１０１９／ｃｍ３以下とする。
また、半導体層６０２の不純物領域は、ソース領域またはドレイン領域として機能し、
例えばリンやヒ素などのｎ型不純物元素、またはボロンなどのｐ型不純物元素を添加する
ことにより形成される。さらに不純物領域に接する電極は、ソース電極またはドレイン電
極として機能する。また、半導体層６０２のそれぞれに同じ導電型を付与する不純物元素
を添加することもできる。また、それぞれの半導体層６０２において異なる導電型を付与
する不純物元素を添加することもできる。また、本実施の形態において、ソース領域また
はドレイン領域となる不純物領域より不純物濃度の低い低濃度不純物領域（ＬＤＤ領域と
もいう）を設けることもできる。低濃度不純物領域を設けることによりオフ電流を抑える
ことができる。
ゲート絶縁層６０３としては、例えば酸化珪素膜、窒素を含む酸化珪素膜、窒化珪素膜
、酸素を含む窒化珪素膜のいずれか１つ、あるいは２つ以上の積層膜などを用いることが
できる。ゲート絶縁層６０３は、スパッタ法又はプラズマＣＶＤ法などによって形成する
ことができる。
ゲート電極６０４としては、例えば単層の導電膜、又は２層、３層の導電膜の積層構造
とすることができる。ゲート電極６０４の材料としては、導電膜を用いることができる。
例えば、タンタル、チタン、モリブデン、タングステン、クロム、シリコンなどの元素の
単体膜、あるいは、元素の窒化膜（代表的には窒化タンタル膜、窒化タングステン膜、窒
化チタン膜）、あるいは、元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−
Ｔａ合金）、あるいは、元素のシリサイド膜（代表的にはタングステンシリサイド膜、チ
タンシリサイド膜）などを用いることができる。なお、上述した単体膜、窒化膜、合金膜
、シリサイド膜などは、単層または積層して用いることができる。
第１の層間絶縁層６０５及び第２の層間絶縁層６０６としては、例えば酸化珪素膜、窒
素を含む酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜のいずれか１つ、あるいは２つ
以上の積層膜などを用いることができる。
電極６０７としては、アルミニウム、ニッケル、炭素、タングステン、モリブデン、チ
タン、白金、銅、タンタル、金、またはマンガンなどの元素の単体膜、あるいは、元素の
窒化膜、あるいは、元素を組み合わせた合金膜、あるいは、元素のシリサイド膜などを用
いることができる。例えば、元素を複数含む合金として、炭素及びチタンを含有したアル
ミニウム合金、ニッケルを含有したアルミニウム合金、炭素及びニッケルを含有したアル
ミニウム合金、炭素及びマンガンを含有したアルミニウム合金などを用いることができる
。例えば、積層構造で設ける場合、アルミニウムをモリブデン又はチタンなどで挟み込ん
だ構造とすることで、アルミニウムにおける、熱や化学反応に対する耐性を向上すること
ができる。
なお、本実施の形態における半導体素子層５０５の構成は、図１１及び図１２に示した
構造に限定されず、ダイオード、抵抗素子、容量素子、またはフローティングゲートを有
するトランジスタなどの半導体素子を設けることもできる。
また、トランジスタ６０１は、図１１及び図１２に示した構造に限定されず、例えば逆
スタガ構造、フィンＦＥＴ構造等の構造のトランジスタの構造とすることもできる。例え
ばフィンＦＥＴ構造とすることで、トランジスタサイズの微細化に伴う短チャネル効果を
抑制することができる。また、トランジスタ６０１として、ＳＯＩ基板など、半導体基板
を用いることもできる。半導体基板を用いて作製されたトランジスタは、移動度が高いた
め、トランジスタサイズを小さくすることができる。また、有機半導体を用いたトランジ
スタ、またはカーボンナノチューブを用いたトランジスタなども用いることができる。
第１の絶縁層５０６は、層間絶縁層としての機能を有し、例えば酸化珪素膜、窒素を含
む酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜のいずれか１つ、あるいは２つ以上の
積層膜などを用いることができる。第１の絶縁層５０６で半導体素子層５０５を覆うこと
により、半導体集積回路となる半導体素子層５０５への不純物の混入を抑制することがで
きる。
第２の絶縁層５０７は、層間絶縁層としての機能を有し、例えば樹脂などを用いること
ができる。
導電層５０８は、図８におけるアンテナ５０３として機能し、例えば銀、金、銅、ニッ
ケル、白金、パラジウム、タンタル、モリブデン、チタン、アルミニウム等のいずれか１
つあるいは２つ以上を用いて形成することができる。本実施の形態においてアンテナの形
状をループ状としているが、ループ状にすることにより、機能回路の面積を小さくするこ
とができる。ただし、これに限定されず、アンテナ５０３の形状は、電波を受信できる形
であればよい。例えば、ダイポールアンテナ、折り返しダイポールアンテナ、スロットア
ンテナ、メアンダラインアンテナ、マイクロストリップアンテナ等なども用いることがで
きる。
第３の絶縁層５０９としては、非晶質珪素膜、酸化珪素膜、窒素を含む酸化珪素膜、窒
化珪素膜、酸素を含む窒化珪素膜のいずれか１つ、あるいは２つ以上の積層膜などを用い
ることができる。また、非晶質珪素膜を用いる場合、一導電型を付与する不純物元素を添
加することもできる。一導電性型を付与する不純物元素を添加することにより素子の静電
破壊を防止することができる。なお、第３の絶縁層５０９を設けない構成とし、半導体装
置の厚さを薄くすることもできる。
図９に示す半導体装置は、複数の半導体素子層５０５、第１の絶縁層５０６、及び導電
層５０８が封止層５００及び封止層５０１からなる同一の封止層により覆われた構造とな
っている。これにより半導体集積回路となる半導体素子層５０５への不純物の混入を抑制
することができる。
また、本実施の形態の半導体装置は、図１３に示す機能回路５０２のように領域５１４
において封止層５００及び封止層５０１が接する構成とし、半導体素子層５０５、第１の
絶縁層５０６、及び導電層５０８が封止層５００及び封止層５０１からなる同一の封止層
に覆われた構造とすることもできる。これにより半導体集積回路となる半導体素子層への
不純物の混入を抑制することができる。
以上のように、本実施の形態の半導体装置は、上記に示す構造とすることにより、冗長
性を高めることができるため、信頼性を向上させることができる。また、半導体集積回路
への不純物の混入を抑制し、曲げに対するストレスを緩和することができ、外力に対する
耐性を高めることができるため、各機能回路において信頼性を向上させることができる。
次に本実施の形態における半導体装置の作製方法について図１４乃至図１７を用いて説
明する。図１４乃至図１７は、本実施の形態における半導体装置の作製方法を示す断面図
である。ここでは例として、図１１に示した構成における半導体装置の作製方法について
説明する。
図１４（Ａ）に示すように、まず基板５１１上に剥離層５０４を形成し、剥離層５０４
上に半導体素子層５０５を形成する。剥離層５０４は、スパッタリング法やプラズマＣＶ
Ｄ法、塗布法、印刷法等を用いることにより形成することができる。なお、塗布法とは、
溶液を被処理物上に吐出させて成膜する方法であり、例えばスピンコーティング法や液滴
吐出法を含む。また、液滴吐出法とは、微粒子を含む組成物の液滴を微細な孔から吐出し
て所定の形状のパターンを形成する方法である。
次に半導体素子層５０５を覆うように第１の絶縁層５０６及び第２の絶縁層５０７を形
成する。
次に図１４（Ｂ）に示すように、第１の絶縁層５０６及び第２の絶縁層５０７の一部を
エッチングにより除去する。このとき、少なくとも半導体素子層５０５を覆っている部分
の第１の絶縁層５０６及び第２の絶縁層５０７が残るようにする。また、半導体素子層５
０５上に残った第１の絶縁層５０６及び第２の絶縁層５０７の一部には、開口部を設ける
。
次に図１５（Ａ）に示すように第１の絶縁層５０６及び第２の絶縁層５０７を介して半
導体素子層５０５における電極と一部が接するように導電層５０８を形成する。導電層５
０８は、例えば上記に挙げた導電層５０８として適用可能な材料の金属粒子を有する液滴
やペーストなどを、別途基板上に液滴吐出法（インクジェット法、ディスペンス法など）
により吐出し、乾燥焼成して形成することができる。液滴吐出法により導電層５０８を形
成することで工程数の削減が可能であり、それに伴うコスト削減が可能である。
次に図１５（Ｂ）に示すように、第２の絶縁層５０７及び導電層５０８を覆うように第
３の絶縁層５０９を形成する。
次に図１６（Ａ）に示すように第３の絶縁層５０９上に封止層５０１を接着する。接着
する方法としては例えば封止層５０１をプレスして接着する方法などが挙げられる。
次に図１６（Ｂ）に示すように封止層５０１上に光または熱により剥離可能な粘着テー
プ５１２を設けて、粘着テープ５１２上にローラ５１３を回転させながら剥離層５０４を
剥離して、基板５１１を分離する。
次に図１７（Ａ）に示すように、剥離層５０４が形成されている面からレーザを照射し
、剥離層５０４、第３の絶縁層５０９、及び封止層５０１の一部に溝５１５を形成する。
なお粘着テープ５１２は、溝５１５を形成後に剥離してもよいし、溝５１５を形成する前
に剥離してもよい。
次に図１７（Ｂ）に示すように、第３の絶縁層５０９の基板５１１が剥離された側の面
に封止層５００を接着する。接着する方法としては例えば封止層５００をプレスして接着
する方法などが挙げられる。封止層５００を接着することにより封止層５００及び封止層
５０１における樹脂が溝５１５に流れることにより封止層５００及び封止層５０１が一つ
となる。このとき溝５１５より端部の封止層５００及び封止層５０１が合わさっていない
部分は除去する。
以上により、図１１に示す構成の半導体装置を作製することができる。また、本実施の
形態の半導体装置の作製方法を用いることにより、半導体素子層５０５が封止層５００及
び封止層５０１に挟持された構造を形成することができる。なお、本実施の形態に示す半
導体装置の作製方法は、一例であり、他の作製方法を用いることもできる。
また、ブースターアンテナを設けた半導体装置について図１８を用いて説明する。図１
８は、本実施の形態における半導体装置の他の構成を示す斜視図である。
図１８に示すように、本実施の形態における半導体装置の他の構成は、機能回路７００
と、機能回路７００上に設けられた基板７０１（点線部）と、基板７０１の一方の上に設
けられたアンテナ７０２と、を有する。
機能回路７００は、図９に示した機能回路５０２の構成と同じである。
なお、本実施の形態において、アンテナ７０２の形状をループ状としているが、ループ
状とすることで半導体装置の面積を小さくすることができる。またループ状に限定されず
、アンテナ７０２の形状は、電波を受信できる形であればよく、例えば、ダイポールアン
テナ、折り返しダイポールアンテナ、スロットアンテナ、メアンダラインアンテナ、マイ
クロストリップアンテナ等の形状を用いることができる。
また、基板７０１を用いずにアンテナ７０２を機能回路７００に貼り合わせることもで
きる。基板７０１を用いないことにより、半導体装置の厚さを薄くすることができる。
次にブースターアンテナを設けた半導体装置の断面構造について図１９を用いて説明す
る。図１９は、図１８の線分Ａ−Ｂにおける断面図である。
図１９に示すように、本実施の形態における半導体装置は、封止層７０３と、封止層７
０３上に設けられた剥離層７０４と、剥離層７０４上に設けられた半導体素子層７０５と
、半導体素子層７０５上に設けられ、開口部を有する第１の絶縁層７０６及び第２の絶縁
層７０７と、一部が開口部を介して半導体素子層７０５に接するように設けられた導電層
７０８と、導電層７０８及び第２の絶縁層７０７を覆うように設けられた第３の絶縁層７
０９と、第３の絶縁層７０９上に設けられた封止層７１０と、を有する機能回路７００と
、封止層７１０上に設けられ、導電層７１１を有する基板７０１と、を有する。
なお、図１９において、封止層７０３、剥離層７０４、半導体素子層７０５、第１の絶
縁層７０６、第２の絶縁層７０７、導電層７０８、第３の絶縁層７０９、及び封止層７１
０のそれぞれは、図９における封止層５００、剥離層５０４、半導体素子層５０５、第１
の絶縁層５０６、第２の絶縁層５０７、導電層５０８、第３の絶縁層５０９、及び封止層
５０１のそれぞれに適用可能な構成及び材料を適用することができる。
導電層７１１は、図１８において、ブースターアンテナであるアンテナ７０２として機
能し、例えば銀、金、銅、ニッケル、白金、パラジウム、タンタル、モリブデン、チタン
、アルミニウム等のいずれか１つあるいは２つ以上を用いて形成することができる。
なお、本実施の形態において、アンテナ７０２の形状をループ状の形状としているが、
ループ状にすることにより、機能回路の面積を小さくすることができる。ただし、これに
限定されず、アンテナ７０２の形状は、電波を受信できる形であればよい。例えば、ダイ
ポールアンテナ、折り返しダイポールアンテナ、スロットアンテナ、メアンダラインアン
テナ、マイクロストリップアンテナ等の形状なども用いることができる。
以上のように第１のアンテナとなる導電層７０８と、ブースターアンテナとして機能す
る第２のアンテナとなる導電層７１１とを設けた構成の場合には、第１のアンテナと第２
のアンテナとの間における電力の授受を非接触で行うことができる。また第２のアンテナ
を設けることにより、受信可能な電波の周波数帯が限定されず、通信距離を伸ばすことが
できる。
次に図１９に示す半導体装置の作製方法について図２０を用いて説明する。図２０は、
本実施の形態における半導体装置の他の構成の作製方法を示す断面図である。
図２０（Ａ）に示すように、まず上記図１４乃至図１７に示した半導体装置の作製方法
を用いて機能回路７００を形成する。
次に図２０（Ｂ）に示すように、機能回路７００と導電層７１１が形成された基板７０
１とを、導電層７１１が形成された面が機能回路７００側になるように貼り合わせる。こ
のとき別途接着層を介して基板７０１と機能回路７００とを貼り合わせることもできる。
接着層を設けることにより、貼り合わせ面の接着強度を向上させることができる。
以上のように、ブースターアンテナとして第２のアンテナ（アンテナ７０２）を設けた
半導体装置を作製することができる。本実施の形態の作製方法を用いることにより、半導
体素子層７０５が封止層７０３及び封止層７１０からなる一つの封止層に覆われた構造を
形成することができる。また、第２のアンテナの下に複数の機能回路を配置することによ
り、半導体装置の面積を小さくすることができる。
なお、本実施の形態に示す半導体装置の作製方法は一例であり、他の作製方法を用いる
こともできる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、上記実施の形態に示した半導体装置の使用例について説明する。
本実施の形態の半導体装置の具体的な使用例について図２１を用いて説明する。図２１
は、本実施の形態における半導体装置の使用例を示す図である。
上記実施の形態における半導体装置の使用例について、図２１に示す。半導体装置の用
途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免
許証や住民票等、図２１（Ａ）参照）、包装用容器類（包装紙やボトル等、図２１（Ｃ）
参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図２１（Ｂ）参照）、乗り物類（自
転車等、図２１（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人
体、衣類、生活用品類、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装
置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図２１（Ｅ）、図２
１（Ｆ）参照）等に設けて使用することができる。
半導体装置８００は、プリント基板に実装、表面に貼る、または埋め込むことにより、
物品に固定される。例えば、本であれば紙に埋め込む、または有機樹脂からなるパッケー
ジであれば当該有機樹脂に埋め込み、各物品に固定される。半導体装置８００は、小型、
薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうこと
がない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に半導体装置８
００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽
造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類
、生活用品類、または電子機器等に半導体装置を取り付けることにより、検品システム等
のシステムの効率化を図ることができる。また、乗り物類であっても、半導体装置を取り
付けることにより、盗難などに対するセキュリティ性を高めることができる。
以上のように、上記実施の形態に示す半導体装置は、高い信頼性を有するため、本実施
の形態に挙げた各用途に用いることにより、物品の認証性、またはセキュリティ性などを
より高めることができる。
１００ 半導体装置
１０１ 機能回路
１０２ アンテナ
１０３ 半導体集積回路
１０４ 送受信回路
１０５ 電源回路
１０６ ロジック回路
１０７ 外部無線通信装置
１０８ 電波
２００ 半導体装置
２０１ 機能回路
２０２ アンテナ
２０３ アンテナ
２０４ 半導体集積回路
２０５ 送受信回路
２０６ 電源回路
２０７ ロジック回路
２０８ 外部無線通信装置
２０９ 電波
３００ 半導体装置
３０１ 機能回路
３０２ アンテナ
３０３ 半導体集積回路
３０４ 送受信回路
３０５ 電源回路
３０６ ロジック回路
３０７ 電源制御回路
３０８ 判定回路
３０９ 外部無線通信装置
３１０ トランジスタ
３１１ トランジスタ
３１２ 抵抗素子
３１３ トランジスタ
３１４ トランジスタ
３１５ トランジスタ
４００ 半導体装置
４０１ 機能回路
４０２ アンテナ
４０３ アンテナ
４０４ 半導体集積回路
４０５ 送受信回路
４０６ 電源回路
４０７ ロジック回路
４０８ 電源制御回路
４０９ 判定回路
４１０ 外部無線通信装置
４１１ 電波
５００ 封止層
５０１ 封止層
５０２ 機能回路
５０３ アンテナ
５０４ 剥離層
５０５ 半導体素子層
５０６ 絶縁層
５０７ 絶縁層
５０８ 導電層
５０９ 絶縁層
５１０ 繊維体
５１０ａ 経糸
５１０ｂ 緯糸
５１０ｃ バスケットホール
５１１ 基板
５１２ 粘着テープ
５１３ ローラ
５１４ 領域
５１５ 溝
６００ 下地層
６００ａ 下地層
６００ｂ 下地層
６０１ トランジスタ
６０２ 半導体層
６０３ ゲート絶縁層
６０４ ゲート電極
６０５ 層間絶縁層
６０６ 層間絶縁層
６０７ 電極
６０８ 電極
７００ 機能回路
７０１ 基板
７０２ アンテナ
７０３ 封止層
７０４ 剥離層
７０５ 半導体素子層
７０６ 絶縁層
７０７ 絶縁層
７０８ 導電層
７０９ 絶縁層
７１０ 封止層
７１１ 導電層
８００ 半導体装置

Claims (4)

  1. 複数の機能回路を有する半導体装置であって、
    前記複数の機能回路のそれぞれは、
    アンテナと、
    前記アンテナと電気的に接続された送受信回路と、
    前記送受信回路と電気的に接続された電源回路と、
    前記送受信回路及び前記電源回路と電気的に接続されたロジック回路と、を有し、
    前記複数の機能回路は、互いに異なる識別情報を有し、
    前記複数の機能回路のうち、一つの機能回路のみが外部から送信された電波により動作し、それ以外の機能回路は動作しない半導体装置であって、
    前記複数の機能回路は、同一の封止層に覆われ、
    前記封止層は、繊維体と有機樹脂とを有し、
    前記同一の封止層は、第１の封止層の一部に形成された溝に、前記第１の封止層の有機樹脂、及び第２の封止層の有機樹脂が流れ込み、一つとなったものであり、
    前記繊維体は、一定の間隔をあけた複数の経糸と、一定の間隔をあけた複数の緯糸とを有することを特徴とする半導体装置。
  2. 請求項１において、
    前記繊維体は、アラミド系繊維を有することを特徴とする半導体装置。
  3. 請求項１又は請求項２において、
    前記有機樹脂は、エポキシ樹脂、不飽和ポリエステル樹脂、又はポリイミド樹脂を有することを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記複数の機能回路はそれぞれ、トランジスタを有し、
    前記トランジスタはフィン型構造を有することを特徴とする半導体装置。
JP2013027904A 2008-01-31 2013-02-15 半導体装置 Expired - Fee Related JP5514925B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013027904A JP5514925B2 (ja) 2008-01-31 2013-02-15 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008020938 2008-01-31
JP2008020938 2008-01-31
JP2013027904A JP5514925B2 (ja) 2008-01-31 2013-02-15 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009006520A Division JP2009205669A (ja) 2008-01-31 2009-01-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2013127812A JP2013127812A (ja) 2013-06-27
JP5514925B2 true JP5514925B2 (ja) 2014-06-04

Family

ID=40527578

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009006520A Withdrawn JP2009205669A (ja) 2008-01-31 2009-01-15 半導体装置
JP2013027904A Expired - Fee Related JP5514925B2 (ja) 2008-01-31 2013-02-15 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009006520A Withdrawn JP2009205669A (ja) 2008-01-31 2009-01-15 半導体装置

Country Status (6)

Country Link
US (1) US8432254B2 (ja)
EP (1) EP2088541B1 (ja)
JP (2) JP2009205669A (ja)
KR (1) KR101532255B1 (ja)
CN (1) CN101499144B (ja)
TW (1) TWI471806B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5301299B2 (ja) * 2008-01-31 2013-09-25 株式会社半導体エネルギー研究所 半導体装置
KR101633282B1 (ko) 2009-09-09 2016-06-24 삼성전자주식회사 이미지 센서와 상기 이미지 센서를 포함하는 이미지 픽업 장치
US9269914B2 (en) 2013-08-01 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, electronic device, and lighting device
WO2016059497A1 (en) 2014-10-17 2016-04-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, module, electronic device, and method for manufacturing light-emitting device
WO2017017553A1 (en) * 2015-07-30 2017-02-02 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of light-emitting device, light-emitting device, module, and electronic device
US10371129B2 (en) * 2016-02-26 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and sensor system
DE102017222983A1 (de) * 2017-12-18 2019-06-19 Bayerische Motoren Werke Aktiengesellschaft Verfahren zur Herstellung eines Faserverbundbauteils
WO2020158500A1 (ja) * 2019-01-30 2020-08-06 株式会社村田製作所 モジュール

Family Cites Families (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63164630A (ja) 1986-12-26 1988-07-08 Matsushita Electric Ind Co Ltd Ｃｒｃ回路
DE69032210D1 (de) * 1989-01-25 1998-05-07 Asahi Chemical Ind Vorimprägnierte kompositgiessformen und herstellung einer kompositgiessform
DE3907757A1 (de) * 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
US5888609A (en) * 1990-12-18 1999-03-30 Valtion Teknillinen Tutkimuskeskus Planar porous composite structure and method for its manufacture
US5163837A (en) * 1991-06-26 1992-11-17 Amp Incorporated Ordered area array connector
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JP3578466B2 (ja) 1992-04-14 2004-10-20 ユニチカ株式会社 補強用無機繊維織布及びそれを用いた多層プリント配線板
DE4345610B4 (de) * 1992-06-17 2013-01-03 Micron Technology Inc. Verfahren zur Herstellung einer Hochfrequenz-Identifikationseinrichtung (HFID)
US7158031B2 (en) * 1992-08-12 2007-01-02 Micron Technology, Inc. Thin, flexible, RFID label and system for use
JP2819445B2 (ja) * 1993-12-31 1998-10-30 アンリツ株式会社 Ｉｃカード処理装置
WO1995033246A1 (fr) * 1994-05-27 1995-12-07 Ake Gustafson Procede de realisation d'un module electronique et module electronique obtenu selon ce procede
TW371285B (en) 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
FR2725824B1 (fr) * 1994-10-18 1997-01-03 Thomson Csf Semiconducteurs Memoire insensible aux perturbations
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
EP0832467B8 (en) * 1995-06-16 2008-05-28 Rohm Co., Ltd. Semiconductor device, ic card utilizing the same and communication system
US6621410B1 (en) * 1996-08-26 2003-09-16 Rf Code, Inc. System for item and orientation identification
US6482495B1 (en) * 1996-09-04 2002-11-19 Hitachi Maxwell, Ltd. Information carrier and process for production thereof
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JP3249405B2 (ja) * 1996-09-30 2002-01-21 株式会社東芝 誤り訂正回路および誤り訂正方法
JP3109595B2 (ja) * 1998-08-28 2000-11-20 日本電気株式会社 受信ダイバーシティ制御方法およびダイバーシティ受信機
TW484101B (en) * 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP2004078991A (ja) 1998-12-17 2004-03-11 Hitachi Ltd 半導体装置およびその製造方法
US7034660B2 (en) * 1999-02-26 2006-04-25 Sri International Sensor devices for structural health monitoring
US6224965B1 (en) * 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
JP3675688B2 (ja) * 2000-01-27 2005-07-27 寛治 大塚 配線基板及びその製造方法
JP4884592B2 (ja) 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
JP2001331772A (ja) 2000-05-22 2001-11-30 Sony Corp 非接触型情報授受装置および情報処理システムおよび情報処理装置および情報処理方法
JP4269502B2 (ja) 2000-09-07 2009-05-27 三菱マテリアル株式会社 データキャリア
US6764615B2 (en) * 2001-05-21 2004-07-20 Cortec Corporation Migrating corrosion inhibitor fibers
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003049388A (ja) 2001-08-08 2003-02-21 Du Pont Toray Co Ltd 扁平化したアラミド繊維からなる布帛
CN100380673C (zh) * 2001-11-09 2008-04-09 株式会社半导体能源研究所 发光设备及其制造方法
KR100430001B1 (ko) * 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
AU2002255430A1 (en) * 2002-04-25 2003-11-11 Cet Technologies Pte Ltd An antenna
JP2004014956A (ja) 2002-06-11 2004-01-15 Shinko Electric Ind Co Ltd 微小半導体素子の加工処理方法
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
US7402897B2 (en) * 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
JP4070193B2 (ja) * 2002-10-01 2008-04-02 京セラ株式会社 配線基板および電子部品実装構造体
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2004194276A (ja) * 2002-10-18 2004-07-08 Murakami Corp 監視カメラ伝送装置およびそのシステム
US7230316B2 (en) * 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
US7230580B1 (en) * 2003-08-29 2007-06-12 National Semiconductor Corporation Design of a two interconnect IC chip for a radio frequency identification tag and method for manufacturing same
JP3904556B2 (ja) * 2003-12-22 2007-04-11 松下電器産業株式会社 無線通信装置および間欠受信制御方法
GB0402035D0 (en) * 2004-01-30 2004-03-03 Hewlett Packard Development Co Physical object with memory tags and apparatus for writing and using such objects
JP4540359B2 (ja) * 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
US7472296B2 (en) * 2004-02-20 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device and ID chip
JP4720098B2 (ja) * 2004-04-16 2011-07-13 日本電気株式会社 Ｉｄ発行管理システム、物品情報管理システムおよびｉｄ発行管理方法
US20050233122A1 (en) * 2004-04-19 2005-10-20 Mikio Nishimura Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
KR20060045208A (ko) * 2004-11-12 2006-05-17 삼성테크윈 주식회사 반도체 팩키지용 회로기판 및 이의 제조방법
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
JP4274135B2 (ja) * 2005-02-18 2009-06-03 日本電信電話株式会社 Ｒｆｉｄタグ
JP2006261297A (ja) * 2005-03-16 2006-09-28 Fujikura Ltd 半導体装置及びその製造方法
US7465674B2 (en) * 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7727859B2 (en) * 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7685706B2 (en) * 2005-07-08 2010-03-30 Semiconductor Energy Laboratory Co., Ltd Method of manufacturing a semiconductor device
US7700463B2 (en) * 2005-09-02 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7545276B2 (en) * 2005-09-13 2009-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP1938458B1 (en) * 2005-09-21 2015-06-03 Semiconductor Energy Laboratory Co., Ltd. Cyclic redundancy check circuit and devices having the cyclic redundancy check circuit
US8242908B2 (en) * 2005-12-09 2012-08-14 Tego Inc. Methods and systems of a multiple radio frequency network node RFID tag
WO2007068002A2 (en) * 2005-12-09 2007-06-14 Tego Inc. Multiple radio frequency network node rfid tag
US8279065B2 (en) * 2005-12-09 2012-10-02 Tego Inc. Methods and systems of a multiple radio frequency network node RFID tag
US20080186180A1 (en) * 2005-12-09 2008-08-07 Butler Timothy P Methods and systems of a multiple radio frequency network node rfid tag
US8947233B2 (en) * 2005-12-09 2015-02-03 Tego Inc. Methods and systems of a multiple radio frequency network node RFID tag
US20080186138A1 (en) * 2005-12-09 2008-08-07 Butler Timothy P Methods and systems of a multiple radio frequency network node rfid tag
JP4815217B2 (ja) * 2006-01-12 2011-11-16 リンテック株式会社 アンテナ回路、ｉｃインレット、マルチタグ及びマルチタグ製造方法
WO2007096793A1 (en) * 2006-02-22 2007-08-30 Koninklijke Philips Electronics N.V. Printed item having a memory
CN101385039B (zh) * 2006-03-15 2012-03-21 株式会社半导体能源研究所 半导体器件
JP4901525B2 (ja) * 2006-04-17 2012-03-21 富士フイルム株式会社 アンテナ内蔵基板
JP5192732B2 (ja) * 2006-05-31 2013-05-08 株式会社半導体エネルギー研究所 半導体装置及び当該半導体装置を具備するｉｃラベル、ｉｃタグ、ｉｃカード
TWI431726B (zh) * 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
JP2008011696A (ja) * 2006-06-02 2008-01-17 Semiconductor Energy Lab Co Ltd 蓄電装置及び当該蓄電装置を具備する移動型電子機器
WO2008001703A1 (en) * 2006-06-26 2008-01-03 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
JP2008020938A (ja) 2006-07-10 2008-01-31 Brother Ind Ltd 保存指示装置、ノード装置、保存指示プログラム及び制御プログラム
US7764046B2 (en) * 2006-08-31 2010-07-27 Semiconductor Energy Laboratory Co., Ltd. Power storage device and semiconductor device provided with the power storage device
JP5325415B2 (ja) * 2006-12-18 2013-10-23 株式会社半導体エネルギー研究所 半導体装置
EP1956523B1 (en) * 2007-02-02 2013-05-29 Semiconductor Energy Laboratory Co., Ltd. Wireless identification system, semiconductor device, and communication device
US20080204238A1 (en) * 2007-02-28 2008-08-28 Symbol Technologies, Inc. Method to RFID enable electronic devices
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5322346B2 (ja) * 2007-06-07 2013-10-23 株式会社半導体エネルギー研究所 半導体装置
JP5248240B2 (ja) * 2007-08-30 2013-07-31 株式会社半導体エネルギー研究所 半導体装置
WO2009031482A1 (en) * 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5301299B2 (ja) * 2008-01-31 2013-09-25 株式会社半導体エネルギー研究所 半導体装置
JP5455753B2 (ja) * 2009-04-06 2014-03-26 株式会社半導体エネルギー研究所 Ｉｃカード
KR101708607B1 (ko) * 2009-11-20 2017-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
US20090195359A1 (en) 2009-08-06
CN101499144B (zh) 2013-09-25
KR101532255B1 (ko) 2015-06-29
JP2009205669A (ja) 2009-09-10
US8432254B2 (en) 2013-04-30
KR20090084735A (ko) 2009-08-05
TWI471806B (zh) 2015-02-01
TW200941355A (en) 2009-10-01
EP2088541B1 (en) 2011-05-11
CN101499144A (zh) 2009-08-05
JP2013127812A (ja) 2013-06-27
EP2088541A1 (en) 2009-08-12

Similar Documents

Publication Publication Date Title
JP5514925B2 (ja) 半導体装置
TWI442513B (zh) 半導體裝置的製造方法
JP5464914B2 (ja) 半導体装置の作製方法
TWI447822B (zh) 半導體裝置及使用具有上及下纖維體密封層的半導體裝置的商品追蹤系統以及其製造方法
JP2020150277A (ja) 半導体装置
JP5581426B2 (ja) 半導体装置
US8284579B2 (en) Semiconductor device
TWI472009B (zh) 半導體裝置及其製造方法
JP2008262547A (ja) 半導体装置及びその作製方法
US8232181B2 (en) Manufacturing method of semiconductor device
JP5779272B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140331

R150 Certificate of patent or registration of utility model

Ref document number: 5514925

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees