TWI458027B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI458027B
TWI458027B TW97134199A TW97134199A TWI458027B TW I458027 B TWI458027 B TW I458027B TW 97134199 A TW97134199 A TW 97134199A TW 97134199 A TW97134199 A TW 97134199A TW I458027 B TWI458027 B TW I458027B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
resin
manufacturing
sealing layer
Prior art date
Application number
TW97134199A
Other languages
English (en)
Other versions
TW200935528A (en
Inventor
Tomoyuki Aoki
Takuya Tsurume
Hiroki Adachi
Nozomi Horikoshi
Hisashi Ohtani
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200935528A publication Critical patent/TW200935528A/zh
Application granted granted Critical
Publication of TWI458027B publication Critical patent/TWI458027B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31515—As intermediate layer
    • Y10T428/31522—Next to metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Description

半導體裝置及其製造方法
本發明關於半導體裝置及其製造方法。
目前，無線晶片、感測器等各種裝置的薄型化在產品小型化上成為重要因素。其技術及使用範圍急速擴大。由於這些薄型化了的各種裝置具有一定程度的柔性，因此可以將它設置在具有彎曲表面的物品上。
已提出了如下製造半導體裝置的技術：藉由將形成在玻璃基板上的包括薄膜電晶體的元件層從基板剝離並轉印到例如塑膠薄膜等其它基板上。
例如，專利文件1(日本專利申請案公開第2004-78991號)揭露一種半導體裝置，其中藉由將尺寸為0.5mm或更小的半導體晶片嵌入在紙張或薄膜狀的介質中，來改善抗彎曲性及集中負載。
然而，在安裝在晶片中之具內建天線(片上(on-chip))的半導體裝置的情形中，天線尺寸減縮，通信距離變短。此外，在將設置在紙張或薄膜介質中的天線連接到晶片來製造半導體裝置的情況下，若晶片小，則產生通訊故障。
因此，較佳的是晶片本身的尺寸製得較大，以便防止通訊故障及通訊距離的減短，但是當晶片的面積增大時，轉印到塑膠薄膜等上而製成的半導體裝置因來自外部的局部擠壓產生裂縫，而導致工作故障。
例如，存在如下問題：當在半導體裝置表面的塑膠薄片或紙張上用書寫工具寫字時，半導體裝置因受到筆的壓力而損壞。
較佳的是在半導體裝置的表面上設置保護材料，以保護半導體裝置。但是，若設置保護材料，則保護材料的厚度會使半導體裝置的整體厚度加厚。另外，設置保護材料還會增加製造保護材料的步驟，從而使製造時間及製造成本增大。
鑒於上述問題，本發明的目的在於高成品率地製造一種耐受來自外部的局部擠壓的可靠性高的半導體裝置。本發明的目的還在於減少製造步驟及製造成本。
在本發明中，設置藉由將有機樹脂浸滲到有機化合物或無機化合物的纖維體中而形成的結構(也稱為密封層)，並進行熱壓接合，以製造將藉由將有機樹脂浸滲到有機化合物或無機化合物的纖維體中而形成的密封層固定於半導體元件層的半導體裝置。
此外，本發明的特徵還在於藉由減少被接合的密封層的個數而減少製造步驟及製造成本。
本發明關於如下半導體裝置的製造方法。
本發明的一特徵在於如下的一種半導體裝置的製造方法。在基板上形成剝離層、以及包括薄膜電晶體的半導體元件層。形成與該半導體元件層電連接的導電樹脂。在該半導體元件層和該導電樹脂上形成包含第一纖維體及第一有機樹脂層的第一密封層。在該密封層、該半導體元件層及該剝離層中形成槽。藉由將液體滴落在該槽中，以物理方式剝離該剝離層和該半導體元件層；藉由去除該導電樹脂層上的該密封層，形成開口部。將該密封層及該半導體元件層分割成晶片。將該晶片接合到在基材上形成的天線。形成包含第二纖維體及第二有機樹脂層的第二密封層以便覆蓋該天線及該晶片。
在本發明中，在該纖維體中，捆束了有機化合物材料或無機化合物材料的多個單線的經紗及緯紗稠密地交織在一起。
在本發明中，該纖維體是織布或不織布。
在本發明中，該纖維體可包含聚乙烯醇纖維、聚酯纖維、聚醯胺纖維、聚乙烯纖維、芳族聚醯胺纖維、聚對苯撐苯並二噁唑纖維、玻璃纖維或碳纖維。
在本發明中，該有機樹脂包括熱固性樹脂、熱塑性樹脂或UV固化性樹脂。
在本發明中，該熱固性樹脂是環氧樹脂、不飽和聚酯樹脂、聚醯亞胺樹脂、雙馬來醯亞胺三嗪樹脂或氰酸酯樹脂。
在本發明中，該熱塑性樹脂是聚苯醚樹脂、聚醚醯亞胺樹脂、或氟樹脂。
在本發明中，該天線可包含銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)、鈦(Ti)、和鋁(Al)中的至少一種。
在本發明中，該液體可包含水、醇、碳酸水中的任何一種。
在本發明中，該開口部可藉由照射雷射光束來去除該導電樹脂上的該密封層而形成。
在本發明中，該雷射光束可以是紫外區域、可見區域或紅外區域的雷射光束。
在本發明中，藉由使用將有機樹脂浸滲到有機化合物或無機化合物的纖維體中而形成的結構，可以高成品率地製造即使被施加來自外部的局部擠壓也不容易損壞且可靠性高的半導體裝置。
另外，藉由使用碳纖維作為纖維體而賦予導電性，可以抑制半導體裝置的靜電破壞。
再者，藉由在有機樹脂或纖維體的線束內分散碳粒子，可以防止半導體裝置被靜電破壞。尤其是，藉由在半導體裝置的下方設置分散有碳粒子的有機樹脂或纖維體，可以進一步獲得抑制靜電破壞的效果。
根據本發明，可以獲得減少了製造步驟及製造成本的半導體裝置。
下面，關於本發明的實施模式將參照附圖給予說明。但是，所屬技術領域的技術人員可以很容易地理解一個事實，就是本發明可以以多個不同形式來實施，其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在本實施模式所記載的內容中。注意，在以下所示的附圖中，使用同一附圖標記表示同一部分或具有同樣功能的部分，並省略其重複說明。
[實施模式1]
下面，參照圖1A至1E、圖2A至2E、圖3A至圖3D、圖4A和4B、圖5A至5D、圖6說明本實施模式。
首先，在基板301上形成剝離層302，並形成半導體元件層303(參照圖1A)。
作為基板301，可以使用玻璃基板、石英基板、陶瓷基板、在至少一個表面上形成有絕緣層的金屬基板、有機樹脂基板等。在本實施模式中，使用玻璃基板作為基板301。
剝離層302藉由利用濺射法、電漿CVD法、塗布法、印刷法等並使用30nm至200nm厚的由選自鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)以及矽(Si)中的元素、以這些元素為主要成分的合金材料、或以這些元素為主要成分的化合物材料構成的層以單層或多層的疊層結構而形成。含有矽的層的結晶結構可以為非晶、微晶、多晶中的任意一種。另外，在此，塗布法是指將溶液噴出到被處理物上來形成膜的方法，例如包括旋塗法及液滴噴出法。此外，液滴噴出法是指將包含微粒的組合物的液滴從微細的孔噴出而形成規定形狀的圖案的方法。
在剝離層302是單層結構的情況下，較佳地形成包含鎢、鉬、或鎢和鉬的混合物的層。或者，形成包含鎢的氧化物或氧氮化物的層、包含鉬的氧化物或氧氮化物的層或者包含鎢和鉬的混合物的氧化物或氧氮化物的層。另外，鎢和鉬的混合物例如相當於鎢和鉬的合金。
在剝離層302是疊層結構的情況下，較佳地形成金屬層作為第一層，形成金屬氧化物層作為第二層。具有代表性的是，形成包含鎢、鉬、或鎢和鉬的混合物的層作為第一層的金屬層，形成包含如下材料的層作為第二層：鎢、鉬、或鎢和鉬的混合物的氧化物；鎢、鉬、或鎢和鉬的混合物的氮化物；鎢、鉬、或鎢和鉬的混合物的氧氮化物或者鎢、鉬、或鎢和鉬的混合物的氮氧化物。
在形成以金屬層為第一層並以金屬氧化物層為第二層的疊層結構作為剝離層302時，可以利用如下情況：藉由形成包含鎢的層作為金屬層，並在其上層形成由氧化物構成的絕緣層，從而在包含鎢的層和絕緣層的介面形成包含鎢的氧化物的層作為金屬氧化物層。再者，也可以藉由對金屬層的表面進行熱氧化處理、氧電漿處理、使用臭氧水等氧化力強的溶液的處理等來形成金屬氧化物層。
作為鎢的氧化物，可以舉出WO2 、W2 O5 、W4 O11 、WO3 等。
此外，雖然根據上述步驟，與基板301接觸而形成剝離層302，但是本發明不侷限於該步驟。也可以與基板301接觸而形成作為基底的絕緣層，並與該絕緣層接觸而設置剝離層302。在本實施模式中，藉由濺射法形成厚度為30nm至70nm的鎢層作為剝離層302。
半導體元件層303的厚度為1μm至10μm，較佳地為1μm至5μm。藉由將半導體元件層303的厚度設定為上述範圍，可以製造能夠彎曲的半導體裝置。另外，半導體裝置的上表面的面積為4mm2 或以上，較佳地為9mm2 或以上。
作為半導體元件層303的一個例子，圖3A示出在絕緣層56上形成包括薄膜電晶體52a及52b的元件層51。
薄膜電晶體52a及52b由具有源極區源極區、汲極區和通道形成區域的半導體層53a及53b、閘極絕緣層54、和閘極電極55a及55b構成。
以覆蓋薄膜電晶體52a及52b的方式形成有層間絕緣膜41及42。另外，在層間絕緣膜42上形成有與半導體層53a及53b中的源極區及汲極區接觸的佈線57a、57b、58a及58b。另外，還形成有層間絕緣膜43。
作為具有這樣的元件層51的半導體裝置的典型例子，可以舉出進行其他裝置的控制及資料的計算、加工的微處理器(MPU)。MPU包含CPU、主記憶體、控制器、介面、I/O埠等，它們可以由薄膜電晶體、電阻器、電容器、佈線等構成。
當形成具有記憶體元件62及薄膜電晶體52b的元件層61作為半導體元件層303時，可以製造儲存裝置作為半導體裝置。
作為記憶體元件記憶體元件62，有具有浮柵或電荷積蓄層的非易失性記憶體元件、薄膜電晶體及與其連接的電容元件、薄膜電晶體及與其連接且具有強介電層的電容元件、在一對電極之間夾有有機化合物層的有機記憶體元件等。
圖3B所示的記憶體元件62是由半導體層53a、隧道絕緣層64、浮閘極電極63、控制絕緣層65、以及控制閘極電極55a構成的非易失性記憶體元件。
作為具有這樣的元件層61的半導體裝置的例子包括有DRAM(動態隨機存取記憶體)、SRAM(靜態隨機存取記憶體)、FeRAM(鐵電隨機存取記憶體)、掩模ROM(唯讀記憶體)、EPROM(電可編程唯讀記憶體)、EEPROM(電可抹除可編程唯讀記憶體)、快閃記憶體等。
作為半導體元件層303，圖3C示出形成包括有二極體72及薄膜電晶體52b的元件層71的例子。
圖3C所示的二極體72由用作第一電極的佈線58b、受光部73、以及第二電極74構成。受光部可以由具有非晶矽或結晶矽的半導體層構成。作為典型例子，可以舉出矽層、矽鍺層、碳化矽層、或它們的PN接面層、PIN接面層。
作為具有這樣的元件層71的半導體裝置，可以製造光感測器、圖像感測器、太陽能電池等。作為二極體72，有使用非晶矽及多晶矽的PN二極體、PIN二極體、雪崩二極體、肖特基二極體等。
當形成具有薄膜電晶體52a及52b、連接到薄膜電晶體52a或薄膜電晶體52b的半導體層的源極區及汲極區的佈線82、以及電連接到佈線82的電極83的元件層81作為半導體元件層303時，作為半導體裝置，可以製造能夠無線地收發資訊的ID標籤、IC標籤、RF(射頻)標籤、無線標籤、電子標籤、RFID(射頻識別)標籤、IC卡、ID卡等(下面表示為RFID)(參照圖3D)。
在形成半導體元件層303之後，在半導體元件層303上形成與佈線57a、佈線58a、佈線57b、以及佈線58b電連接的導電樹脂304(參照圖1B)。作為導電樹脂304，可以使用銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)、鈦(Ti)、和鋁(Al)等中的至少一種，即任何一種或更多的金屬粒子、鹵化銀的微粒子、或者分散性納米粒子。在本實施模式中，作為導電樹脂304，藉由絲網印刷法形成包含銀的樹脂，然後在大氣氣氛中以300℃進行30分鐘的固化。
接著，在半導體元件層303及導電樹脂304上形成包含纖維體113及有機樹脂層114的密封層305(參照圖1C)。
纖維體113是使用有機化合物或無機化合物的高強度纖維的織布或不織布。作為高強度纖維，具體為拉伸彈性模量高的纖維或者楊氏模量高的纖維。作為高強度纖維的代表性例子，可以使用聚乙烯醇纖維、聚酯纖維、聚醯胺纖維、聚乙烯纖維、芳族聚醯胺纖維、聚對苯撐苯並二噁唑纖維、玻璃纖維或碳纖維。作為玻璃纖維，可以採用使用E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纖維。另外，纖維體113可以由一種上述高強度纖維形成，也可以由多種上述高強度纖維形成。
藉由使用碳纖維作為纖維體113而使纖維體113具有導電性，可以減少靜電放電。
或者，纖維體113也可以由將纖維(單線)的束(下面稱為線束)用作經紗及緯紗而編織的織布、或將多種纖維的線束不規則或沿一個方向堆積而獲得的不織布構成。當採用織布時，可以適當地使用平紋織物、斜紋織物、緞紋織物等。
線束的剖面可以是圓形或橢圓形。作為纖維線束，也可以使用藉由高壓水流、以液體為介質的高頻振盪、連續超聲波的振盪、輥的擠壓等實施了開纖加工的纖維線束。實施了開纖加工的纖維線束的寬度變寬，而可以縮減厚度方向的單線數，並使線束的剖面成為橢圓形或平板狀。此外，藉由使用松撚線作為纖維線束，線束容易扁平化，而使線束的剖面形狀成為橢圓形狀或平板形狀。如上所述，藉由使用剖面為橢圓形或平板狀的線束，可以降低纖維體113的厚度。因此，可以降低密封層305的厚度，從而可以製造薄型的半導體裝置。纖維的線束徑可以為4μm至400μm，較佳地為4μm至200μm，但是在理論上可以更窄。此外，線束的粗細可以為4μm至20μm，但是在理論上可以更細，這些都取決於纖維的材料。
圖4A和4B示出纖維體113為將纖維線束用作經紗及緯紗而編織的織布的俯視圖。
如圖4A所示，在纖維體113中編織有具有一定間隔的經紗113a及具有一定間隔的緯紗113b。這種纖維體具有不存在經紗113a及緯紗113b的區域(稱為方平網眼(basket hole)113c)。在這種纖維體113中，有機樹脂浸滲到纖維體中的比例提高，從而可以提高纖維體113及元件層的密接性。
此外，如圖4B所示，纖維體113也可以是經紗113a及緯紗113b的密度高且方平網眼113c的比例低的纖維體。具有代表性的是，方平網眼113c的大小較佳地比受到局部擠壓的面積小。具有代表性的是，較佳地一邊為0.01mm至0.2mm的矩形。當纖維體113的方平網眼113c的面積這樣小時，即使被先端尖細的構件(具有代表性的是鋼筆或鉛筆等書寫工具)擠壓，也可以藉由纖維體113整體吸收該壓力。
另外，為提高有機樹脂對線束內部的滲透率，也可以對纖維施行表面處理。例如，有用來使纖維表面活性化的電暈放電處理、電漿放電處理等。此外，還有使用矽烷偶聯劑、鈦酸酯偶聯劑的表面處理。
作為浸滲到纖維體113中且密封半導體元件層303表面的有機樹脂層114，可以使用環氧樹脂、不飽和聚酯樹脂、聚醯亞胺樹脂、雙馬來醯亞胺三嗪樹脂或氰酸酯樹脂等熱固性樹脂。此外，可以使用聚苯醚樹脂、聚醚醯亞胺樹脂或氟樹脂等熱塑性樹脂。再者，可以使用UV固化性樹脂或塑性有機樹脂。另外，還可以使用上述熱塑性樹脂及上述熱固性樹脂中的多種。藉由使用上述有機樹脂，可以藉由熱處理將纖維體113固定到半導體元件層303上。另外，玻璃化溫度越高，有機樹脂層114就越不容易因局部擠壓而損壞，所以是較佳的。
此外，密封層305的厚度為10μm至100μm，較佳地為10μm至30μm。藉由使用上述厚度的結構體，可以製造薄且能夠彎曲的半導體裝置。
可以將高導熱性填料分散在有機樹脂層114或纖維體113的線束中。作為高導熱性填料，有氮化鋁、氮化硼、氮化矽、氧化鋁等。此外，作為高導熱性填料，有銀、銅等的金屬粒子。藉由在有機樹脂或纖維線束中含有高導熱性填料，容易將元件層中產生的熱量釋放到外部，所以能夠抑制半導體裝置的蓄熱，而可以減少半導體裝置的損壞。
或者，可以將碳粒子分散在有機樹脂層114或纖維體113的線束中。尤其是在半導體元件層303包括薄膜電晶體(Thin Film Transistor)的情況下，藉由在TFT下方設置具有分散了碳粒子的有機樹脂層114或纖維體113的密封層305，可以防止TFT被靜電破壞。
圖5A示出使用圖3A所示的元件層51作為半導體元件層303時的剖面圖。在圖5A中，纖維體113是使用其剖面為橢圓形的線束以平紋織物形成的織布。另外，薄膜電晶體52a及52b大於纖維體113的線束，但是有時會有薄膜電晶體52a及52b小於纖維體113的線束的情況。
另外，導電樹脂304與佈線57a、佈線57b、佈線58a、以及佈線58b電連接。
在本實施模式中，為了固定密封層305和半導體元件層303，在將密封層305設置在半導體元件層303上之後進行第一加壓步驟及第二加壓步驟。
首先，進行第一加壓步驟(真空加壓步驟)，以去除混入密封層305和半導體元件層303之間的氣泡並初步固定密封層305。在本實施模式中，藉由在真空氣氛中以30分鐘將溫度從室溫上升到100℃來進行第一加壓步驟。
接著，進行第二加壓步驟，以將密封層305均勻地固定於半導體元件層303。在本實施模式中，作為第二加壓步驟，在0.3MPa的壓力下以15分鐘將溫度保持為135℃，然後使溫度上升到195℃並保持60分鐘。
接著，如圖1D所示，藉由利用雷射光束照射或刀類截斷密封層305、半導體元件層303及剝離層302，以形成槽306。
作為為了形成槽306而照射的雷射光束，較佳地具有能夠被構成剝離層302、半導體元件層303或密封層305的層中的任一層吸收的波長的雷射光束，具有代表性的是適當地選擇紫外區域、可見區域或紅外區域的雷射光束來照射。
作為能夠振盪這樣的雷射光束的雷射振盪器，可以使用如下的雷射振盪器：KrF、ArF、XeCl等的准分子雷射振盪器，He、He-Cd、Ar、He-Ne、HF、CO2 等的氣體雷射振盪器，摻雜有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的YAG、GdVO4 、YVO4 、YLF、YAlO3 等的結晶、玻璃、紅寶石等的固體雷射振盪器，GaN、GaAs、GaAlAs、InGaAsP等的半導體雷射振盪器。另外，在使用該固體雷射振盪器時，較佳地適當地應用其基波至五次諧波。
當使用刀類形成槽306時，可以使用切割刀等作為刀類。
在本實施模式中，使用UV雷射形成槽306。圖5B示出在使用圖3A所示的元件層51作為半導體元件層303時的剖面圖。
接著，如圖1D所示，將液體滴落在槽306中，藉由物理方法將剝離層302和半導體元件層303剝離。物理方法指的是力學方法或機械方法，就是改變某種力學能量(機械能量)的方法，該方法典型的是施加機械力(例如，用人的手或夾握工具剝離的處理，或者使輥轉動的同時進行分離的處理)。此時，如果在密封層305的表面上設置可藉由光或熱而剝離的黏接片，則更容易進行剝離。可以藉由機械方法或人手接合黏接片。注意，若在黏接片和密封層305之間混入氣泡，則會在轉置時引起缺陷，因此需要不使氣泡混入黏接片和密封層305之間。
在本實施模式中，作為液體使用水，例如純水，藉由在密封層305上使輥307旋轉，將半導體元件層303、導電樹脂304、密封層305轉置在輥307上(參照圖1E)。
至於液體，只要是具有揮發性且不損壞剝離層302的液體，就可以使用任何液體。藉由添加液體，可以抑制在之後的剝離步驟中發生的靜電，並可以防止由靜電導致的晶片損壞。因此，只要是具有一定程度的絕緣性且不影響到半導體元件層303的液體，就可以使用任何液體。
例如，除了純水以外，還可以使用醇如乙醇等、碳酸水等中的任何一種或它們的混合、以及進一步包含上述任何一種以上的液體。另外，在本實施模式中，使用直徑為300mm的橡膠質輥作為輥307。
在將液體滴落在槽306中來將剝離層302和半導體元件層303剝離的情況下，可以防止在剝離時發生的靜電，並可以抑制對半導體元件層303的損害。因此，工作成功率大大地得到提高。
接著，去除導電樹脂304上的密封層305來形成開口部312，以實現半導體元件層303和外部的電連接。藉由對密封層305照射雷射光束313，去除密封層305(參照圖2A)。
作為雷射光束313，具有代表性的是適當地選擇紫外區域、可見區域或紅外區域的雷射光束來照射。
作為能夠振盪這樣的雷射光束的雷射振盪器，可以使用如下的雷射振盪器：KrF、ArF、XeCl等的准分子雷射振盪器，He、He-Cd、Ar、He-Ne、HF、CO2 等的氣體雷射振盪器，摻雜有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的YAG、GdVO4 、YVO4 、YLF、YAlO3 等的結晶、玻璃、紅寶石等的固體雷射振盪器，GaN、GaAs、GaAlAs、InGaAsP等的半導體雷射振盪器。另外，在使用該固體雷射振盪器時，較佳地適當地應用其基波至五次諧波。
在本實施模式中，藉由使用波長為355nm的YAG雷射器的雷射光束313對每個導電樹脂304照射狹縫尺寸為150μm平方的雷射光束九次，以去除密封層305來形成開口部312。
在本實施模式中，由於雷射光束313照射到形成有導電樹脂304的區域上的密封層305，所以雷射光束313被導電樹脂304遮擋，從而雷射光束313不能到達半導體元件層303。就是說，雷射光束313不能照射到半導體元件層303，因此可以抑制半導體元件層303的損傷。
注意，即使雷射光束313照射到導電樹脂304上的密封層305，也不能完全去除密封層305，從而纖維體113殘留在開口部312中。在之後的步驟中，當將導電黏合劑313形成在開口部312中時，由於在開口部312中殘留有纖維體113，所以導電黏合劑313被更堅固地黏合，這樣物理強度就得到提高。因此，抗彎曲性提高。
接著，藉由對密封層305及半導體元件層303照射雷射光束，形成槽314。由此，將密封層305及半導體元件層303分割成晶片321(參照圖2B)。
在本實施模式中，使用UV雷射光束作為雷射光束來形成槽314。另外，密封層305及半導體元件層303被截斷之前的尺寸為120mm×100mm，在被截斷之後形成的晶片321的尺寸為10mm×10mm。
另外，圖5C示出使用圖3A所示的元件層51作為半導體元件層303時的剖面圖。
在分割成各晶片321之後，在開口部312中形成與導電樹脂304電連接的導電黏合劑315，並在沒有形成導電黏合劑315的密封層305表面上形成黏合劑316(參照圖2C)。在本實施模式中，使用包含銀的導電黏合劑作為導電黏合劑315。另外，圖5D示出使用圖3A所示的元件層51作為半導體元件層303時的剖面圖。
接著，在基體318上形成外部天線317。
天線317藉由採用液滴噴出法(噴墨法、分配器法等)在基體318上噴出具有銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)、鈦(Ti)、鋁(Al)等中的至少一種，即任意一種以上的金屬粒子的液滴或糊料，並進行乾燥和焙燒來形成。藉由採用液滴噴出法形成天線，可以縮減步驟數，從而還可以相應地縮減成本。
或者，也可以使用絲網印刷法形成天線317。在使用絲網印刷法的情況下，作為天線317的材料，選擇性地印刷將粒徑為數nm至數十μm的導電性粒子溶解或分散於有機樹脂中而得到的導電性糊料。作為導電性粒子，可以使用選自銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)、鈦(Ti)、鋁(Al)等中的至少一種，即任意一種以上的金屬粒子、鹵化銀的微粒或分散性納米粒子。此外，包含在導電性糊料中的有機樹脂可以使用選自起到金屬粒子的黏合劑、溶劑、分散劑及被覆材料的作用的有機樹脂的一種或多種。具有代表性的可以舉出環氧樹脂、有機矽樹脂等有機樹脂。
又或者，除了絲網印刷法之外，天線317還可以使用凹版印刷等形成，也可以採用電鍍法、濺射法等以導電性材料來形成。
在本實施模式中，藉由使用銅電鍍法形成天線317。
至於基體318，既可使用膜或紙等，又可使用其結構與密封層305相同的密封層。在使用膜的情況下，可以使用芳族聚醯胺膜、聚萘二甲酸乙二醇酯(PEN)膜、聚對苯二甲酸乙二醇酯(PET)膜、聚醚碸(PES)膜等的有機膜。
藉由使用黏合劑316將晶片321接合到天線317(參照圖2D)。半導體元件層303藉由導電樹脂304及導電黏合劑315電連接到天線317。
在本實施模式中，使用芳族聚醯胺膜作為基體318。
接著，將密封層323接合到晶片321及天線317以便覆蓋晶片321及天線317(參照圖2E)。在本實施模式中，使用其結構與密封層305相同的密封層作為密封層323(參照圖6)。就是說，使用將有機樹脂325浸滲到纖維體324中的密封層323。
在本發明中，藉由在半導體元件層303上形成密封層305，並在與密封層305相對的面，亦即沒有形成導電樹脂304的面上形成密封層323，可以製造耐壓性高且減少了製造步驟的半導體裝置。
另外，密封層323中的有機樹脂層325接合到天線317和晶片321的間隙以及晶片321的截面，因此密接性得到提高。
如上所述，可以獲得本實施模式的半導體裝置。根據本實施模式，可以以少的製造步驟形成耐受來自外部的壓力的密封層。根據本實施模式而獲得的半導體裝置藉由使用將有機樹脂浸滲到纖維體中的密封層，可以高成品率地製造即使被施加來自外部的局部擠壓也不容易損壞且可靠性高的半導體裝置。
[實施模式2]
在本實施模式中，參照圖7A和7B、圖8A和8B說明藉由與實施模式1不同的製造方法形成密封層的例子。
首先，按照實施模式1進行直到形成導電樹脂304的製造步驟(參照圖1A和1B)。然後，在半導體元件層303上設置纖維體113(參照圖7A)。
然後，在纖維體113及半導體元件層303上形成有機樹脂層114。此時，將有機樹脂層114中的有機樹脂浸滲到纖維體113中。就是說，纖維體113包含在有機樹脂層114中。由此，纖維體113及有機樹脂層114的黏著力增大。
接著，對有機樹脂層114進行加熱來使有機樹脂層114的有機樹脂可塑化或固化。注意，當有機樹脂是可塑性有機樹脂時，在此之後藉由冷卻到室溫使可塑化了的有機樹脂固化。或者，在有機樹脂是UV固化樹脂的情況下，藉由進行UV照射來實現固化。
因此，如圖7B所示，形成浸滲到纖維體113中且固定於半導體元件層303的一個表面的有機樹脂層114。注意，固定於半導體元件層303的一個表面的有機樹脂層114及纖維體113就是密封層305。於是，藉由上述步驟，可以得到與圖1B所示的結構相同的結構。
再者，進行圖1D至1E、圖2A至2D的步驟。
接著，在晶片321及天線317的表面上設置纖維體324(參照圖8A)。與密封層305同樣，藉由將有機樹脂層325中的有機樹脂浸滲到纖維體324中並進行固化處理，以獲得密封層323(參照圖8B)。由此，可以得到與圖2E所示的結構相同的結構。
根據本實施模式，可以以少的製造步驟形成耐受來自外部的壓力的密封層。
在本實施模式中，可以改變有機樹脂層114或325的厚度，由此還可以改變密封層305或323的厚度。例如，可以獲得其厚度比實施模式1的密封層305及323薄的密封層305及323。因此，可以減少半導體裝置的整體厚度。
[實施模式3]
本實施模式示出本發明的半導體裝置的應用例。在此，作為半導體裝置的應用例之一，將說明RFID。
首先，將說明應用了本發明的半導體裝置的RFID501的電路結構例。圖9示出RFID501的電路方塊圖。
圖9所示的RFID501的規格符合國際標準ISO15693，是鄰近(vicinity)型，其通信信號頻率為13.56MHz。此外，資訊接收只回應資料讀出指令，發送的資料傳輸頻率大約為13kHz，並採用曼徹斯特碼作為資料編碼格式。
RFID501的電路部412大致由電源部460和信號處理部461構成。電源部460具有整流電路462和儲存電容器463。此外，在電源部460可以設置當從天線411接收過量的電力時用來保護內部電路的保護電路部(也稱為限幅器電路部)和用來控制是否使保護電路部工作的保護電路控制電路部。藉由設置該電路部，可以防止在RFID和通信設備的通信距離非常短等情況下因RFID接收大電力而產生的問題，從而可以實現RFID的可靠性的提高。即，可以使RFID正常工作，而不產生RFID內部的元件的退化以及RFID本身的損壞。
電路部412形成在實施模式1與2所說明的晶片321內。
注意，在此的通信設備只要具有與RFID以無線通信收發資訊的單元即可，例如可舉出讀取資訊的讀取器、及具備讀取功能和寫入功能的讀取器/寫入器等。此外，還包括具有讀取功能和寫入功能中的單方或雙方的功能的手機及電腦等。
整流電路462對天線411所接收的載波進行整流而產生直流電壓。儲存電容器463使整流電路462所產生的直流電壓平滑。將電源部460所產生的直流電壓作為電源電壓供應到信號處理部461中的各電路。
信號處理部461具有解調電路464、時脈產生/校正電路465、識別/判定電路466、記憶體控制器467、掩模ROM 468、編碼電路469以及調變電路470。
解調電路464是對天線411所接收的信號進行解調的電路。解調電路464解調所得的接收信號並將其輸入到時脈產生/校正電路465和識別/判定電路466。
時脈產生/校正電路465產生信號處理部461的工作所需要的時脈信號，且還具有修正該時脈信號的功能。例如，時脈產生/校正電路465具有電壓控制振盪電路(以下稱為VCO(Voltage Controlled Oscillator)電路)，以VCO電路的輸出為回饋信號來進行與所供應的信號的相位比較，藉由負反饋調整輸出信號，以使所輸入的信號與回饋信號具有一定的相位。
識別/判定電路466識別並判定指令代碼。識別/判定電路466所識別並判定的指令代碼是幀結束(EOF；end of frame)信號、幀開始(SOF；start of frame)信號、標記、命令代碼、掩模長度(mask length)、掩模值(mask value)等。此外，識別/判定電路466還具有辨別發送資訊錯誤的循環冗餘檢測(CRC；cyclic redundancy check)功能。
記憶體控制器467根據識別/判定電路466處理所得的信號來從掩模ROM468讀取資料。此外，掩模ROM468儲存有ID等。藉由搭載掩模ROM468，構成不能進行資料的複製和偽造的讀取專用RFID501。藉由將這種讀取專用RFID501嵌入到紙張中，可以提供防偽的紙張。
編碼電路469對記憶體控制器467從掩模ROM468讀取的資料進行編碼。調變電路470調變被編碼的資料。調變電路470調變所得的資料並將其從天線411作為載波發送。
接著，將描述RFID的使用例。本發明的RFID可以使用於所有紙張介質及薄膜介質上。尤其，本發明的RFID可以使用於被要求防偽的各種紙張介質。例如，可以舉出紙幣、戶籍謄本、居民證、護照、執照、身份證、會員證、鑑定書、掛號證、月票、票據、支票、提單、船貨票據、倉庫票據、股票、債券、商品券、券、抵押票據等。
此外，由於藉由實施本發明，可以使紙張介質以及薄膜介質具有除紙張介質在視覺上所顯示的資訊以外的大量資訊。因此，藉由將本發明的RFID應用於商品標貼等，可以用於商品管理的電子系統化、商品的防盜。下面，將參照圖10A至10E說明根據本發明的紙張的使用例。
圖10A說明使用嵌入有本發明的RFID 501的紙張的無記名債券類511的一例。無記名債券類511包括郵票、票、券、入場券、商品券、圖書券、文具券、啤酒券、米券、各種禮品券、各種優惠券等，然而不侷限於此。此外，圖10B為使用嵌入有本發明的RFID501的紙張的證書類512(例如，居民證、戶籍謄本等)的一例。
圖10C為將本發明的RFID應用於標貼的一例。在標貼台紙(剝離紙)513上形成有由嵌入有RFID 501的紙張構成的標貼(ID密封片)514。標貼514放置在盒子515內。在標貼514上印刷有與該商品或功用有關的資訊(商品名、品牌、商標、商標權人、銷售商以及製造商等)。而且，由於RFID 501儲存有該商品(或者商品種類)固有的ID號碼，因此可以容易掌握偽造或商標權、專利權等知識產權的侵犯、不公平競爭等違法行為。RFID 501可以預先輸入在商品容器或標貼上無法全部標明的大量資訊，例如商品產地、銷售地、品質、原材料、功效、用途、數量、形狀、價格、生產方法、使用方法、生產日期、使用期限、食用期限、操作說明以及與商品有關的知識產權資訊等。因此，交易人和消費者可以藉由簡單的通信設備來獲取這些資訊。此外，其設計為雖然生產者也可以容易地改寫或抹除資訊等，但是交易人或消費者無法改寫或抹除資訊等。
圖10D示出由嵌入有RFID501的紙張或薄膜構成的標籤516。由嵌入有RFID 501的紙張或薄膜構成的標籤516可以比使用塑膠框體的現有的ID標籤更廉價地製造。圖10E為將本發明的RFID用於封面的書籍517，該封面嵌入有RFID 501。
藉由預先將附有作為本發明的半導體裝置的一例的RFID的標貼514或標籤516設置於商品上，可以使商品管理變得容易。例如，在商品被盜的情況下，可以藉由跟蹤商品的路徑，可以迅速找出犯人。如上所述，藉由使用本發明的RFID作為ID標籤，可以進行從該商品的原材料和產地、製造及加工、流通直到銷售等的履歷管理和跟蹤查詢。即，可以實現商品的可追溯性(traceability)。另外，藉由本發明，可以比現在更低成本地實現商品的可追溯性管理系統。
此外，作為本發明的半導體裝置的一例的RFID即使受到局部擠壓也不容易損壞。因此，具有作為本發明的半導體裝置的一例的RFID的紙張媒體以及薄膜介質在貼附及設置等處理中可彎曲，而使處理效率得到提高。另外，因為可以在具有作為本發明的半導體裝置的一例的RFID的紙張媒體以及薄膜媒體上用書寫工具記入資訊，所以使用範圍廣。
[實施模式4]
在本實施模式中，下面示出設置有實施模式3的RFID的電子設備。
作為設置有實施模式3的RFID的電子設備，可舉出攝像機、數位照相機、護目鏡型顯示器(頭戴顯示器)、導航系統、聲音再現裝置(車載音響、組合音響等)、電腦、遊戲機、行動資訊終端(行動電腦、手機、可擕式遊戲機或電子書等)、具備記錄媒體的圖像再現裝置(具體是指再現DVD(數位通用盤)等記錄媒體且具備可顯示其圖像的顯示器的裝置)等。圖11A至11E示出這些電子設備的具體例子。
圖11A和11B示出數位照相機。圖11B示出圖11A的背面。該數位照相機包括框體2111、顯示部2112、透鏡2113、操作鍵2114、快門按鈕2115等。框體2111內部具備具有儲存裝置、MPU、圖像感測器等的功能的本發明的半導體裝置2116。
此外，圖11C示出手機，它是行動終端的一個代表例子。該手機包括框體2121、顯示部2122、操作鍵2123、光感測器2124等。此外，在手機的內部具備具有儲存裝置、MPU、圖像感測器等的功能的本發明的半導體裝置2125。
此外，圖11D示出數位播放器，它是音響設備的一個代表例子。圖11D所示的數字播放器包括主體2130，顯示部2131，具有儲存裝置、MPU、圖像感測器等的功能的本發明的半導體裝置2132，操作部2133，耳機2134等。
此外，圖11E示出電子書(也稱為電子紙)。該電子書包括主體2141，顯示部2142，操作鍵2143，具有儲存裝置、MPU、圖像感測器等的功能的本發明的半導體裝置2144。此外，既可在主體2141中內藏數據機，也可採用能夠無線地收發資訊的結構。
如上所述那樣，本發明的半導體裝置的應用範圍非常廣泛，可以使用於其他電子設備。
[實施模式5]
在本實施模式中，說明其結構與實施模式1及2不同的半導體裝置。另外，可以將本實施模式的半導體裝置應用於實施模式3及4。
下面，參照圖12A至12D、圖13A至13E、圖14A至14C、圖15A和15B、圖16A和16B、圖17、圖18A和18B、圖19、圖20A和20B、圖21、圖22A和22B、圖23和圖24說明本實施模式的半導體裝置及其製造方法。
首先，在具有剝離層601的基板600(參照圖12A)上形成絕緣膜602、以及具有下層基底膜603a及上層基底膜603b的基底膜603(參照圖12B)。
基板600及剝離層601可以分別由與基板301相同的材料、與剝離層302相同的材料構成，在本實施模式中，使用玻璃基板作為基板600，並使用鎢層作為剝離層601。
絕緣膜602可以由氧化矽膜、包含氮的氧化矽膜、氮化矽膜、包含氧的氮化矽膜中的任何一種或兩種以上的疊層膜構成。在本實施模式中，形成包含氮的氧化矽膜作為絕緣膜602。
基底膜603由氧化矽膜、包含氮的氧化矽膜、氮化矽膜、包含氧的氮化矽膜中的兩種以上的疊層膜構成。在本實施模式中，形成包含氧的氮化矽膜作為下層基底膜603a，並形成包含氮的氧化矽膜作為上層基底膜603b。
接著，在基底膜603上形成半導體膜，並藉由蝕刻形成島狀半導體膜611及島狀半導體膜612(參照圖12C)。
然後，以覆蓋基底膜603、島狀半導體膜611及612的方式形成閘極絕緣膜607(參照圖12D)。
閘極絕緣膜607可以由氧化矽膜、包含氮的氧化矽膜、氮化矽膜、包含氧的氮化矽膜中的任何一種或兩種以上的疊層膜構成。在本實施模式中，形成包含氮的氧化矽膜作為閘極絕緣膜607。
隔著閘極絕緣膜607在島狀半導體膜611上形成閘極電極613，而且隔著閘極絕緣膜607在島狀半導體膜612上形成閘極電極614。在本實施模式中，使用氮化鉭膜和鎢膜的疊層膜作為閘極電極613及閘極電極614。
接著，藉由以閘極電極613及閘極電極614為掩模對島狀半導體膜611及612添加賦予一導電性的雜質元素，在島狀半導體膜611及612中形成通道形成區域、源極區及汲極區。
作為賦予一導電性的雜質元素，可以使用磷(P)、砷(As)作為賦予n型的雜質元素。另外，可以使用硼(B)作為賦予p型的雜質元素。
既可對島狀半導體膜611及612添加賦予相同導電類型的雜質元素，又可對島狀半導體膜611及612添加賦予不同導電類型的雜質元素。
接著，以覆蓋基底膜603、閘極絕緣膜607、閘極電極613及614的方式形成鈍化膜608(參照圖13A)。可以使用氧化矽膜、包含氮的氧化矽膜、氮化矽膜、包含氧的氮化矽膜中的任何一種或兩種以上的疊層膜。在本實施模式中，形成包含氮的氧化矽膜作為鈍化膜608。
然後，蝕刻基底膜603、閘極絕緣膜607及鈍化膜608(參照圖13B)。
接著，形成層間絕緣膜609以便覆蓋被蝕刻的基底膜603、閘極絕緣膜607及鈍化膜608(參照圖13C)。在本實施模式中，形成包含氧的氮化矽膜作為層間絕緣膜609。
然後，在層間絕緣膜609上形成層間絕緣膜616(參照圖13D)。在本實施模式中，形成包含氮的氧化矽膜作為層間絕緣膜616。
在層間絕緣膜616上形成與島狀半導體膜611的源極區及汲極區中的一方電連接的電極621、與閘極電極613電連接的電極622、以及與島狀半導體膜611的源極區及汲極區中的另一方電連接的電極623。另外，在層間絕緣膜616上形成與島狀半導體膜612的源極區及汲極區中的一方電連接的電極625、與閘極電極614電連接的電極626、以及與島狀半導體膜612的源極區及汲極區中的另一方電連接的電極627(參照圖13D)。由此，形成薄膜電晶體(Thin Film Transistor(TFT))。
在本實施模式中，電極621至623及電極625至627由鈦膜、鋁膜、鈦膜的三層疊層膜構成。
接著，藉由對基板600及其上的疊層結構整體加熱，從層間絕緣膜609釋放氫，使島狀半導體膜611及612氫化，以對島狀半導體膜611及612中的懸空鍵封端。
接著，以覆蓋層間絕緣膜609、層間絕緣膜616、電極621至623及電極625至627的方式形成由氮化矽膜構成的層間絕緣膜631(參照圖14A)。
然後，使用有機樹脂形成層間絕緣膜632(參照圖14B)。在本實施模式中，使用聚醯亞胺作為層間絕緣膜632的材料。在圖14B中，層間絕緣膜632在沒有形成層間絕緣膜616或基底膜603的區域中具有開口部。該開口部藉由蝕刻層間絕緣膜632而形成，但是只要是在形成下述的鈍化膜636之前形成即可，而不一定必須在圖14B的步驟中蝕刻層間絕緣膜632。
在層間絕緣膜632上形成與電極627電連接的天線635(參照圖14C)。在本實施模式中，天線635由鈦膜和鋁膜的疊層膜構成。
接著，以覆蓋層間絕緣膜631、層間絕緣膜632、以及天線635的方式形成鈍化膜636(參照圖15A)。注意，圖25A是與圖15A相同的圖，而圖25B是放大由圖25A中的虛線圍繞的部分的圖。另外，圖25C是放大鈍化膜636的一部分的圖。
鈍化膜636是下層鈍化膜636a、中層鈍化膜636b、上層鈍化膜636c的疊層膜(參照圖25C)。在本實施模式中，形成氮化矽膜作為下層鈍化膜636a，形成非晶矽膜作為中層鈍化膜636b，並形成氮化矽膜作為上層鈍化膜636c。關於中層鈍化膜636b的非晶矽膜，既可不添加賦予一導電性的雜質元素，又可添加賦予一導電性型的雜質元素。在使用賦予n型的雜質元素作為賦予一導電性型的雜質元素情況下，可以添加磷(P)、砷(As)，而在使用賦予p型的雜質元素作為賦予一導電性型的雜質元素情況下，可以添加硼(B)。
藉由使用賦予了導電性的非晶矽膜形成中層鈍化膜636b，可以防止在元件內發生靜電放電。
注意，不一定要形成上層鈍化膜636c。
雖然形成了層間絕緣膜609、層間絕緣膜631、以及鈍化膜636，但是不一定要形成這些層間絕緣膜中的任何一種。
圖15B示出不形成層間絕緣膜609的例子。圖16A示出不形成鈍化膜636的例子。圖16B示出不形成層間絕緣膜631的例子。
當得到圖15A和15B、以及圖16A和16B中的任一疊層結構時，在天線635、層間絕緣膜632、層間絕緣膜631、以及鈍化膜636上藉由加壓而黏合具有纖維體和有機樹脂層的密封層641(參照圖17)。
密封層641與密封層305等相同，包含在密封層641中的纖維體與纖維體113相同，並且包含在密封層641中的有機樹脂層與有機樹脂層114相同。
接著，可藉由光或熱而剝離的黏接帶642可在密封層641上設置。然後，在黏接帶642上使輥645旋轉的同時(參照圖18A)，將剝離層601剝離，來分離基板600(參照圖18B)。
此時，當藉由與圖1E同樣地形成到達基板600的剝離層601的槽並從該槽注入液體時，可以更容易剝離。
接著，從形成有絕緣膜602的面照射雷射光束646，以在絕緣膜602、層間絕緣膜609、層間絕緣膜631、鈍化膜636、以及密封層641的一部分中形成槽647(參照圖19)。黏接帶642既可在形成槽647之後剝離又可在形成槽647之前剝離。
然後，以與絕緣膜602接觸的方式藉由加壓來黏合具有纖維體和有機樹脂層的密封層651(參照圖20A)。由此，密封層651中的有機樹脂進入槽647。
再者，在元件和元件之間的區域中，將雷射光束653照射到相鄰的槽647之間來截斷(參照圖20B)，以分割成晶片(參照圖21)。
下面，示出不形成槽647的例子。在得到圖18B所示的疊層結構之後，以與絕緣膜602接觸的方式設置具有纖維體和有機樹脂層的密封層651，並藉由加壓而黏合(參照圖22A)。
再者，在元件和元件之間的區域中，照射雷射光束653來截斷(參照圖22B)，以分割成晶片(參照圖23)。
另外，圖24所示的半導體裝置藉由下述步驟而形成。就是說，在得到圖18B所示的疊層結構之後，剝離黏接帶642。接著，在元件和元件之間的區域中，照射雷射光束653來截斷，以分割成晶片。
再者，在密封層641上，使用導電黏合劑形成與天線635電連接的電極662，並在密封層641上的沒有設置電極662的區域中形成黏合劑663。
藉由使用以導電黏合劑形成的電極662及黏合劑663，將晶片接合到天線665。接著，以圍繞天線665和晶片的方式黏合具有纖維體和有機樹脂層的密封層666(參照圖24)。
在本實施模式中，藉由形成由氮化矽膜構成的層間絕緣膜631、鈍化膜636，可以抑制雜質的混入，並可以緩和對彎曲的應變，而可以獲得可靠性高的半導體裝置。
另外，由於可以以下層基底膜603a、上層基底膜603b、以及層間絕緣膜609圍繞TFT，所以可以進一步抑制雜質的混入，而可以獲得可靠性更高的半導體裝置。
本說明書係根據2007年9月7日在日本專利局受理的日本專利申請編號2007-232713，該申請內容於此併入參考。
41．．．層間絕緣膜
42．．．層間絕緣膜
43．．．層間絕緣膜
51．．．元件層
52a．．．薄膜電晶體
52b．．．薄膜電晶體
53a．．．半導體層
53b．．．半導體層
54．．．閘極絕緣層
55a．．．閘極電極
55b．．．閘極電極
56．．．絕緣層
57a．．．佈線
57b．．．佈線
58a．．．佈線
58b．．．佈線
61．．．元件層
62．．．記憶體元件
63．．．浮閘極電極
64．．．隧道絕緣層
65．．．控制絕緣層
71．．．元件層
72．．．二極體
73．．．受光部
74．．．電極
81．．．元件層
82．．．佈線
83．．．電極
113．．．纖維體
113a．．．經紗
113b．．．緯紗
113c．．．方平網眼
114．．．有機樹脂層
301．．．基板
302．．．剝離層
303．．．半導體元件層
304．．．導電樹脂
305．．．密封層
306．．．槽
307．．．輥
312．．．開口部
313．．．雷射光束
314．．．槽
315．．．導電黏合劑
316．．．黏合劑
317．．．天線
318．．．基體
321．．．晶片
323．．．密封層
324．．．纖維體
325．．．有機樹脂層
411．．．天線
412．．．電路部
460．．．電源部
461．．．信號處理部
462．．．整流電路
463．．．儲存電容器
464．．．解調電路
465．．．時脈產生/校正電路
466．．．識別/判定電路
467．．．記憶體控制器
468．．．掩模ROM
469．．．編碼電路
470．．．調變電路
501．．．RFID
511．．．無記名債券類
512．．．證書類
513．．．標貼台紙(剝離紙)
514．．．標貼
515．．．盒子
516．．．標籤
517．．．書籍
600．．．基板
601．．．剝離層
602．．．絕緣膜
603．．．基底膜
603a．．．下層基底膜
603b．．．上層基底膜
607．．．閘極絕緣膜
608．．．鈍化膜
609．．．層間絕緣膜
611．．．島狀半導體膜
612．．．島狀半導體膜
613．．．閘極電極
614．．．閘極電極
616．．．層間絕緣膜
621．．．電極
622．．．電極
623．．．電極
625．．．電極
626．．．電極
627．．．電極
631．．．層間絕緣膜
632．．．層間絕緣膜
635．．．天線
636．．．鈍化膜
636a．．．下層鈍化膜
636b．．．中層鈍化膜
636c．．．上層鈍化膜
641．．．密封層
642．．．黏接帶
645．．．輥
646．．．雷射光束
647．．．槽
651．．．密封層
653．．．雷射光束
662．．．電極
663．．．黏合劑
665．．．天線
666．．．密封層
2111．．．框體
2112．．．顯示部
2113．．．透鏡
2114．．．操作鍵
2115．．．快門按鈕
2116．．．半導體裝置
2121．．．框體
2122．．．顯示部
2123．．．操作鍵
2124．．．光感測器
2125．．．半導體裝置
2130．．．主體
2131．．．顯示部
2132．．．半導體裝置
2133．．．操作部
2134．．．耳機
2141．．．主體
2142．．．顯示部
2143．．．操作鍵
2144．．．半導體裝置
在附圖中：
圖1A至1E是示出本發明的半導體裝置的製造方法的剖面圖；
圖2A至2E是示出本發明的半導體裝置的製造方法的剖面圖；
圖3A至3D是示出本發明的半導體裝置的製造方法的剖面圖；
圖4A和4B是示出本發明的纖維體的俯視圖；
圖5A至5D是示出本發明的半導體裝置的製造方法的剖面圖；
圖6是示出本發明的半導體裝置的製造方法的剖面圖；
圖7A和7B是示出本發明的半導體裝置的製造方法的剖面圖；
圖8A和8B是示出本發明的半導體裝置的製造方法的剖面圖；
圖9是說明本發明的半導體裝置的應用例子的方塊圖；
圖10A至10E是說明本發明的半導體裝置的應用例子的圖；
圖11A和11E是說明可以應用本發明的半導體裝置的電子設備的圖；
圖12A至12D是示出本發明的半導體裝置的製造方法的剖面圖；
圖13A至13E是示出本發明的半導體裝置的製造方法的剖面圖；
圖14A至14C是示出本發明的半導體裝置的製造方法的剖面圖；
圖15A和15B是示出本發明的半導體裝置的製造方法的剖面圖；
圖16A和16B是示出本發明的半導體裝置的製造方法的剖面圖；
圖17是示出本發明的半導體裝置的製造方法的剖面圖；
圖18A和18B是示出本發明的半導體裝置的製造方法的剖面圖；
圖19是示出本發明的半導體裝置的製造方法的剖面圖；
圖20A和20B是示出本發明的半導體裝置的製造方法的剖面圖；
圖21是示出本發明的半導體裝置的製造方法的剖面圖；
圖22A和22B是示出本發明的半導體裝置的製造方法的剖面圖；
圖23是示出本發明的半導體裝置的製造方法的剖面圖；
圖24是示出本發明的半導體裝置的製造方法的剖面圖；
圖25A至25C是示出本發明的半導體裝置的製造方法的剖面圖。
317．．．天線
318．．．基體
323．．．密封層
324．．．纖維體
325．．．有機樹脂層

Claims (20)

  1. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成剝離層、以及包括薄膜電晶體的半導體元件層；形成與該半導體元件層電連接的導電樹脂；在該半導體元件層和該導電樹脂上形成包括第一纖維體及第一有機樹脂層的第一密封層；在該第一密封層、該半導體元件層及該剝離層中形成槽；將液體滴落在該槽中，使該剝離層和該半導體元件層互相分離；去除該導電樹脂上的該第一密封層的一部分，形成開口部；將一組的該第一密封層及該半導體元件層分割成晶片；將該晶片接合到導電膜；以及形成包括第二纖維體及第二有機樹脂層的第二密封層，以便覆蓋該導電膜及該晶片，其中，該半導體元件層係形成在該剝離層上，以及其中，該第一密封層的該部分與該導電樹脂重疊。
  2. 根據申請專利範圍第1項所述的半導體裝置的製造方法，其中，在該第一纖維體及該第二纖維體中，捆束了有機化合物及無機化合物其中之一的多個單線的經紗及緯紗被稠密地交織在一起。
  3. 根據申請專利範圍第1項所述的半導體裝置的製造方法，其中，該第一纖維體及該第二纖維體分別是織布及不織布的其中之一者。
  4. 根據申請專利範圍第1項所述的半導體裝置的製造方法，其中該第一纖維體及該第二纖維體分別包括聚乙烯醇纖維、聚酯纖維、聚醯胺纖維、聚乙烯纖維、芳族聚醯胺纖維、聚對苯撐苯並二噁唑纖維、玻璃纖維及碳纖維中的其中之一者。
  5. 根據申請專利範圍第1項所述的半導體裝置的製造方法，其中，該第一及第二有機樹脂層分別包括熱固性樹脂、熱塑性樹脂及UV固化性樹脂中的其中之一者。
  6. 根據申請專利範圍第5項所述的半導體裝置的製造方法，其中，該熱固性樹脂是環氧樹脂、不飽和聚酯樹脂、聚醯亞胺樹脂、雙馬來醯亞胺三嗪樹脂及氰酸酯樹脂中的其中之一者。
  7. 根據申請專利範圍第5項所述的半導體裝置的製造方法，其中，該熱塑性樹脂是聚苯醚樹脂、聚醚醯亞胺樹脂、及氟樹脂中的其中之一者。
  8. 根據申請專利範圍第1項所述的半導體裝置的製造方法，其中，該導電膜包括銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)、鈦(Ti)、和鋁(Al)中的至少其中之一者。
  9. 根據申請專利範圍第1項所述的半導體裝置的製造方法，其中，該液體包括水、醇、碳酸水中的其中之一者。
  10. 根據申請專利範圍第1項所述的半導體裝置的製造方法，其中，該開口部係藉由照射雷射光束來去除該導電樹脂上的該第一密封層而被形成。
  11. 根據申請專利範圍第10項所述的半導體裝置的製造方法，其中，該雷射光束在紫外區域、可見光區域及紅外區域的其中之一者中。
  12. 根據申請專利範圍第1項所述的半導體裝置的製造方法，其中，該導電膜是形成在基材上的天線。
  13. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成剝離層；在該剝離層上形成半導體元件層；形成與該半導體元件層電連接的導電樹脂；在該半導體元件層和該導電樹脂上形成第一密封層，該第一密封層包括第一纖維體及第一有機樹脂層；使該基板和該半導體元件層分離；去除該導電樹脂上的該第一密封層的一部分，形成開口部；將一組的該第一密封層及該半導體元件層分割成晶片，該晶片包括該第一密封層的一部分及該半導體元件層的一部分；將該晶片接合到導電膜，其中該導電膜係與該半導體元件層的該部分透過該第一密封層的該開口部相接觸；以及形成第二密封層，使得該半導體元件層的該部分位在 該第一密封層的該部分與該第二密封層之間，該第二密封層包括第二纖維體及第二有機樹脂層。
  14. 根據申請專利範圍第13項所述的半導體裝置的製造方法，其中，在該第一纖維體及該第二纖維體中，捆束了有機化合物及無機化合物其中之一的多個單線的經紗及緯紗被稠密地交織在一起。
  15. 根據申請專利範圍第13項所述的半導體裝置的製造方法，其中，該第一纖維體及該第二纖維體分別是織布及不織布的其中之一者。
  16. 根據申請專利範圍第13項所述的半導體裝置的製造方法，其中，該第一纖維體及該第二纖維體分別包括聚乙烯醇纖維、聚酯纖維、聚醯胺纖維、聚乙烯纖維、芳族聚醯胺纖維、聚對苯撐苯並二噁唑纖維、玻璃纖維及碳纖維中的其中之一者。
  17. 根據申請專利範圍第13項所述的半導體裝置的製造方法，其中，該第一及第二有機樹脂層分別包括熱固性樹脂、熱塑性樹脂及UV固化性樹脂中的其中之一者。
  18. 根據申請專利範圍第13項所述的半導體裝置的製造方法，其中，該開口部係藉由照射雷射光束來去除該導電樹脂上的該第一密封層而被形成。
  19. 根據申請專利範圍第13項所述的半導體裝置的製造方法，其中，該導電膜是形成在基材上的天線。
  20. 根據申請專利範圍第13項所述的半導體裝置的製造方法，其中該半導體元件層包括薄膜電晶體。
TW97134199A 2007-09-07 2008-09-05 半導體裝置及其製造方法 TWI458027B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007232713 2007-09-07

Publications (2)

Publication Number Publication Date
TW200935528A TW200935528A (en) 2009-08-16
TWI458027B true TWI458027B (zh) 2014-10-21

Family

ID=40428799

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97134199A TWI458027B (zh) 2007-09-07 2008-09-05 半導體裝置及其製造方法

Country Status (5)

Country Link
US (2) US8459561B2 (zh)
JP (1) JP5438934B2 (zh)
CN (1) CN101803008B (zh)
TW (1) TWI458027B (zh)
WO (1) WO2009031482A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10703394B2 (en) 2015-09-10 2020-07-07 Kawasaki Jukogyo Kabushiki Kaisha Method of producing electrode-equipped plate spring of railcar bogie

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2372756A1 (en) * 2007-03-13 2011-10-05 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US7804450B2 (en) * 2007-07-20 2010-09-28 Laird Technologies, Inc. Hybrid antenna structure
JP2009205669A (ja) * 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010041040A (ja) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd 光電変換装置および光電変換装置の製造方法
CN102160179B (zh) * 2008-09-19 2014-05-14 株式会社半导体能源研究所 半导体装置及其制造方法
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010038596A1 (en) * 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Modulation circuit and semiconductor device including the same
CN102460721B (zh) * 2009-06-05 2015-07-01 株式会社半导体能源研究所 光电转换装置及其制造方法
WO2010140522A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
WO2010140539A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
WO2011043305A1 (ja) * 2009-10-05 2011-04-14 帝人ファイバー株式会社 通信用シート構造体および情報管理システム
KR101201720B1 (ko) * 2010-07-29 2012-11-15 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
US8633600B2 (en) * 2010-09-21 2014-01-21 Infineon Technologies Ag Device and method for manufacturing a device
US8906749B2 (en) * 2012-03-28 2014-12-09 Infineon Technologies Ag Method for fabricating a semiconductor device
DE102013210668A1 (de) * 2013-06-07 2014-12-11 Würth Elektronik GmbH & Co. KG Verfahren zur Herstellung eines optischen Moduls
KR20160044463A (ko) * 2013-08-20 2016-04-25 다이니폰 인사츠 가부시키가이샤 소자 제조 방법 및 소자 제조 장치
JP6398399B2 (ja) * 2013-09-06 2018-10-03 富士電機株式会社 半導体装置およびその製造方法
CN117881215A (zh) 2013-12-02 2024-04-12 株式会社半导体能源研究所 显示装置及其制造方法
US10290532B2 (en) * 2017-05-19 2019-05-14 Analog Devices Global Forming an isolation barrier in an isolator
JP7070373B2 (ja) * 2018-11-28 2022-05-18 三菱電機株式会社 半導体装置の製造方法、半導体装置、電力変換装置
CN110293687B (zh) * 2019-06-05 2021-06-08 大连理工大学 一种聚醚酰亚胺多岐管板键合方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403221B1 (en) * 1999-10-13 2002-06-11 Ajinomoto Co., Inc. Epoxy resin composition, and adhesive film and prepreg using the composition, and multilayer printed-wiring board using them, and process for manufacturing the same
US20070117288A1 (en) * 2005-11-23 2007-05-24 Hidekazu Miyairi Laser irradiation apparatus

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JP2625654B2 (ja) * 1995-04-28 1997-07-02 日本電気株式会社 半導体装置およびその製造方法
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
TW484101B (en) 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP2004078991A (ja) 1998-12-17 2004-03-11 Hitachi Ltd 半導体装置およびその製造方法
US6224965B1 (en) 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP2001044332A (ja) 1999-08-03 2001-02-16 Shinko Electric Ind Co Ltd 半導体装置
US7351300B2 (en) * 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
KR100430001B1 (ko) 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
AU2003253227A1 (en) 2002-06-19 2004-01-06 Sten Bjorsell Electronics circuit manufacture
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP4111116B2 (ja) * 2002-12-05 2008-07-02 株式会社村田製作所 厚膜配線の形成方法及び積層型電子部品の製造方法
JP4151421B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
WO2005027223A1 (ja) 2003-09-09 2005-03-24 Sanyo Electric Co., Ltd 回路素子と絶縁膜を含む半導体モジュールとその製造方法およびその応用
KR101207442B1 (ko) * 2003-12-15 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막 집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로 장치를 가지는 아이디 태그 및 동전
US7405665B2 (en) * 2003-12-19 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
US7994617B2 (en) 2004-02-06 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4989854B2 (ja) * 2004-02-06 2012-08-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7381579B2 (en) 2004-02-26 2008-06-03 Samsung Sdi Co., Ltd. Donor sheet, method of manufacturing the same, method of manufacturing TFT using the donor sheet, and method of manufacturing flat panel display device using the donor sheet
US20050233122A1 (en) 2004-04-19 2005-10-20 Mikio Nishimura Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
US7465674B2 (en) 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5057703B2 (ja) * 2005-05-31 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4845623B2 (ja) * 2005-07-29 2011-12-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101233531B (zh) 2005-07-29 2012-05-30 株式会社半导体能源研究所 半导体装置的制造方法
WO2007020805A1 (en) 2005-08-12 2007-02-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5352048B2 (ja) * 2005-08-12 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4628912B2 (ja) * 2005-09-09 2011-02-09 信越化学工業株式会社 封止用エポキシ樹脂組成物
JP2007173782A (ja) * 2005-11-23 2007-07-05 Semiconductor Energy Lab Co Ltd レーザ照射装置
WO2008001703A1 (en) 2006-06-26 2008-01-03 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
US7829440B2 (en) * 2006-08-07 2010-11-09 Semileds Optoelectronics Co. Ltd. Method of separating semiconductor dies
EP1887497B1 (en) * 2006-08-10 2015-05-27 Fujitsu Limited RFID tag
EP2372756A1 (en) 2007-03-13 2011-10-05 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2001047A1 (en) 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP5248240B2 (ja) 2007-08-30 2013-07-31 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403221B1 (en) * 1999-10-13 2002-06-11 Ajinomoto Co., Inc. Epoxy resin composition, and adhesive film and prepreg using the composition, and multilayer printed-wiring board using them, and process for manufacturing the same
US20070117288A1 (en) * 2005-11-23 2007-05-24 Hidekazu Miyairi Laser irradiation apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10703394B2 (en) 2015-09-10 2020-07-07 Kawasaki Jukogyo Kabushiki Kaisha Method of producing electrode-equipped plate spring of railcar bogie

Also Published As

Publication number Publication date
US9508619B2 (en) 2016-11-29
US20130270720A1 (en) 2013-10-17
CN101803008B (zh) 2012-11-28
JP5438934B2 (ja) 2014-03-12
TW200935528A (en) 2009-08-16
WO2009031482A1 (en) 2009-03-12
CN101803008A (zh) 2010-08-11
US20090065590A1 (en) 2009-03-12
JP2009081426A (ja) 2009-04-16
US8459561B2 (en) 2013-06-11

Similar Documents

Publication Publication Date Title
TWI458027B (zh) 半導體裝置及其製造方法
JP6461227B2 (ja) 半導体装置
US7759788B2 (en) Semiconductor device
TWI447822B (zh) 半導體裝置及使用具有上及下纖維體密封層的半導體裝置的商品追蹤系統以及其製造方法
TWI442513B (zh) 半導體裝置的製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees