JP2010086994A - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP2010086994A
JP2010086994A JP2008250913A JP2008250913A JP2010086994A JP 2010086994 A JP2010086994 A JP 2010086994A JP 2008250913 A JP2008250913 A JP 2008250913A JP 2008250913 A JP2008250913 A JP 2008250913A JP 2010086994 A JP2010086994 A JP 2010086994A
Authority
JP
Japan
Prior art keywords
circuit board
coating layer
circuit
resin
inorganic coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008250913A
Other languages
English (en)
Inventor
Masami Mogi
昌巳 茂木
Masaru Kanakubo
優 金久保
Katsuyoshi Mino
勝義 三野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008250913A priority Critical patent/JP2010086994A/ja
Publication of JP2010086994A publication Critical patent/JP2010086994A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】耐湿性が向上された回路装置およびその製造方法を提供する。
【解決手段】本発明の混成集積回路装置10は、導電パターン26および回路素子から成る混成集積回路が上面に組み込まれた回路基板12と、半導体素子22等の回路素子が封止されるように回路基板12の上面に形成された被覆樹脂16と、被覆樹脂16および回路基板12の表面を被覆する無機被覆層18と、導電パターン26から成るパッドに固着されて外部に延在するリード14とを主要に有する構成となっている。
【選択図】図1

Description

本発明は回路装置およびその製造方法に関し、特に、回路基板の上面に構築された回路素子が樹脂封止される回路装置およびその製造方法に関するものである。
図5を参照して、従来型の回路装置の一例として混成集積回路装置100の構成を説明する(特許文献1)。先ず、矩形の基板101の表面には、絶縁層102を介して導電パターン103が形成され、この導電パターン103の所望の箇所に回路素子が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子105Aとチップ素子105Bが採用されている。半導体素子105Aは、例えばトランジスタまたはダイオードであり、上面の電極が金属細線107を経由して所定の導電パターン103と接続され、裏面の電極は導電パターン103Aに接続されている。一方、コンデンサまたは抵抗器であるチップ素子105Bは、両端の電極が半田等の接合材106を介して接合されている。また、封止樹脂108は、基板101の表面に形成された電気回路を封止する機能を有する。
特開2007−036014号公報
しかしながら、上記した混成集積回路装置100では耐湿性が十分でない問題があった。具体的には、高温多湿の条件下にて動作状況をテストする高温高湿バイアス試験(Thermal Humidity Bias Test)を混成集積回路装置100に対して行うと、300時間〜600時間程度でショートが発生してしまう。これは、エポキシ樹脂等の熱硬化性樹脂を主材料とする封止樹脂108を浸透して、外部の水分が半導体素子105等の回路素子や導電パターンに到達してしまうからである。
本発明は上記した問題を鑑みて成されたものであり、本発明の主たる目的は、耐湿性が向上された回路装置およびその製造方法を提供することにある。
本発明の回路装置は、回路基板と、前記回路基板の上面に形成された導電パターンと、前記導電パターンと電気的に接続された回路素子と、前記回路素子が封止されるように前記回路基板の上面に形成された被覆樹脂と、前記被覆樹脂および前記回路基板の表面を被覆すると共に無機材料から成る無機被覆層と、を備えたことを特徴とする。
本発明の回路装置の製造方法は、回路基板の上面に形成された導電パターンの所定箇所に回路素子を電気的に接続し、前記回路素子が封止されるように前記回路基板の上面に被覆樹脂を形成する工程と、前記被覆樹脂および前記回路基板の表面を無機被覆層により被覆する工程と、を備えることを特徴とする。
本発明によれば、回路基板の上面に組み込まれた回路素子を被覆樹脂により封止し、この被覆樹脂および回路基板をガラスから成る無機被覆層により被覆している。このようにすることで、回路装置の外部から内部への水分の進入が無機被覆層により阻止されるので、装置全体の耐湿性が向上される。
更に、ガラスから成る無機被覆層は、半導体素子等の回路素子を直に被覆しているのではなく、半導体素子等の回路素子を封止する被覆樹脂の表面を被覆している。従って、半導体素子が動作することにより発生する熱は、被覆樹脂を経由して無機被覆層に伝達されるので、無機被覆層の急激な温度変化が抑制され、温度変化に起因して無機被覆層に亀裂が発生することが抑制される。
図1を参照して、本発明の回路装置の一例として混成集積回路装置10の構成を説明する。図1(A)は混成集積回路装置10を示す斜視図であり、図1(B)は混成集積回路装置10の断面図であり、図1(C)は一部分を拡大して示す断面図である。
図1(A)および図1(B)を参照して、混成集積回路装置10は、導電パターン26および回路素子から成る混成集積回路が上面に組み込まれた回路基板12と、半導体素子22等の回路素子が封止されるように回路基板12の上面に形成された被覆樹脂16と、被覆樹脂16および回路基板12の表面を被覆する無機被覆層18と、導電パターン26から成るパッドに固着されて外部に延在するリード14とを主要に有する構成となっている。
具体的には、回路基板12は、アルミニウム(Al)や銅(Cu)等を主材料とする金属基板である。回路基板12の具体的な大きさは、例えば、縦×横=61mm×88mm程度であり、厚みは1.5mm〜2.0mm程度である。回路基板12としてアルミニウムより成る基板を採用した場合は、回路基板12の両主面は陽極酸化膜により被覆される。ここで、樹脂材料や、セラミックに代表される無機材料等の絶縁材料から回路基板12が構成されても良い。また、回路基板12は、絶縁層28を部分的に開口させて導電パターン26と接続されることにより、固定電位(接地電位や電源電位)と接続されてもよい。
絶縁層28は、回路基板12の上面全域を覆うように形成されている。絶縁層28は、AL等のフィラーが例えば60重量%〜80重量%程度に高充填されたエポキシ樹脂等から成る。フィラーが混入されることにより、絶縁層28の熱抵抗が低減されるので、内蔵される回路素子から発生した熱を、絶縁層28および回路基板12を経由して良好に外部に放出することができる。絶縁層28の具体的な厚みは、例えば50μm程度である。
導電パターン26は厚みが35μm〜70μm程度の銅等の金属から成り、所定の電気回路が形成されるように絶縁層28の表面に形成される。また、リード14が固着される部分に、導電パターン26からなるパッドが設けられる。ここでは単層の導電パターン26が図示されているが、絶縁層を介して積層された多層の導電パターン26が回路基板12の上面に形成されても良い。
導電パターン26に電気的に接続される回路素子としては、能動素子や受動素子を全般的に採用することができる。具体的には、トランジスタ、LSIチップ、ダイオード、チップ抵抗、チップコンデンサ、インダクタンス、サーミスタ、アンテナ、発振器などを回路素子として採用することができる。更にまた、樹脂封止型のパッケージ等も、回路素子として導電パターン26に固着することができる。図1(A)を参照すると、回路基板12の上面には、半導体素子22(ICチップ)およびチップ素子24が実装されて導電パターン26と接続されている。また、発熱量が大きい半導体素子は、銅等の金属片から成るヒートシンクを介して、アイランド状の導電パターンの上面に実装される。
被覆樹脂16は、半導体素子22、チップ素子24、金属細線20、リード14と導電パターン26との接続部、導電パターン26を封止するように回路基板12の上面に形成されている。被覆樹脂16は、フィラーが混入されたエポキシ樹脂等の熱硬化性樹脂から成り、ポッティングにより形成される。また、被覆樹脂16は、回路基板12の上面を全面的に被覆しても良いし、少なくとも回路素子等が被覆されるように部分的に回路基板12の上面を被覆しても良い。
無機被覆層18は、回路素子等を封止する被覆樹脂16の表面および回路基板12の表面(上面の周辺部、側面および裏面)を薄く被覆する無機材料から成る。無機被覆層18の材料としては、ガラスまたは金属材料が採用可能であるが、リード14どうしのショートを防止するためにはガラスが好適である。無機材料から成る無機被覆層18は、エポキシ樹脂等の有機性の材料から成る被覆樹脂16や封止樹脂30と比較すると、水を透過させない性質を備えている。従って、混成集積回路装置10の外部から水分が進入しても、無機被覆層18により水分の内部への進入が阻まれ、結果的に無機被覆層18の内部の混成集積回路が水分から保護される。
ガラスから成る無機被覆層18の厚みは、例えば1μm以上10μm未満である。無機被覆層18の厚みをこの範囲にすることで、水分の進入を阻止しつつ無機被覆層18へのクラックの発生を防止できる。一方、無機被覆層18の厚みが1μm未満であると、無機被覆層18の厚みが不均一に形成された場合、局所的に無機被覆層18が形成されない恐れがある。また、無機被覆層18の厚みが10μm以上となると、無機被覆層18の剛性が不必要に強くなり、温度変化によりクラックが発生する恐れがある。また、無機被覆層18の更に好適な厚みは3μm以上8μm未満であり、この範囲にすることで無機被覆層を設ける効果が更に大きくなる。
封止樹脂30は、回路基板12および被覆樹脂16を覆う無機被覆層18を更に被覆するように形成されている。封止樹脂30の材料としては、熱硬化性樹脂または熱可塑性樹脂が採用され、酸化シリコン等の粒状のフィラーが10重量%〜20重量%程度混入されても良い。ここで、本実施の形態では、封止樹脂30を省くことも可能である。しかしながら、脆いガラスから成る無機被覆層18をむき出しの状態とすると、機械的衝撃が装置に加わることで無機被覆層18にクラックが入る恐れがある。従って、無機被覆層18を機械的に保護する保護層として封止樹脂30を設けた方が好適である。
更に、図1(B)を参照すると、回路基板12の下面も封止樹脂30により被覆されているが、回路基板12の下面を封止樹脂30から外部に露出させても良い。この場合は、回路基板12の下面を被覆する無機被覆層18が、封止樹脂30の下面から下方に露出する。
リード14は、回路基板12の対向する側辺に沿って、パッドに固着されており、混成集積回路装置10の入出力端子として機能している。図1(A)を参照すると、紙面上にて右側の回路基板12の側辺に多数個のリード14が設けられているが、対向する2つの側辺に沿ってリード14が固着されても良い。これらのリード14は、銅(Cu)、アルミニウム(Al)またはFe−Niの合金等などを主成分とした金属から成る。
図1(C)を参照して、無機被覆層18は、被覆樹脂16および回路基板12の表面に加えて、被覆樹脂16から導出されるリード14も部分的に被覆されている。この様にすることで、リード14と封止樹脂30との界面を経由して水分が進入することが抑制される。具体的には、リード14と封止樹脂30との界面に外部から水分が進入しても、その水分は、リード14を被覆する無機被覆層18と封止樹脂30との界面に沿って進行し、結果的に無機被覆層18により被覆される被覆樹脂16の内部には進入しない。更にここで、リード14は、被覆樹脂16から導出する部分から、封止樹脂30から露出する部分まで連続して無機被覆層18により被覆されても良い。
図1(B)を参照して、封止樹脂30の上面から回路基板12の上面まで到達する筒状の貫通孔34が形成されている。この貫通孔34は、封止樹脂30を形成する樹脂封止の工程に於いて、金型のキャビティの内部に於ける回路基板12の位置を固定する時に形成される。回路基板12の上面が直に貫通孔34の底部に露出したら、貫通孔34から進入する水分によるショート等の恐れがある。しかしながら、本実施の形態では、貫通孔34の底部には回路基板12の上面を被覆する無機被覆層18が露出するので、貫通孔34の内部に水分が進入したとしても、その水分は回路基板12の上面には到達しない。
本実施の形態では、上記したように、半導体素子22等を封止する被覆樹脂16の表面と、回路基板12の表面とを一体的にガラスから成る無機被覆層18により被覆している。ガラスから成る無機被覆層18は耐湿性が非常に高く、継ぎ目無く一体的に無機被覆層18は被覆樹脂16および回路基板12を被覆している。このことから、混成集積回路装置10が多湿な雰囲気に晒されて、封止樹脂30に水分が浸透しても、水分は無機被覆層18を透過しないので、被覆樹脂16や回路基板12への水分の進入が防止される。
具体的には、本実施の形態の混成集積回路装置10に対して、上記したTHB試験を実施したところ、3000時間を経過しても不良が発生していないことが判明している。
更に、本実施の形態では、半導体素子22等の回路素子を無機被覆層18により直に被覆するのではなく、回路素子を封止する被覆樹脂16を無機被覆層18により被覆している。原理的には、半導体素子22等の回路素子および回路基板12の表面が被覆されるように、無機被覆層18を形成することは可能である。しかしながら、半導体素子22等の回路素子は複雑な形状を呈しているので、水ガラスを乾燥させたガラス膜を無機被覆層18として採用すると、回路素子の接続部付近が他の部分よりも厚く形成される場合がある。この様に、ガラス膜から成る無機被覆層18が局所的に厚く形成されると、厚い部分の無機被覆層18が温度変化により割れる恐れがある。この様なことを防止するために、本実施の形態では、半導体素子22等の回路素子が封止されるように、回路基板12の上面に被覆樹脂16を形成している。被覆樹脂16の表面は滑らかな曲面であるので、無機被覆層18は、被覆樹脂16の曲面と回路基板12の平坦面とを被覆することになる。結果的に、水ガラスを乾燥して形成される無機被覆層18は全体的に均一な薄膜とされ、クラックの発生が抑制される。
次に、図2から図4を参照して、上記した混成集積回路装置の製造方法を説明する。
図2(A)を参照して、先ず、回路基板12の上面に回路素子およびリード14を配置する。具体的には、厚みが1.5mm程度のアルミニウムから成る回路基板12の上面を、厚みが50μm程度の絶縁層28により被覆し、この絶縁層28の上面に導電パターン26を形成する。導電パターン26は、絶縁層28の上面に貼着された導電箔を選択的にエッチングすることにより形成される。
半導体素子22は、半田等の固着材を介してアイランド状の導電パターン26の上面に固着する。半導体素子22の上面に形成された電極は、金属細線20を経由して他の導電パターン26と接続される。また、チップ素子24は、両端の電極が固着材を介して導電パターンに固着される。更に、リード14の端部は、パッド状の導電パターン26に固着材を介して固着される。
図2(B)を参照して、次に、半導体素子22等の回路素子が被覆されるように、回路基板12の上面に被覆樹脂16を塗布する。被覆樹脂16は、フィラーが添加された液状または半固形状のエポキシ樹脂が採用され、回路基板12の上面にポッティングされる。所定量の被覆樹脂16が塗布された後は、被覆樹脂16は加熱硬化される。ここでは、半導体素子22、金属細線20、チップ素子24およびリード14と導電パターンとの接続箇所が被覆樹脂16により被覆される。また、ポッティングにより形成される被覆樹脂16の表面は、なだらかな曲面となる。更にここでは、被覆樹脂16により回路基板12の上面全域が被覆されても良いし、回路基板12の上面の周辺部を残して部分的に被覆樹脂16が形成されても良い。
図3を参照して、次に、回路基板12および無機被覆層18の表面を無機被覆層18により被覆する。図3(A)は本工程の手法を示す図であり、図3(B)は本工程を経た回路基板12を示す断面図である。
図3(A)を参照して、本工程では、容器に収納された水ガラス36に回路基板12を浸漬する。ここでは、被覆樹脂16が形成された回路基板12全体およびリード14の一部が、水ガラス36に浸漬される。そして、一定時間に渡って回路基板12を水ガラスに浸漬した後に、引き上げる。
回路基板12を水ガラスから引き上げた後は、回路基板12および被覆樹脂16の表面に付着した水ガラスの一部分を除去して厚みを薄くする。具体的には、水ガラスは粘性が高い物質であるので、引き上げた直後の回路基板12等を被覆する水ガラスは余計に厚い。従って、その状態のまま水ガラスを乾燥させると、例えば数十μm程度に厚いガラス膜により回路基板および被覆樹脂16が被覆される。結果的に、厚いガラス膜が温度変化により割れる不具合が予測される。そこで本工程では、回路基板12等に付着した水ガラスの一部を除去して、乾燥後のガラス膜の厚みが1μm以上10μm未満となるように調整している。
水ガラス36の一部を除去する方法としては、コンプレッサにより圧縮された空気を、回路基板12等を被覆する水ガラスに対して吹き付ける方法がある。この様にすることで、剰余の水ガラスが空気により吹き飛ばされ、適量の水ガラスにより回路基板12等が被覆されることとなる。また、他の方法としては、脱脂綿等の吸引手段を水ガラス36に接触させて、水ガラス36の一部分を脱脂綿に吸着させて除去する方法もある。
水ガラスの膜圧の調整が終了した後は、1日から2日程度放置することにより、水ガラスが乾燥して、ガラス膜から成る無機被覆層18により被覆樹脂16および回路基板12の表面が被覆される。
図3(B)に示すように、上記工程で形成された無機被覆層18により、被覆樹脂16の表面が無機被覆層18により被覆される。更には、被覆樹脂16により被覆されない領域の回路基板の上面、側面および下面も、無機被覆層18により被覆される。更に、被覆樹脂16から導出するリード14も、部分的に無機被覆層18により被覆される。
また、無機被覆層18としては、上記したガラス膜の他にも、銅等の金属から成るメッキ膜が形成されても良い。この場合は、無電解メッキ法によりメッキ膜から成る無機被覆層18が形成される。更に、リード14どうしのショートを防止するために、メッキ膜はリード14と接触しないように形成される。
図4の断面図を参照して次に、無機被覆層18が被覆されるように、封止樹脂を形成する。ここでは、モールド用の金型38を使用したトランスファーモールドまたはインジェクションモールドにより封止樹脂が形成される。
ここでは、先ず、上金型40と下金型42とから成るキャビティ46の内部に、前工程にて無機被覆層18により被覆された回路基板12を収納する。ここで、回路基板12の右端付近に一端が固着されたリード14は、上金型40および下金型42にて狭持されて固定されている。更に、回路基板12の左端付近の回路基板12の上面には、上金型40の上面に固定された当接ピン44の下端が接触している。ここでは、リード14が金型に狭持されることと、当接ピン44が回路基板12の上面を押圧することにより、キャビティ46の内部における回路基板12の位置が固定されている。
この状態で、金型38に設けた不図示のゲートから、キャビティ46の内部に液状の封止樹脂を注入することにより、無機被覆層18が全面的に封止樹脂により被覆される。注入された封止樹脂は、加熱処理により熱硬化される。封止樹脂の加熱硬化が終了した後に、封止された回路基板12は、金型38から離型される。更に、当接ピン44が設けられた箇所には、図1(B)に示す貫通孔34が形成される。
以上の工程を経て、図1に構成を示す混成集積回路装置10が製造される。
本発明の回路装置を示す図であり、(A)は斜視図であり、(B)は断面図であり、(C)は拡大された断面図である。 本発明の回路装置の製造方法を示す図であり、(A)および(B)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)および(B)は断面図である。 本発明の回路装置の製造方法を示す断面図である。 従来の混成集積回路装置を示す断面図である。
符号の説明
10 混成集積回路装置
12 回路基板
14 リード
16 被覆樹脂
18 無機被覆層
20 金属細線
22 半導体素子
24 チップ素子
26 導電パターン
28 絶縁層
30 封止樹脂
34 貫通孔
36 水ガラス
38 金型
40 上金型
42 下金型
44 当接ピン
46 キャビティ

Claims (9)

  1. 回路基板と、
    前記回路基板の上面に形成された導電パターンと、
    前記導電パターンと電気的に接続された回路素子と、
    前記回路素子が封止されるように前記回路基板の上面に形成された被覆樹脂と、
    前記被覆樹脂および前記回路基板の表面を被覆すると共に無機材料から成る無機被覆層と、を備えたことを特徴とする回路装置。
  2. 前記無機被覆層は、ガラスであることを特徴とする請求項1記載の回路装置。
  3. 前記無機被覆層の厚さは、1μm以上10μm未満であることを特徴とする請求項2記載の回路装置。
  4. 前記導電パターンと接続されて外部に露出するリードを備え、
    前記被覆樹脂により前記リードと前記導電パターンとの接続部分が被覆されることを特徴とする請求項3記載の回路装置。
  5. 前記無機被覆層を更に封止する封止樹脂を備えることを特徴とする請求項4記載の回路装置。
  6. 前記封止樹脂には、前記封止樹脂の主面から前記回路基板を被覆する前記無機被覆層まで到達する貫通孔が設けられることを特徴とする請求項5記載の回路装置。
  7. 回路基板の上面に形成された導電パターンの所定箇所に回路素子を電気的に接続し、前記回路素子が封止されるように前記回路基板の上面に被覆樹脂を形成する工程と、
    前記被覆樹脂および前記回路基板の表面を無機被覆層により被覆する工程と、を備えることを特徴とする回路装置の製造方法。
  8. 前記被覆する工程では、
    前記回路基板および前記被覆樹脂を水ガラスに浸漬した後に、前記回路基板および前記被覆樹脂に付着した前記水ガラスを乾燥させることで、ガラス膜から成る前記無機被覆層を形成することを特徴とする請求項7記載の回路装置の製造方法。
  9. 前記無機被覆層を更に封止樹脂により封止する工程を有し、
    前記封止する工程は、モールド金型のキャビティに前記回路基板を収納し、前記モールド金型の内部に設けられた当接ピンの先端部にて、前記無機被覆層により被覆される前記回路基板の上面を押圧し、前記キャビティに前記封止樹脂を注入することを特徴とする請求項8記載の回路装置の製造方法。


JP2008250913A 2008-09-29 2008-09-29 回路装置およびその製造方法 Pending JP2010086994A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008250913A JP2010086994A (ja) 2008-09-29 2008-09-29 回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008250913A JP2010086994A (ja) 2008-09-29 2008-09-29 回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010086994A true JP2010086994A (ja) 2010-04-15

Family

ID=42250711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008250913A Pending JP2010086994A (ja) 2008-09-29 2008-09-29 回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2010086994A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016527701A (ja) * 2013-04-12 2016-09-08 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 無機及び有機の過渡電子デバイス
KR101784192B1 (ko) * 2014-03-27 2017-10-11 인텔 코포레이션 플렉서블 기판 상의 전기 회로

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016527701A (ja) * 2013-04-12 2016-09-08 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 無機及び有機の過渡電子デバイス
US10143086B2 (en) 2013-04-12 2018-11-27 The Board Of Trustees Of The University Of Illinois Transient electronic devices comprising inorganic or hybrid inorganic and organic substrates and encapsulates
KR101784192B1 (ko) * 2014-03-27 2017-10-11 인텔 코포레이션 플렉서블 기판 상의 전기 회로
US9930793B2 (en) 2014-03-27 2018-03-27 Intel Corporation Electric circuit on flexible substrate

Similar Documents

Publication Publication Date Title
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
US7529093B2 (en) Circuit device
US7957158B2 (en) Circuit device
JPWO2007026944A1 (ja) 回路装置およびその製造方法
US9907186B1 (en) Electronic package structure and method for fabricating the same
US20100102436A1 (en) Shrink package on board
JP2004158753A (ja) リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法
KR101059629B1 (ko) 반도체 패키지 제조방법
US20020079570A1 (en) Semiconductor package with heat dissipating element
JP2007281129A (ja) 積層型半導体装置
JP4845090B2 (ja) 回路装置の製造方法
JP2010086994A (ja) 回路装置およびその製造方法
US20150091152A1 (en) External connection terminal, semiconductor package having external connection terminal and method of manufacturing the same
US20100230826A1 (en) Integrated circuit package assembly and packaging method thereof
US9318354B2 (en) Semiconductor package and fabrication method thereof
JP2008187144A (ja) 回路装置およびその製造方法
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
JP2015103782A (ja) 半導体装置
JP2004165525A (ja) 半導体装置及びその製造方法
JP5587464B2 (ja) 半導体装置の製造方法
JP2000124401A (ja) 半導体装置
US8513820B2 (en) Package substrate structure and chip package structure and manufacturing process thereof
KR20150014282A (ko) 반도체 칩 패키지 모듈 및 그 제조방법
US20080122056A1 (en) Semiconductor device package
KR960000462Y1 (ko) 기판 반도체 장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602