JP2010074891A - 半導体回路 - Google Patents

Abstract

【課題】外付け抵抗素子の電気的接続が失われた場合にも外部負荷に過電圧を与えてしまうことを防止する半導体回路を提供することである。
【解決手段】半導体回路１０ａは、２つの外部抵抗の接続点に接続するための第１端子部１７と、外部回路に接続するための第２端子部１８と、一方端が第２端子部１８に接続される電圧回路部と、所定の電圧を出力する基準電圧回路部１０２と、一方側入力端子が基準電圧回路部１０２に接続され他方側入力端子が第１端子部１７に接続され出力端子が電圧回路部の他方端に接続されるオペアンプ１０４と、第１端子部１７の異常電圧を検出する異常検出回路と、正常信号を生成する正常信号生成部１３０と、異常検出回路が異常電圧を検出したときに第１端子部１７に基づいた電圧を第２端子部１８に出力しないで正常信号に基づいた正常電圧を第２端子部１８に出力させる切替回路を備える。
【選択図】図１

Description

本発明は、半導体回路に係り、特に、オペアンプを有する半導体回路に関する。

入力電圧を制御し安定化した出力電圧を得る回路として、シリーズレギュレータ、スイッチングレギュレータ、チャージポンプ回路等がある。例えば、特許文献１には、低電圧出力レギュレータが開示されている。

シリーズレギュレータ等の回路には、出力電圧が負帰還回路を構成する抵抗素子によって分圧され、その電圧がフィードバック信号として入力されるオペアンプが用いられる。具体的には、オペアンプの一方側入力端子は基準電圧が接続され、他方側入力端子はオペアンプの出力電圧を分圧する抵抗素子と接続されている。ここで、オペアンプの出力電圧を抵抗素子の抵抗値を変化させることで調整できるようにするために、オペアンプを有する回路の外付け抵抗素子が取り付けられていることがある。

特開２００７−１５９２９９号公報

上記のような半導体回路と外付け抵抗素子をプリント回路基板に取り付けた場合に、仮に外付け抵抗素子が外れてしまうなど、電気的接続が失われるとオペアンプの負帰還回路が切断される。これにより、オペアンプがコンパレータとして機能し、その出力電圧が通常動作時の電圧より高くなり、オペアンプ（コンパレータ）の出力端子に接続される外部負荷に過電圧を与える可能性がある。

本発明の目的は、外付け抵抗素子の電気的接続が失われた場合にも外部負荷に過電圧を与えてしまうことを防止する半導体回路を提供することである。

本発明に係る半導体回路は、直列接続される２つの外部抵抗の接続点に接続するための第１端子部と、外部回路の入力端子に接続するための第２端子部と、一方端が第２端子部に接続される電圧回路部と、所定の電圧を出力する基準電圧回路部と、一方側入力端子が基準電圧回路部に接続され、他方側入力端子が第１端子部に接続され、出力端子が電圧回路部の他方端に接続されるオペアンプと、第１端子部の異常電圧を検出する異常検出回路と、正常信号を生成する正常信号生成部と、異常検出回路が異常電圧を検出したときに、第１端子部に基づいた電圧を第２端子部に出力しないで正常信号に基づいた正常電圧を第２端子部に出力させる切替回路と、を備える。

また、本発明に係る半導体回路において、異常検出回路は、一方側入力端子が第１端子部に接続され、他方側入力端子には所定の基準電圧が入力される異常検出用コンパレータであることが好ましい。

また、本発明に係る半導体回路において、電圧回路部は、一方側入力端子がオペアンプの出力端子に接続され、他方側入力端子には三角波電圧あるいはのこぎり波電圧が入力されるＰＷＭ用コンパレータと、入力端子がＰＷＭ用コンパレータの出力端子に接続され、出力端子が第２端子部に接続されるドライバ回路と、を含むことが好ましい。

また、本発明に係る半導体回路において、正常信号生成部は、一方端がオペアンプの出力端子に接続される第１抵抗素子と、一方端が第１抵抗素子の他方端に接続され、他方端が接地される第２抵抗素子とを含んで構成され、切替回路は、異常検出回路が異常電圧を検出したときに、オペアンプの他方側入力端子の接続先を第１端子部から第１抵抗素子と第２抵抗素子の接続点に切り替えることが好ましい。

また、本発明に係る半導体回路において、正常信号生成部は、ドライバ回路の出力電圧を平滑化する平滑回路を含んで構成され、切替回路は、異常検出回路が異常電圧を検出したときに、オペアンプの他方側入力端子の接続先を第１端子部から平滑回路に切り替えることが好ましい。

また、本発明に係る半導体回路において、正常信号生成部は、正常電圧を出力する電圧源を含んで構成され、切替回路は、異常検出回路が異常電圧を検出したときに、ＰＷＭ用コンパレータの一方側入力端子の接続先をオペアンプの出力端子から正常信号生成部の出力端子に切り替えることが好ましい。

また、本発明に係る半導体回路において、正常信号生成部は、正常のデューティ比のＰＷＭ信号を生成するＰＷＭ信号生成回路を含んで構成され、切替回路は、異常検出回路が異常電圧を検出したときに、ドライバ回路の入力端子の接続先をＰＷＭ用コンパレータの出力端子から正常信号生成部の出力端子に切り替えることが好ましい。

上記構成の半導体回路によれば、第１端子部に基づいた電圧を第２端子部に出力しないで正常信号に基づいた正常電圧を第２端子部に出力させる。これにより、外付け抵抗素子の電気的接続が失われた場合であっても、第２端子部に接続される外部負荷に過電圧を与えてしまうことを防止することができる。

以下に、本発明に係る実施の形態について添付図面を参照しながら詳細に説明する。また、この説明において、具体的な形状、材料、数値、方向等は、本発明の理解を容易にするための例示であって、用途、目的、仕様等にあわせて適宜変更することができる。

図１は、本発明の第１実施形態である半導体回路１０ａ及びその半導体回路１０ａを備えた電源装置６を示す図である。電源装置６は、半導体回路１０ａと、第１外付け抵抗素子２０４と、第２外付け抵抗素子２０６と、整流回路部２０９と、プリント回路基板１１とを含んで構成される。また、電源装置６と外部負荷２０２とは電気的に接続される。なお、外部負荷２０２は、電源装置６の外部に設けられているものとして説明するが、電源装置６の内部、つまりプリント回路基板１１に取り付けられるものであってもよい。

プリント回路基板１１は、半導体回路、抵抗素子、コンデンサ等の多数の電子部品を表面に固定し、その部品間を配線で接続することで電子回路を構成する板状またはフィルム状の部品である。プリント回路基板１１には、半導体回路１０ａと第１外付け抵抗素子２０４と第２外付け抵抗素子２０６と整流回路部２０９とが取り付けられる。

半導体回路１０ａは、基準電圧回路部１０２と、オペアンプ１０４と、電源部１１２と、のこぎり波電圧生成回路１０３と、ＰＷＭ用コンパレータ１０５と、ドライバ回路１０６と、正常信号生成部１３０と、切替回路３０と、異常検出用コンパレータ３０２と、異常検出用基準電圧部３０４と、第１端子部１７と、第２端子部１８とを含んで構成される。なお、ドライバ回路１０６とＰＷＭ用コンパレータ１０５とをあわせて電圧回路部とする。

基準電圧回路部１０２は、オペアンプ１０４の一方側入力端子と接続され、所定の基準電圧を出力する回路である。オペアンプ１０４は、一方側入力端子に入力される電圧と、他方側入力端子に入力される電圧との間の誤差を誤差信号として生成する機能を有する。誤差信号は、上記２つの電圧の差が大きいほど大きい値となる。オペアンプ１０４の一方側入力端子は、基準電圧回路部１０２と接続され、他方側入力端子は、切替回路３０に接続される。オペアンプ１０４の出力端子は、正常信号生成部１３０の入力端子とＰＷＭ用コンパレータ１０５の入力端子に接続される。なお、正常信号生成部１３０と切替回路３０の詳細な説明は後述する。

ＰＷＭ用コンパレータ１０５は、一方側入力端子の電圧が他方側入力端子の電圧よりも高ければＨｉｇｈ電圧を出力し、一方側入力端子の電圧が他方側入力端子の電圧よりも低ければＬｏｗ電圧を出力する。ＰＷＭ用コンパレータ１０５は、一方側入力端子はオペアンプ１０４の出力端子と接続され、他方側入力端子はのこぎり波電圧生成回路１０３が接続されＰＷＭ信号を生成する機能を有する。のこぎり波電圧生成回路１０３は、所定の振幅ののこぎり波電圧を生成する機能を有する。なお、ＰＷＭ用コンパレータ１０５の他方側入力端子には、のこぎり波電圧が入力されるものとして説明したが、三角波電圧が入力されてＰＷＭ信号が生成されてもよい。

ドライバ回路１０６は、ＰＷＭ用コンパレータ１０５からのＰＷＭ信号を適当に処理し、ドライバＰＷＭ信号として第２端子部１８に供給する回路である。ドライバ回路１０６の出力端子は、第２端子部１８と接続される。電源部１１２は、所定の電圧を供給する機能を有し、オペアンプ１０４とＰＷＭ用コンパレータ１０５とドライバ回路１０６と異常検出用コンパレータ３０２に電源電圧を供給している。なお、電源部１１２は、半導体回路１０ａの内部に設けられるものとして説明するが、半導体回路１０ａの外部に設けられてもよい。

異常検出用コンパレータ３０２は、一方側入力端子の電圧が他方側入力端子の電圧よりも高ければＨｉｇｈ電圧を出力し、一方側入力端子の電圧が他方側入力端子の電圧よりも低ければＬｏｗ電圧を出力する。異常検出用コンパレータ３０２は、一方側入力端子は第１端子部１７と接続され、他方側入力端子は所定の異常検出基準電圧を出力する異常検出用基準電圧部３０４が接続される。異常検出用コンパレータ３０２の出力端子は、切替回路３０と接続され、異常検出用基準電圧部３０４の出力結果によって切替回路３０を制御する。

正常信号生成部１３０は、第１抵抗素子１３１と第２抵抗素子１３２とを含んで構成される。第１抵抗素子１３１と第２抵抗素子１３２は、ポリシリコンを用いて生成される抵抗素子である。第１抵抗素子１３１は、一方端がオペアンプ１０４の出力端子に接続される抵抗素子である。第２抵抗素子１３２は、一方端が第１抵抗素子１３１の他方端に接続され、他方端が接地される抵抗素子である。

切替回路３０は、オペアンプ１０４の他方側入力端子に接続されるスイッチ本体部３１と、第１端子部１７と異常検出用コンパレータ３０２の一方側入力端子に接続される第１切替端子３２と、第１抵抗素子１３１と第２抵抗素子１３２との接続点に接続される第２切替端子３３とを含んで構成される。切替回路３０は、異常検出用コンパレータ３０２の出力によって制御される。具体的には、異常検出用コンパレータ３０２の出力がＨｉｇｈのときはスイッチ本体部３１が第１切替端子３２と接続され、オペアンプ１０４の他方側入力端子の接続先は第１端子部１７と異常検出用コンパレータ３０２の一方側端子となる。また、異常検出用コンパレータ３０２の出力がＬｏｗのときはスイッチ本体部３１が第２切替端子３３と接続され、オペアンプ１０４の他方側入力端子の接続先は第１抵抗素子１３１と第２抵抗素子１３２との接続点となる。

整流回路部２０９は、整流用ダイオード２１６と、整流用コイル２１８と整流用コンデンサ２２０とを含んで構成される。整流回路部２０９は、入力電圧をＰＷＭ変換した第２端子部１８に出力されるドライバＰＷＭ信号を整流し、所定の電圧を外部負荷２０２に出力する。なお、本発明は、整流用ダイオード２１６がなくても同様に適用することができる。この場合、ドライバ回路１０６では、Ｐチャネル型ＭＯＳトランジスタを介して電源部１１２と接続されるとともに、Ｎチャネル方ＭＯＳトランジスタを介してグランドと接続される。そして、ドライバ回路１０６のこれらのトランジスタが制御されて同期制御が行われる。

整流用ダイオード２１６は、一方端が第２端子部１８と整流用コイル２１８の一方端に接続され、他方端が接地される逆流防止素子である。整流用コイル２１８は、一方端が第２端子部１８と整流用ダイオード２１６の一方端とに接続され、他方端が第１外付け抵抗素子２０４の一方端と整流用コンデンサ２２０の一方端と外部負荷２０２とに接続されるコイルである。すなわち、整流用コイル２１８は、第２端子部１８に出力されるドライバＰＷＭ信号が電源部１１２と同電圧のときには電源部１１２から電流が供給されて、その電流を電磁エネルギとして蓄積する機能を有する。そして、整流用コイル２１８は、ドライバＰＷＭ信号がグランド電圧のときにはその蓄積された電磁エネルギが外部負荷２０２に転送されて整流が行われることとなる。

整流用コンデンサ２２０は、一方端が整流用コイル２１８の他方端と第１外付け抵抗素子２０４の一方端と外部負荷２０２に接続されるコンデンサである。整流用コンデンサ２２０は、ドライバＰＷＭ信号がオンのときに電源部１１２から電流が供給されて電磁エネルギを保持し、ドライバＰＷＭ信号がオフのときにその蓄積された電磁エネルギが外部負荷２０２に転送されて整流が行われることとなる。

外部負荷２０２は、半導体回路１０ａによって出力される電圧によって動作する電子回路である。第１外付け抵抗素子２０４と第２外付け抵抗素子２０６は、直列接続された外付の抵抗素子であり、例えばニクロムを材料として構成される金属皮膜抵抗器により構成される。第１外付け抵抗素子２０４の一方端は、整流用コイル２１８の他方端に接続され、他方端は第１端子部１７と第２外付け抵抗素子２０６の一方端と接続される。第２外付け抵抗素子２０６の一方端は、第１外付け抵抗素子２０４の他方端と第１端子部１７とに接続され、他方端は接地される。

続いて、上記構成からなる半導体回路１０ａを含んだ電源装置６の動作について図１を参照して説明する。電源装置６において、第１外付け抵抗素子２０４と第２外付け抵抗素子２０６等の電気的接続が失われなければ、第１外付け抵抗素子２０４と第２外付け抵抗素子２０６との接続点に接続される第１端子部１７の電位は正常電位である。このため、異常検出用コンパレータ３０２の一方側入力端子に入力される第１端子部１７の電位は、他方側入力端子に入力される異常検出基準電圧よりも高くなる。そして、異常検出用コンパレータ３０２は、Ｈｉｇｈを出力していることから、切替回路３０のスイッチ本体部３１は、第１切替端子３２に接続されるため、オペアンプ１０４に対して負帰還回路が形成される。

電源装置６において、第１外付け抵抗素子２０４をプリント回路基板１１に取り付けるときに電気的接続を失った状態で取り付けた場合には、上記の負帰還回路は切断される。このため、第１端子部１７の電圧は、接地（ＧＮＤ）と同電位となり、異常検出用コンパレータ３０２の一方側入力端子に入力される第１端子部１７の電位は、他方側入力端子に入力される異常検出基準電圧よりも低くなり、異常検出用コンパレータ３０２は、Ｌｏｗを出力する。このとき、切替回路３０のスイッチ本体部３１は、第２切替端子３３に接続されるため、正常信号生成部１３０によってオペアンプ１０４の負帰還回路が形成される。

上記のように、第１外付け抵抗素子２０４の電気的接続が失われた場合にもオペアンプ１０４がコンパレータとして機能することはなく、オペアンプ１０４の出力電圧は過電圧となることはない。これにより、外部負荷２０２に対して過電圧を与えてしまうことを防止することができる。

次に、図２を参照して本発明の第２実施形態である半導体回路１０ｂ及びその半導体回路１０ｂを備えた電源装置７について説明する。図２は、半導体回路１０ｂ及びその半導体回路１０ｂを備えた電源装置７を示す図である。ここで、上記第１実施形態の半導体回路１０ａ及びその半導体回路１０ａを備えた電源装置６とほぼ同様の構成を有するため、同一構成要素には同一符号を付して重複することとなる説明を援用によって省略し、異なる構成およびその作用について説明する。半導体回路１０ｂと半導体回路１０ａの相違は、正常信号生成部１６０と切替回路６０である。

正常信号生成部１６０は、平滑化抵抗素子１６１と平滑化コンデンサ１６２とを含んで構成され、ドライバ回路１０６から出力されるドライバＰＷＭ信号を平滑化する平滑化回路である。平滑化抵抗素子１６１は、ポリシリコンを用いて生成される抵抗素子であり、一方端はドライバ回路１０６の出力端子と第２端子部１８に接続され、他方端は切替回路６０の第２切替端子６３と平滑化コンデンサ１６２の一方端に接続される。平滑化コンデンサ１６２は、一方端が切替回路６０の第２切替端子６３と平滑化抵抗素子１６１の他方端に接続され、他方端が接地される。

切替回路６０は、オペアンプ１０４の他方側入力端子に接続されるスイッチ本体部６１と、第１端子部１７と異常検出用コンパレータ３０２の一方側入力端子に接続される第１切替端子６２と、平滑化抵抗素子１６１と平滑化コンデンサ１６２との接続点に接続される第２切替端子６３とを含んで構成される。切替回路６０は、異常検出用コンパレータ３０２の出力によって制御される。具体的には、異常検出用コンパレータ３０２の出力がＨｉｇｈのときはスイッチ本体部６１が第１切替端子６２と接続され、オペアンプ１０４の他方側入力端子の接続先は第１端子部１７と異常検出用コンパレータ３０２の一方側入力端子となる。また、異常検出用コンパレータ３０２の出力がＬｏｗのときはスイッチ本体部６１が第２切替端子６３と接続され、オペアンプ１０４の他方側入力端子の接続先は平滑化抵抗素子１６１と平滑化コンデンサ１６２との接続点となる。

続いて、上記構成からなる半導体回路１０ｂを含んだ電源装置７の動作について図２を参照して説明する。上記電源装置６と同様に、第１外付け抵抗素子２０４と第２外付け抵抗素子２０６の電気的接続が失われていなければ、切替回路６０のスイッチ本体部６１は、第１切替端子６２と接続されるため負帰還回路が形成される。

第１外付け抵抗素子２０４の電気的接続が失われた場合には、電源装置６と同様に異常検出用コンパレータ３０２はＬｏｗを出力するため、切替回路６０のスイッチ本体部６１は、第２切替端子６３に接続されるため、正常信号生成部１６０によってオペアンプ１０４の負帰還回路が形成される。このように、電源装置７も電源装置６と同様に、第１外付け抵抗素子２０４の電気的接続が失われた場合にもオペアンプ１０４がコンパレータとして機能することはなく、オペアンプ１０４の出力電圧は過電圧となることはない。これにより、外部負荷２０２に対して過電圧を与えてしまうことを防止することができる。

次に、図３を参照して本発明の第３実施形態である半導体回路１０ｃ及びその半導体回路１０ｃを備えた電源装置８について説明する。図３は、半導体回路１０ｃ及びその半導体回路１０ｃを備えた電源装置８を示す図である。ここで、上記第１実施形態の半導体回路１０ａ及びその半導体回路１０ａを備えた電源装置６とほぼ同様の構成を有するため、同一構成要素には同一符号を付して重複することとなる説明を援用によって省略し、異なる構成およびその作用について説明する。半導体回路１０ｃと半導体回路１０ａの相違は、正常信号生成部１４０と切替回路４０である。なお、オペアンプ１０４の他方側入力端子は、異常検出用コンパレータ３０２の一方側入力端子と第１端子部１７とに接続される。

正常信号生成部１４０は、ＰＷＭ用コンパレータ１０５が正常なＰＷＭ信号を生成するための所定の電圧を出力する電圧源である。

切替回路４０は、ＰＷＭ用コンパレータ１０５の一方側入力端子に接続されるスイッチ本体部４１と、オペアンプ１０４の出力端子に接続される第１切替端子４２と、正常信号生成部１４０の一方端に接続される第２切替端子４３とを含んで構成される。切替回路４０は、異常検出用コンパレータ３０２の出力によって制御される。具体的には、異常検出用コンパレータ３０２の出力がＨｉｇｈのときはスイッチ本体部４１が第１切替端子４２と接続され、ＰＷＭ用コンパレータ１０５の一方側入力端子の接続先はオペアンプ１０４の出力端子となる。また、異常検出用コンパレータ３０２の出力がＬｏｗのときはスイッチ本体部４１が第２切替端子４３と接続され、ＰＷＭ用コンパレータ１０５の一方側入力端子の接続先は正常信号生成部１４０の出力端子となる。

続いて、上記構成からなる半導体回路１０ｃを含んだ電源装置８の動作について図３を参照して説明する。電源装置８において、第１外付け抵抗素子２０４と第２外付け抵抗素子２０６の電気的接続が失われていなければ、切替回路４０のスイッチ本体部４１は、第１切替端子４２と接続されるため負帰還回路が形成される。

第１外付け抵抗素子２０４の電気的接続が失われた場合には、電源装置６と同様に異常検出用コンパレータ３０２はＬｏｗを出力するため、切替回路４０のスイッチ本体部４１は、第２切替端子４３に接続される。したがって、ＰＷＭ用コンパレータ１０５の一方側入力端子には、オペアンプ１０４の出力端子からの出力電圧は入力されず、正常信号生成部１４０から正常な電圧が入力される。このように、第１外付け抵抗素子２０４の電気的接続が失われた場合にもＰＷＭ用コンパレータ１０５からは正常なＰＷＭ信号が出力されるため第２端子部１８の出力電圧が過電圧となることはない。これにより、外部負荷２０２に対して過電圧を与えてしまうことを防止することができる。

次に、図４を参照して本発明の第４実施形態である半導体回路１０ｄ及びその半導体回路１０ｄを備えた電源装置９について説明する。図４は、半導体回路１０ｄ及びその半導体回路１０ｄを備えた電源装置９を示す図である。ここで、上記第１実施形態の半導体回路１０ａ及びその半導体回路１０ａを備えた電源装置６とほぼ同様の構成を有するため、同一構成要素には同一符号を付して重複することとなる説明を援用によって省略し、異なる構成およびその作用について説明する。半導体回路１０ｄと半導体回路１０ａの相違は、正常信号生成部１５０と切替回路５０である。なお、オペアンプ１０４の他方側入力端子は、異常検出用コンパレータ３０２の一方側入力端子と第１端子部１７とに接続される。

正常信号生成部１５０は、正常のデューティ比のＰＷＭ信号を生成するＰＷＭ信号生成回路である。

切替回路５０は、ドライバ回路１０６の入力端子に接続されるスイッチ本体部５１と、ＰＷＭ用コンパレータ１０５の出力端子に接続される第１切替端子５２と、正常信号生成部１５０の出力端子に接続される第２切替端子５３とを含んで構成される。切替回路５０は、異常検出用コンパレータ３０２の出力によって制御される。具体的には、異常検出用コンパレータ３０２の出力がＨｉｇｈのときはスイッチ本体部５１が第１切替端子５２と接続され、ドライバ回路１０６の入力端子の接続先はＰＷＭ用コンパレータ１０５の出力端子となる。また、異常検出用コンパレータ３０２の出力がＬｏｗのときはスイッチ本体部５１が第２切替端子５３と接続され、ドライバ回路１０６の入力端子の接続先は正常信号生成部１５０の出力端子となる。

続いて、上記構成からなる半導体回路１０ｄを含んだ電源装置９の動作について図４を参照して説明する。電源装置９において、第１外付け抵抗素子２０４と第２外付け抵抗素子２０６の電気的接続が失われていなければ、切替回路５０のスイッチ本体部５１は、第１切替端子５２と接続されるため負帰還回路が形成される。

第１外付け抵抗素子２０４の電気的接続が失われた場合には、電源装置６と同様に異常検出用コンパレータ３０２はＬｏｗを出力するため、切替回路５０のスイッチ本体部５１は、第２切替端子５３に接続される。したがって、ドライバ回路１０６の入力端子には、ＰＷＭ用コンパレータ１０５の出力端子からの出力電圧は入力されず、正常信号生成部１５０から正常なＰＷＭ信号電圧が入力される。このように、第１外付け抵抗素子２０４の電気的接続が失われた場合にもドライバ回路１０６からは正常なドライバＰＷＭ信号が出力されるため第２端子部１８の出力電圧が過電圧となることはない。これにより、外部負荷２０２に対して過電圧を与えてしまうことを防止することができる。

本発明の第１実施形態である半導体回路及びその半導体回路を備えた電源装置を示す図である。 本発明の第２実施形態である半導体回路及びその半導体回路を備えた電源装置を示す図である。 本発明の第３実施形態である半導体回路及びその半導体回路を備えた電源装置を示す図である。 本発明の第４実施形態である半導体回路及びその半導体回路を備えた電源装置を示す図である。

符号の説明

６，７，８，９ 電源装置、１０ａ，１０ｂ，１０ｃ，１０ｄ 半導体回路、１１ プリント回路基板、１７ 第１端子部、１８ 第２端子部、３０ 切替回路、３１，４１，５１，６１ スイッチ本体部、４０，５０，６０ 切替回路、３２，４２，５２，６２ 第１切替端子、３３，４３，５３，６３ 第２切替端子、１０２ 基準電圧回路部、１０３ のこぎり波電圧生成回路、１０４ オペアンプ、１０５ ＰＷＭ用コンパレータ、１０６ ドライバ回路、１１２ 電源部、１３０ 正常信号生成部、１３１ 第１抵抗素子、１３２ 第２抵抗素子、１４０，１５０，１６０ 正常信号生成部、１６１ 平滑化抵抗素子、１６２ 平滑化コンデンサ、２０２ 外部負荷、２０４ 第１外付け抵抗素子、２０６ 第２外付け抵抗素子、２０９ 整流回路部、２１６ 整流用ダイオード、２１８ 整流用コイル、２２０ 整流用コンデンサ、３０２ 異常検出用コンパレータ、３０４ 異常検出用基準電圧部。

Claims (7)

1. 直列接続される２つの外部抵抗の接続点に接続するための第１端子部と、
   外部回路の入力端子に接続するための第２端子部と、
   一方端が第２端子部に接続される電圧回路部と、
   所定の電圧を出力する基準電圧回路部と、
   一方側入力端子が基準電圧回路部に接続され、他方側入力端子が第１端子部に接続され、出力端子が電圧回路部の他方端に接続されるオペアンプと、
   第１端子部の異常電圧を検出する異常検出回路と、
   正常信号を生成する正常信号生成部と、
   異常検出回路が異常電圧を検出したときに、第１端子部に基づいた電圧を第２端子部に出力しないで正常信号に基づいた正常電圧を第２端子部に出力させる切替回路と、
   を備える半導体回路。
2. 請求項１に記載の半導体回路において、
   異常検出回路は、
   一方側入力端子が第１端子部に接続され、他方側入力端子には所定の基準電圧が入力される異常検出用コンパレータであることを特徴とする半導体回路。
3. 請求項１または請求項２に記載の半導体回路において、
   電圧回路部は、
   一方側入力端子がオペアンプの出力端子に接続され、他方側入力端子には三角波電圧あるいはのこぎり波電圧が入力されるＰＷＭ用コンパレータと、
   入力端子がＰＷＭ用コンパレータの出力端子に接続され、出力端子が第２端子部に接続されるドライバ回路と、
   を含むことを特徴とする半導体回路。
4. 請求項１から請求項３のいずれか１に記載の半導体回路において、
   正常信号生成部は、
   一方端がオペアンプの出力端子に接続される第１抵抗素子と、
   一方端が第１抵抗素子の他方端に接続され、他方端が接地される第２抵抗素子とを含んで構成され、
   切替回路は、
   異常検出回路が異常電圧を検出したときに、オペアンプの他方側入力端子の接続先を第１端子部から第１抵抗素子と第２抵抗素子の接続点に切り替えることを特徴とする半導体回路。
5. 請求項１から請求項３のいずれか１に記載の半導体回路において、
   正常信号生成部は、
   ドライバ回路の出力電圧を平滑化する平滑回路を含んで構成され、
   切替回路は、
   異常検出回路が異常電圧を検出したときに、オペアンプの他方側入力端子の接続先を第１端子部から平滑回路に切り替えることを特徴とする半導体回路。
6. 請求項３に記載の半導体回路において、
   正常信号生成部は、
   正常電圧を出力する電圧源を含んで構成され、
   切替回路は、
   異常検出回路が異常電圧を検出したときに、ＰＷＭ用コンパレータの一方側入力端子の接続先をオペアンプの出力端子から正常信号生成部の出力端子に切り替えることを特徴とする半導体回路。
7. 請求項３に記載の半導体回路において、
   正常信号生成部は、
   正常のデューティ比のＰＷＭ信号を生成するＰＷＭ信号生成回路を含んで構成され、
   切替回路は、
   異常検出回路が異常電圧を検出したときに、ドライバ回路の入力端子の接続先をＰＷＭ用コンパレータの出力端子から正常信号生成部の出力端子に切り替えることを特徴とする半導体回路。

Images