JP2001103735A - Ｄｃ／ｄｃコンバータ - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、ＤＣ／ＤＣコンバータにおいて、
出力端子部が短絡した場合のスイッチング素子の損傷を
防止することを目的とするものである。 【解決手段】 そしてこの目的を達成するために本発明
は、電圧設定手段１３によって設定された設定電圧と、
三角波電圧発生手段１４によって発生した三角波電圧の
比較手段１５を有し、短絡検出回路１１によって出力端
子２部の短絡を検出した際には、電圧設定手段１３によ
る設定電圧を上昇させる構成とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各種電子機器に電
源用として用いられるＤＣ／ＤＣコンバータに関するも
のである。

【０００２】

【従来の技術】従来、この種のＤＣ／ＤＣコンバータの
構成は、次のような構成となっていた。すなわち、入力
端子と出力端子間には、入力端子側から順にスイッチン
グ素子及び平滑回路を設けていた。

【０００３】また、前記スイッチング素子には制御回路
が、更にスイッチング素子には制御回路が接続されてお
り、この制御回路によって次のような動作が行われてい
た。すなわち、制御回路は電圧設定手段と三角波電圧発
生手段とを備えており出力端子から何ボルトの出力を得
るかと言うことは、電圧設定手段による設定電圧によっ
て決められていた。

【０００４】この点を詳細に説明すると、電圧設定手段
によって設定した電圧と、三角波電圧発生手段によって
発生する三角波電圧とを比較し、三角波電圧が電圧設定
手段によって設定された設定電圧を超えた場合に、スイ
ッチング素子をオンさせ、これによって出力端子の電圧
を高めるようにしている。

【０００５】したがって、このような構成にした場合に
は、出力電圧を高めるためには電圧設定手段による設定
電圧を下げることにより、スイッチング素子がＯＮする
時間が長くなり出力電圧が高くなるものであった。

【０００６】

【発明が解決しようとする課題】上記、従来の構成にお
いて問題となるのは、出力端子部において短絡状態が発
生した場合にスイッチング素子が、損傷してしまう恐れ
があるという事であった。すなわち、出力端子部におい
ては、その出力電圧の状態を検出することによって設定
した電圧よりも電圧が下がった場合は、スイッチング素
子のオン時間を長くするような動作が行われるようにな
っている。

【０００７】具体的にはこの場合には、電圧設定手段に
よって設定した設定電圧を下げる動作が行われるのであ
る。

【０００８】しかしながらこの場合、出力端子部におい
ては短絡状態が発生している状態であるので、いくらス
イッチング素子のオン時間を長くしたとしても出力端子
部における電圧は上昇せず、したがってこのスイッチン
グ素子が長い間オンするという状態がしばらくの間続
き、これによってスイッチング素子が損傷してしまうの
であった。

【０００９】もちろんこのような短絡にも関わらず、ス
イッチング素子が長い間オン状態になるというものは、
あるタイマー回路によってそれ以上続いた場合にはスイ
ッチング素子をオフにしてしまうのであるが、それまで
の間に大きな電流が長い間流れる事によってスイッチン
グ素子が損傷してしまうことが起こっていたのである。

【００１０】そこで本発明は、出力端子部における短絡
状態が生じた場合のスイッチング素子の損傷を防止する
ことを目的とするものである。

【００１１】

【課題を解決するための手段】そしてこの目的を達成す
るために本発明は、入力端子と出力端子間に入力端子側
から順に設けたスイッチング素子及び平滑回路と、前記
スイッチング素子の制御回路と、前記出力端子の短絡検
出回路とを備え、前記制御回路は、電圧設定手段と三角
波電圧発生手段と、前記電圧設定手段によって設定され
た設定電圧と、三角波電圧発生手段によって発生した三
角波電圧の比較手段とを有し、短絡検出回路によって出
力端子部の短絡を検出した際には、電圧設定手段による
設定電圧を上昇させる事としたものである。

【００１２】すなわちこのようにした場合には、短絡検
出回路によって出力端子部の短絡が検出された場合には
従来とは異なり、電圧設定手段による設定電圧が上昇さ
れることによってスイッチング素子が、オンになる時間
が短くなる。

【００１３】つまり、このスイッチング素子がオンにな
る時間というのは、三角波電圧が設定電圧よりも高くな
った場合にスイッチング素子がオンとなるものであっ
て、このような電圧設定手段による設定電圧が上昇した
場合には、スイッチング素子がオンになる時間が短くな
り、この結果としてスイッチング素子に流れる電流が少
なくなり、その損傷が起こりにくくなるものである。

【００１４】

【発明の実施の形態】本発明の請求項１に記載の発明
は、入力端子と出力端子間に入力端子側から順に設けた
スイッチング素子及び平滑回路と前記スイッチング素子
の制御回路と、前記出力端子の短絡検出回路とを備え、
前記制御回路は電圧設定手段と、三角波電圧発生手段と
前記電圧設定手段によって設定された設定電圧と三角波
電圧発生手段によって発生した三角波電圧との比較手段
とを有し、前記短絡検出回路によって出力端子部の短絡
を検出する際には、電圧設定手段による設定電圧を上昇
させるＤＣ／ＤＣコンバータであって、短絡を検出した
際に設定電圧を上昇し、これによってスイッチング素子
のオン時間を短くすることが出来るので、短絡が生じた
際にもこのスイッチング素子が、損傷してしまうのを防
止することが出来るものである。

【００１５】本発明の請求項２に記載の発明は、短絡検
出回路によって出力端子部の短絡を検出した際に、電圧
設定手段による設定電圧を基準電圧に上昇させる請求項
１に記載のＤＣ／ＤＣコンバータであって、設定電圧を
基準電圧に上昇させることによりこの設定電圧を上昇さ
せるという状態がきわめて安定したものとなり、この結
果として短絡状態におけるスイッチング素子の損傷の防
止が確実に行われることとなるものである。

【００１６】以下、本発明の一実施形態を添付図面にし
たがって説明する。

【００１７】図１において、１は入力端子で、この入力
端子１と出力端子２の間には、入力端子１側からスイッ
チング素子３及び平滑回路４が設けられている。

【００１８】平滑回路４はダイオード５とコイル６及び
コンデンサ７によって形成されたものであり、このコン
デンサ７と並列状態で抵抗８，９の直列接続が接続され
ている。また、前記スイッチング素子３には制御回路１
０が接続されている。

【００１９】この制御回路１０は、図１に示すごとく短
絡検出回路１１も接続された状態となっている。

【００２０】すなわちこの短絡検出回路１１は、出力端
子２部分にも接続されており、この出力端子２部の短絡
を検出するものである。

【００２１】そしてその状態を、制御回路１０に伝達す
る働きをするものである。

【００２２】次に、制御回路１０について図２を用いて
説明する。

【００２３】この図２に示すごとく制御回路１０は基準
電圧を発生させる基準電圧発生手段１２が前記短絡検出
回路１１に接続された状態となっており、更に短絡検出
回路１１は電圧設定手段１３に接続されている。

【００２４】この電圧設定手段１３と三角波電圧発生手
段１４は、比較手段１５の入力側に接続され、ここでそ
の比較が行われるようになっている。

【００２５】更にこの比較手段１５には、出力回路１６
が接続され、この出力回路１６の出力がスイッチング素
子３へ出力されるようになっている。

【００２６】なお、比較回路１５と出力回路１６の間に
はタイマー手段１７が接続された状態となっている。

【００２７】上記構成において、入力端子１部分にはた
とえば、１０Ｖが加えられた場合を説明する。

【００２８】たとえばこの入力端子１に１０Ｖが加えら
れた場合、出力端子２において５Ｖを得ようとした場合
には、スイッチング素子３のデューティーを５０％にす
ればよい。

【００２９】すなわちオン時間とオフ時間を１：１にす
ることによって、入力端子１の１０Ｖを出力端子２にお
いては５Ｖにすることが出来るものである。

【００３０】このようなスイッチング素子３のオンオフ
を設定するためには、具体的には図２に示した電圧設定
手段１３による電圧設定と、三角波電圧発生手段１４に
よる三角波電圧の比較が、比較手段１５によって行われ
ることによって決められるものとなっている。

【００３１】この点を具体的に説明すると、図３に示す
ごとく図３の（ａ）において三角波電圧発生手段１４に
よる電圧があった場合、電圧設定手段１３による設定電
圧を超えた場合に同図（ｂ）に示すパルスが発生し、こ
のパルスが発生した状態においてこれが出力回路１６を
介してスイッチング素子３に加えられ、この状態で電圧
が発生することとなる。

【００３２】なお、図３の（ｃ）は、この状態における
スイッチング素子３に流れる電流値を示したものとなっ
ている。

【００３３】このような構成となっているので、その電
圧設定手段１３による設定電圧を上昇させれば三角波電
圧がそれを越す時間が短くなり、その結果としてスイッ
チング素子３のオン時間が短くなって、出力電圧は低く
なるようになっている。

【００３４】さて、このようなものにおいて出力端子２
部分において、短絡が発生した状態を考える。

【００３５】この状態において短絡が発生した場合に
は、本来であれば抵抗８，９で分割したことによる部分
の電圧が低くなり、この低い状態が制御回路１０に伝達
されることになる。

【００３６】制御回路１０に伝えられたこの抵抗８，９
の間の電圧状態は、図２における電圧設定手段１３の電
圧を下げる方向に働くことになる。

【００３７】すなわち、本来５Ｖを得たいと思っていた
ものが出力端子２の短絡によってその電圧が大きく下が
った場合には、スイッチング素子３のオン時間を長くし
てその出力電圧を高めようとする動作が行われるので、
これを行うためには電圧設定手段１３による設定電圧、
すなわち図３における（ａ）の設定電圧１３ａを下げる
ことが行われる。

【００３８】しかしながら、この状態で行おうとしても
短絡していた場合には、このような動作を例え行ったと
しても出力端子２部における電圧は上昇せず、この場合
には、短絡検出回路１１による動作が優先することにな
る。

【００３９】すなわち、あくまでも抵抗８，９による動
作は、短絡状態ではなく通常状態における電圧変動を設
定するために用いられる状態となるのである。

【００４０】では出力端子２における短絡が生じた場
合、その状態においては短絡検出回路１１において短絡
が検出されると短絡検出回路１１は図２において、電圧
設定手段１３による設定電圧を基準電圧発生手段１２の
基準電圧まで高めてしまう動作が行われる。

【００４１】この状態を表したのが図４である。

【００４２】この図４に示すごとく、この短絡状態が生
じた場合は、電圧設定手段１３による設定電圧１３ａは
大きく上昇し、具体的な基準電圧たとえば２．５Ｖまで
上昇したことになるのであるが、このようになった場合
には三角波電圧発生手段１４による三角波電圧が、この
設定電圧を越すのは極めてわずかな時間だけとなり、そ
の結果としてスイッチング素子３がオンとなる時間は短
く、当然のこととして図４の（ｃ）に示すごとくスイッ
チング素子３に流れる電流も小さなものとなる。

【００４３】このような状態は、図２におけるタイマー
手段１７のタイマー時間の間行われることになる。

【００４４】すなわち、電圧が大きく減少した状態、す
なわち短絡状態があるタイマー時間の間、図４に示すよ
うな状態でスイッチング素子３に電流が流れることにな
るのである。

【００４５】そしてこのタイマー手段１７においてある
タイマー時間が経過すると、短絡状態であるということ
が、認識された状態となり、この状態の時には制御回路
１０を介してスイッチング素子３を完全に遮断してしま
う状態となる。

【００４６】しかしこの間スイッチング素子３に流れて
いた電流は図４（ｃ）のごとく図３の（ｃ）の状態より
は遥かに低い状態となり、この結果としてこのような状
態が生じたとしてもスイッチング素子３が損傷してしま
うという事はなくなるものである。

【００４７】

【発明の効果】以上のように本発明は、制御回路におい
て短絡状態が発生した場合には、設定電圧を、上昇する
ことによって三角波電圧発生手段との比較においてなさ
れるスイッチング素子のオン時間を短くし、これによっ
てスイッチング素子の損傷を防止することが出来るもの
である。

【図面の簡単な説明】

【図１】本発明の一実施形態の回路図

【図２】その制御回路のブロック図

【図３】（ａ）〜（ｃ）はその要部の波形図

【図４】（ａ）〜（ｃ）はその要部の波形図

【符号の説明】

１ 入力端子 ２ 出力端子 ３ スイッチング素子 ４ 平滑回路 ５ ダイオード ６ コイル ７ コンデンサ ８ 抵抗 ９ 抵抗 １０ 制御回路 １１ 短絡検出回路 １２ 基準電圧発生手段 １３ 電圧設定手段 １４ 三角波電圧発生手段 １５ 比較手段 １６ 出力回路 １７ タイマー手段

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力端子と出力端子間に入力端子側から
   順に設けたスイッチング素子及び平滑回路と、前記スイ
   ッチング素子の制御回路と前記出力端子の短絡検出回路
   とを備え、前記制御回路は電圧設定手段と、三角波電圧
   発生手段と、前記電圧設定手段によって設定された設定
   電圧と、三角波電圧発生手段によって発生した三角波電
   圧の比較手段とを有し、前記短絡検出回路によって出力
   端子部の短絡を検出した際には、電圧設定手段による設
   定電圧を上昇させるＤＣ／ＤＣコンバータ。
2. 【請求項２】 短絡検出回路によって出力端子部の短絡
   を検出した際には、電圧設定手段による設定電圧を、基
   準電圧に上昇させる請求項１に記載のＤＣ／ＤＣコンバ
   ータ。