JP2010062503A - Simoxウェーハの結晶欠陥の低減方法及びsimoxウェーハ - Google Patents

Simoxウェーハの結晶欠陥の低減方法及びsimoxウェーハ Download PDF

Info

Publication number
JP2010062503A
JP2010062503A JP2008229584A JP2008229584A JP2010062503A JP 2010062503 A JP2010062503 A JP 2010062503A JP 2008229584 A JP2008229584 A JP 2008229584A JP 2008229584 A JP2008229584 A JP 2008229584A JP 2010062503 A JP2010062503 A JP 2010062503A
Authority
JP
Japan
Prior art keywords
wafer
silicon layer
crystal defects
simox
simox wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2008229584A
Other languages
English (en)
Other versions
JP2010062503A5 (ja
Inventor
Takaaki Kasamatsu
隆亮 笠松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008229584A priority Critical patent/JP2010062503A/ja
Priority to US12/551,958 priority patent/US8030183B2/en
Publication of JP2010062503A publication Critical patent/JP2010062503A/ja
Publication of JP2010062503A5 publication Critical patent/JP2010062503A5/ja
Ceased legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】SIMOXウェーハのBOX層下のシリコン層に存在する結晶欠陥を低減すること。
【解決手段】ウェーハの表面からシリコン層13に注入したイオンを結晶欠陥(14,15)に衝突させて結晶欠陥を壊す第1の工程と、第1の工程で得られたウェーハを加熱してシリコン層13を再結晶させる第2の工程とを含む。第1の工程は、シリコン層13に注入するイオンを酸素イオンとするとき、SIMOXウェーハの温度が50℃以下の状態からイオンの注入を開始し、イオンドーズ量を5×1015〜1.5×1016atoms/cm2、注入エネルギを150keV以上220keV以下とする。
【選択図】図1

Description

本発明は、SIMOX(Separation by IMplanted OXygen)ウェーハの結晶欠陥の低減方法及びSIMOXウェーハに係り、特に、SIMOXウェーハの埋め込み酸化膜下のシリコン層に存在する結晶欠陥を改善する技術に関する。
従来、SOI(Silicon On Insulator)ウェーハの製造方法の一つとして、シリコンウェーハの少なくとも一方の表面から酸素イオンを注入し、引き続き高温熱処理を行うことにより、注入された酸素イオンから埋め込み酸化膜(以下、BOX(Buried Oxide)層という。)を形成するSIMOX法が知られている。このようにして製造されたSIMOXウェーハは、通常、表面の酸化膜が除去された状態でデバイスメーカに出荷され、SOI層とその下のBOX層がデバイス製造のプロセスにおいて活用されている。
ところで、近年、SIMOXウェーハの製造工程の高温熱処理プロセスにおいて、ウェーハ内の酸素析出物が消滅する際に多数の結晶欠陥、つまり空孔型の積層欠陥(SF:Stacking Fault)がシリコン層内に残留していることが報告されている(例えば、非特許文献1参照。)。
これに対し、BOX層下に形成されるシリコン層(シリコン基板)は、従来、デバイス製造のプロセスにおいて殆ど活用されることがなかったため、このようなシリコン層に残留する積層欠陥について、対策が講じられることはなかった。
J.Jablonski、他2名,「GETTERING LAYER FORMATION IN LOW−DOSE SIMOX WAFERS」,Proceedings 1995 IEEE International SOI Conference,1995年10月,第34−35頁
しかしながら、上述したシリコン層に残留する結晶欠陥は、デバイスの微細化に伴い、従来のように無視できない問題となってきている。その第1の理由としては、デバイスの製造プロセスにおいて、ウェーハの活用領域がそれまでのSOI層とBOX層に限られず、シリコン層にまで広がってきていることが挙げられる。これは、例えばBOX層の層厚の極薄化に伴って見られる傾向である。
また、第2の理由としては、デバイスの微細化が進み、その設計基準の寸法が例えば45nm以降になってくると、高温熱処理時のウェーハ全体の温度を制御して拡散距離を短くするため、熱処理時間の短いレーザスパイクアニール(以下、LSAという。)等の極短時間(数sec)の熱処理が導入されるようになってきたことが挙げられる。すなわち、LSAにより熱処理が施されたウェーハは、ウェーハ表面にレーザ光が照射されて熱が与えられ急速に昇降温がなされるために、ウェーハの厚さ方向に温度差が生じ、熱応力が発生する。このため、ウェーハには、結晶欠陥、特にスリップ転位が生じ易くなる。ここで、シリコン層に結晶欠陥が多く残存していると、LSAの熱処理時においてシリコン層にスリップ転位が多く発生し、結果として内部歪によるウェーハの反り変形が発生するおそれがある。このようなウェーハの反り変形は、デバイスプロセスに悪影響を与え、歩留まりを低下させる要因となる。
そこで、本発明は、SIMOXウェーハのBOX層下のシリコン層に存在する結晶欠陥を低減することを課題とする。
本発明は、SIMOXウェーハの埋め込み酸化膜下のシリコン層に存在する結晶欠陥を低減する方法であって、ウェーハの表面から埋め込み酸化膜よりも設定深さのシリコン層までイオンを注入する第1の工程と、この第1の工程で得られたウェーハを加熱してイオンが注入された部位の結晶性を回復させる第2の工程とを含むことを特徴としている。
シリコン層に存在する結晶欠陥は、通常、埋め込み酸化膜とシリコン層との境界から設定深さの範囲のシリコン層に集まって存在している。また、結晶欠陥は、例えば四角錐や四面体などの空孔型の積層欠陥の形態をなしており、正常なシリコン層の単結晶構造とは異なっている。このため、本発明では、まず、所定の深さ位置に所定量のイオンを注入し、注入したイオンの一部を結晶欠陥と衝突させ、その後の熱処理において結晶欠陥の結晶性を回復し易くすることにより、シリコン層に残存する空孔型の積層欠陥を消滅させるようにしている。ここで、第1の工程では、少なくともイオンがウェーハの設定深さに届く程度のエネルギを注入エネルギとしてイオンに与える必要がある。これにより、設定深さに届いたイオンが結晶欠陥と衝突することによりイオンの運動エネルギが結晶欠陥の形態を崩す方向に作用する。したがって、その後に高温の熱処理を行い、結晶欠陥に熱エネルギを付与することにより、結晶欠陥の結晶性を容易に回復することができる。ここで、イオン注入の温度条件とドーズ量は、結晶欠陥の低減量に相関するため、目的とする結晶欠陥の密度に見合った注入温度コントロールとドーズ量を設定すればよい。
より具体的には、ウェーハの表面からシリコン層に注入したイオンを結晶欠陥に衝突させて結晶欠陥を壊す第1の工程と、この第1の工程で得られたウェーハを加熱してシリコン層を再結晶させる第2の工程とを含むものとする。このように、結晶欠陥を壊してから、ウェーハをシリコン層の再結晶温度まで加熱することにより、結晶欠陥の結晶性をより効果的に回復させることができる。
この場合において、第1の工程で注入するイオンは、イオンの大きさ(重さ)や注入エネルギの大きさ等によって結晶欠陥に与える大きさが異なるが、イオン注入設備のコストやデバイス品質に与える影響などを考慮して、注入するイオンは、元素周期表の水素からアルゴンまでの元素のうちいずれかのイオンとすることが望ましい。
また、第2の工程は、ウェーハを1150℃以上1350℃以下の温度に加熱するものとする。このような高温状態にウェーハを加熱することにより、熱力学的にも結晶欠陥の再結晶化が容易に進行し、短時間で結晶性の回復を行うことが可能となる。
また、第1の工程でシリコン層に注入するイオンを酸素イオンとするとき、SIMOXウェーハの温度が50℃以下の状態からイオンの注入を開始し、イオンドーズ量を5×1015〜1.5×1016atoms/cm2、注入エネルギを150keV以上220keV以下とする。
すなわち、イオンドーズ量は、シリコン層に残存する結晶欠陥の欠陥密度等に応じて求められ、注入エネルギはイオンの元素の種類や注入深さ等によって設定される。このような条件で第1の工程を処理することにより、シリコン層に存在する結晶欠陥の大部分を壊すことができる。ここで、第1の工程においては、結晶欠陥にイオンを衝突させて壊れた形態を保持するため、イオン注入前のウェーハの温度は低い方が好ましく、例えば50℃以下に設定することが望ましい。
また本発明のSIMOXウェーハは、SIMOXウェーハの内部に形成される埋め込み酸化膜とこの埋め込み酸化膜下のシリコン層との境界から200nm深さのシリコン層の範囲における空孔型の結晶欠陥の密度が1×10/cm以下であることを特徴としている。
本発明によれば、SIMOXウェーハのBOX層下のシリコン層に存在する結晶欠陥を低減することができる。
以下、本発明の好適な実施形態について図面を参照して説明する。
図1は、本発明を適用したSIMOXウェーハの結晶欠陥の低減方法を説明する図である。本発明の結晶欠陥の低減方法は、SIMOX法により製造されたSIMOXウェーハを対象としている。SIMOXウェーハの製造方法は、シリコンウェーハに酸素イオンを注入する工程と、このウェーハに所定の熱処理を行う工程とを含んで構成され、これらの工程を含んで製造されたSIMOXウェーハであれば、各工程の条件が異なるものであっても、本発明の対象とすることができる。したがって、MLD(Modified Low Dose)法やITOX(Internal Thermal OXidation)法等によって製造されたSIMOXウェーハにおいても、本発明の対象とすることができる。
本実施の形態では、MLD−SIMOX法により製造されたSIMOXウェーハを例として説明する。MLD法−SIMOX法については周知の技術であるため、ここでは、その製造方法について簡単に述べ、具体的な製造条件については適宜省略する。
MLD−SIMOX法では、酸素イオン注入を2回に分けて、各回異なる温度のウェーハに酸素原子を注入することで、ウェーハ内に高濃度の酸素層とアモルファス層という状態の異なる2つのイオン注入層を形成し、このウェーハを混合ガス雰囲気中で高温酸化処理するものである。
まず、1回目のイオン注入工程では、シリコンウェーハを加熱した状態で、酸素イオンを所定量注入し、ウェーハ内部に高濃度の第1イオン注入層を形成する。次に、このウェーハを冷却した状態で、酸素イオンを所定量注入し、第1イオン注入層のウェーハの表面側に連続するようにアモルファス状態の第2イオン注入層を形成する。そしてこのウェーハを所定量の酸素を含むアルゴン等の不活性ガス雰囲気中で昇温した後、酸素の濃度を高くした不活性ガス雰囲気中で高温に保持することにより、第1イオン注入層はBOX層となる。また、昇温時に第2イオン注入層は、アモルファス層内部に高濃度の酸素を含むため再結晶化が順調に進まず高密度の欠陥層となる。この欠陥層が形成された領域には、酸素が析出し易いため、酸素雰囲気中で高温保持することにより、雰囲気中の酸素がウェーハ内部に拡散し、欠陥層に酸素析出物となって集まることで、BOX層となる。この方法によれば、注入酸素量から予想されるよりも厚みのあるBOX層を形成することができる。
このような工程を経て製造されたウェーハの内部には、BOX層が形成され、BOX層の上(表面側)にはSOI層、BOX層の下(裏面側)にはシリコン基板となるシリコン層がそれぞれ形成される。なお、SOI層の上、つまりウェーハの表面部分には表面酸化膜が形成される。
ところで、このようなSIMOX法の製造時において、ウェーハに注入された酸素は、ウェーハの内部で酸化物となって析出し、ウェーハの高温熱処理時に酸素が拡散して析出物が消滅することで、BOX層下のシリコン層には、結晶格子が抜けた状態の空孔型の積層欠陥(SF:Stacking Fault)が発生することが報告されている。このような結晶欠陥、つまり、空孔型の積層欠陥(以下、SFと略す。)は、デバイスプロセスに悪影響を与え、歩留まりを低下させる要因となることについては、既に述べたとおりである。
そこで、本発明者らは、先ず、上述した方法により得られたSIMOXウェーハについて、シリコン層の断面をTEM(透過型電子顕微鏡)により観察したところ、BOX層とシリコン層との境界から約200nmまでのシリコン層の深さ範囲に、SFが集中して形成されることが確認された。これらの構造を詳しく調べてみると、SFは、約50nmの四角錐型と約10nmの四面体型の2種類からなり、SF密度は、四角錐型が2〜4×10/cm、四面体型が5〜10×10/cmとなっていた。ここで、SF密度とは、上記の深さ領域のうち、任意の深さにおいて、ウェーハの平面方向と平行な面における単位面積当りの結晶欠陥の個数を示す。
本発明では、このようなSFを低減してシリコン層の品質を改善させるため、以下の方法を提供するものである。すなわち、本発明の空孔型SFの低減方法は、ウェーハの表面からBOX層よりも設定深さのシリコン層までイオンを注入する工程と、この工程で得られたウェーハを加熱してイオンが注入された部位の結晶性を回復させる熱処理工程とを含んで構成される。
以下、本発明が適用される実施形態について各工程別に詳細に説明する。
図1(a)に示すように、SIMOXウェーハは、上面側から表面酸化膜10、SOI層11、BOX層12、シリコン層13(シリコン基板)より構成される。シリコン層13には、BOX層12とシリコン層13との境界より設定深さ範囲に、四角錐型のSF14と、四面体型のSF15が層状に点在している。この場合、例えば、表面酸化膜厚0〜200nm、SOI層厚10〜100nm、BOX層厚10〜200nmとする。
(表面酸化膜)
表面の酸化膜はなくてもよいが、パーティクルのマスクとしてあった方が好ましい。また、酸化膜厚は注入する深さに合わせて調整することも可能である。表面酸化膜は、SIMOXを形成するアニール時に形成された酸化膜をエッチングして用いることもできるが、新たに形成することも可能である。
(イオン注入工程)
イオン注入工程は、得られたSIMOXウェーハを洗浄、乾燥した後にイオン注入装置に収容し、真空状態で、図1(b)に示すように、ウェーハ表面からウェーハ内部に酸素イオン16を注入することにより、酸素イオンをSF14,15と衝突させて、その結晶構造を壊すものである。
ここで、酸素イオン16は、ウェーハ内に注入された後に、シリコン層13に存在するSF14,15と衝突させるため、少なくともシリコン層13の深さ領域13aに到達するために必要なエネルギが付与される。深さ領域13aは、BOX層12とシリコン層13との境界から例えば200nmの深さ領域である。このため、酸素イオン16の注入エネルギは、例えば150〜220keVとすることが好ましい。このように、ウェーハに注入した酸素イオンを深さ領域13aに到達させることにより、酸素イオン16の一部は、SF14,15と衝突し、空孔型の積層欠陥を有するSFの結晶構造が少なからず崩され、望ましくは、SFの欠陥構造が完全に破壊される。
酸素イオンのドーズ量は、深さ領域13aに存在するSF14,15の欠陥密度によって定められるが、例えば、5×1015〜1.5×1016atoms/cm2とすることが好ましい。これは、ドーズ量が5×1015atoms/cm2未満では、注入量が少ないため、結晶の壊れ方が不十分であり、後工程の熱処理を行っても、結晶欠陥が改善されないSFが多く残るという不具合が生じ、ドーズ量が1.5×1016atoms/cm2を超えると、シリコン層13に注入される酸素イオンが多くなり、例えば、熱処理後においてもシリコン層13に酸素析出物が残存するという不具合が生じるおそれがあるためである。
また、酸素イオン注入時(注入前)において、ウェーハの温度は、例えば50℃以下の低温状態とすることが好ましい。これはイオン注入が開始されると、ウェーハの温度が上昇し、注入中に再結晶化が進むために、十分に欠陥を消滅させることができなくなるためである。
また、本実施形態では、酸素イオンを注入する例について述べたが、イオン注入の目的はウェーハに注入したイオンをSFと衝突させてその結晶構造を壊すことにあるため、酸素以外の元素のイオンを注入しても同様の効果を得ることが可能である。この場合、Si元素そのものを注入することが最も好ましいが、デバイスに影響を与えない不活性ガスのアルゴンやネオンの元素をイオン注入することが好適である。ここで、選択した元素には、少なくともシリコン層13の深さ領域13aに到達するだけの注入エネルギを与える必要があり、例えば、酸素よりも重い元素の場合は、酸素イオンの場合よりも注入エネルギを多く与える必要があり、反対に軽い元素の場合は、酸素イオンの場合よりも注入エネルギを少なくすることができる。そして、結晶を壊すためにはドーズ量で調整する必要がある。なお、注入エネルギを150keV〜220keVとしたが、SOI層とBOX層の薄膜化が進むことにより必要な深さが浅くなるため、注入エネルギもその深さに応じて下げることが必要となる。
(熱処理工程)
熱処理工程は、イオン注入装置から取り出されたSIMOXウェーハを洗浄、乾燥した後、熱処理炉内に収容し、酸素含有雰囲気中でウェーハに高温熱処理を施して、欠陥構造が壊れたSF14,15の結晶性を回復、つまりシリコン層13の正常な結晶構造に変化させるものである。
ここで、熱処理工程は、少なくとも欠陥構造が壊れたSF14,15の結晶性を回復させるのに必要な温度に加熱する必要があり、例えば、シリコン層13の再結晶温度に加熱する。具体的には、炉内を1150℃〜シリコン融点未満、好ましくは、1150℃〜1350℃まで昇温し、この温度を保持した状態でウェーハを1〜5時間保持し、その後室温まで冷却することにより行われる。これは、熱処理温度が1150℃未満では、シリコン層13の加熱温度が低いため、酸素析出物が残ったり、結晶性の回復が不十分になるという不具合が生じるからである。また昇温中の炉内雰囲気は、0〜5.0容積%の酸素を含むアルゴン又は窒素等の不活性ガスの混合雰囲気である。このようにイオン注入後のウェーハに高温熱処理を施すことにより、イオン注入工程により少なくとも元の結晶構造が崩れた状態となっているSFは、高温熱処理を施すことで、図1(c)に示すように、欠陥構造がシリコン層の正常な結晶構造に回復される。
このように本実施形態によれば、SIMOXウェーハのシリコン層に存在する空孔型のSFはシリコン層の正常な結晶構造に回復されるため、デバイスの製造プロセスにおいて、シリコン層がデバイスに活用されても、不具合が生じることがなく、また、ウェーハにLSAのような極短時間の熱処理を施してもスリップの発生を抑制してウェーハの反り変形を抑制することができるため、デバイスの歩留まり低下を抑制することができる。
以下、本発明の実施例について具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
図2は、SIMOXウェーハに注入する酸素イオンのドーズ量とSF密度の関係を説明する図である。図の横軸は、酸素イオンドーズ量(atoms/cm2)を表し、縦軸はシリコン層の深さ領域のSF密度(/cm2)を表したものである。ここで、深さ領域とは、BOX層とシリコン層との境界から200nmの深さ領域を示す。
本実施例では、先ず、用意したSIMOXウェーハを洗浄、乾燥した後にイオン注入装置に収容し、ウェーハの温度を50℃に保温した。そして、注入エネルギを216keVに固定し、イオンドーズ量を4×1015atoms/cm2、6×1015atoms/cm2、8×1015atoms/cm2、1×1016atoms/cm2、2×1016atoms/cm2とする5種類の実験条件により、それぞれ酸素イオンを注入した。ここで、イオン注入時にイオン注入装置の電流検出部より検出された電流値は30mAであった。
続いてイオン注入装置から取り出したイオン注入後のSIMOXウェーハを洗浄、乾燥した後に熱処理炉に収容し、1200℃まで昇温し、この温度を保持した状態でウェーハを1時間保持し、その後室温まで冷却した。次に、熱処理炉から取り出したSIMOXウェーハについて、シリコン層の深さ領域におけるシリコン層の横断面及び縦断面をTEMにより観察(約6万倍)した。
このTEM像により確認されたSFの個数からSF密度を求めた結果を○の記号で表し図2に示す。図2の結果から、SF密度は酸素イオンドーズ量の増加とともに減少することが確認された。さらに、酸素イオンドーズ量を1×1016atoms/cm2以上としたとき、TEM像からSFが消失し、SF密度は1×10/cm未満となることが確認された。
(実施例2)
次に、イオン注入前のSIMOXウェーハの温度を350℃に高めた状態で、注入エネルギを216keV、酸素イオンドーズ量を1×1016atoms/cmとして、酸素イオンを注入(電流値は30mA)し、実施例1と同様の熱処理条件で処理したSIMOXウェーハのSF密度を求めた。この結果を△の記号で表し図2に示す。図2の結果から、イオン注入前のウェーハの温度を高くすると、SF密度の減少量が少なくなることが確認された。これは、高温にてイオン注入を行うことにより、注入中に再結晶化が進むため、十分にSFが消えないためである。したがって、イオン注入前のウェーハの温度は、50℃以下の温度に保持することが好適である。
(実施例3)
次に、実施例1と同様の実験条件において、イオン注入時の電流値が50mAであるときのSIMOXウェーハのSF密度を求めた。この結果を□の記号で表し図2に示す。図2の結果から、イオン注入時の電流値が高くなると、SF密度の減少量が少なくなることが確認された。これは、電流値が高くなると、イオン注入時におけるウェーハ温度が高くなるため、実施例2と同様、高温にてイオン注入を行うことにより、注入中に再結晶化が進むため、十分にSFが消えないためである。したがって、イオン注入時には、注入エネルギ、ドーズ量に応じて、注入時の電流値や注入時間等で注入時の温度をコントロールする必要がある。
本発明を適用したSIMOXウェーハの結晶欠陥の低減方法を説明する図である。 SIMOXウェーハに注入する酸素イオンのドーズ量とSF密度の関係を説明する図である。
符号の説明
10 表面酸化膜
11 SOI層
12 BOX層
13 シリコン層
13a 深さ領域
14 SF(四角錐型)
15 SF(四面体型)
16 酸素イオン

Claims (6)

  1. SIMOXウェーハの埋め込み酸化膜下のシリコン層に存在する結晶欠陥を低減する方法であって、
    前記ウェーハの表面から前記埋め込み酸化膜よりも設定深さの前記シリコン層までイオンを注入する第1の工程と、該第1の工程で得られた前記ウェーハを加熱して前記イオンが注入された部位の結晶性を回復させる第2の工程とを含むことを特徴とするSIMOXウェーハの結晶欠陥の低減方法。
  2. SIMOXウェーハの埋め込み酸化膜下のシリコン層に存在する結晶欠陥を低減する方法であって、
    前記ウェーハの表面から前記シリコン層に注入したイオンを前記結晶欠陥に衝突させて該結晶欠陥を壊す第1の工程と、該第1の工程で得られた前記ウェーハを加熱して前記シリコン層を再結晶させる第2の工程とを含むことを特徴とするSIMOXウェーハの結晶欠陥の低減方法。
  3. 前記第1の工程で前記シリコン層に注入するイオンは、元素周期表の水素からアルゴンまでの元素のうちいずれかのイオンであることを特徴とする請求項1又は2に記載のSIMOXウェーハの結晶欠陥の低減方法。
  4. 前記第2の工程は、前記ウェーハを1150℃以上1350℃以下の温度に加熱することを特徴とする請求項1又は2に記載のSIMOXウェーハの結晶欠陥の低減方法。
  5. 前記第1の工程は、前記シリコン層に注入するイオンを酸素イオンとするとき、前記SIMOXウェーハの温度が50℃以下の状態から前記イオンの注入を開始し、イオンドーズ量を5×1015〜1.5×1016atoms/cm2、注入エネルギを150keV以上220keV以下とすることを特徴とする請求項1又は2に記載のSIMOXウェーハの結晶欠陥の低減方法。
  6. SIMOXウェーハの内部に形成される埋め込み酸化膜と該埋め込み酸化膜下のシリコン層との境界から200nm深さの前記シリコン層の範囲における空孔型の積層欠陥の密度が1×10/cm以下であるSIMOXウェーハ。
JP2008229584A 2008-09-08 2008-09-08 Simoxウェーハの結晶欠陥の低減方法及びsimoxウェーハ Ceased JP2010062503A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008229584A JP2010062503A (ja) 2008-09-08 2008-09-08 Simoxウェーハの結晶欠陥の低減方法及びsimoxウェーハ
US12/551,958 US8030183B2 (en) 2008-09-08 2009-09-01 Method for reducing crystal defect of SIMOX wafer and SIMOX wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008229584A JP2010062503A (ja) 2008-09-08 2008-09-08 Simoxウェーハの結晶欠陥の低減方法及びsimoxウェーハ

Publications (2)

Publication Number Publication Date
JP2010062503A true JP2010062503A (ja) 2010-03-18
JP2010062503A5 JP2010062503A5 (ja) 2011-10-27

Family

ID=42188952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008229584A Ceased JP2010062503A (ja) 2008-09-08 2008-09-08 Simoxウェーハの結晶欠陥の低減方法及びsimoxウェーハ

Country Status (1)

Country Link
JP (1) JP2010062503A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118382A (ja) * 2008-11-11 2010-05-27 Sumco Corp Simoxウェーハの結晶欠陥の低減方法
JP2013042106A (ja) * 2011-08-12 2013-02-28 Samsung Electronics Co Ltd 光電集積回路基板及びその製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6169145A (ja) * 1984-09-12 1986-04-09 Toshiba Corp 半導体基体の製造方法
JPH03240230A (ja) * 1990-02-19 1991-10-25 Fujitsu Ltd 半導体装置の製造方法
JPH05291543A (ja) * 1992-04-15 1993-11-05 Fujitsu Ltd 半導体装置の製造方法
JPH06283421A (ja) * 1993-03-18 1994-10-07 Mitsubishi Materials Corp Soi基板およびその製造方法
JPH07193072A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体基板の製造方法
JPH07201975A (ja) * 1993-12-28 1995-08-04 Nippon Steel Corp 半導体基板の製造方法および製造装置
JPH1079355A (ja) * 1996-09-03 1998-03-24 Komatsu Denshi Kinzoku Kk Soi基板の製造方法
JPH10163218A (ja) * 1996-11-28 1998-06-19 Nkk Corp 半導体基板とその製造方法
JPH1126390A (ja) * 1997-07-07 1999-01-29 Kobe Steel Ltd 欠陥発生防止方法
JP2002289552A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Simox基板の製造方法およびsimox基板
JP2002343800A (ja) * 2001-05-18 2002-11-29 Fujitsu Ltd シリコン半導体装置及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6169145A (ja) * 1984-09-12 1986-04-09 Toshiba Corp 半導体基体の製造方法
JPH03240230A (ja) * 1990-02-19 1991-10-25 Fujitsu Ltd 半導体装置の製造方法
JPH05291543A (ja) * 1992-04-15 1993-11-05 Fujitsu Ltd 半導体装置の製造方法
JPH06283421A (ja) * 1993-03-18 1994-10-07 Mitsubishi Materials Corp Soi基板およびその製造方法
JPH07193072A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体基板の製造方法
JPH07201975A (ja) * 1993-12-28 1995-08-04 Nippon Steel Corp 半導体基板の製造方法および製造装置
JPH1079355A (ja) * 1996-09-03 1998-03-24 Komatsu Denshi Kinzoku Kk Soi基板の製造方法
JPH10163218A (ja) * 1996-11-28 1998-06-19 Nkk Corp 半導体基板とその製造方法
JPH1126390A (ja) * 1997-07-07 1999-01-29 Kobe Steel Ltd 欠陥発生防止方法
JP2002289552A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Simox基板の製造方法およびsimox基板
JP2002343800A (ja) * 2001-05-18 2002-11-29 Fujitsu Ltd シリコン半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118382A (ja) * 2008-11-11 2010-05-27 Sumco Corp Simoxウェーハの結晶欠陥の低減方法
JP2013042106A (ja) * 2011-08-12 2013-02-28 Samsung Electronics Co Ltd 光電集積回路基板及びその製造方法

Similar Documents

Publication Publication Date Title
KR100875909B1 (ko) Simox 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진simox 웨이퍼
US7727867B2 (en) Method for manufacturing SIMOX wafer
JP4876442B2 (ja) Simoxウェーハの製造方法およびsimoxウェーハ
US7807545B2 (en) Method for manufacturing SIMOX wafer
JP2007005563A (ja) Simoxウェーハの製造方法
JP2005094006A (ja) 欠陥性半導体材料の品質改善方法
JP3022044B2 (ja) シリコンウエハの製造方法およびシリコンウエハ
JP2005340348A (ja) Simox基板の製造方法及び該方法により得られるsimox基板
JPH0582525A (ja) Simox基板及びその製造方法
JP2010062503A (ja) Simoxウェーハの結晶欠陥の低減方法及びsimoxウェーハ
US20100052093A1 (en) Semiconductor substrate and method of manufacturing the same
US6518150B1 (en) Method of manufacturing semiconductor device
JP2015156455A (ja) エピタキシャルウェーハの製造方法
WO2016166930A1 (ja) 半導体装置の製造方法及び半導体装置の評価方法
US8030183B2 (en) Method for reducing crystal defect of SIMOX wafer and SIMOX wafer
JP2010118382A (ja) Simoxウェーハの結晶欠陥の低減方法
JP2008270592A (ja) Soi基板の製造方法
JP4647732B2 (ja) P/p−エピタキシャルウェーハの製造方法
WO2018020961A1 (ja) 半導体装置の製造方法及び半導体装置の評価方法
JP2943369B2 (ja) 半導体基板の製造方法
JP3912956B2 (ja) シリコン基板の製造方法
KR100545990B1 (ko) 실리콘웨이퍼 내의 금속 불순물 제거 방법
JP4598241B2 (ja) Simox基板の製造方法
JP2685384B2 (ja) 半導体基板の製造法
JP5205810B2 (ja) シリコン単結晶ウェーハの製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110906

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20130516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140422

A045 Written measure of dismissal of application

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20140826