JP2010060498A - 自己診断回路 - Google Patents

自己診断回路 Download PDF

Info

Publication number
JP2010060498A
JP2010060498A JP2008228357A JP2008228357A JP2010060498A JP 2010060498 A JP2010060498 A JP 2010060498A JP 2008228357 A JP2008228357 A JP 2008228357A JP 2008228357 A JP2008228357 A JP 2008228357A JP 2010060498 A JP2010060498 A JP 2010060498A
Authority
JP
Japan
Prior art keywords
signal
circuit
self
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008228357A
Other languages
English (en)
Other versions
JP4935782B2 (ja
Inventor
Susumu Azeyanagi
進 畔柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008228357A priority Critical patent/JP4935782B2/ja
Publication of JP2010060498A publication Critical patent/JP2010060498A/ja
Application granted granted Critical
Publication of JP4935782B2 publication Critical patent/JP4935782B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】同一回路を複数備えることなく自己診断を実施することができる自己診断回路を提供する。
【解決手段】クロック信号に従って第1スイッチ30および第2スイッチ50の切り替えを行う構成とすることで、信号処理回路40に処理信号と基準信号とが交互に入力されるようにする。そして、基準信号が信号処理回路40で処理されることで生成された判定信号に基づいて異常を判定する。これにより、自己診断のための信号処理回路40を余分に設ける必要がなくても、自己診断を行うことが可能となる。
【選択図】図1

Description

本発明は、外部から入力された信号の処理と共に該処理が正しく行われたか否かを自己診断する機能を備えた自己診断回路に関する。
従来より、外部のセンサから入力されたセンサ信号を信号処理すると共に、該信号処理が正しく行われたか否かを自己診断する機能を備えた装置が、例えば特許文献1で提案されている。具体的に、特許文献1では、センサ信号を入力して信号処理する信号処理回路と、この信号処理回路と同一回路である診断用回路と、信号処理回路の出力と診断用回路の出力とを比較する比較器とを備えた装置が提案されている。
診断用回路は、センサ信号を入力して信号処理回路とまったく同じ信号処理を行ってその結果を出力する。また、比較器は、信号処理回路の出力と診断用回路の出力とを比較して各出力の差が設定値を超えた場合、信号処理回路および診断用回路のいずれかに異常が発生したと判定して異常信号を出力する。
特許第4008044号公報
しかしながら、上記従来の技術では、センサ信号を処理する信号処理回路に加え、該信号処理回路と同一の診断用回路が必要になり、装置に2系統の回路構成を用意しなければならない。このため、信号処理回路の回路規模が小さければ、部品・面積も許容できる範囲であるが、回路規模が増大するにつれ、部品・面積共に許容できないレベルとなり問題となる。
また、比較器は、信号処理回路の出力と診断用回路の出力とを比較してその判定結果を出力するだけである。このため、信号処理回路または診断用回路のどちらの回路が故障したかを判別することができなかった。したがって、診断用回路が故障していた場合、本来の信号処理回路は正常であるにもかかわらず、異常信号が出力されている限りはいずれかの回路が異常であると判断せざるを得ず、自己診断機能を持つ装置全体を交換しなければならないという問題もある。
本発明は、上記点に鑑み、同一回路を複数備えることなく自己診断を実施することができる自己診断回路を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、前半周期と後半周期とで一周期が構成されたクロック信号に従って、前半周期のクロック信号を入力したときに処理信号の通過を許可する一方、後半周期のクロック信号を入力したときに基準信号の通過を許可する第1切替手段(30)と、第1切替手段(30)から処理信号および基準信号を入力し、処理信号が入力されたときには処理信号の信号処理を行って出力信号を生成する一方、基準信号が入力されたときには処理信号の信号処理と同じ信号処理を基準信号に対して行って判定信号を生成する信号処理回路手段(40)と、クロック信号に従って、前半周期のクロック信号を入力したときに信号処理回路手段(40)から出力された出力信号の通過を許可する一方、後半周期のクロック信号を入力したときに信号処理回路手段(40)から出力された判定信号の通過を許可する第2切替手段(50)と、第2切替手段(50)から出力信号を入力してサンプルホールドし、該サンプルホールドした出力信号を外部に出力するサンプルホールド回路手段(60)と、第2切替手段(50)から判定信号を入力し、判定信号が許容値を超えたときに信号処理回路手段(40)が故障していることを示す異常信号を外部に出力する判定回路手段(70)とを備えていることを特徴とする。
このように、第1切替手段(30)および第2切替手段(50)による信号の通過の許可を切り替えることによって、一つの信号処理回路手段(40)で処理信号の処理と基準信号の処理とを行うことができる。したがって、自己診断のための信号処理回路手段(40)を余分に設けることなく自己診断を実施することができる。
請求項2に記載の発明では、判定回路手段(70)は、クロック信号に従って、後半周期のクロック信号と異常信号とが共に入力されたときに、異常信号の外部への出力を許可する出力許可回路手段(75)を備えていることを特徴とする。
これにより、信号処理回路手段(40)で基準信号が信号処理されているときに判定回路手段(70)から異常信号が出力されないようにすることができる。したがって、異常信号の誤出力を防止することができる。
請求項3に記載の発明のように、信号処理回路手段(40)は、信号処理として、前記信号の増幅処理を行うことができる。
請求項4に記載の発明では、第1切替手段(30)および前記第2切替手段(50)は、外部から入力されたクロック信号に従って信号の通過を許可することを特徴とする。このように、自己診断回路内でクロック信号を発生させずに外部から取り込むことができる。
請求項5に記載の発明では、第1切替手段(30)は外部で生成された基準信号を入力し、クロック信号に従って基準信号の通過を許可することを特徴とする。このように、自己診断回路で基準信号を生成しなくても外部から取り込むことができる。
請求項6に記載の発明のように、基準信号として、電源電圧を抵抗にて分割した電圧を用いることができる。
請求項7に記載の発明のように、基準信号として、電源電圧を定電圧回路に入力し生成した電圧を用いることができる。
請求項8に記載の発明では、出力許可回路手段(75)は、クロック信号に従って、後半周期のクロック信号と異常信号とが共に入力されたときに異常信号の外部への出力を許可する一方、前半周期のクロック信号が入力されたときに異常信号の外部への出力を停止する論理回路であることを特徴とする。
このように、出力許可回路手段(75)を論理回路で構成することができる。論理回路としては、例えばNOR回路を採用することができ、AND回路等によって構成された回路も採用することができる。
請求項9に記載の発明では、第1切替手段(30)は複数の基準信号を入力し、クロック信号に従って複数の基準信号それぞれの通過を切り替え、信号処理回路手段(40)は、第1切替手段(30)から入力される複数の基準信号を、順次、信号処理することを特徴とする。
これにより、複数の基準信号それぞれに対して信号処理された結果を判定でき、より正確な判定を行うことができる。
請求項10に記載の発明では、クロック信号の前半周期と後半周期との比率は、信号処理回路手段(40)の起動後に1度だけ第1切替手段(30)にて基準信号の通過が許可される比率になっていることを特徴とする。
これにより、自己診断回路への電源投入後に1度だけ自己診断を行うようにすることができ、他の時間すべてで信号処理を行うようにすることができる。
請求項11に記載の発明では、クロック信号の前半周期と後半周期との比率は、第1切替手段(30)における基準信号の1回の通過に対して処理信号の通過が複数回許可される比率になっていることを特徴とする。これにより、一定時間ごとに自己診断を行うようにすることができる。
請求項12に記載の発明では、サンプルホールド回路手段(60)の後段にローパスフィルタが設けられていることを特徴とする。これにより、第2切替手段(50)の切り替え時に発生する切り替えノイズを減衰させることができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る自己診断回路の全体構成図である。この図に示されるように、自己診断回路は、クロック10と、基準電圧源20と、第1スイッチ30と、信号処理回路40と、第2スイッチ50と、サンプルホールド回路60と、判定回路70とを備えている。
クロック10は、前半周期と後半周期とで一周期が構成されたクロック信号を発生させるものである。例えば、クロック信号の前半周期がハイ、後半周期がローの場合、クロック信号はハイ/ローを繰り返す信号となる。クロック10で発生させられたクロック信号は、第1スイッチ30、第2スイッチ50、サンプルホールド回路60、判定回路70にそれぞれ入力される。以下では、クロック信号の前半周期をハイ、後半周期をローと定義する。なお、この定義は自己診断回路の設計に応じて自由に変更可能である。
基準電圧源20は、一定の基準電圧を発生させる電源である。この基準電圧は基準信号として第1スイッチ30に入力される。
第1スイッチ30は、クロック10から入力されたクロック信号に従って、外部から入力した処理信号と基準電圧源20から入力した基準信号とのいずれかを通過させる手段である。処理信号は、例えばセンサから出力されたセンサ信号等である。
具体的に、第1スイッチ30は、クロック10からハイのクロック信号を入力したときに自己診断回路の入力端子80と信号処理回路40とを接続し、入力端子80に入力された処理信号の通過を許可する。また、第1スイッチ30は、後半周期のクロック信号を入力したときに基準電圧源20と信号処理回路40とを接続し、基準電圧源20から出力された基準信号の通過を許可する。第1スイッチ30を通過した処理信号または基準信号は信号処理回路40に入力される。このような第1スイッチ30は、例えばMOSトランジスタで構成される。
信号処理回路40は、第1スイッチ30から処理信号および基準信号を入力し、入力された各信号の信号処理を行う回路である。信号処理回路40は処理信号および基準信号に対してそれぞれ同じ信号処理を行う。
すなわち、信号処理回路40は、処理信号が入力されたときには処理信号の信号処理を行って出力信号を生成する。また、信号処理回路40は、基準信号が入力されたときには処理信号の信号処理と同じ信号処理を基準信号に対して行って判定信号を生成する。信号処理としては、例えば、一定の増幅率で信号を増幅する処理を行う。信号処理回路40で生成された出力信号または判定信号は電圧値であり、それぞれ第2スイッチ50に入力される。
第2スイッチ50は、クロック10から入力されたクロック信号に従って、信号処理回路40から入力した出力信号と判定信号とのいずれかを通過させる手段である。具体的に、第2スイッチ50は、クロック10からハイのクロック信号を入力したときに信号処理回路40とサンプルホールド回路60とを接続し、信号処理回路40から出力された出力信号の通過を許可する。第2スイッチ50を通過した出力信号は、サンプルホールド回路60に入力される。また、第2スイッチ50は、クロック10からローのクロック信号を入力したときに信号処理回路40と判定回路70とを接続し、信号処理回路40から出力された判定信号の通過を許可する。第2スイッチ50を通過した判定信号は、判定回路70に入力される。
すなわち、第1スイッチ30および第2スイッチ50にハイのクロック信号が入力される間、入力端子80に入力された処理信号を信号処理回路40で処理してサンプルホールド回路60に入力する経路が形成される。一方、第1スイッチ30および第2スイッチ50にローのクロック信号が入力される間、基準電圧源20から出力された基準信号を信号処理回路40で処理して判定回路70に入力する経路が形成される。このような第2スイッチ50は、第1スイッチ30と同様に、例えばMOSトランジスタで構成される。
サンプルホールド回路60は、第2スイッチ50から出力信号を入力してサンプルホールドし、該サンプルホールドした出力信号を出力端子81を介して外部に出力するものである。このサンプルホールド回路60には、NOT回路90を介してクロック10からクロック信号が入力されるようになっている。
したがって、サンプルホールド回路60は、クロック10からハイのクロック信号が出力されている間に出力信号のサンプリングを行い、クロック10からローのクロック信号が出力されている間に一時的保持(ホールド)を行う。サンプルホールド回路60はスイッチ・コンデンサ・オペアンプ等により構成される。
第1スイッチ30および第2スイッチ50の切り替えにより基準信号が信号処理回路40で信号処理される間、信号処理回路40では判定信号が生成されるため信号処理回路40からの出力が正常な出力でなくなる。このため、サンプルホールド回路60は、基準信号が処理されるように第1スイッチ30および第2スイッチ50が切り替わった後でも、処理信号が信号処理された正常な出力信号が常に出力端子81から出力されるようにする役割を果たす。
判定回路70は、第2スイッチ50から判定信号を入力し、該判定信号が許容値を超えたときに信号処理回路40が故障していることを示す異常信号を外部に出力するものである。この判定回路70は、サンプルホールド回路71と、第1比較電圧源72と、第2比較電圧源73と、比較器74とを備えている。
サンプルホールド回路71は、クロック10から入力されたクロック信号に従って、第2スイッチ50を介して信号処理回路40から入力された判定信号をサンプルホールドし、該サンプルホールドした判定信号を比較器74に出力するものである。このサンプルホールド回路71は、クロック10からローのクロック信号が出力されている間に判定信号のサンプリングを行い、クロック10からハイのクロック信号が出力されている間に一時的保持(ホールド)を行う。サンプルホールド回路71は、サンプルホールド回路60と同様にスイッチ・コンデンサ・オペアンプ等により構成される。
第1比較電圧源72は、一定の第1比較電圧を発生させる電源である。この第1比較電圧は第1比較信号として比較器74に入力される。例えば、この第1比較電圧が許容値の上限値である。
第2比較電圧源73は、一定の第2比較電圧を発生させる電源である。この第2比較電圧は第2比較信号として比較器74に入力される。例えば、この第2比較電圧が許容値の下限値である。
比較器74は、サンプルホールド回路71から入力された判定信号が、上限値としての第1比較信号と下限値としての第2比較信号との間の範囲内であるかを判定するものである。予め設定された基準電圧が信号処理回路40にて増幅処理されると、期待される処理結果が予想できるため、上限値と下限値との間の許容値は、基準信号が信号処理回路40で正常に信号処理されたならば当然に含まれるであろう範囲に設定される。
そして、判定信号が示す電圧値が上限値である第1比較電圧を上回る場合、または下限値である第2比較電圧を下回る場合、比較器74は上記異常信号を生成し、異常出力端子82を介して該異常信号を外部に出力する。このような比較器74はコンパレータ等により構成される。
以上が、本実施形態に係る自己診断回路の全体構成である。この自己診断回路は、例えばセンサやECU等の電子回路に組み込まれて用いられる。
次に、図1に示される自己診断回路の作動について説明する。まず、クロック10でクロック信号が生成され、第1スイッチ30、第2スイッチ50、サンプルホールド回路60、判定回路70のサンプルホールド回路71にそれぞれ入力される。
そして、第1スイッチ30および第2スイッチ50がハイのクロック信号により駆動されると、自己診断回路は通常モードとなる。すなわち、第1スイッチ30によって入力端子80と信号処理回路40とが接続され、第2スイッチ50によって信号処理回路40とサンプルホールド回路60とが接続される。
これにより、入力端子80に入力された処理信号が第1スイッチ30を介して信号処理回路40に入力される。そして、信号処理回路40にて増幅処理されて出力信号が生成され、該出力信号が第2スイッチ50を介してサンプルホールド回路60に入力される。該出力信号はサンプルホールド回路60を通じて出力端子81から外部に出力される。
続いて、第1スイッチ30および第2スイッチ50がローのクロック信号により駆動されると、自己診断回路は自己診断モードとなる。すなわち、第1スイッチ30によって基準電圧源20と信号処理回路40とが接続され、第2スイッチ50によって信号処理回路40と判定回路70のサンプルホールド回路71とが接続される。
これにより、基準電圧源20から出力された予め設定された基準電圧を示す基準信号が、第1スイッチ30を介して信号処理回路40に入力される。そして、信号処理回路40にて処理信号と同様に増幅処理されて判定信号が生成され、該判定信号が第2スイッチ50を介してサンプルホールド回路71に入力され、該サンプルホールド回路71を通過して比較器74に入力される。
比較器74では、判定信号を示す電圧値が第1比較電圧と第2比較電圧との間の許容値に含まれるか否かが判定される。該電圧値が許容値の範囲内であると判定されると、信号処理回路40は正常に機能していることを示す正常信号を出力する。一方、該電圧値が許容値を超えると判定されると、比較器74では異常信号が生成され、異常出力端子82を介して外部に出力される。
このように自己診断モードが機能している間、すなわち第1スイッチ30および第2スイッチ50にローのクロック信号が入力されている間、サンプルホールド回路60の出力はクロック信号がハイのときにサンプリングされた出力信号が保持されている。これは、自己診断を行う際に信号処理回路40の出力が自己診断出力(判定信号)となって正常な出力でなくなるため、自己診断回路から外部への正常な処理出力を保つためである。
また、サンプルホールド回路71では、自己診断モードが機能している間では判定信号がサンプリングされ、処理信号を信号処理する間では該判定信号が保持される。これにより、正規入力(処理信号)に対する異常判定の防止を図っている。
上記のようにして、自己診断回路は通常モードと自己診断モードとが繰り返されることにより、継続して出力信号が出力され、信号処理回路40に異常が発生した際には異常信号が出力される。
以上説明したように、本実施形態では、自己診断の対象となる信号処理回路40に、診断用の基準信号と本来の処理信号を時分割して入力し、得られた判定信号が設定された判定範囲に入っているかを判定することで信号処理回路40の異常を診断することを特徴とする。
これにより、自己診断のための信号処理回路40を余分に設ける必要がなくなり、一つの信号処理回路40で処理信号の処理と基準信号の処理とを行うことができる。したがって、部品点数と回路面積の削減を実現することができる。
また、異常信号が出力された際には、信号処理回路40の故障であると確実に判断できる。このため、自己診断回路全体を交換する必要はなく、場合によっては信号処理回路40のみを交換することも可能である。
なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、信号処理回路40が特許請求の範囲の信号処理回路手段に対応し、サンプルホールド回路60が特許請求の範囲のサンプルホールド回路手段に対応する。また、第1スイッチ30が特許請求の範囲の第1切替手段に対応し、第2スイッチ50が特許請求の範囲の第2切替手段に対応する。さらに、判定回路70が特許請求の範囲の判定回路手段に対応する。
(第2実施形態)
本実施形態では、第1実施形態と異なる部分についてのみ説明する。図2は、判定回路70において比較器74と異常出力端子82との間の一部構成図を示したものである。この図に示されるように、判定回路70は、比較器74と異常出力端子82との間に出力許可回路75を備えている。
この出力許可回路75は、ローのクロック信号(CLK)と異常信号とが共に入力されたときに、異常信号の外部への出力を許可するNOR回路である。つまり、出力許可回路75は、ハイのクロック信号が入力される間すなわち自己診断回路の通常モードの際には比較器74から入力された信号の通過を停止し、自己診断モードの際にのみ比較器74の出力の通過を許可する。
これにより、自己診断モードの際にのみ異常信号が外部に出力されることになり、通常モードの際の判定回路70の誤出力を防止することができる。したがって、自己診断回路の信頼性を向上させることができる。
なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、出力許可回路75が特許請求の範囲の出力許可回路手段に対応する。
(他の実施形態)
上記各実施形態では、信号処理回路40では信号処理として信号の増幅処理を行っていたが、信号処理の内容は信号の増幅処理に限らず、他の処理でも良い。
上記各実施形態では、自己診断回路にクロック10が備えられた構成が示されているが、クロック信号は外部から入力するようにしても良い。
上記各実施形態では、自己診断回路に基準電圧源20が備えられた構成が示されているが、外部から基準信号を第1スイッチ30に入力する構成でも良い。また、基準信号の生成方法に制限はなく、自己診断回路の内部で電源電圧を抵抗分割して作成しても良いし、バンドギャップ定電圧回路に代表される電子回路を用いて作成しても良い。第1比較信号および第2比較信号についても同様である。すなわち、基準信号は、電源電圧を抵抗にて分割した電圧であっても良いし、電源電圧を定電圧回路に入力し生成した電圧であっても良い。
上記各実施形態で示された判定回路70の構成は一例を示すものであり、他の構成によって判定回路70が実現されるようにしても良い。例えば、判定回路70で用いられるサンプルホールド回路71は必須ではなく、通常モード時に異常判定を行わない論理回路を構築することで、通常モード時に異常の出力を防止する構成としても良い。
第2実施形態で示された出力許可回路75はNOR回路で構成されているが、NOR回路に限らず、AND回路等で構成された論理回路で構成されていても良い。すなわち、論理回路は、クロック信号に従って、ローのクロック信号と異常信号とが共に入力されたときに異常信号の外部への出力を許可する一方、ハイのクロック信号が入力されたときに異常信号の外部への出力を停止する構成であれば良い。
第2実施形態で示された出力許可回路75を用いる場合は、自己診断モード時のみ異常信号を出力するため、通常動作時の異常信号出力について考慮する必要が無くなり、サンプルホールド回路71を省略することもできる。
基準信号は1つに限らず、複数用いても良い。この場合、複数の基準電圧を信号処理回路40に入力できるスイッチを用いて順次切り替えて異常を判定するようにすれば良い。もちろん、第1スイッチ30によって切り替えができるようにしても良い。この場合、信号処理回路40は、第1スイッチ30から入力される複数の基準信号を、順次、信号処理することとなる。
通常モードと自己診断モードとの時間的比率は、クロック信号のハイ/ローのタイミングで決まるが、通常モード(例えばクロック信号の前半周期)と自己診断モード(例えばクロック信号の後半周期)との時間的比率は1:1である必要はなく、自由に設定して良い。例えば、電源投入時(すなわち信号処理回路40の起動後)に1度だけ、自己診断モードを実施するようにしても良いし、通常動作を複数回実施した後で、自己診断を1回実施する動作を繰り返し行ってもよい。この場合、前者のクロック信号のハイとローとの比率は、信号処理回路40の起動後に1度だけ第1スイッチ30にて基準信号の通過が許可される比率となる。一方、後者のクロック信号のハイとローとの比率は、第1スイッチ30における基準信号の1回の通過に対して処理信号の通過が複数回許可される比率となる。
出力信号の出力切り替え時に切り替えノイズが出力信号にのる可能性がある。そのため、サンプルホールド回路60の後段にローパスフィルタを設けて切り替えノイズを減衰させても良い。また、出力信号の移動平均を取り、ノイズ成分を減少させても良い。
本発明の第1実施形態に係る自己診断回路の全体構成図である。 本発明の第2実施形態に判定回路において、比較器と異常出力端子との間の一部構成図である。
符号の説明
30 第1スイッチ
40 信号処理回路
50 第2スイッチ
60 サンプルホールド回路
70 判定回路
75 出力許可回路

Claims (12)

  1. 前半周期と後半周期とで一周期が構成されたクロック信号に従って、前記前半周期のクロック信号を入力したときに処理信号の通過を許可する一方、前記後半周期のクロック信号を入力したときに基準信号の通過を許可する第1切替手段(30)と、
    前記第1切替手段(30)から前記処理信号および前記基準信号を入力し、前記処理信号が入力されたときには前記処理信号の信号処理を行って出力信号を生成する一方、前記基準信号が入力されたときには前記処理信号の信号処理と同じ信号処理を前記基準信号に対して行って判定信号を生成する信号処理回路手段(40)と、
    前記クロック信号に従って、前記前半周期のクロック信号を入力したときに前記信号処理回路手段(40)から出力された前記出力信号の通過を許可する一方、前記後半周期のクロック信号を入力したときに前記信号処理回路手段(40)から出力された前記判定信号の通過を許可する第2切替手段(50)と、
    前記第2切替手段(50)から前記出力信号を入力してサンプルホールドし、該サンプルホールドした出力信号を外部に出力するサンプルホールド回路手段(60)と、
    前記第2切替手段(50)から前記判定信号を入力し、前記判定信号が許容値を超えたときに前記信号処理回路手段(40)が故障していることを示す異常信号を外部に出力する判定回路手段(70)とを備えていることを特徴とする自己診断回路。
  2. 前記判定回路手段(70)は、前記クロック信号に従って、前記後半周期のクロック信号と前記異常信号とが共に入力されたときに、前記異常信号の外部への出力を許可する出力許可回路手段(75)を備えていることを特徴とする請求項1に記載の自己診断回路。
  3. 前記信号処理回路手段(40)は、前記信号処理として、前記信号の増幅処理を行うことを特徴とする請求項1または2に記載の自己診断回路。
  4. 前記第1切替手段(30)および前記第2切替手段(50)は、外部から入力されたクロック信号に従って前記信号の通過を許可することを特徴とする請求項1ないし3のいずれか1つに記載の自己診断回路。
  5. 前記第1切替手段(30)は外部で生成された前記基準信号を入力し、前記クロック信号に従って前記基準信号の通過を許可することを特徴とする請求項1ないし4のいずれか1つに記載の自己診断回路。
  6. 前記基準信号は、電源電圧を抵抗にて分割した電圧であることを特徴とする請求項1ないし4のいずれか1つに記載の自己診断回路。
  7. 前記基準信号は、電源電圧を定電圧回路に入力し生成した電圧であることを特徴とする請求項1ないし4のいずれか1つに記載の自己診断回路。
  8. 前記出力許可回路手段(75)は、前記クロック信号に従って、前記後半周期のクロック信号と前記異常信号とが共に入力されたときに前記異常信号の外部への出力を許可する一方、前記前半周期のクロック信号が入力されたときに前記異常信号の外部への出力を停止する論理回路であることを特徴とする請求項2に記載の自己診断回路。
  9. 前記第1切替手段(30)は複数の基準信号を入力し、前記クロック信号に従って前記複数の基準信号それぞれの通過を切り替え、
    前記信号処理回路手段(40)は、前記第1切替手段(30)から入力される複数の基準信号を、順次、信号処理することを特徴とする請求項1ないし8のいずれか1つに記載の自己診断回路。
  10. 前記クロック信号の前記前半周期と前記後半周期との比率は、前記信号処理回路手段(40)の起動後に1度だけ前記第1切替手段(30)にて前記基準信号の通過が許可される比率になっていることを特徴とする請求項1ないし9のいずれか1つに記載の自己診断回路。
  11. 前記クロック信号の前記前半周期と前記後半周期との比率は、前記第1切替手段(30)における前記基準信号の1回の通過に対して前記処理信号の通過が複数回許可される比率になっていることを特徴とする請求項1ないし9のいずれか1つに記載の自己診断回路。
  12. 前記サンプルホールド回路手段(60)の後段にローパスフィルタが設けられていることを特徴とする請求項1ないし11のいずれか1つに記載の自己診断回路。
JP2008228357A 2008-09-05 2008-09-05 自己診断回路 Expired - Fee Related JP4935782B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008228357A JP4935782B2 (ja) 2008-09-05 2008-09-05 自己診断回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008228357A JP4935782B2 (ja) 2008-09-05 2008-09-05 自己診断回路

Publications (2)

Publication Number Publication Date
JP2010060498A true JP2010060498A (ja) 2010-03-18
JP4935782B2 JP4935782B2 (ja) 2012-05-23

Family

ID=42187434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008228357A Expired - Fee Related JP4935782B2 (ja) 2008-09-05 2008-09-05 自己診断回路

Country Status (1)

Country Link
JP (1) JP4935782B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017223609A (ja) * 2016-06-17 2017-12-21 ローム株式会社 電子回路、電子機器および集積回路
JP2020053776A (ja) * 2018-09-25 2020-04-02 パナソニックIpマネジメント株式会社 処理システム、センサシステム、移動体、異常判定方法、及びプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63295979A (ja) * 1987-05-27 1988-12-02 Nec Corp 電子回路パッケ−ジ自己診断装置
JPH05111058A (ja) * 1991-10-18 1993-04-30 Sony Corp 電子機器
JPH10311867A (ja) * 1997-05-09 1998-11-24 Denso Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63295979A (ja) * 1987-05-27 1988-12-02 Nec Corp 電子回路パッケ−ジ自己診断装置
JPH05111058A (ja) * 1991-10-18 1993-04-30 Sony Corp 電子機器
JPH10311867A (ja) * 1997-05-09 1998-11-24 Denso Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017223609A (ja) * 2016-06-17 2017-12-21 ローム株式会社 電子回路、電子機器および集積回路
JP2020053776A (ja) * 2018-09-25 2020-04-02 パナソニックIpマネジメント株式会社 処理システム、センサシステム、移動体、異常判定方法、及びプログラム
WO2020066933A1 (ja) * 2018-09-25 2020-04-02 パナソニックIpマネジメント株式会社 処理システム、センサシステム、移動体、異常判定方法、及びプログラム
CN111788828A (zh) * 2018-09-25 2020-10-16 松下知识产权经营株式会社 处理***、传感器***、移动体、异常判定方法以及程序
CN111788828B (zh) * 2018-09-25 2022-04-19 松下知识产权经营株式会社 处理***、传感器***、移动体、异常判定方法以及程序
JP7065409B2 (ja) 2018-09-25 2022-05-12 パナソニックIpマネジメント株式会社 処理システム、センサシステム、移動体、異常判定方法、及びプログラム
US11663069B2 (en) 2018-09-25 2023-05-30 Panasonic Intellectual Property Management Co., Ltd. Processing system, sensor system, mobile object, abnormality determination method, and non-transitory storage medium

Also Published As

Publication number Publication date
JP4935782B2 (ja) 2012-05-23

Similar Documents

Publication Publication Date Title
JP2007285764A (ja) 半導体装置及びその自己試験故障検出方法
JP4935782B2 (ja) 自己診断回路
JP2009111546A (ja) 自己診断機能を備えた半導体集積回路、撮像装置およびカメラシステム
JP6088642B2 (ja) 複数のアナログ信号検出チャネルを有するアナログ信号入力回路
US9088268B2 (en) Invalid signal filtering method and shifter utilizing the method
JP2007110755A (ja) A/d変換装置
JP4103145B2 (ja) 入力モジュール
US8965735B2 (en) Signal processing device
US20150081041A1 (en) Output apparatus and diagnosis method therefor
JP2010015921A (ja) マルチプレクサスイッチの試験方法とその装置および多点測定装置
JP2001035335A (ja) リレー故障検出装置
JP2008249642A (ja) ショート検出回路及びショート/オープン検出回路並びにこれらの検出方法
JP2003242049A (ja) マイクロコンピュータの異常検出方法
JP2019106053A (ja) 半導体装置
JP2010078490A (ja) 半導体装置
JP2009133762A (ja) 半導体装置およびその試験方法
JP2010206981A (ja) デジタル保護継電装置
JP2008052478A (ja) クロック停止検出回路およびクロック停止検出方法
US20100313091A1 (en) Apparatus and method for testing semiconductor integrated circuit
JP4032418B2 (ja) 入力データホールド装置
JP4440955B2 (ja) 接点出力装置
JP2024052213A (ja) D級増幅回路
JP2005045523A (ja) デジタルビデオデータ検査装置および方法
CN115398252A (zh) 集成电路
JP2013207346A (ja) 出力ドライバ、出力ドライバを含む電子機器、出力ドライバの試験方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4935782

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees