JP2010050417A - 受光素子アレイ、その製造方法および検出装置 - Google Patents
受光素子アレイ、その製造方法および検出装置 Download PDFInfo
- Publication number
- JP2010050417A JP2010050417A JP2008215856A JP2008215856A JP2010050417A JP 2010050417 A JP2010050417 A JP 2010050417A JP 2008215856 A JP2008215856 A JP 2008215856A JP 2008215856 A JP2008215856 A JP 2008215856A JP 2010050417 A JP2010050417 A JP 2010050417A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- receiving element
- side electrode
- epitaxial
- element array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 238000009792 diffusion process Methods 0.000 claims abstract description 44
- 230000007547 defect Effects 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 150000001875 compounds Chemical class 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 147
- 238000005530 etching Methods 0.000 description 41
- 239000010408 film Substances 0.000 description 39
- 238000012986 modification Methods 0.000 description 28
- 230000004048 modification Effects 0.000 description 28
- 230000001681 protective effect Effects 0.000 description 22
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 20
- 238000010586 diagram Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 13
- 239000011701 zinc Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 230000035945 sensitivity Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 7
- 230000006872 improvement Effects 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000005424 photoluminescence Methods 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 239000011593 sulfur Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000012620 biological material Substances 0.000 description 1
- 238000000701 chemical imaging Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011158 quantitative evaluation Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14694—The active layers comprising only AIIIBV compounds, e.g. GaAs, InP
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14649—Infrared imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035236—Superlattices; Multiple quantum well structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Biophysics (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】III−V族化合物半導体の受光素子アレイにおいて、共通のn側電極を、能率よく確実に形成することができる、受光素子アレイ、その製造方法および当該受光素子アレイを用いた検出装置を提供する。
【解決手段】選択拡散されたp型領域15ごとに設けられp側電極12と、InP基板1の非成長部に接続されて、エピタキシャル積層体Eの最表面側へと延びるn側電極11とを備え、エピタキシャル積層体Eの非成長側の端縁の壁面Esは平滑面であり、そのエピタキシャル積層体の端縁部の格子欠陥密度が、そのエピタキシャル積層体の内側の格子欠陥密度より高く、かつn側電極が接続されるInP基板の非成長部Mは、InP基板の内側から連続した平坦面とする。
【選択図】図1
【解決手段】選択拡散されたp型領域15ごとに設けられp側電極12と、InP基板1の非成長部に接続されて、エピタキシャル積層体Eの最表面側へと延びるn側電極11とを備え、エピタキシャル積層体Eの非成長側の端縁の壁面Esは平滑面であり、そのエピタキシャル積層体の端縁部の格子欠陥密度が、そのエピタキシャル積層体の内側の格子欠陥密度より高く、かつn側電極が接続されるInP基板の非成長部Mは、InP基板の内側から連続した平坦面とする。
【選択図】図1
Description
本発明は、受光素子アレイ、その製造方法および検出装置に関し、より具体的には、近赤外域に受光感度を有する受光素子アレイ、その製造方法およびその受光素子を備えた、撮像装置やセンサーなどの検出装置に関するものである。
近赤外域に受光感度をもつInGaAs受光素子アレイは、宇宙光による撮像や生体関連物質のセンサー等に用いられる。このため、多くの研究開発が進行している。InGaAs受光素子アレイでは、各受光素子(ピクセル)の電極(p側電極)は、次の構造を持つ。p側電極は、受光素子ごとにエピタキシャル積層体の最表面から選択拡散されたZn(p型不純物)が分布するp型領域に接続され、CMOSの読み出し配線へと接続される(特許文献1)。各受光素子に共通の接地電位をあたえる電極(n側電極)は、高濃度のn型不純物を含む、InP基板またはバッファ層に接続される。n側電極は、CMOSの接地端子へと接続される。これによって、各受光素子で受光されて形成された光電荷は、CMOSに読み出されて像を形成する。上記の場合、各受光素子は、受光素子ごとに相互に離れたp型領域を形成することで、受光素子ごとに独立したpn接合またはpin接合を形成する。したがって、上記の受光素子アレイの受光素子は、結晶性を損なうおそれが高いメサ型構造をとらない。
Znの選択拡散でp型領域を形成する場合、n+InP基板またはn+バッファ層の表面を露出させてn側電極を接続する。このために、InGaAs受光層を含むエピタキシャル積層体の端縁は、エッチング(メサエッチング)される。共通のn側電極は、露出されたn+InP基板またはバッファ層の表面である余白部(非成長部)に接続される。このn側電極は、メサエッチングされたエピタキシャル積層体の端縁の壁を伝って、エピタキシャル積層体の最表面側のp側電極と同じ高さになるようにされ、CMOSの面状に配置された所定の端子に接続される。すなわち、この受光素子アレイでは、各受光素子はメサ型構造をとらないが、受光素子アレイはメサ型構造をとる。
M.J.Cohen,M.J.Lange, M.H.Ettenberg, P.Dixon, G.H.Olsen,"A Thin Film Indium GalliumArsenide Focal Plane Array for Visible and Near Infrared HyperspectralImaging"1999, IEEE, pp.744-745
M.J.Cohen,M.J.Lange, M.H.Ettenberg, P.Dixon, G.H.Olsen,"A Thin Film Indium GalliumArsenide Focal Plane Array for Visible and Near Infrared HyperspectralImaging"1999, IEEE, pp.744-745
上記のInGaAs受光素子アレイでは、個々の受光素子は、エピタキシャル積層体の最表面からのp型不純物の導入によって分離して形成され、メサ型構造はとらない。しかし受光素子アレイを1単位として見た場合、受光素子アレイの領域はメサ型構造を形成する。エピタキシャル積層体の端縁をメサエッチングすると、メサエッチングされた端縁の壁に、材料に応じてエッチング速度やエッチング面方位が相違することに起因する出入りの大きな凹凸ができる。この最初のエッチングにおいて、エピタキシャル積層体の各層の材料に応じてエッチャントを変えるので、多大な工数を要する。この出入りの大きな凹凸をなくすために、追加のエッチングによって、エピタキシャル積層体の端の壁面に修正を加えることは可能である。追加エッチングにも相応の工数がかかることはいうまでもない。しかし、大量生産する場合、上記のような、最初のエッチングおよび追加エッチングを行なうことは、非常に多くの工数を要し、製造コストを増大させる。一方、最初のエッチングのみを行って、エピタキシャル積層体の端の壁に出入りの大きな凹凸がついたまま、n側電極を形成しようとすると、凹凸がn側電極の成膜材料の気相の流れ、円滑な堆積等の障害になる。この結果、n側電極が連続しないという問題(断線)を生じる。n側電極は、受光素子アレイのいずれかの箇所に一つ形成すればよいが、上記のエピタキシャル積層体の端縁の周囲のいずれの箇所でも、上記の凹凸は生じているので、形成する場所に関係なく、上記の断線のおそれが生じる。
本発明は、III−V族化合物半導体の受光素子アレイにおいて、エピタキシャル積層体最表面側に延びる、各受光素子に共通の第2導電側電極を、能率よく確実に形成することができる、受光素子アレイ、その製造方法および当該受光素子アレイを用いた検出装置を提供することを目的とする。
本発明の受光素子アレイは、InP基板上または該InP基板上のバッファ層上に成長された、III−V族化合物半導体の受光層を含むエピタキシャル積層体に、受光素子が、複数、配列されている。この受光素子アレイでは、エピタキシャル積層体の最表面側からの選択拡散によって、受光素子ごとに形成された第1導電型領域と、第1導電型領域ごとに設けられた第1導電側電極と、複数の受光素子に共通に設けられた第2導電側電極とを備える。受光素子アレイの外周部にはエピタキシャル積層体が成長されていない非成長部のInP基板またはバッファ層があり、第2導電側電極は、その非成長部のInP基板またはバッファ層に接続されて、エピタキシャル積層体の最表面側へと延びている。そして、エピタキシャル積層体の第2導電側電極側の端の壁面は平滑面であり、そのエピタキシャル積層体の端縁部の格子欠陥密度が、そのエピタキシャル積層体の内側の格子欠陥密度より高く、かつ非成長部のInP基板またはバッファ層の面は、エピタキシャル積層体が位置する側から連続した平坦面であることを特徴とする。
上記の構成によれば、第2導電側電極を接続させるInP基板の非成長部について次のことがいえる。(1)InP基板全体(またはInP基板全体に形成されたバッファ層全体)にエピタキシャル積層体を形成した後で、エッチングまたはダイシングにより当該エピタキシャル積層体の端の部分を除去したものではない。III−V族のエピタキシャル積層体をエッチングしながら、InP基板(またはバッファ層)を露出させた場合、InP基板(またはバッファ層)は平坦にならない。InP基板の表面は、凹状にエッチングされる。III-V族化合物半導体のエピタキシャル積層体をエッチングするエッチャントは、InP基板またはそのバッファ層をもエッチングする。また、(2)機械的にダイシングによってエピタキシャル積層体を除去しながら、InP基板(またはバッファ層)を露出させた場合、露出面は必ず加工面となる。したがって、仮にダイシングによって非成長部を形成した場合には、非成長部のInP基板面は、エピタキシャル積層体が位置する側から連続する平坦面にならない。上記のエピタキシャル積層体の端縁部における高い格子欠陥密度は、また、へき開等によるものではない。(3)へき開面は、特有のリバーパターンが生成するが、上述のように端の壁面は平滑面である。よって、エピタキシャル積層体は、形成された当初から、上記の端の形状を保っていたと解することができる。すなわちエピタキシャル積層体は、非成長部が存在するように成膜された。
上記の「エピタキシャル積層体の非成長側の端縁部の格子欠陥密度が、そのエピタキシャル積層体の内側の格子欠陥密度より高い」という格子欠陥密度の分布は、次のような態様をいう。すなわちエピタキシャル積層体の端縁部ではエピタキシャル成長膜とはならず、内側のエピタキシャル積層体よりも、乱れており、格子欠陥密度が高い。上記諸事実から、次のことが理解される。すなわち、このエピタキシャル積層体は、選択成長用マスクパターンの開口部に形成された。その根拠について、以下に説明する。
上記の格子欠陥密度分布の態様は、次の機構によって生成する。選択成長マスクパターンの開口部はマスク部によって囲まれている。エピタキシャル積層体は、開口部内に限定して成長し、マスク部には成長しない。エピタキシャル層の選択成長は、MBE(Molecular Beam Epitaxy)、OMVPE(Organo-matallic Vapor Phase Epitaxy)等によって行われる。選択成長のとき、開口部に面するマスク部の壁面は、分子ビームまたは気相原子を付着または排斥するが、開口部の中心側(内側)のエピタキシャル成長層に攪乱を及ぼす。このため、開口部の壁に面する所定範囲のエピタキシャル積層体は、上記内側の部分よりも、格子欠陥密度が高くなる。上記の「エピタキシャル積層体の端縁部の格子欠陥密度が、そのエピタキシャル積層体の内側の格子欠陥密度より高い」という構成要件は、選択成長マスクパターンによって形成したエピタキシャル積層体の特徴である。
上記の格子欠陥密度分布の態様は、次の機構によって生成する。選択成長マスクパターンの開口部はマスク部によって囲まれている。エピタキシャル積層体は、開口部内に限定して成長し、マスク部には成長しない。エピタキシャル層の選択成長は、MBE(Molecular Beam Epitaxy)、OMVPE(Organo-matallic Vapor Phase Epitaxy)等によって行われる。選択成長のとき、開口部に面するマスク部の壁面は、分子ビームまたは気相原子を付着または排斥するが、開口部の中心側(内側)のエピタキシャル成長層に攪乱を及ぼす。このため、開口部の壁に面する所定範囲のエピタキシャル積層体は、上記内側の部分よりも、格子欠陥密度が高くなる。上記の「エピタキシャル積層体の端縁部の格子欠陥密度が、そのエピタキシャル積層体の内側の格子欠陥密度より高い」という構成要件は、選択成長マスクパターンによって形成したエピタキシャル積層体の特徴である。
格子欠陥密度が高いエピタキシャル積層体の端縁部の範囲は、端縁の壁面によってエピタキシャル成長が影響を受ける領域であり、所定の範囲内に限定される。それより内側に形成される受光素子は、格子欠陥密度が正常な範囲内にあるエピタキシャル成長膜に形成されることになり、上記の結晶の乱れは影響しない。なお、便宜上、「格子欠陥密度が高いエピタキシャル積層体」という表現を用いるが、高い格子欠陥密度の結果、その端縁部がエピタキシャル成長していない場合もありうる。
上記より、非成長部はエピタキシャル積層体をエッチングしないで、エピタキシャル層の成膜時から確保されている。エピタキシャル積層体の端の壁面は開口部の壁に規制されて、平滑になる(格子欠陥密度は高いが)。エッチングする必要がないため、第2導電側電極は、能率よく非成長部に接続され、エピタキシャル積層体の端に沿うように、最表面側へと延在させることができる。すなわち、断線などのおそれなく、第2導電側電極の形状に応じて、非常に能率よく、かつ確実に、その第2導電側電極を形成することができる。なお、エピタキシャル積層体の最表面側とは、InP基板と反対側をさす。また、InP基板(バッファ層)の内側とは、エピタキシャル積層体と重複するInP基板(バッファ層)の部分をいう。選択成長マスクパターンの開口部の中央側と言い換えてもよい。
上述のように、InP基板の表層を形成するように位置するバッファ層を備えてもよい。エピタキシャル積層体は、平面的に見て前記バッファ層に対して非成長部をあけて位置し、第2導電側電極は、そのバッファ層の非成長部に接続される構造をとることができる。これによって、バッファ層に高濃度に第2導電型不純物を含有させて、第2導電側電極を接続することができる。この場合、Feドープの半絶縁性InP基板を用いて、光の透過率を向上させる構成(選択肢の一つ)をとるのがよい。なお、バッファ層については、(1)上記のようにInP基板の表層をなす形態で形成される場合、(2)エピタキシャル積層体に含まれる形態の場合(選択成長用マスクパターンの開口部に形成されるバッファ層)、(3)バッファ層を使用しない場合、などがある。上記(1)の場合は、バッファ層は選択成長マスクパターンの形成前に、InP基板の全面を被覆するように形成される。バッファ層の非成長部が形成されるのは、上記(1)の場合においてである。上記(2)の場合は、バッファ層は、選択成長マスクパターンの形成後に、選択成長マスクパターンの開口部に形成される。上記(2)の場合には、バッファ層の非成長部は形成されず、InP基板の非成長部のみとなる。
上記の第2導電側電極は、エピタキシャル積層体の端の壁に接触して位置する選択成長用マスクパターンとしての絶縁層、を通るコンタクトホールを充填して最表面側へと延びる形態をとることができる。これによって、絶縁層にInP基板まで届く貫通孔をあけて、その貫通孔を充填することで第2導電側電極を形成することができる。このため、製造能率の向上、および歩留り向上を得ることができる。
上記の第2導電側電極は、エピタキシャル積層体の端の壁との間に、絶縁膜または絶縁層をはさむようにして最表面側へと延びる形態をとることができる。この場合、選択成長用マスクパターンのマスク部を一部残して、上記絶縁膜にしてもよい。また、(エピタキシャル積層体の端縁の壁面/不純物選択拡散用マスクパターン/保護膜)の保護膜に接するように第2導電側電極を設けてもよい。
上記の受光層を、多重量子井戸構造を有する構成とすることができる。これによって、多重量子井戸構造の受光層を含むエピタキシャル積層体の端が平滑な壁面をもつ。このため、能率よく確実に、第2導電側電極を形成することができる。また受光層を、とくにInGaAs/GaAsSbのタイプ2の多重量子井戸構造とすることができる。これによって、近赤外域の長波長域に受光感度をもつ受光素子アレイを得ることができる。
本発明の検出装置は、上記のいずれか一つの受光素子アレイと、CMOS(Complementary Metal Oxide Semiconductor)とを備え、受光素子アレイの第1導電側電極をCMOSの読み出し端子に接続し、受光素子アレイの第2導電側電極をCMOSの接地端子に接続することができる。これによって、能率よく製造されて信頼性が高い受光素子アレイにより検出装置を構成することができる。検出装置には、各種センサー、撮像装置などが含まれる。
本発明の受光素子アレイの製造方法は、次の工程を備える。
(1)InP基板上またはInP基板上のバッファ層上に、開口部をもつ選択成長用マスクパターンを形成する工程と、(2)選択成長用マスクパターンの開口部に限定してエピタキシャル積層体を形成しつつ、該選択成長用マスクパターンのマスク部に対応する位置にエピタキシャル成長が成長されていない非成長部を形成する工程と、(3)エピタキシャル積層体の最表面側から第1導電型不純物を受光素子ごとに選択拡散するための選択拡散用マスクパターンを形成する工程と、(4)選択拡散用マスクパターンを用いて第1導電型不純物を選択拡散して第1導電型領域を形成し、次いでその第1導電型領域に接続させて第1導電側電極を受光素子ごとに形成する工程と、(5)複数の受光素子に共通に、非成長部のInP基板またはバッファ層に接続させて、第2導電側電極を形成する工程と、を備えることを特徴とする。
(1)InP基板上またはInP基板上のバッファ層上に、開口部をもつ選択成長用マスクパターンを形成する工程と、(2)選択成長用マスクパターンの開口部に限定してエピタキシャル積層体を形成しつつ、該選択成長用マスクパターンのマスク部に対応する位置にエピタキシャル成長が成長されていない非成長部を形成する工程と、(3)エピタキシャル積層体の最表面側から第1導電型不純物を受光素子ごとに選択拡散するための選択拡散用マスクパターンを形成する工程と、(4)選択拡散用マスクパターンを用いて第1導電型不純物を選択拡散して第1導電型領域を形成し、次いでその第1導電型領域に接続させて第1導電側電極を受光素子ごとに形成する工程と、(5)複数の受光素子に共通に、非成長部のInP基板またはバッファ層に接続させて、第2導電側電極を形成する工程と、を備えることを特徴とする。
上記の方法によれば、エピタキシャル積層体は選択成長用マスクパターンのマスク部には形成されない。エピタキシャル積層体の端の壁面は平滑になる。このため、第2導電側電極の形成において、断線等の問題が生じることはない。よって、第2導電側電極を、非常に能率よく、確実に、高い信頼性をもって形成することができる。
上記の選択成長用マスクパターンの厚みを、エピタキシャル積層体の厚みと同じにして、その選択成長用マスクパターンの上に、選択拡散用マスクパターンを形成することができる。これによって、選択成長用マスクパターンを残したまま選択拡散を行うことができる。よって、選択成長用マスクパターンのエッチング工程を省略することができる。
上記の選択成長用マスクパターンのマスク部を、エピタキシャル積層体の端縁部に対する絶縁体として用いて、第2導電側電極を形成することができる。これによって、受光素子アレイの製造能率向上および当該製品の信頼性を高めることができる。なお、択成長用マスクパターンのマスク部を絶縁体として用いるには、次の態様が含まれる。(1)当該マスク部にコンタクトホールを設けてそのコンタクトホールを充填するように第2導電側電極を設ける。(2)当該マスク部のエピタキシャル積層体に接する部分を絶縁膜として一部残し、その絶縁膜に接するように第2導電側電極を設ける。また、選択拡散用マスクパターンや保護膜をn側電極とエピタキシャル積層体との間に介在させてもよい。さらにその他の態様があってもよい。
本発明によれば、III−V族化合物半導体の受光素子アレイにおいて、エピタキシャル積層体最表面側に、各受光素子に共通の第2導電側電極を、非常に能率よく、確実に形成することができる。
(実施の形態1)
図1は、本発明の実施の形態1における受光素子アレイ10の端縁部の断面図である。硫黄(S)をドープされたn+型InP基板1上に、(InPバッファ層2/受光層3/InP窓層4)からなるエピタキシャル積層体Eが配置されている。受光層3は、どのようなIII−V族化合物半導体でもよい。たとえばIn0.53Ga0.47Asなどを用いることができる。In0.53Ga0.47Asの場合は、近赤外域の波長1.7μm以下に受光感度を持つ。各受光素子は、選択拡散用マスクパターン5の開口部から亜鉛(Zn)が選択拡散されて形成されたp型領域15を持つ。各受光素子において、p型領域15の先端部にpn接合またはpin接合が形成される。
図1は、本発明の実施の形態1における受光素子アレイ10の端縁部の断面図である。硫黄(S)をドープされたn+型InP基板1上に、(InPバッファ層2/受光層3/InP窓層4)からなるエピタキシャル積層体Eが配置されている。受光層3は、どのようなIII−V族化合物半導体でもよい。たとえばIn0.53Ga0.47Asなどを用いることができる。In0.53Ga0.47Asの場合は、近赤外域の波長1.7μm以下に受光感度を持つ。各受光素子は、選択拡散用マスクパターン5の開口部から亜鉛(Zn)が選択拡散されて形成されたp型領域15を持つ。各受光素子において、p型領域15の先端部にpn接合またはpin接合が形成される。
各受光素子で受光されて生じた光電荷を読み出すために、受光素子ごとに第1導電側電極であるp側電極12が設けられる。p型電極12は、InP窓層4のp型領域15上にオーミック接触するように、AuZnによって形成するのがよい。また、各受光素子に共通の第2導電側電極であるn側電極11は、保護膜6と、選択拡散用マスクパターン(以下、選択拡散用マスクと記す。)5と、選択成長用マスクパターン(以下、選択成長用マスクと記す。)21とを貫通するコンタクトホールに形成されている。n側電極11は、InP基板1にオーミック接触するようにAuGeNiによって形成するのがよい。このn側電極11は、コンタクトホールを充填して、p側電極11と同じ高さになるように、保護膜6の外にまで延在している。また、光入射面となるInP基板1の裏面に、AR(Anti-Reflection)膜17を形成して、感度向上をはかる。
本発明の実施の形態1における受光素子アレイ10の特徴は、つぎの点(P1)および(P2)にある。
(P1)n側電極11は、InP基板1上に、エピタキシャル積層体Eが重なっていない非成長部またはマージンMに形成される。その非成長部Mは、エピタキシャル積層体Eの形成の前から、選択成長用マスク21によって占められていたInP基板1の領域である(図3参照)。エピタキシャル積層体Eは、選択成長用マスク21の開口部に形成されたものである。選択成長用マスク21の上には、III−V族化合物半導体は成長しない。すなわちエピタキシャル積層体Eは形成されない。選択成長用マスク21の厚みHは、エピタキシャル積層体Eの厚みと等しく形成されており、そのままInP基板1上に残存している。このため、エピタキシャル積層体Eの端の壁面Esは、選択成長用マスク21の開口部の壁面に沿っており、平滑面を呈する。また、n側電極11が接続される非成長部MのInP基板1の部分の表面は、InP基板1の表面であり、非加工の平坦面である。これは、非成長部を形成するために、エピタキシャル積層体の端縁部のエッチングをしないことによるものである。
(P2)エピタキシャル積層体の端縁部ではエピタキシャル成長膜とはならず、内側のエピタキシャル積層体よりも、乱れており、格子欠陥密度が高い。たとえば上記の端縁部では多結晶体であり、内側ではエピタキシャル成長している。上記の結晶の乱れは、選択成長用マスク21の開口部の壁の影響であり、選択成長用マスクが、エピタキシャル積層体Eの形成前から存在していたことを示す。これより、受光素子アレイ10のエピタキシャル積層体Eは、選択成長用マスク21の開口部に形成されたことが分かる。
(P1)n側電極11は、InP基板1上に、エピタキシャル積層体Eが重なっていない非成長部またはマージンMに形成される。その非成長部Mは、エピタキシャル積層体Eの形成の前から、選択成長用マスク21によって占められていたInP基板1の領域である(図3参照)。エピタキシャル積層体Eは、選択成長用マスク21の開口部に形成されたものである。選択成長用マスク21の上には、III−V族化合物半導体は成長しない。すなわちエピタキシャル積層体Eは形成されない。選択成長用マスク21の厚みHは、エピタキシャル積層体Eの厚みと等しく形成されており、そのままInP基板1上に残存している。このため、エピタキシャル積層体Eの端の壁面Esは、選択成長用マスク21の開口部の壁面に沿っており、平滑面を呈する。また、n側電極11が接続される非成長部MのInP基板1の部分の表面は、InP基板1の表面であり、非加工の平坦面である。これは、非成長部を形成するために、エピタキシャル積層体の端縁部のエッチングをしないことによるものである。
(P2)エピタキシャル積層体の端縁部ではエピタキシャル成長膜とはならず、内側のエピタキシャル積層体よりも、乱れており、格子欠陥密度が高い。たとえば上記の端縁部では多結晶体であり、内側ではエピタキシャル成長している。上記の結晶の乱れは、選択成長用マスク21の開口部の壁の影響であり、選択成長用マスクが、エピタキシャル積層体Eの形成前から存在していたことを示す。これより、受光素子アレイ10のエピタキシャル積層体Eは、選択成長用マスク21の開口部に形成されたことが分かる。
従来の方法では、エピタキシャル積層体Eの端縁部をエッチングにより除去して非成長部Mを形成していた。III−V族化合物半導体のエッチングを行う際のエッチャントには、HCl系エッチャント、H3PO4系エッチャントまたはH2SO4系エッチャント等が用いられる。これらのエッチャントは、III−V族化合物半導体であるInP基板1をエッチングする。このため、従来のように、上記のエピタキシャル積層体Eをエッチングすると、InP基板1の非成長部Mの表面は、例外なく凹状を呈していた。また、上記のエッチャントは面方位に敏感であり、所定の面方位を優先的にエッチングし、かつ各層の結晶によってエッチング速度は異なる。エピタキシャル積層体Eの各層の方位は層ごとに変化する。このため、上記エッチャントを用いて、エピタキシャル積層体の端縁部をエッチングすると、端の壁面は凹凸状になる。凹凸をなくすようにエッチングしても、各エピタキシャル層の端に各層特有の方位のエッチング面が表れるので、境目は角張る。
図1に示す受光素子アレイ10では、選択成長用マスク21にコンタクトホール21hを設ける際にエッチングを行うが、エピタキシャル積層体Eのエッチングは行わない。III−V族化合物半導体のエッチングを行わない限り、(1)平滑なエピタキシャル積層体Eの壁面Esと、(2)内側と連続した非加工の平坦な非成長部の表面を得る。選択成長用マスク21をSiO2などの絶縁体で形成する場合、HF系エッチャントを用いることができる。HF系エッチャントは、III−V族化合物半導体はエッチングせずに、SiO2のみをエッチングする。言い換えれば、HF系エッチャントは、きわめて高い選択比でSiO2をエッチングして、III−V族化合物を残すことができる。したがって、平滑なエピタキシャル積層体Eの壁面Esと、内側と連続した非加工の平坦な非成長部の表面を得ることができる。
図2は、図1の受光素子アレイ10をCMOSに実装することで形成した検出装置50を示す図である。この検出装置50は、各受光素子のp側電極12をCMOSの読み出し端子33に電気接続し、共通のn側電極11をCMOSの接地端子11に電気接続している。この構造によれば、CMOSは各受光素子における光電荷を読み出して、二次元の画像形成または受光素子ごとのセンサー機能などを奏することができる。図2では、エピダウン実装、すなわち裏面入射の配置をとっている。受光素子の二次元アレイの場合、各受光素子のp側電極12からの配線を光入射側で交差させることは好ましくないので、裏面入射の構造をとることになる。
次に、図1に示す受光素子アレイの製造方法について説明する。図3は、サルファ(S)ドープの直径2インチのn型InP基板1またはInPウエハ上に選択成長用マスクパターン21を形成した状態を示す。選択成長用マスク21は、開口部Aをあけてあり、この開口部Aに複数の受光素子アレイ10が形成される。選択成長用マスク21は、その厚みHがエピタキシャル積層体Eの厚みと等しくなるように形成する。言い換えれば、エピタキシャル積層体Eの厚みを、選択成長用マスク21の厚みHに等しく揃える。厚みHは、たとえば7μmとする。選択成長用マスク21の形成に際しては、まず、InP基板1に開口部Aに対応する領域を覆うレジストパターンを形成する。次いで、原料にTEOS(テトラエチルオルソシリケート)を用いてCVD(Chemical Vapor Deposition)法によってSiO2膜を形成し、開口部Aのあいた選択成長用マスク21を形成する。
選択成長用マスク21の別の形成方法としては、次の方法によってもよい。シラノール(Si(OH)2)をアルコールに溶かした溶液をInP基板1上に回転塗布して、ベーキングしてSiO2膜を形成する。SiO2膜はエピタキシャル積層体Eの厚みに等しくなるように形成する。次いで、リソグラフィによって開口部Aを設けることで、選択成長用マスク21を形成する。
次に、図3の開口部Aにエピタキシャル積層体Eを設ける。エピタキシャル積層体Eは、OMVPE法で形成するのがよいが、MBE法で形成してもよい。エピタキシャル積層体Eの各層の厚みは次のとおりである。InPバッファ層2は厚み2μm、In0.53Ga0.47As受光層3は厚み4μm、InP窓層4は厚み1μm、とする。このとき、選択成長用マスク21の開口部の壁の影響によって、各エピタキシャル層の壁の付近の結晶配列は大きく乱される。このため、開口部の壁付近の各層は、エピタキシャル層とならず、多結晶体などの形態をとる。壁から離れた位置のエピタキシャル層は、壁の影響はほとんどなく、結晶性に優れたエピタキシャル層を形成する。したがって、壁付近のエピタキシャル積層体Eの格子欠陥密度ρeとし、壁から離れた位置のエピタキシャル積層体Eの格子欠陥密度ρinとすれば、ρeはρinより非常に大きい。このような、格子欠陥密度の分布態様は、選択成長マスク21の開口部にエピタキシャル積層体Eを形成した場合に特有のものである。格子欠陥密度が高く、エピタキシャル成長しにくい端縁部の範囲は、上述のように端縁の壁面から所定範囲内に限定される。
エピタキシャル積層体Eの形成の後、そのエピタキシャル積層体Eの上に、選択拡散用マスク5を形成する。選択拡散用マスク5は、SiNにより形成し、フォトリソグラフィによって、開口部を設ける。選択拡散用マスク5の開口部から、p型不純物のZnを選択拡散してp型領域15を、受光素子ごとに形成する。図4は、Znの選択拡散を行い、p型領域15を形成した段階を示す図である。p型領域15は、たとえば大きさφ15μmとして、30μmピッチで、領域Aに横320個×縦256個となるように形成する。InP基板1の非成長部Mの表面Msは、内側のInP基板1と連続した、非加工の平坦面である。また、エピタキシャル積層体Eの端の壁面Esは、滑らかな平滑面である。
図4の状態の後、SiON保護膜6を形成し、次いで、SiON保護膜6の所定の部分を開口して、p側電極12を形成する。p側電極12は、p型領域15の部分のInP窓層4とオーミック接触するように、AuZnによって形成する。図5は、p側電極12を形成した後の状態を示す図である。次いで、SiON保護膜6と、選択拡散用マスク5と、選択成長用マスク21とを貫通するコンタクトホールを形成する。そのコンタクトホールを充填し、延び出て、p側電極12の高さ位置に揃うように、共通のn側電極11を形成する。n側電極11は、Sドープのn型InP基板とオーミック接触するように、AuGeNiによって形成するのがよい。受光素子ごとに設けたp側電極12および各受光素子に共通のn側電極11を形成して、受光素子アレイを完成する。図1は、受光素子アレイ10を完成させた状態を示す図である。
上記のn側電極11は、エピタキシャル積層体Eの端に位置する選択成長マスク21のマスク部に形成される。すなわち当該マスク部を通るコンタクトホールを充填して最表面側へと延びる形態をとることができる。これによって、n側電極11は、p側電極12と同じ高さレベルに位置することができる。この結果、CMOSの読み出し端子および接地端子に、容易に、はんだ等を用いて接続することができる。要は、上記のマスク部21にInP基板1まで届く貫通孔をあけて、その貫通孔を充填することでn側電極11を形成する。このため、製造能率の向上、および歩留り向上を得ることができる。
(実施の形態1の変形例1)
図6は、図1の受光素子アレイ10の変形例1を示す図である。図6において、エピタキシャル積層体Eは、受光層3と、窓層4とによって構成され、バッファ層2は含まれない。図1に示す受光素子アレイ10と異なり、バッファ層2は、エピタキシャル積層体Eと重ならない非成長部Mを持つ。換言すれば、バッファ層2は、InP基板1の上に、そのInP基板1をすべて覆うように形成される。そして、図3において、選択成長マスク21は、バッファ層2の上に形成される。すなわち、InP基板1上にバッファ層2が形成され、その上に、開口部Aを有する選択成長用マスク21が形成される。バッファ層2を含まないエピタキシャル積層体Eの厚みは、選択成長用マスク21の厚みHと等しくする。
図6は、図1の受光素子アレイ10の変形例1を示す図である。図6において、エピタキシャル積層体Eは、受光層3と、窓層4とによって構成され、バッファ層2は含まれない。図1に示す受光素子アレイ10と異なり、バッファ層2は、エピタキシャル積層体Eと重ならない非成長部Mを持つ。換言すれば、バッファ層2は、InP基板1の上に、そのInP基板1をすべて覆うように形成される。そして、図3において、選択成長マスク21は、バッファ層2の上に形成される。すなわち、InP基板1上にバッファ層2が形成され、その上に、開口部Aを有する選択成長用マスク21が形成される。バッファ層2を含まないエピタキシャル積層体Eの厚みは、選択成長用マスク21の厚みHと等しくする。
図6に示す変形例1では、バッファ層2の非成長部Mに、共通のn側電極11が接続される。このため、InP基板1はn型不純物、たとえばSを高濃度に含有しなくてもよい。バッファ層2は、図1に示す構造においても、n型不純物、たとえばシリコン(Si)を高濃度に含んでいた。これにより、バッファ層2の電気抵抗が低くなり、pn接合に有効にかかる逆バイアス電圧を大きくするからである。図6に示す変形例1の受光素子アレイ10においても、バッファ層2は高濃度にn型不純物を含む必要がある。これによって、共通のn側電極11は、バッファ層2とオーミック接触することができる。
図6に示す受光素子アレイ10では、バッファ層2をエピタキシャル積層体Eから除外して、InP基板1に、その表層として加える。上記InP基板1、バッファ層2およびエピタキシャル積層体Eの変更は、他の構成部分に影響を及ぼさない。すなわち、上記の変更は、選択成長マスク21およびn側電極11の形成には何ら影響を及ぼさない。変形例1において、InP基板1、バッファ層2およびエピタキシャル積層体E以外の部分について、上記の実施の形態1の構造および製造プロセスを用いることができる。
(実施の形態1の変形例2)
上記のエピタキシャル積層体Eの受光層3は、In0.53Ga0.47Asで形成した。しかし、受光感度をより長波長側に拡大するために、Nを含有させたGaInNAsで受光層3を形成してもよい。本発明の実施の形態1の変形例2では、GaInNAsで受光層3を形成し、他の部分は、実施の形態1と同じである。Nの含有率は、SIMS(secondary Ion Mass Spectroscopy)分析によって求めることができ、たとえば1.5原子%とすることができる。1.5原子%Nの含有によって、PL(Photo-Luminescence)測定による受光層の波長2.0μmとすることができる。Nを含有しないIn0.53Ga0.47AsのPL測定では1.7μmである。また、X線回折像より、InPと上記N含有率のGaInNAsとの格子定数ずれは、たとえばΔa/a=0.01とすることができる。上記の受光層3における、In0.53Ga0.47AsからGaInNAsへの変更は、選択成長マスクパターン21およびn側電極11の形成には何ら影響を及ぼさない。変形例2において、受光層3以外の部分について、上記の実施の形態1の構造および製造プロセスを用いることができる。
上記のエピタキシャル積層体Eの受光層3は、In0.53Ga0.47Asで形成した。しかし、受光感度をより長波長側に拡大するために、Nを含有させたGaInNAsで受光層3を形成してもよい。本発明の実施の形態1の変形例2では、GaInNAsで受光層3を形成し、他の部分は、実施の形態1と同じである。Nの含有率は、SIMS(secondary Ion Mass Spectroscopy)分析によって求めることができ、たとえば1.5原子%とすることができる。1.5原子%Nの含有によって、PL(Photo-Luminescence)測定による受光層の波長2.0μmとすることができる。Nを含有しないIn0.53Ga0.47AsのPL測定では1.7μmである。また、X線回折像より、InPと上記N含有率のGaInNAsとの格子定数ずれは、たとえばΔa/a=0.01とすることができる。上記の受光層3における、In0.53Ga0.47AsからGaInNAsへの変更は、選択成長マスクパターン21およびn側電極11の形成には何ら影響を及ぼさない。変形例2において、受光層3以外の部分について、上記の実施の形態1の構造および製造プロセスを用いることができる。
(実施の形態1の変形例3)
上記のエピタキシャル積層体Eの受光層3を、タイプ2の多重量子井戸構造(InGaAs/GaAsSb)によって形成してもよい。本発明の実施の形態1の変形例3では、受光層3を、タイプ2の多重量子井戸構造(InGaAs/GaAsSb)で形成する。他の部分は、実施の形態1と同じである。多重量子井戸構造において、InGaAsおよびGaAsSbの厚みは2nm〜5nmとして、50〜500ペアの繰り返し数とするのがよい。エピタキシャル積層体Eの厚みを選択成長用マスクパターン21の厚みHに合わせるようにする。上記タイプ2の多重量子井戸構造の受光層3を用いることにより、PL測定の波長をたとえば2.5μmにすることができる。上記の受光層3における、In0.53Ga0.47Asからタイプ2の多重量子井戸構造(InGaAs/GaAsSb)への変更は、選択成長マスクパターン21およびn側電極11の形成には何ら影響を及ぼさない。変形例3において、受光層3以外の部分について、上記の実施の形態1の構造および製造プロセスを用いることができる。
上記のエピタキシャル積層体Eの受光層3を、タイプ2の多重量子井戸構造(InGaAs/GaAsSb)によって形成してもよい。本発明の実施の形態1の変形例3では、受光層3を、タイプ2の多重量子井戸構造(InGaAs/GaAsSb)で形成する。他の部分は、実施の形態1と同じである。多重量子井戸構造において、InGaAsおよびGaAsSbの厚みは2nm〜5nmとして、50〜500ペアの繰り返し数とするのがよい。エピタキシャル積層体Eの厚みを選択成長用マスクパターン21の厚みHに合わせるようにする。上記タイプ2の多重量子井戸構造の受光層3を用いることにより、PL測定の波長をたとえば2.5μmにすることができる。上記の受光層3における、In0.53Ga0.47Asからタイプ2の多重量子井戸構造(InGaAs/GaAsSb)への変更は、選択成長マスクパターン21およびn側電極11の形成には何ら影響を及ぼさない。変形例3において、受光層3以外の部分について、上記の実施の形態1の構造および製造プロセスを用いることができる。
(実施の形態2)
図7は、本発明の実施の形態2における受光素子アレイ10を示す図である。図7において、絶縁膜21eが,共通のn側電極11とエピタキシャル積層体Eとの間に介在している。本実施の形態においても、共通のn側電極11を形成するための非成長部Mは、選択成長マスクパターン21によって確保される。すなわちn側電極11の形成のために、エピタキシャル積層体Eの端縁部をエッチングすることはない。このため、図7において、InP基板1の非成長部Mの表面Msは、内側のInP基板1と連続した、非加工の平坦面である。また、エピタキシャル積層体Eの端の壁面Esは、滑らかな平滑面である。非成長部Mの付近のn側電極11や、絶縁膜21eなどを除き、他の部分は図1の受光素子アレイと同じである。
図7は、本発明の実施の形態2における受光素子アレイ10を示す図である。図7において、絶縁膜21eが,共通のn側電極11とエピタキシャル積層体Eとの間に介在している。本実施の形態においても、共通のn側電極11を形成するための非成長部Mは、選択成長マスクパターン21によって確保される。すなわちn側電極11の形成のために、エピタキシャル積層体Eの端縁部をエッチングすることはない。このため、図7において、InP基板1の非成長部Mの表面Msは、内側のInP基板1と連続した、非加工の平坦面である。また、エピタキシャル積層体Eの端の壁面Esは、滑らかな平滑面である。非成長部Mの付近のn側電極11や、絶縁膜21eなどを除き、他の部分は図1の受光素子アレイと同じである。
上記の受光素子アレイ10の製造において、図7の前の段階は、実施の形態1の図5に示す状態である。したがって図7に示す受光素子アレイ10は、実施の形態1における図3〜図5の段階を経て製造される。図5の状態で、保護膜6上にレジストを配置して、非成長部M上に位置する絶縁層部分を除去する。すなわち(保護膜6/選択拡散用マスク5/選択成長用マスク21)の非成長部Mの上の部分をエッチングする。このエッチングではHF系エッチャントを用いる。このため、エピタキシャル積層体EおよびInP基板1はエッチングされず、非成長部Mの上の部分のみ除去される。すなわち、非成長部Mの上の保護膜6,マスク部5,21のみ除去される。したがって、上記表面Msは連続性の非加工の平坦面であり、壁面Esは平滑面を呈する。
このとき、エピタキシャル積層体Eの端縁を露出させないようにする。すなわち、エピタキシャル積層体Eの端を覆うように、選択成長用マスク21の部分21eを薄く残す。保護膜6および選択拡散用マスク5も、上記部分21eに合わせて、その上に残る。非成長部MのInP基板は、n側電極11の接続のために、露出されている。その露出されたInP基板1の非成長部Mに、n側電極11をオーミック接触するように接続する。図7は、そのn側電極11が形成された状態を示す図である。上記の製造方法に代えて、図5に示す選択成長用マスク21をすべて削除してもよい。その後で、あらためて絶縁層を、選択成長用マスクの残り21eの代わりに形成してもよい。その後で、露出状態にされたInP基板1にn側電極11を形成することができる。
n側電極11は、InP基板1に接続し、上記の絶縁層21eに沿って延在するように配線部を形成する。これにより、n側電極11の配線部は、p側電極12と同じ高さを占めることができる。その結果、CMOSの端子との接続が容易かされる。上記のn側電極11の形成は、断線のおそれはなく、容易であり、製造歩留りを低下させない。
(実施の形態2の変形例1)
図7のエピタキシャル積層体Eからバッファ層2を除いて、バッファ層2をInP基板1の表層に含めてもよい。すなわちバッファ層2が、InP基板1の全領域を覆うように形成され、非成長部Mをもつようにしてもよい。この場合、n側電極11は、バッファ層2の非成長部Mに、オーミック接触するように接続される。この実施の形態2の変形例1は、実施の形態1の変形例1の受光素子アレイ10(図6参照)に対応する。
図7のエピタキシャル積層体Eからバッファ層2を除いて、バッファ層2をInP基板1の表層に含めてもよい。すなわちバッファ層2が、InP基板1の全領域を覆うように形成され、非成長部Mをもつようにしてもよい。この場合、n側電極11は、バッファ層2の非成長部Mに、オーミック接触するように接続される。この実施の形態2の変形例1は、実施の形態1の変形例1の受光素子アレイ10(図6参照)に対応する。
(実施の形態2の変形例2)
図7の受光素子アレイ10の受光層3は、図1の受光層であるIn0.53Ga0.47Asと同じである。しかし、In0.53Ga0.47Asに代えて、受光感度を長波長域に拡大するため、GaInNAsとしてもよい。またはGaInNAsの結晶性を良好にするため、GaInNAsにPおよび/またはSbを加えてもよい。上記の受光層3における、In0.53Ga0.47AsからGaInNAsへの変更は、選択成長マスク21およびn側電極11の形成には何ら影響を及ぼさない。変形例2において、受光層3以外の部分について、上記の実施の形態2の構造および製造プロセスを用いることができる。
図7の受光素子アレイ10の受光層3は、図1の受光層であるIn0.53Ga0.47Asと同じである。しかし、In0.53Ga0.47Asに代えて、受光感度を長波長域に拡大するため、GaInNAsとしてもよい。またはGaInNAsの結晶性を良好にするため、GaInNAsにPおよび/またはSbを加えてもよい。上記の受光層3における、In0.53Ga0.47AsからGaInNAsへの変更は、選択成長マスク21およびn側電極11の形成には何ら影響を及ぼさない。変形例2において、受光層3以外の部分について、上記の実施の形態2の構造および製造プロセスを用いることができる。
(実施の形態2の変形例3)
図7の受光層3を、タイプ2の多重量子井戸構造(InGaAs/GaAsSb)によって形成してもよい。本発明の実施の形態2の変形例3では、受光層3を、タイプ2の多重量子井戸構造(InGaAs/GaAsSb)で形成する。他の部分は、図7の受光素子アレイ10と同じである。多重量子井戸構造において、InGaAsおよびGaAsSbの厚みは2nm〜5nmとして、50〜500ペアの繰り返し数とするのがよい。エピタキシャル積層体Eの厚みを選択成長用マスク21の厚みに合わせるようにする。上記タイプ2の多重量子井戸構造の受光層3を用いることにより、PL測定の波長をたとえば2.5μmにすることができる。上記の受光層3における、In0.53Ga0.47Asからタイプ2の多重量子井戸構造(InGaAs/GaAsSb)への変更は、他の部分に影響しない。すなわち、選択成長用マスク21およびn側電極11の形成には何ら影響を及ぼさない。変形例3において、受光層3以外の部分について、上記の実施の形態2の構造および製造プロセスを用いることができる。
図7の受光層3を、タイプ2の多重量子井戸構造(InGaAs/GaAsSb)によって形成してもよい。本発明の実施の形態2の変形例3では、受光層3を、タイプ2の多重量子井戸構造(InGaAs/GaAsSb)で形成する。他の部分は、図7の受光素子アレイ10と同じである。多重量子井戸構造において、InGaAsおよびGaAsSbの厚みは2nm〜5nmとして、50〜500ペアの繰り返し数とするのがよい。エピタキシャル積層体Eの厚みを選択成長用マスク21の厚みに合わせるようにする。上記タイプ2の多重量子井戸構造の受光層3を用いることにより、PL測定の波長をたとえば2.5μmにすることができる。上記の受光層3における、In0.53Ga0.47Asからタイプ2の多重量子井戸構造(InGaAs/GaAsSb)への変更は、他の部分に影響しない。すなわち、選択成長用マスク21およびn側電極11の形成には何ら影響を及ぼさない。変形例3において、受光層3以外の部分について、上記の実施の形態2の構造および製造プロセスを用いることができる。
(実施の形態3)
図8は、本発明の実施の形態3における受光素子アレイ10を示す図である。図8において、保護膜6および選択拡散用マスク5が,n側電極11とエピタキシャル積層体Eとの間に介在している。本実施の形態においても、共通のn側電極11を形成するための非成長部Mは、選択成長用マスク21によって確保される。すなわちn側電極11の形成のために、エピタキシャル積層体Eの端縁部をエッチングすることはない。このため、図8において、InP基板1の非成長部Mの表面Msは、内側のInP基板1と連続した、非加工の平坦面である。また、エピタキシャル積層体Eの端の壁面Esは、滑らかな平滑面である。非成長部Mの付近における、n側電極11、保護膜6、選択拡散用マスク5を除き、他の部分は図1の受光素子アレイと同じである。なお、図8に示す受光素子アレイ10のエピタキシャル積層体Eの端の壁が、斜めに傾いて描いてあるのは、とくに意味はない。図1または図7に示すように、上記エピタキシャル積層体Eの端の壁がInP基板1に直交していてもよい。
図8は、本発明の実施の形態3における受光素子アレイ10を示す図である。図8において、保護膜6および選択拡散用マスク5が,n側電極11とエピタキシャル積層体Eとの間に介在している。本実施の形態においても、共通のn側電極11を形成するための非成長部Mは、選択成長用マスク21によって確保される。すなわちn側電極11の形成のために、エピタキシャル積層体Eの端縁部をエッチングすることはない。このため、図8において、InP基板1の非成長部Mの表面Msは、内側のInP基板1と連続した、非加工の平坦面である。また、エピタキシャル積層体Eの端の壁面Esは、滑らかな平滑面である。非成長部Mの付近における、n側電極11、保護膜6、選択拡散用マスク5を除き、他の部分は図1の受光素子アレイと同じである。なお、図8に示す受光素子アレイ10のエピタキシャル積層体Eの端の壁が、斜めに傾いて描いてあるのは、とくに意味はない。図1または図7に示すように、上記エピタキシャル積層体Eの端の壁がInP基板1に直交していてもよい。
上記の受光素子アレイ10の製造において、図3の段階を経て製造される。すなわち、選択成長マスク21の開口部Aにエピタキシャル積層体Eは形成される。エピタキシャル積層体Eの各層の内容は、図1の受光素子アレイ10と同じである。選択成長マスク21の厚みは、エピタキシャル積層体Eの厚みと、同じ、より厚い、またはより薄い、のいずれでもよい。エピタキシャル積層体Eを開口部Aに形成した後、選択成長用マスク21を除去する。選択成長用マスク21を除去した後、選択拡散用マスク5を形成して、Znを選択拡散させる。図9は、Znを選択拡散して、p型領域15を形成した状態を示す図である。InP基板1の非成長部Mの上にも選択拡散用マスク5が延在している。次いで、選択拡散マスク5を覆うように、保護膜6をSiONによって形成する。
この後、p側領域15に中心を合わせて開口部を形成し、p側電極12を形成する。また、InP基板1の非成長部Mの上の選択拡散マスク5および保護膜6を、HF系エッチャントにより除去する。HF系エッチャントによるエッチングであるため、上記表面Msは内側と連続的な非加工の平坦面を呈する。また、壁面Esは、凹凸を生じずに、平滑面を呈している。このため、共通のn側電極11は、能率よく確実に形成でき、製造歩留りの低下を生じない。
(実施の形態3の変形例1)
図8のエピタキシャル積層体Eからバッファ層2を除いて、バッファ層2をInP基板1の表層に含めてもよい。すなわちバッファ層2が、InP基板1の全領域を覆うように形成され、非成長部Mをもつようにしてもよい。この場合、n側電極11は、バッファ層2の非成長部Mに、オーミック接触するように接続される。この実施の形態3の変形例1は、実施の形態1の変形例1の受光素子アレイ10(図6参照)に対応する。
図8のエピタキシャル積層体Eからバッファ層2を除いて、バッファ層2をInP基板1の表層に含めてもよい。すなわちバッファ層2が、InP基板1の全領域を覆うように形成され、非成長部Mをもつようにしてもよい。この場合、n側電極11は、バッファ層2の非成長部Mに、オーミック接触するように接続される。この実施の形態3の変形例1は、実施の形態1の変形例1の受光素子アレイ10(図6参照)に対応する。
(実施の形態3の変形例2)
図8の受光素子アレイ10の受光層3は、図1の受光層であるIn0.53Ga0.47Asと同じである。しかし、In0.53Ga0.47Asに代えて、受光感度を長波長に拡大するため、GaInNAsとしてもよい。またはGaInNAsの結晶性を良好にするため、GaInNAsにPおよび/またはSbを加えてもよい。上記の受光層3における、In0.53Ga0.47AsからGaInNAsへの変更は、選択成長用マスク21およびn側電極11の形成には何ら影響を及ぼさない。この変形例3において、受光層3以外の部分について、上記の実施の形態3の構造および製造プロセスを用いることができる。
図8の受光素子アレイ10の受光層3は、図1の受光層であるIn0.53Ga0.47Asと同じである。しかし、In0.53Ga0.47Asに代えて、受光感度を長波長に拡大するため、GaInNAsとしてもよい。またはGaInNAsの結晶性を良好にするため、GaInNAsにPおよび/またはSbを加えてもよい。上記の受光層3における、In0.53Ga0.47AsからGaInNAsへの変更は、選択成長用マスク21およびn側電極11の形成には何ら影響を及ぼさない。この変形例3において、受光層3以外の部分について、上記の実施の形態3の構造および製造プロセスを用いることができる。
(実施の形態3の変形例3)
図8の受光層3を、タイプ2の多重量子井戸構造(InGaAs/GaAsSb)によって形成してもよい。他の部分は、図7の受光素子アレイ10と同じである。上記の受光層3における、In0.53Ga0.47Asからタイプ2の多重量子井戸構造(InGaAs/GaAsSb)への変更は、他の部分に影響しない。すなわち、選択成長用マスク21およびn側電極11の形成には何ら影響を及ぼさない。この変形例3において、受光層3以外の部分について、上記の実施の形態3の構造および製造プロセスを用いることができる。
図8の受光層3を、タイプ2の多重量子井戸構造(InGaAs/GaAsSb)によって形成してもよい。他の部分は、図7の受光素子アレイ10と同じである。上記の受光層3における、In0.53Ga0.47Asからタイプ2の多重量子井戸構造(InGaAs/GaAsSb)への変更は、他の部分に影響しない。すなわち、選択成長用マスク21およびn側電極11の形成には何ら影響を及ぼさない。この変形例3において、受光層3以外の部分について、上記の実施の形態3の構造および製造プロセスを用いることができる。
(本発明の製造方法−従来法との比較−)
図10は、上記本発明の実施の形態1〜3による受光素子アレイの製造方法を示す図である。共通する製造プロセスは、次の(1)、(2)、(3)にある。
(1)InP基板1上またはバッファ層2上に選択成長用マスク21を形成する。
(2)選択成長用マスク21の開口部Aに、エピタキシャル積層体Eを形成する。
(3)非成長部Mは、選択成長用マスク21が被覆するInP基板1またはバッファ層2に生じる。この非成長部MのInP基板1またはバッファ層2に、n側電極11を接続する。
図10は、上記本発明の実施の形態1〜3による受光素子アレイの製造方法を示す図である。共通する製造プロセスは、次の(1)、(2)、(3)にある。
(1)InP基板1上またはバッファ層2上に選択成長用マスク21を形成する。
(2)選択成長用マスク21の開口部Aに、エピタキシャル積層体Eを形成する。
(3)非成長部Mは、選択成長用マスク21が被覆するInP基板1またはバッファ層2に生じる。この非成長部MのInP基板1またはバッファ層2に、n側電極11を接続する。
上記の(1)〜(3)の製造工程に由来して、つぎの構造上の特徴(K1)〜(K3)を備える。図11に、(K1)、(K2)および(K3)の構造上の特徴を示す。
(K1)エピタキシャル積層体Eの端縁部の格子欠陥密度ρeは、内側のエピタキシャル積層体の格子欠陥密度ρinより、非常に大きい。上記端縁部において、エピタキシャル積層体Eを構成する各層は、エピタキシャル成長せずに、多結晶体となるほど、結晶配列は乱れている。
(K2)非成長部MのInP基板1またはバッファ層2の表面Msは、内側と連続しており、非加工の平坦面である。内側とは、エピタキシャル積層体Eに被覆されているInP基板1またはバッファ層2の領域をさす。
(K3)エピタキシャル積層体Eの端の壁面Esは、凹凸がなく、滑らかな平滑面である。すなわち、エピタキシャル積層体Eの各層の面方位に対応した各壁面の境が、凹または凸に角張らない。
(K1)エピタキシャル積層体Eの端縁部の格子欠陥密度ρeは、内側のエピタキシャル積層体の格子欠陥密度ρinより、非常に大きい。上記端縁部において、エピタキシャル積層体Eを構成する各層は、エピタキシャル成長せずに、多結晶体となるほど、結晶配列は乱れている。
(K2)非成長部MのInP基板1またはバッファ層2の表面Msは、内側と連続しており、非加工の平坦面である。内側とは、エピタキシャル積層体Eに被覆されているInP基板1またはバッファ層2の領域をさす。
(K3)エピタキシャル積層体Eの端の壁面Esは、凹凸がなく、滑らかな平滑面である。すなわち、エピタキシャル積層体Eの各層の面方位に対応した各壁面の境が、凹または凸に角張らない。
主として上記の製造上の特徴に由来して、次のような実用上の作用効果を得ることができる。
(E1)n側電極11を、断線のおそれなく確実に形成できる。製造された製品の信頼性は高く、このため製造歩留りは高い。
(E2)能率の向上は、従来の方法に比較して、格段に大きい。
上記(E1)および(E2)の定量的な評価は、実施例において示す。
(E1)n側電極11を、断線のおそれなく確実に形成できる。製造された製品の信頼性は高く、このため製造歩留りは高い。
(E2)能率の向上は、従来の方法に比較して、格段に大きい。
上記(E1)および(E2)の定量的な評価は、実施例において示す。
次に、上記(K1)〜(K3)および(E1)〜(E2)以外の、各実施の形態に特有の構造および作用効果について説明する。
―本発明の実施の形態1に特有の構造および作用効果―
(1)エピタキシャル積層体Eの厚みを、選択成長用マスク21の厚みHに等しくする。または、選択成長用マスク21の厚みHをエピタキシャル積層体Eの厚みと等しくなるように形成する。これは、図10のAコースであり、実施の形態1および2が対応する。
(2)非成長部M上の選択成長用マスク21にコンタクトホール21hをあけて、n側電極11を形成する。
(3)n側電極を延長してp側電極12と同じ高さレベルにする電極配線の形成が不要か、または簡略化される。すなわち、コンタクトホール21hへのn側電極材の充填に連続して盛り上げることで、高さレベルを確保できる。
(4)選択成長用マスク21をn側電極11の保護または絶縁に利用している。このため、選択成長用マスク21を除去する必要がなく、さらに非常に大きな工程省略ができる。
―本発明の実施の形態1に特有の構造および作用効果―
(1)エピタキシャル積層体Eの厚みを、選択成長用マスク21の厚みHに等しくする。または、選択成長用マスク21の厚みHをエピタキシャル積層体Eの厚みと等しくなるように形成する。これは、図10のAコースであり、実施の形態1および2が対応する。
(2)非成長部M上の選択成長用マスク21にコンタクトホール21hをあけて、n側電極11を形成する。
(3)n側電極を延長してp側電極12と同じ高さレベルにする電極配線の形成が不要か、または簡略化される。すなわち、コンタクトホール21hへのn側電極材の充填に連続して盛り上げることで、高さレベルを確保できる。
(4)選択成長用マスク21をn側電極11の保護または絶縁に利用している。このため、選択成長用マスク21を除去する必要がなく、さらに非常に大きな工程省略ができる。
―本発明の実施の形態2に特有の構造および作用効果−
(1)実施の形態1と同様に、エピタキシャル積層体Eの厚みを、選択成長用マスク21の厚みHに等しくする(図10のAコース)。
(2)非成長部M上の外側の選択成長用マスク21を一部削除して、n側電極11を形成する。ただし、非成長部M上の選択成長用マスク21をすべて削除し、あらたに絶縁膜をn側電極11のために形成してもよい。
(3)n側電極を延長してp側電極12と同じ高さレベルにする電極配線の形成が必要である。
(4)選択成長用マスク21を一部残す場合、さらに工程省略ができる。
(1)実施の形態1と同様に、エピタキシャル積層体Eの厚みを、選択成長用マスク21の厚みHに等しくする(図10のAコース)。
(2)非成長部M上の外側の選択成長用マスク21を一部削除して、n側電極11を形成する。ただし、非成長部M上の選択成長用マスク21をすべて削除し、あらたに絶縁膜をn側電極11のために形成してもよい。
(3)n側電極を延長してp側電極12と同じ高さレベルにする電極配線の形成が必要である。
(4)選択成長用マスク21を一部残す場合、さらに工程省略ができる。
―本発明の実施の形態3に特有の構造および作用効果−
(1)エピタキシャル積層体Eの厚みと、選択成長用マスク21の厚みHとの異同は、問わない。選択拡散用マスク5を形成する前に、選択成長用マスク21をすべて除去する(図10のBコース)。
(2)エピタキシャル積層体Eの端の壁面Esは、選択拡散用マスク5および/または保護膜6で被覆する。
(3)n側電極を延長してp側電極12と同じ高さレベルにする電極配線の形成が必要である。
(4)選択成長用マスク21の完全な除去、および非成長部M上の選択拡散用マスク5等の除去が必要である。
(1)エピタキシャル積層体Eの厚みと、選択成長用マスク21の厚みHとの異同は、問わない。選択拡散用マスク5を形成する前に、選択成長用マスク21をすべて除去する(図10のBコース)。
(2)エピタキシャル積層体Eの端の壁面Esは、選択拡散用マスク5および/または保護膜6で被覆する。
(3)n側電極を延長してp側電極12と同じ高さレベルにする電極配線の形成が必要である。
(4)選択成長用マスク21の完全な除去、および非成長部M上の選択拡散用マスク5等の除去が必要である。
図12は、従来の受光素子アレイの製造方法を示す図である。従来の方法では、n側電極を配置する非成長部Mの形成に、エピタキシャル積層体Eのエッチングを行う。従来の製造方法を説明するに際し、図13および図16に示す具体的な受光素子アレイ110を参照する。図13は、受光層103にIn0.53Ga0.47Asを用いた受光素子アレイ110を示す。また、図16は受光層103にタイプ2の多重量子井戸構造(InGaAs/GaAsSb)を用いた受光素子アレイ110を示す。どちらの受光素子アレイ110も、図12に示す工程に従って製造される。まず、図13に示す従来の受光素子アレイ110の製造方法について説明する。
従来法では、InP基板101またはバッファ層102の全面にわたって、エピタキシャル積層体Eを形成する。次いで、選択拡散用マスク105を形成し、p型不純物のZnを選択拡散する。このZnの選択拡散によって、受光素子ごとにp型領域115が形成される。次いで、図14に示すように、選択拡散用マスク105の上に、非成長部形成用のレジスト161を配置する。次いで、エッチングを行い、レジストに被覆されていない部分を削除する。このとき、選択拡散用マスク105から、順に、各層の材質に応じて、次のエッチャントを用いる。
(選択拡散用マスク105):HF系エッチャント
(InP窓層104):HCl系エッチャント
(In0.53Ga0.47As受光層103):H3PO4系エッチャント
このとき、誇張してエピタキシャル積層体E等の壁面を示すと、図15に示すような出入りの大きい凹凸が生じる。この凹凸は、各エピタキシャル層の上記エッチングによる面方位を示すものである。このような凹凸がある状態で、n側電極配線を設けると、凹凸の陰になった部に断線が発生する。このため、少なくとも陰になる部分がなくなるように、追加エッチングを行なう。追加エッチングは、選択拡散用マスク105と、InP窓層104とを対象に、行う。選択拡散用マスク105は、最初のエッチングと同様に、HF系エッチャントでエッチングする。またInP窓層104は、同様に、HCl系エッチャントでエッチングする。この結果、図13に示すような出入りの大きい凹凸がない壁面Esとなり、保護膜106で被覆することができる。しかし、壁面全体にわたって滑らかな平滑面にはならない。そして、その保護膜106に接してn側電極111を形成する。
(選択拡散用マスク105):HF系エッチャント
(InP窓層104):HCl系エッチャント
(In0.53Ga0.47As受光層103):H3PO4系エッチャント
このとき、誇張してエピタキシャル積層体E等の壁面を示すと、図15に示すような出入りの大きい凹凸が生じる。この凹凸は、各エピタキシャル層の上記エッチングによる面方位を示すものである。このような凹凸がある状態で、n側電極配線を設けると、凹凸の陰になった部に断線が発生する。このため、少なくとも陰になる部分がなくなるように、追加エッチングを行なう。追加エッチングは、選択拡散用マスク105と、InP窓層104とを対象に、行う。選択拡散用マスク105は、最初のエッチングと同様に、HF系エッチャントでエッチングする。またInP窓層104は、同様に、HCl系エッチャントでエッチングする。この結果、図13に示すような出入りの大きい凹凸がない壁面Esとなり、保護膜106で被覆することができる。しかし、壁面全体にわたって滑らかな平滑面にはならない。そして、その保護膜106に接してn側電極111を形成する。
最初のエッチングではエッチャントを3種類、順次、変えながら行う。また、追加エッチングでは、エッチャントを2種類、用いて、順次、エッチングする。上記のエッチングの後、非成長形成用レジスト161を除去し、次いで、保護膜106で被覆する。この後の工程は、図10に示す本発明の実施の形態3での、n側電極の形成工程と同じである。
図16に示す多重量子井戸構造の受光層103を持つ受光素子アレイ110の製造方法も、上記の製造方法と同じである。ただ、受光層103のエッチングにH2SO4系エッチャントを用いる点で相違する。最初のエッチングでは、受光層103用のH2SO4系エッチャントを含め、3種類のエッチャントを順次、用いる。また、図17に示すように、平滑化のための追加エッチングでは、2種類のエッチャントを用いる。
図10の本発明の実施の形態の製造工程と、図12の従来の製造工程とを比較する。最も大きな相違は、従来法のエッチング工程が大きな比重を占めることである。従来法では、エピタキシャル積層体Eの端縁部のエッチングに、総計5種類のエッチングを行う。エッチング対象の層は、進行につれ順次、変わり、その都度、エッチャントを変える必要がある。したがって、上記のエッチング工程は、絶対的な工数を要し、受光素子アレイ110の製造能率の阻害要因となる。これに対して、図10に示す製造工程では、エピタキシャル積層体Eの端縁部をエッチングすることは一切ない。非成長部Mは、選択成長用マスク21が接するInP基板1またはバッファ層2に確保されている。HF系エッチャントは、選択成長用マスク21をエッチングでき、かつIII−V族化合物半導体をエッチングしない。このため、選択成長用マスク21を絶縁体として利用して、n側電極11を形成することができる。また、選択成長用マスク21を絶縁体として利用しなくても、非成長部Mを簡単に露出させて、n側電極11を接続することができる。
従来の受光素子アレイ110の構造の特徴を、図18に示す。非成長部Mの表面Msは、エピタキシャル積層体Eのエッチングにより凹状に掘られる。また、エピタキシャル積層体Eの壁面Esは、各層のエッチングによる面が現れて、境目が角張る。これらの特徴は、図11の本発明の構造の特徴と比較すると、より明らかになる。
1.試験体
製造した受光素子アレイの試験体は、本発明例A1、およびA2、比較例B1、およびB2である。それぞれの受光素子の構造は次のとおりである。
(本発明例A1):図1に示す受光素子アレイ(受光層In0.53Ga0.47As、n側電極11は選択成長用マスク21のコンタクトホール21hに形成)
(本発明例A2):図7に示す受光素子アレイ(ただし受光層はタイプ2の多重量子井戸構造(InGaAs/GaAsSb)、n側電極11は、選択成長用マスク21を部分的に除いた非成長部Mに形成)
(比較例B1):図13の受光素子アレイ(受光層はIn0.53Ga0.47As)
(比較例B2):図16の受光素子アレイ(受光層はタイプ2の多重量子井戸構造(InGaAs/GaAsSb))
2.評価
受光素子(ピクセル)320×256の配列の受光素子アレイを、2インチInP基板を用いて製造した。受光素子アレイは、2インチInP基板あたり11個製造した。2インチInP基板あたりの製造工数を測定した。
製造した受光素子アレイの試験体は、本発明例A1、およびA2、比較例B1、およびB2である。それぞれの受光素子の構造は次のとおりである。
(本発明例A1):図1に示す受光素子アレイ(受光層In0.53Ga0.47As、n側電極11は選択成長用マスク21のコンタクトホール21hに形成)
(本発明例A2):図7に示す受光素子アレイ(ただし受光層はタイプ2の多重量子井戸構造(InGaAs/GaAsSb)、n側電極11は、選択成長用マスク21を部分的に除いた非成長部Mに形成)
(比較例B1):図13の受光素子アレイ(受光層はIn0.53Ga0.47As)
(比較例B2):図16の受光素子アレイ(受光層はタイプ2の多重量子井戸構造(InGaAs/GaAsSb))
2.評価
受光素子(ピクセル)320×256の配列の受光素子アレイを、2インチInP基板を用いて製造した。受光素子アレイは、2インチInP基板あたり11個製造した。2インチInP基板あたりの製造工数を測定した。
3.結果
上記の製造において、本発明例A1およびA2は、比較例B1およびB2に比較して、2インチInP基板あたりの平均で、製造時間を16時間、短縮することができた。この短縮は、比較例B1およびB2の製造におけるメサエッチング工程を本発明例A1およびA2では省略したことによるものである。上記の2インチInP基板あたり、平均して16時間の短縮は、非常に大きいものがあり、大量生産における在庫管理などに大きな意味をもつ。また、上記実施例では、品質について評価は数値に表しにくいので省略したが、大量生産においては、処理工程の容易化および簡単化は、例外なく品質向上を生む。本発明に係る製品についても、この原則が成り立つことは明らかである。
上記の製造において、本発明例A1およびA2は、比較例B1およびB2に比較して、2インチInP基板あたりの平均で、製造時間を16時間、短縮することができた。この短縮は、比較例B1およびB2の製造におけるメサエッチング工程を本発明例A1およびA2では省略したことによるものである。上記の2インチInP基板あたり、平均して16時間の短縮は、非常に大きいものがあり、大量生産における在庫管理などに大きな意味をもつ。また、上記実施例では、品質について評価は数値に表しにくいので省略したが、大量生産においては、処理工程の容易化および簡単化は、例外なく品質向上を生む。本発明に係る製品についても、この原則が成り立つことは明らかである。
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
本発明によれば、大きな能率向上を得ながら、近赤外域に受光感度をもつ信頼性の高い受光素子アレイを得ることができる。生体関連の物質の分析装置、宇宙光を利用した撮像装置等への適用が期待される。
1 InP基板、2 バッファ層、3 受光層、4 窓層、5 選択拡散用マスク、6 絶縁保護膜、10 受光素子アレイ、11 n側電極、12 p側電極、15 p型領域、17 AR膜、21 選択成長用マスク、21e 選択成長用マスク残部(絶縁膜)、21h コンタクトホール、31 CMOS、33 読み出し端子、39 接地端子、A 選択成長用マスクの開口部(受光素子アレイ領域)、E エピタキシャル積層体、Es 壁面、H 選択成長用マスクの厚み、M 非成長部、Ms 非成長部の表面、50 検出装置。
Claims (8)
- InP基板上または該InP基板上のバッファ層上に成長された、III−V族化合物半導体の受光層を含むエピタキシャル積層体に、受光素子が、複数、配列された受光素子アレイであって、
前記エピタキシャル積層体の最表面側からの選択拡散によって、前記受光素子ごとに形成された第1導電型領域と、
前記第1導電型領域ごとに設けられた第1導電側電極と、
前記複数の受光素子に共通に設けられた第2導電側電極とを備え、
前記受光素子アレイの外周部にはエピタキシャル積層体が成長されていない非成長部のInP基板またはバッファ層があり、
前記第2導電側電極は、前記非成長部のInP基板またはバッファ層に接続されて、前記エピタキシャル積層体の最表面側へと延び、
前記エピタキシャル積層体の前記第2導電側電極側の端の壁面は平滑面であり、そのエピタキシャル積層体の端縁部の格子欠陥密度が、そのエピタキシャル積層体の内側の格子欠陥密度より高く、かつ前記非成長部のInP基板またはバッファ層の面は、前記エピタキシャル積層体が位置する側から連続した平坦面であることを特徴とする、受光素子アレイ。 - 前記第2導電側電極は、前記エピタキシャル積層体の端の壁に接触して位置する選択成長用マスクパターンとしての絶縁層、を通るコンタクトホールを充填して前記最表面側へと延びていることを特徴とする、請求項1に記載の受光素子アレイ。
- 前記第2導電側電極は、前記エピタキシャル積層体の端の壁との間に、絶縁膜をはさむようにして前記最表面側へと延びていることを特徴とする、請求項1に記載の受光素子アレイ。
- 前記受光層が、多重量子井戸構造を有することを特徴とする、請求項1〜3のいずれか1つに記載の受光素子アレイ。
- 請求項1〜4のいずれか1つに記載の受光素子アレイと、CMOS(Complementary Metal-Oxide Semiconductor)とを備え、前記受光素子アレイの第1導電側電極が前記CMOSの読み出し端子に接続され、前記受光素子アレイの第2導電側電極がCMOSの接地端子に接続されていることを特徴とする、検出装置。
- InP基板上またはInP基板上のバッファ層上に、開口部をもつ選択成長用マスクパターンを形成する工程と、
前記選択成長用マスクパターンの開口部に限定してエピタキシャル積層体を形成しつつ、該選択成長用マスクパターンのマスク部に対応する位置にエピタキシャル積層体が成長されていない非成長部を形成する工程と、
前記エピタキシャル積層体の最表面側から第1導電型不純物を受光素子ごとに選択拡散するための選択拡散用マスクパターンを形成する工程と、
前記選択拡散用マスクパターンを用いて第1導電型不純物を選択拡散して第1導電型領域を形成し、次いでその第1導電型領域に接続させて第1導電側電極を受光素子ごとに形成する工程と、
前記複数の受光素子に共通に、前記非成長部のInP基板またはバッファ層に接続させて、第2導電側電極を形成する工程と、を備えることを特徴とする、受光素子アレイの製造方法。 - 前記選択成長用マスクパターンの厚みを、前記エピタキシャル積層体の厚みと同じにして、その選択成長用マスクパターンの上に、前記選択拡散用マスクパターンを形成することを特徴とする、請求項6に記載の受光素子アレイの製造方法。
- 前記選択成長用マスクパターンのマスク部を、前記エピタキシャル積層体の端縁部に対する絶縁体として用いて、前記第2導電側電極を形成することを特徴とする、請求項6または7に記載の受光素子アレイの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008215856A JP2010050417A (ja) | 2008-08-25 | 2008-08-25 | 受光素子アレイ、その製造方法および検出装置 |
US12/541,380 US8022449B2 (en) | 2008-08-25 | 2009-08-14 | Photodiode array, method of manufacturing the same, and detecting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008215856A JP2010050417A (ja) | 2008-08-25 | 2008-08-25 | 受光素子アレイ、その製造方法および検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010050417A true JP2010050417A (ja) | 2010-03-04 |
Family
ID=41695511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008215856A Pending JP2010050417A (ja) | 2008-08-25 | 2008-08-25 | 受光素子アレイ、その製造方法および検出装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8022449B2 (ja) |
JP (1) | JP2010050417A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011192838A (ja) * | 2010-03-15 | 2011-09-29 | Sumitomo Electric Ind Ltd | 受光素子、受光素子アレイ、ハイブリッド型検出装置、光学センサ装置、および受光素子アレイの製造方法 |
WO2011118399A1 (ja) * | 2010-03-25 | 2011-09-29 | 住友電気工業株式会社 | 受光素子、受光素子アレイ、ハイブリッド型検出装置、光学センサ装置、および受光素子アレイの製造方法 |
JP2013093385A (ja) * | 2011-10-24 | 2013-05-16 | Sumitomo Electric Ind Ltd | 受光素子、およびその製造方法 |
JP2015012228A (ja) * | 2013-07-01 | 2015-01-19 | 住友電気工業株式会社 | 受光素子アレイを作製する方法 |
JP2016111294A (ja) * | 2014-12-10 | 2016-06-20 | 住友電気工業株式会社 | 半導体受光素子を作製する方法 |
WO2017122537A1 (ja) * | 2016-01-13 | 2017-07-20 | ソニー株式会社 | 受光素子、受光素子の製造方法、撮像素子および電子機器 |
JP2017126738A (ja) * | 2016-01-13 | 2017-07-20 | ソニー株式会社 | 受光素子、受光素子の製造方法、撮像素子および電子機器 |
JPWO2018194030A1 (ja) * | 2017-04-19 | 2020-05-14 | ソニーセミコンダクタソリューションズ株式会社 | 半導体素子およびその製造方法、並びに電子機器 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101318052B1 (ko) * | 2009-12-10 | 2013-10-14 | 엘지디스플레이 주식회사 | 엑스레이 검출용 포토다이오드 및 이의 제조방법 |
CN102401906B (zh) * | 2010-09-19 | 2014-03-12 | 同方威视技术股份有限公司 | 辐射探测器及其成像装置、电极结构和获取图像的方法 |
JP5486541B2 (ja) | 2011-03-31 | 2014-05-07 | 浜松ホトニクス株式会社 | フォトダイオードアレイモジュール及びその製造方法 |
US9935151B2 (en) | 2013-09-25 | 2018-04-03 | Princeton Infrared Technologies, Inc. | Low noise InGaAs photodiode array |
JP2015216172A (ja) * | 2014-05-08 | 2015-12-03 | 住友電気工業株式会社 | アレイ型受光素子 |
KR102237820B1 (ko) | 2014-05-14 | 2021-04-08 | 삼성전자주식회사 | 수평형 포토 다이오드, 이를 포함하는 이미지 센서 및 포토 다이오드, 이미지센서의 제조방법 |
JP2017175102A (ja) * | 2016-03-16 | 2017-09-28 | ソニー株式会社 | 光電変換素子及びその製造方法並びに撮像装置 |
JP2018078245A (ja) * | 2016-11-11 | 2018-05-17 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子、受光素子の製造方法および電子機器 |
US20200052012A1 (en) * | 2018-08-07 | 2020-02-13 | Sensors Unlimited, Inc. | Mesa trench etch with stacked sidewall passivation |
US10854646B2 (en) * | 2018-10-19 | 2020-12-01 | Attollo Engineering, LLC | PIN photodetector |
US11251219B2 (en) * | 2020-03-10 | 2022-02-15 | Sensors Unlimited, Inc. | Low capacitance photo detectors |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4288620B2 (ja) * | 2006-11-10 | 2009-07-01 | ソニー株式会社 | 半導体発光素子およびその製造方法 |
-
2008
- 2008-08-25 JP JP2008215856A patent/JP2010050417A/ja active Pending
-
2009
- 2009-08-14 US US12/541,380 patent/US8022449B2/en active Active
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011192838A (ja) * | 2010-03-15 | 2011-09-29 | Sumitomo Electric Ind Ltd | 受光素子、受光素子アレイ、ハイブリッド型検出装置、光学センサ装置、および受光素子アレイの製造方法 |
WO2011118399A1 (ja) * | 2010-03-25 | 2011-09-29 | 住友電気工業株式会社 | 受光素子、受光素子アレイ、ハイブリッド型検出装置、光学センサ装置、および受光素子アレイの製造方法 |
JP2011204920A (ja) * | 2010-03-25 | 2011-10-13 | Sumitomo Electric Ind Ltd | 受光素子、受光素子アレイ、ハイブリッド型検出装置、光学センサ装置、および受光素子アレイの製造方法 |
US8921829B2 (en) | 2010-03-25 | 2014-12-30 | Sumitomo Electric Industries, Ltd. | Light receiving element, light receiving element array, hybrid-type detecting device, optical sensor device, and method for producing light receiving element array |
JP2013093385A (ja) * | 2011-10-24 | 2013-05-16 | Sumitomo Electric Ind Ltd | 受光素子、およびその製造方法 |
JP2015012228A (ja) * | 2013-07-01 | 2015-01-19 | 住友電気工業株式会社 | 受光素子アレイを作製する方法 |
JP2016111294A (ja) * | 2014-12-10 | 2016-06-20 | 住友電気工業株式会社 | 半導体受光素子を作製する方法 |
WO2017122537A1 (ja) * | 2016-01-13 | 2017-07-20 | ソニー株式会社 | 受光素子、受光素子の製造方法、撮像素子および電子機器 |
JP2017126738A (ja) * | 2016-01-13 | 2017-07-20 | ソニー株式会社 | 受光素子、受光素子の製造方法、撮像素子および電子機器 |
US10580821B2 (en) | 2016-01-13 | 2020-03-03 | Sony Corporation | Light-receiving element, manufacturing method of the same, imaging device, and electronic apparatus |
JPWO2018194030A1 (ja) * | 2017-04-19 | 2020-05-14 | ソニーセミコンダクタソリューションズ株式会社 | 半導体素子およびその製造方法、並びに電子機器 |
JP7211935B2 (ja) | 2017-04-19 | 2023-01-24 | ソニーセミコンダクタソリューションズ株式会社 | 半導体素子およびその製造方法、並びに電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US20100044677A1 (en) | 2010-02-25 |
US8022449B2 (en) | 2011-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010050417A (ja) | 受光素子アレイ、その製造方法および検出装置 | |
US8513759B2 (en) | Photodiode array | |
JP6080092B2 (ja) | 受光素子、半導体エピタキシャルウエハ、検出装置および受光素子の製造方法 | |
US10886325B2 (en) | Infrared detector devices and focal plane arrays having a transparent common ground structure and methods of fabricating the same | |
US9312422B2 (en) | Light receiving element, semiconductor epitaxial wafer, method for manufacturing the light receiving element, method for manufacturing the semiconductor epitaxial wafer, and detecting device | |
US10312390B2 (en) | Light receiving device and method of producing light receiving device | |
US8274127B2 (en) | Photodiode array for image pickup device | |
US7855400B2 (en) | Semiconductor light detecting element and method for manufacturing the semiconductor light detecting element | |
JP2014127499A (ja) | 受光デバイス、その製造法、およびセンシング装置 | |
JP2015082573A (ja) | エピタキシャルウエハおよびその製造方法 | |
JP2012244124A (ja) | 受光素子アレイ、その製造方法および検出装置 | |
JP2013175686A (ja) | 受光素子、その製造方法、および検出装置 | |
JP2008010776A (ja) | 半導体受光素子、それを備えた光電変換回路およびそれらの製造方法 | |
JP6488855B2 (ja) | 半導体積層体、受光素子および半導体積層体の製造方法 | |
JP2009170551A (ja) | 受光素子アレイ、撮像装置およびそれらの製造方法 | |
JP2009283603A (ja) | 検出装置、受光素子アレイおよびその製造方法 | |
JP2014110391A (ja) | 受光素子アレイ、その製造法、およびセンシング装置 | |
WO2016067996A1 (ja) | 半導体積層体、受光素子およびセンサ | |
JP6214037B2 (ja) | 光検知素子 | |
JP7109718B2 (ja) | 化合物半導体フォトダイオードアレイ | |
JP6176105B2 (ja) | 受光装置の製造方法 | |
KR100718875B1 (ko) | 이미지 센서용 포토다이오드의 제조 방법 및 그 포토다이오드 | |
JP6083254B2 (ja) | 光半導体素子及びその製造方法 | |
JP6115890B2 (ja) | 受光素子、その製造方法、および光センサ装置 | |
JP6119463B2 (ja) | 受光素子アレイを作製する方法 |